[go: up one dir, main page]

JP4887170B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4887170B2
JP4887170B2 JP2007032719A JP2007032719A JP4887170B2 JP 4887170 B2 JP4887170 B2 JP 4887170B2 JP 2007032719 A JP2007032719 A JP 2007032719A JP 2007032719 A JP2007032719 A JP 2007032719A JP 4887170 B2 JP4887170 B2 JP 4887170B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
semiconductor device
manufacturing
wiring board
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007032719A
Other languages
English (en)
Other versions
JP2008198805A (ja
Inventor
英俊 草野
知志 大出
充 足立
祐司 西谷
哲永 新美
富士夫 金山
敦夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Interactive Entertainment Inc
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Interactive Entertainment Inc, Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Interactive Entertainment Inc
Priority to JP2007032719A priority Critical patent/JP4887170B2/ja
Publication of JP2008198805A publication Critical patent/JP2008198805A/ja
Application granted granted Critical
Publication of JP4887170B2 publication Critical patent/JP4887170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。より具体的には、コアレス基板を用いた半導体装置の製造方法に係るものである。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、薄型化、高速化および高密度が要求されている。
半導体装置を小型化、薄型化する技術として、半導体チップを、ベース基板を有しない、いわゆるコアレス基板の上に実装する手法が知られている。コアレス基板は、金属箔などからなるベース基板の上に、配線層を含む配線基板をビルドアップした後、ベース基板を配線基板から剥離することにより得ることができる（特許文献１参照）。
従来は、配線基板からベース基板を除去することによってコアレス基板を製造した後、コアレス基板の上に半導体チップなどの電子部品を実装することにより半導体装置を製造していた。
２００５−２３６２４４号公報
コアレス基板は、ベース基板を有さず、かつ薄型であるため、一般に剛性が乏しい。このため、半導体チップなどの電子部品を実装する工程において、コアレス基板をサポートするための治具が必要になる場合があった。また、コアレス基板は耐衝撃性などが乏しいため、コアレス基板の端に小さな衝撃を与えただけでも破損してしまうなど、取り扱い性が悪いといった問題点があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、コアレス基板を用いた半導体装置の信頼性を損なうことなく、より簡便に半導体装置を製造する技術の提供にある。
本発明のある態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、金属基板の上の複数の領域に多層配線層をそれぞれ構築する工程と、各多層配線層の上面にそれぞれ半導体チップを実装する工程と、各多層配線層の上に封止樹脂を成型する工程と、封止樹脂および半導体チップの上面に熱インターフェース材料を介して、放熱部材を設置する工程と、金属基板を各多層配線層から除去する工程と、各領域を切断し、各多層配線層および放熱部材を個片化する工程と、を備えることを特徴とする。
上記態様の封止樹脂を成型する工程において、半導体チップの周囲に離間して封止樹脂が形成されてもよい。具体的には、封止樹脂は半導体チップの周囲にドーナツ状またはリング状に形成される。また、上記態様において、金属基板を剥離した後、各多層配線層の下面にはんだボールを搭載する工程をさらに備えてもよい。
本発明によれば、信頼性を損なうことなくコアレス基板に半導体チップが搭載された半導体装置を簡便に製造することができる。
図１〜図７は、実施の形態に係る半導体装置の製造方法を示す工程図である。
まず、ベースとなる銅などの金属基板１００の上に多層配線基板を構築する。具体的には、図１（Ａ）および図１（Ｂ）に示すように、金属基板１００の上に、レジスト膜１０２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。金属基板１００は、複数の半導体パッケージの面積に相当する大きさを有する。より好ましくは、金属基板１００のサイズは、特に限定されないが、たとえば、５００ｍｍ角、６００×８００ｍｍ角とすることができる。金属基板１００の上に形成されるレジスト膜１０２は、半導体装置が形成される複数の領域毎に所定のパターンを有する。
次に、図１（Ｃ）に示すように、レジスト膜１０２をマスクとして、ニッケル、鉛、金またはこれらの合金などからなるボールランド部２９を電解メッキにより金属基板１００の上に形成する。
次に、図２（Ａ）に示すように、レジスト膜１０２を除去した後、図２（Ｂ）に示すように、金属基板１００の上に層間絶縁膜２４を形成する。
次に、図２（Ｃ）に示すように、層間絶縁膜２４の所定の領域をレーザー加工、ドリル加工などにより除去してビアホール１１２を形成する。各ビアホール１１２をレーザー加工により形成することで、ドリル加工の場合と比較して製造コストを低減させることができる。
次に、図３（Ａ）に示すように、層間絶縁膜２４の表面上、ビアホール１１２の側壁および底部に銅からなるシード層１２０を無電解メッキにより形成する。シード層１２０は、後述する銅の電解メッキ時において、銅が成長するための核となる。
次に、図３（Ｂ）に示すように、シード層１２０の上に、レジスト膜１２２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
次に、図３（Ｃ）に示すように、レジスト膜１２２をマスクとして、ビアホール１１２に電解メッキにより銅を埋め込んでビアプラグ２６を形成するとともに、層間絶縁膜２４の上に配線層２２を形成する。ビアプラグ２６により、異なる層間の配線層２２が電気的に接続される。
次に、図３（Ｄ）に示すように、レジスト膜１２２を除去した後、エッチングによりレジスト膜１２２の下に存在するシード層１２０を除去するとともに、配線層２２の最表面を除去することにより配線層２２の表面を浄化する。
以上説明した図１から図３に示すプロセスを繰り返すことにより、図４（Ａ）に示すような多層配線基板２０を金属基板１００の上に構築することができる。多層配線基板２０は、複数の領域において、それぞれ半導体チップを搭載可能な多層配線層を有する。たとえば、層間絶縁膜が６層の構成の場合には、多層配線基板２０の厚さを３００μｍ程度まで薄型化することができる。続いて、多層配線基板２０の最上層のビアプラグ２６ａの上に、ニッケル、鉛、金またはこれらの合金などからなる電極パッド２５をマスク（図示せず）を用いて電解メッキにより形成する。
次に、図４（Ｂ）に示すように、フリップチップ実装用のＣ４バンプ２７を電極パッド２５の上にはんだ付けした後、図４（Ｃ）に示すように、Ｃ４バンプ２７をプレス加工などにより平坦化する。なお、Ｃ４バンプ２７の間に耐熱性に優れた樹脂材料からなるソルダーレジスト（図示せず）を塗布してもよい。ソルダーレジストにより、多層配線基板２０にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最上層の層間絶縁膜２４を保護することができる。
（半導体チップの実装）
次に、図５（Ａ）および図５（Ｂ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、外部電極端子に設けられた各はんだバンプ３２とそれらに対応する多層配線基板２０の上面のＣ４バンプ２７とをはんだ付けすることにより、複数の半導体チップ３０を多層配線基板２０にフリップチップ実装する。なお、図５以下では、多層配線基板２０の詳細な構造については簡略化する。はんだバンプ３２とＣ４バンプ２７との接合は、たとえば、周知のリフロー処理により行うことができる。
次に、図５（Ｃ）に示すように、半導体チップ３０と多層配線基板２０との間に溶融したアンダーフィル７０を充填した後、アンダーフィル７０を熱硬化させる。半導体チップ３０と多層配線基板２０との間にアンダーフィル７０を設けることにより、温度サイクル時の熱膨張による多層配線基板２０と半導体チップ３０との間のギャップ変動によってＣ４バンプ２７が受けるストレスを抑制することができる。
（封止樹脂形成）
次に、図６（Ａ）に示すように、トランスファーモールド法、ポッディングなどの樹脂封止方法を用いて、多層配線基板２０の上に隣接する多層配線層を跨るように封止樹脂層４０を成型する。これにより、多層配線基板２０上の複数の領域にそれぞれ実装された半導体チップ３０が一度に封止される。なお、封止樹脂層４０を成型は、既存のモールド装置、金型等を用いることが可能であるため、製造コストの増加を防ぐことができる。
次に、図６（Ｂ）に示すように、金属基板１００を多層配線基板２０から剥離する。この状態では、封止樹脂層４０によって剛性が保たれているため、反りや変形が生じにくくなっている。封止樹脂層４０によってパッケージ化されているためハンドリングが容易になっている。
次に、図７（Ａ）に示すように、多層配線基板２０の下面に複数のはんだボール５０をアレイ状に配設する。具体的には、プリント印刷などにより、複数のはんだボール５０を多層配線基板２０のボールランド部２９（図４等参照）に実装する。また、はんだボール５０の搭載を一括して行うことができるため、生産工程の短縮化、および低コスト化を図ることができる。続いて、はんだボール５０の間に耐熱性に優れた樹脂材料からなるソルダーレジスト５２を塗布する。ソルダーレジスト５２により、多層配線基板２０にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜が保護される。
次に、図７（Ｂ）に示すように、ダイシング加工などにより、各領域間の封止樹脂層４０および多層配線基板２０を切断し、各半導体装置１０を個片化する。
以上の工程により、信頼性を損なうことなく、半導体装置１０をより簡便に製造することができる。
さらに、本実施の形態に係る半導体装置の製造方法によれば、各工程において、コアレスな多層配線基板に接合された金属基板または封止樹脂により剛性が付与された状態が維持される。このため、半導体装置の製造方法においてコアレスな多層配線基板のハンドリング性を向上させることができる。また、半導体装置の製造方法において、コアレスな多層配線基板に反りや変形が生じることを抑制することができる。また、金属基板または封止樹脂により剛性が付与されているため、コアレスな多層配線基板をより薄型化することができる。また、従来のように、半導体チップが搭載された多層配線基板上に個別に封止樹脂層を成型する（モールドする）場合には、多層配線基板を押さえるために余分な基板サイズが必要となる。これに対して、多層配線基板２０上の複数の半導体チップ３０を一度に封止した後、個片化することにより、モールド時に必要な余分な基板面積が不要となる。このため、半導体装置１０をより小型化することが可能になる。
（リッド形成）
この他、リッドが設けられた半導体装置を製造する場合について説明する。上述した封止樹脂形成では、多層配線基板２０の上面全体に封止樹脂層４０が形成されている。これに対して、半導体装置にリッドを設ける場合には、図１〜図５を参照して説明した工程の後、図８（Ａ）に示すように、所定の金型を用いて、金属基板１００に構築された多層配線基板２０の上に各半導体チップ３０の周囲に離間した封止樹脂層４０を設ける。封止樹脂層４０の上面の位置は、各半導体チップ３０の上面の位置と等しいか、各半導体チップ３０の上面の位置からたとえば１〜３ｍｍ程度高い位置とする。
次に、図８（Ｂ）に示すように、各半導体チップ３０および封止樹脂層４０の上面に熱伝導性に優れた熱インターフェース材２００を介してリッド２１０を接着する。リッド２１０は、たとえば、アルミニウム、銅などの剛性および熱伝導性を有する金属または合金形成される。
次に、図８（Ｃ）に示すように、金属基板１００を多層配線基板２０から剥離する。この状態では、封止樹脂層４０とリッド２１０によって剛性が保たれているため、反りや変形が生じにくくなっている。また、封止樹脂層４０およびリッド２１０によって一体化されてるためハンドリングが容易である。なお、封止樹脂層４０を形成した段階で十分な剛性が得られていれば、金属基板１００を多層配線基板２０から剥離した後に、リッド２１０を接着してもよい。
次に、図８（Ｄ）に示すように、多層配線基板２０の下面に複数のはんだボール５０をアレイ状に配設する。具体的には、プリント印刷などにより、複数のはんだボール５０を多層配線基板２０のボールランド部２９（図４等参照）に実装する。このとき、リッド２１０により多層配線基板２０の反りが抑制され、平面性が確保されているため、はんだボール５０の搭載精度が向上し、生産歩留まりの向上が図られる。また、はんだボール５０の搭載を一括して行うことができるため、生産工程の短縮化、および低コスト化を図ることができる。続いて、はんだボール５０の間に耐熱性に優れた樹脂材料からなるソルダーレジスト５２を塗布する。ソルダーレジスト５２により、多層配線基板２０にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜が保護される。この後、ダイシング装置を用いて、スクライブライン２２０に沿って、リッド２１０および多層配線基板２０を切断する。これにより、各半導体装置１０が個片化される。以上の工程により、信頼性を損なうことなく、放熱部材としてのリッド２１０を備えた半導体装置１０をより簡便に製造することができる。
上述した実施の形態では、半導体チップ３０をリフローにより多層配線基板２０にフリップチップ実装しているが、以下に説明する手法により半導体チップ３０をフリップチップ実装してもよい。
まず、図９（Ａ）に示すように、Ｃ４バンプ２７（図４（Ｂ）参照）に代えて、はんだ入り導電性ペースト２０２を多層配線基板２０の上面に塗布する。ここで、はんだ入り導電性ペースト２０２は、エポキシなどの絶縁樹脂とはんだとが混練されたペーストである。
次に、図９（Ｂ）に示すように、多層配線基板２０の各領域に半導体チップ３０を搭載した後、はんだが溶融する温度にて加熱処理を行う。加熱処理により、図９（Ｃ）に示すように、電極パッド２５とはんだバンプ３２とが導電性ペースト２００に含まれていたはんだ２１０によって接合される。はんだ２１０による接合部分は、導電性ペースト２０２に含まれていた絶縁樹脂２１２によって被覆される。
これによれば、はんだ２１０による接合部分が絶縁樹脂２１２によって保護される。このため、組み立て時のハンドリング、熱、洗浄水圧などによりはんだ２１０による接合部分が破壊もしくはストレスが発生することが抑制される。この結果、多層配線基板をより薄型化、狭ピッチ化することができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施の形態では、半導体チップがフリップチップ実装されているが、半導体チップは多層配線基板上にワイヤボンディングされていてもよい。
また、上述の実施の形態では、複数の領域に形成された各多層配線層の層間絶縁膜２４がいずれも各多層配線層間で連続した膜となっているがこれに限られない。たとえば、各多層配線層の複数の層間絶縁膜２４のうち、１以上の層間絶縁膜２４が多層配線層ごとに分断されていてもよい。
半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体装置を製造する方法を示す工程図である。 半導体チップの実装方法を示す工程図である。
符号の説明
１０ 半導体装置、２０ 多層配線基板、２４、層間絶縁膜、２５ 電極パッド、２６ ビアプラグ、２７ Ｃ４バンプ、１００ 金属基板、１０２ レジスト膜。

Claims (3)

  1. 金属基板の上の複数の領域に多層配線層をそれぞれ構築する工程と、
    前記各多層配線層の上面にそれぞれ半導体チップを実装する工程と、
    前記各多層配線層の上に封止樹脂を成型する工程と、
    前記封止樹脂および前記半導体チップの上面に熱インターフェース材料を介して、放熱部材を設置する工程と、
    前記金属基板を前記各多層配線層から除去する工程と、
    前記各領域を切断し、前記各多層配線層および放熱部材を個片化する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記封止樹脂を成型する工程において、前記半導体チップの周囲に離間して前記封止樹脂が形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属基板を剥離した後、前記各多層配線層の下面にはんだボールを搭載する工程をさらに備えることを特徴とする請求項１または２に記載の半導体装置の製造方法。
JP2007032719A 2007-02-13 2007-02-13 半導体装置の製造方法 Active JP4887170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032719A JP4887170B2 (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032719A JP4887170B2 (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008198805A JP2008198805A (ja) 2008-08-28
JP4887170B2 true JP4887170B2 (ja) 2012-02-29

Family

ID=39757489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032719A Active JP4887170B2 (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4887170B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474413B (zh) * 2009-01-15 2015-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
JP4043872B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法

Also Published As

Publication number Publication date
JP2008198805A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
TWI497620B (zh) 矽貫通孔晶粒及封裝
TWI644403B (zh) 封裝結構及其製造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
US20170358557A1 (en) Package-on-package structure and manufacturing method thereof
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2005322858A (ja) 半導体装置の製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
CN101859752A (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
JP2010239126A (ja) 半導体装置および半導体装置の製造方法
KR20090004775A (ko) 반도체 장치 패키지용의 인터­커넥팅 구조물 및 그 방법
CN110444517A (zh) 集成电路封装
CN105374778A (zh) 晶片封装体及其制造方法
CN106463427B (zh) 半导体装置及其制造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
JP5404513B2 (ja) 半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
US20240047420A1 (en) Electronic package and manufacturing method thereof, and electronic structure and manufacturing method thereof
JP4887170B2 (ja) 半導体装置の製造方法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
CN210575901U (zh) 具有高散热性的板级扇出封装结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4887170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250