[go: up one dir, main page]

KR20070063119A - 플립칩 실장용 기판의 제조방법 - Google Patents

플립칩 실장용 기판의 제조방법 Download PDF

Info

Publication number
KR20070063119A
KR20070063119A KR1020050123030A KR20050123030A KR20070063119A KR 20070063119 A KR20070063119 A KR 20070063119A KR 1020050123030 A KR1020050123030 A KR 1020050123030A KR 20050123030 A KR20050123030 A KR 20050123030A KR 20070063119 A KR20070063119 A KR 20070063119A
Authority
KR
South Korea
Prior art keywords
solder
flip chip
manufacturing
chip mounting
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020050123030A
Other languages
English (en)
Other versions
KR100746365B1 (ko
Inventor
윤민희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050123030A priority Critical patent/KR100746365B1/ko
Publication of KR20070063119A publication Critical patent/KR20070063119A/ko
Application granted granted Critical
Publication of KR100746365B1 publication Critical patent/KR100746365B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

미리 형성된 솔더 볼을 마스크의 관통홀에 공급하여, 스퀴즈(squeeze)의 솔더 페이스트 빠짐성 우려가 없고, 솔더 페이스트를 사용하지 않아, LVSB, 미싱 펌프의 펌프 불량의 발생이 적으며, 동일한 크기의 솔더 볼이 공급되어 동일한 체적을 가지는 솔더 펌프를 형성할 수 있어, 보다 조밀한 간격을 가지는 솔더 펌프를 형성할 수 있는 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다. 본 발명의 일 측면에 따르면, 플립칩 실장용 기판의 제조방법 중 플립칩 결합을 제조함에 있어서, (a) 솔더 레지스트층의 개구부에 플럭스(flux)를 도포하는 단계, (b) 상기 솔더 레지스트층의 개구부와 상응하는 위치에 관통홀을 가지는 마스크를 상기 솔더 레지스트층의 상부에 적층하는 단계, (c) 상기 관통홀에 각각 하나의 솔더 볼을 공급하여 상기 개구부와 솔더 볼을 결합시키는 단계, (d) 상기 마스크를 제거하는 단계, (e) 상기 단계 (d)의 솔더 볼이 결합된 기판을 리플로우(reflow)하는 단계; 및 (f) 상기 플럭스를 제거하는 단계를 포함하는 플립칩 실장용 기판의 제조방법을 제시할 수 있다.
솔더 볼, 마스크, 플립칩 실장용 기판

Description

플립칩 실장용 기판의 제조방법{Method for Manufacturing substrate used to mount flip chip }
도 1은 본 발명의 바람직한 일 실시예에 따른 플립칩 실장용 기판의 제조방법을 나타내는 순서도;
도 2은 본 발명의 바람직한 일 실시예에 따른 플립칩 실장용 기판의 제조방법을 도시한 도면;
도 3은 본 발명의 바람직한 일 실시예에 따른 솔더 볼이 기판에 공급되는 것을 나타내는 도면; 및
도 4는 본 발명의 바람직한 일 실시예에 따른 솔더 볼을 나타내는 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 도전층 20 : 솔더 레지스트층
25 : 개구부 30 : 플럭스(flux)
40 : 마스크 45 : 관통홀
50 : 솔더 볼
본 발명은 기판의 제조방법에 관한 것으로, 특히 플립칩 실장용 기판의 제조방법에 관한 것이다.
반도체 실장용 기판으로서 볼 그리드 어레이(ball grid array, BGA)는 유닛의 크기에 따라 일반 BGA와 CSP(chip scale package)로 크게 구분이 되며, 일반적으로 CSP는 패키지의 크기가 다이(die) 크기의 110%를 초과하지 않는 크기가 되는 패키지를 말한다. 또한 기판의 재료에 따라 경성형과 강성형으로 구분 할 수 있으며, 패키지 조립 시 다이(die)와 기판의 연결 방식에 따라 와이어 본딩과 플립칩 본딩으로 구분할 수 있다.
여기서 플립칩 본딩은 다이의 크기가 점점 축소되어 결국, 더 조밀한 기판에 결합(interconnection)되어야 하는데, 기존의 와이어 본딩으로 그것을 구현하기 힘들며, 솔더 펌프 방식이 필요하게 되었다. 솔더 펌프 방식이란 다이와 기판 간에 솔더 펌프를 형성시킨 후 칩을 뒤집어서 회로 배선과 직접 붙이는 방법으로, 칩이 뒤집혀진 상태로 본딩되기 때문에 일반적으로 플립 칩 본딩이라 하는 것이다.
플립칩 BGA의 경우 다이와 결합되는 상부에 솔더 펌프(solder bump)를 형성하여 다이를 실장하고, 하부는 주기판(mother board)와 같은 하층 기판과 연결되기 위하여 솔더 볼이 결합되어 있는 것이 일반적이다.
종래의 플립칩 BGA의 상부에 솔더 펌프를 형성하는 방법은 관통홀이 형성된 마스크에 솔더 페이스트를 인쇄(squeeze)한 후 마스크를 제거하는 방법을 사용하였다.
그러나 마스크를 통과하는 솔더 페이스트의 양이 일정하지 않아 LVSB(low volume small bump)나 형성된 펌프의 크기 불균형이 발생할 수 있다. 또한 스퀴즈(squeeze)의 솔더 페이스트의 빠짐성이 문제가 되어 범프가 형성되지 않는 미싱 범프(missing bump)나, 범프의 상부가 손상되는 결점을 일으키기도 한다. 이는 플립칩 실장용 기판과 다이 간의 통전성이나 전기 신뢰도에 영향을 미치게 된다. 또한 솔더 브리지와 같이 형성된 펌프가 서로 결합되어 버리는 문제로 종래의 방식에 의해서는 약 150㎛보다 좁은 간격을 가지는 펌프를 형성하기 어렵다.
본 발명은 이러한 문제점을 해결하고자, 미리 형성된 솔더 볼을 마스크의 관통홀에 공급하는 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.
또한, 본 발명은 스퀴즈의 솔더 페이스트 빠짐성 우려가 없고, 솔더 페이스트를 사용하지 않아, LVSB, 미싱 펌프의 펌프 불량의 발생이 적은 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.
또한, 동일한 크기의 솔더 볼이 공급되어 동일한 체적을 가지는 솔더 펌프를 형성할 수 있어, 보다 조밀한 간격을 가지는 솔더 펌프를 형성할 수 있는 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.
본 발명의 일 측면에 따르면, 플립칩 실장용 기판의 제조방법 중 플립칩 제조함에 있어서, (a) 솔더 레지스트층의 개구부에 플럭스(flux)를 도포하는 단계, (b) 상기 솔더 레지스트층의 개구부와 상응하는 위치에 관통홀을 가지는 마스크를 상기 솔더 레지스트층의 상부에 적층하는 단계, (c) 상기 관통홀에 각각 하나의 솔더 볼을 공급하여 상기 개구부와 솔더 볼을 결합시키는 단계, (d) 상기 마스크를 제거하는 단계, (e) 상기 단계 (d)의 솔더 볼이 결합된 기판을 리플로우(reflow)하는 단계; 및 (f) 상기 플럭스를 제거하는 단계를 포함하는 플립칩 실장용 기판의 제조방법을 제시할 수 있다.
여기서, 상기 단계 (f)의 기판을 코이닝(coinning)하는 단계를 더 포함할 수 있다.
또한 여기서 상기 관통홀은 상기 개구부의 크기보다 크거나 동일할 수 있다.
또한 여기서 상기 솔더 볼은 상기 관통홀의 크기보다 작거나 동일하고, 상기 개구부의 크기보다 크거나 동일할 수 있으며, 바람직한 실시예에 따르면 상기 솔더 볼의 직경은 80 내지 110㎛이다.
또한 여기서 상기 리플로우는 200 내지 300℃에서 수행될 수 있다.
본 발명의 다른 측면에 따르면, 상술한 제조방법에 의하여 제조되는 플립칩 실장용 기판을 제시할 수 있다.
이하, 본 발명에 따른 플립칩 실장용 기판의 제조방법 및 이에 의해 제조된 기판의 바람직한 실시예들을 첨부도면을 참조하여 상세히 설명하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 일반적으로 플립칩 BGA 패키지 제조공정에 대해서 먼저 설명하기로 한다.
플립칩 BGA 패키지는 플립칩 BGA 기판의 상면에 형성된 솔더 펌프가 플립칩(다이) 패드와 결합시켜 하나의 패키지를 구성한다. 순서대로 살펴보면, (a) 플립칩에 알루미늄 패드를 형성하고 보호층으로 덮는다. (b) 예를 들면 스퍼터링 공정과 같은 공정으로 금속층을 형성하고 알루미늄 패드와 접속시킨다. (c) 패드 부위만 열리도록 포토레지스트로 도포하고, (d) 포토레지스트의 개구부에 납 도금한다. (e) 포토레지스트를 제거하고, (f) 납 도금된 이외의 영역의 금속박을 에칭으로 제거한다. (g) 열을 가하여 납 도금을 둥글게 가공하고, (h) 이와 같은 방법에 의하여 제작된 펌프 칩을 플립칩 BGA 기판에 접합한다. 여기서 접합하는 방법은 리플로우 장치에 넣은 후 기판을 고온으로 가열하여 납 도금을 녹여서 플립칩 BGA 기판의 접촉 패드와 칩의 패드를 접속한다. 그리고 언더필(underfill) 공정에 의하여 수지를 상기 플립칩 BGA 기판과 상기 칩 사이에 충전한다.
일반적으로 반도체 실장용 기판에서 주기판과 연결되는 기판의 하면에 솔더 볼을 형성하는 것이 일반적인데, 본 발명에서는 반도체 실장용 기판의 상면에 솔더 볼로 솔더 펌프를 형성하는 것을 특징으로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 플립칩 실장용 기판의 제조방법을 나타내는 순서도이다. 도 1을 참조하면 플립칩 실장용 기판의 제조방법 중 플립칩 결합부를 제조함에 있어서, 단계 100에서 솔더 레지스트층의 개구부에 플럭스(flux)를 도포한다. 그리고 단계 105에서와 같이 솔더 레지스트층의 개구부와 상응하는 위치에 관통홀을 가지는 마스크를 솔더 레지스트층의 상부에 적층하고, 단계 110에서 상기 관통홀에 각각 하나의 솔더 볼을 공급하여 상기 개구부와 솔더 볼을 결합시킨다. 단계 115에서는 이 마스크를 제거하고, 단계 120에서 솔더 볼이 결합된 기판을 리플로우(reflow)한 후, 단계 125에서 상술한 플럭스를 제거한다.
여기서 단계 130과 같이 플럭스를 제거하는 단계를 거친 기판을 코이닝(coinning)하는 단계를 더 포함할 수 있으며, 이는 금속 박막층과 기판의 도전층과의 안정적인 결합을 형성하기 위한 것으로 당해 기술분야의 통상적인 방법에 따라 수행될 수 있다.
이러한 방법으로 사전에 미리 제조된 솔더 볼로 플립칩 실장용 기판의 상부에 솔더 펌프를 형성하면 균일한 솔더 펌프를 형성할 수 있다.
도 2은 본 발명의 바람직한 일 실시예에 따른 플립칩 실장용 기판의 제조방법을 도시한 도면이다. 도 2를 참조하여 본 발명의 플립칩 실장용 기판의 제조방법을 보다 상세하게 설명하기로 한다. 바람직한 일 실시예에 따른 본 발명의 제조방법은 (a) 솔더 레지스트층(20)의 개구부(25)에 플럭스(flux)(30)를 도포하는 단계, (b) 상기 솔더 레지스트층의 개구부(25)와 상응하는 위치에 관통홀(45)을 가지 는 마스크(40)를 상기 솔더 레지스트층(20)의 상부에 적층하는 단계, (c) 상기 관통홀(45)에 각각 하나의 솔더 볼(50)을 공급하여 상기 개구부(25)와 솔더 볼(50)을 결합시키는 단계, (d) 상기 마스크(40)를 제거하는 단계, (e) 상기 단계 (d)의 솔더 볼(50)이 결합된 기판을 리플로우(reflow)하는 단계 및 (f) 상기 플럭스(30)를 제거하는 단계 를 포함한다.
여기서 솔더 레지스트층을 형성하는 방법은 당해 기술분야에서 수행되는 통상적인 방법에 의할 수 있고, 예를 들면 전처리가 완료된 가판 표면을 솔더 레지스트 잉크로 완전히 덮어 코팅할 수 있다. 이 같은 솔더 레지스트층은 기판 표면 회로를 보호하고, 기판 표면 회로의 산화를 방지하며, 표면 회로간의 전기적인 절연 안정성을 유지하기 위하여 형성한다. 또한 솔더 레지스트층은 부품 실장 시 부품 실장 제외 부분의 솔더 부착을 방지하고, 부품 실장 시 회로 간의 쇼트(short) 불량 발생을 방지하기 위하여 형성한다.
본 발명에서 솔더 레지스트층 개구부(120)는 솔더 레지스트 잉크가 코팅되지 않은 부분을 말한다. 이 솔더 레지스트층 개구부에 플럭스를 도포하게 되는데, 이 플럭스는 금속 박막층과 기판 내부의 전도층과의 결합력이 좋도록 하기 위하여 사용되는 것이다. 이와 같은 플럭스는 통상적인 범위에서 제한 없이 사용될 수 있다.
마스크는 솔더 페이스트를 스퀴지로 인쇄하는 경우에 사용하는 통상의 마스크를 사용할 수 있다. 예를 들면 금속 마스크를 사용할 수 있다. 본 발명의 제조방법에 사용되는 플럭스의 종류나 플럭스 제거방법, 리플로우 조건은 당해 기술의 통 상적인 범위에서 선택될 수 있으며, 특별한 제한은 없다.
통상적으로 리플로우는 200 내지 300℃에서 수행되는 것이 바람직하고, 솔더 볼에 납이 함유되어 있는 경우는 약 240℃로, 납이 함유되지 않은 경우는 약 260℃로 리플로우하는 것이 바람직하다.
솔더 볼(50)의 구성은 통상적인 솔더 페이스트와 동일한 조성을 가지며, 예를 들면 주석 96.5중량부, 은 3중량부 및 구리 0.3중량부를 포함하는 솔더 볼을 제조할 수 있다.
도 3은 본 발명의 바람직한 일 실시예에 따른 솔더 볼이 기판에 공급되는 것을 나타내는 도면이다. 도 3을 참조하면, 마스크(40)의 관통홀(45)은 솔더 레지스트층(20)의 개구부(25)의 크기보다 크거나 동일하다. 이는 개구부의 직경보다 큰 직경을 가지는 솔더 볼이 공급될 수 있도록 하기위해서 이다.
여기서 솔더 볼의 직경은 플립칩 실장용 기판의 하면에 형성되는 솔더 볼 보다 작은 직경을 가진다. 이는 본 발명의 솔더 볼에 의하여 형성되는 솔더 펌프가 연결되는 것은 주기판보다 고밀도의 좁은 배선을 가지는 플립칩과 연결되기 때문이다. 본 발명의 바람직한 실시예에 따른 솔더 볼의 직경은 80 내지 110㎛이다.
또한 동일한 체적을 가지는 솔더 볼로 솔더 펌프를 형성하므로, 솔더 브리지와 같은 불량발생의 우려가 적다. 따라서 종래와 비교하여 보다 좁은 가격의 고밀도 솔더 펌프를 형성할 수 있다.
도 4는 본 발명의 바람직한 일 실시예에 따른 솔더 볼을 나타내는 사진이다. 도 4의 (a)는 솔더 볼(50)을 리플로우시키는 단계를 나타내는 사진이고, 도 4 의 (b)는 플럭스가 제거되어 도전층과 결합된 솔더 펌프를 나타내는 사진이다.
이와 같이 형성된 플립칩 실장용 기판은 스퀴즈의 솔더 페이스트 빠짐성 우려가 없고, 솔더 페이스트를 사용하지 않아, LVSB, 미싱 펌프의 펌프 불량의 발생이 적어 플립칩과 기판 간의 통전성이 우수하고 전기 신뢰도도 우수한 기판을 얻을 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 본 발명은 이러한 문제점을 해결하고자, 미리 형성된 솔더 볼을 마스크의 관통홀에 공급하는 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.
또한, 본 발명은 스퀴즈의 솔더 페이스트 빠짐성 우려가 없고, 솔더 페이스트를 사용하지 않아, LVSB, 미싱 펌프의 펌프 불량의 발생이 적은 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.
또한, 동일한 크기의 솔더 볼이 공급되어 동일한 체적을 가지는 솔더 펌프를 형성할 수 있어, 보다 조밀한 간격을 가지는 솔더 펌프를 형성할 수 있는 플립칩 실장용 기판의 제조방법 및 플립칩 실장용 기판을 제공한다.

Claims (7)

  1. 플립칩 실장용 기판의 제조방법 중 플립칩 결합부를 제조함에 있어서,
    (a) 솔더 레지스트층의 개구부에 플럭스(flux)를 도포하는 단계;
    (b) 상기 솔더 레지스트층의 개구부와 상응하는 위치에 관통홀을 가지는 마스크를 상기 솔더 레지스트층의 상부에 적층하는 단계;
    (c) 상기 관통홀에 각각 하나의 솔더 볼을 공급하여 상기 개구부와 솔더 볼을 결합시키는 단계;
    (d) 상기 마스크를 제거하는 단계;
    (e) 상기 단계 (d)의 솔더 볼이 결합된 기판을 리플로우(reflow)하는 단계; 및
    (f) 상기 플럭스를 제거하는 단계를 포함하는 플립칩 실장용 기판의 제조방법.
  2. 청구항 에 있어서,
    상기 단계 (f)의 기판을 코이닝(coinning)하는 단계를 더 포함하는 플립칩 실장용 기판의 제조방법.
  3. 청구항 에 있어서,
    상기 관통홀은 상기 개구부의 크기보다 크거나 동일한 플립칩 실장용 기판의 제조방법.
  4. 청구항 에 있어서,
    상기 솔더 볼은 상기 관통홀의 크기보다 작거나 동일하고, 상기 개구부의 크기보다 크거나 동일한 플립칩 실장용 기판의 제조방법.
  5. 청구항 에 있어서,
    상기 솔더 볼의 직경은 80 내지 110㎛인 플립칩 실장용 기판의 제조방법.
  6. 청구항 에 있어서,
    상기 리플로우는 200 내지 300℃에서 수행되는 플립칩 실장용 기판의 제조방법.
  7. 청구항 내지 중 어느 한 항의 제조방법에 의하여 제조되는 플립칩 실장용 기판.
KR1020050123030A 2005-12-14 2005-12-14 플립칩 실장용 기판의 제조방법 Expired - Fee Related KR100746365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123030A KR100746365B1 (ko) 2005-12-14 2005-12-14 플립칩 실장용 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123030A KR100746365B1 (ko) 2005-12-14 2005-12-14 플립칩 실장용 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070063119A true KR20070063119A (ko) 2007-06-19
KR100746365B1 KR100746365B1 (ko) 2007-08-06

Family

ID=38363206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123030A Expired - Fee Related KR100746365B1 (ko) 2005-12-14 2005-12-14 플립칩 실장용 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100746365B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109240B1 (ko) * 2010-09-03 2012-01-30 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307058A (ja) * 1995-04-28 1996-11-22 Toagosei Co Ltd 多層プリント配線板の製造方法
JP3367413B2 (ja) 1998-03-17 2003-01-14 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JPH11297886A (ja) 1998-04-14 1999-10-29 Nippon Avionics Co Ltd はんだバンプ形成方法
JP2000349194A (ja) 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109240B1 (ko) * 2010-09-03 2012-01-30 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법

Also Published As

Publication number Publication date
KR100746365B1 (ko) 2007-08-06

Similar Documents

Publication Publication Date Title
CN101996902B (zh) 半导体器件的制造方法
US8410604B2 (en) Lead-free structures in a semiconductor device
US7554039B2 (en) Electronic device
US6887778B2 (en) Semiconductor device and manufacturing method
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
US7119000B2 (en) Method of manufacturing semiconductor device
JP4051570B2 (ja) 半導体装置の製造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP2008227310A (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3838530B2 (ja) 半導体装置の製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007035870A (ja) 半導体装置
JP3132713B2 (ja) 半導体装置
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JPH10270594A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051214

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070131

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070730

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110711

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120710

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150707

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160701

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170703

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200701

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220510