[go: up one dir, main page]

JP2009152253A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009152253A
JP2009152253A JP2007326622A JP2007326622A JP2009152253A JP 2009152253 A JP2009152253 A JP 2009152253A JP 2007326622 A JP2007326622 A JP 2007326622A JP 2007326622 A JP2007326622 A JP 2007326622A JP 2009152253 A JP2009152253 A JP 2009152253A
Authority
JP
Japan
Prior art keywords
semiconductor device
protruding electrode
wiring board
protruding
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326622A
Other languages
English (en)
Inventor
Yuichiro Yamada
雄一郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007326622A priority Critical patent/JP2009152253A/ja
Priority to US12/331,467 priority patent/US8390117B2/en
Publication of JP2009152253A publication Critical patent/JP2009152253A/ja
Priority to US13/777,670 priority patent/US8841772B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】高信頼性の３次元実装が実現できる突起電極を備えた半導体装置およびその製造方法を提供する。
【解決手段】一方の面の素子実装領域に複数の接続端子6を有し、その外周側の領域に前記複数の接続端子6に各々接続した複数のランド8およびその上に形成された突起電極9を有し、他方の面に複数の裏面ランド11を有する配線基板5と、前記配線基板5の素子実装領域に搭載され電気的に接続された半導体素子1と、前記半導体素子1を包埋するように前記配線基板5の一方の面に形成された封止樹脂部10とを備えた半導体装置において、前記突起電極9は、前記封止樹脂部10の上面から端部が突出し、その突出部の先端が平担面13であり、かつ、前記突出部よりも断面が大きい部分が前記封止樹脂部10内に位置するものとする。
【選択図】図１

Description

本発明は、３次元実装に使用される半導体装置およびその製造方法に関する。
従来、携帯電話、デジタルカメラ、および携帯用パソコン等に、Package on Package 型（以下「ＰｏＰ型」と記す）半導体装置が使用されており、かかる３次元実装に有利な半導体装置として、積層のための突起電極の上部を露出させた各種の薄型小型の半導体装置が提案されている。
例えば、特許文献１では、可撓性配線基板の表面に半導体素子を搭載し、この半導体素子を越えて突出する突起電極を形成するとともに、突起電極位置の基板裏面に裏面電極を形成し、前記半導体素子および突起電極を樹脂封止する際に、シリコンゴム等の弾性体を成形面に配設した樹脂封止金型を用いて、樹脂成形時の圧縮力によって、突起電極の両端部位置の弾性体を変形させる状態で成形している。このようにすると、突起電極の基板表面側の端部は弾性体に密着状態となって、樹脂が付着することなく封止樹脂面から突出して露出する一方で、配線基板自体も裏面電極が突出するように変形する。つまり、樹脂封止する工程で、突起電極の一方の端部を突出させて露出させると同時に、裏面電極も突出させることができるのであり、従来のようにはんだの裏面突起電極をリフローで配線基板の貫通孔に流し込む手間は不要であり、信頼性の高い電気接続構造を容易に形成可能である。
また特許文献２では、剥離性フィルムを密着させた上下金型内に、半導体素子を配線基板にボンディングワイヤーもしくはバンプで電気的に接続したものをセットし、封止用シリコーンゴム組成物もしくは液状熱硬化性エポキシ樹脂組成物を供給して圧縮成形することにより、成形品たる半導体装置の反りを抑制するとともに、ワイヤーボンドしている場合は圧縮成形時のワイヤーの変形や断線を防止し、ウェハーレベルＣＳＰの場合にはウェハー主面のバンプの一部を封止樹脂面から露出させるようにしている。
特許文献３では、半導体素子が接合された配線基板上に外部電極形成用の突起電極を形成し、樹脂封止する際に、前記突起電極を樹脂封止用金型で圧縮して５％以上押し潰すことにより、突起電極の先端面を樹脂封止用金型に密着状態として樹脂成形を行い、樹脂の付着のない先端面を樹脂表面から露出させるとともに、樹脂成形前の突起電極の高さにバラツキがある場合も緩和するようにしている。
特開２００３−１７４０４８号公報 特開２００４−２９６５５５号公報 特開２００３−１７４１２４号公報
しかしながら、上述した従来の各技術には次のような問題がある。まず特許文献１の技術では、突起電極としてスタッド棒を配線基板に取り付けているのであるが、スタッド棒の先端は平坦面であるため、その平坦面と樹脂封止金型の弾性体との間に樹脂が入り込み、結果的に突起電極に樹脂残りが生じることがある。またスタッド棒は円柱状であるため、製品となった半導体装置の実装後に突起電極に縦方向の応力が発生したときに、その側面と封止樹脂との界面で剥離が起きやすく、更に強い応力が発生したときには、配線基板への取り付け部でも剥離が起きて抜け出てしまう。配線基板への取り付けから樹脂封止までの間にスタッド棒の傾きや脱落が生じて、封止樹脂面でのスタッド棒先端部の位置がずれたり、スタッド棒が欠落することもある。
さらに、このスタッド棒を取り付ける際に、配線基板の貫通孔にスタッド棒の小径部を挿入して配線パターンとの導通を得る接合部を形成すると同時に、その接合のために貫通孔に注入するはんだペーストで裏面電極部を形成しているのであるが、樹脂封止の際に上述のようにスタッド棒によって配線基板を裏面電極が突出するように変形させるため、配線基板の貫通孔周辺に外側に向かって大きな張力が作用する。そして、この樹脂封止時に発生する配線基板の貫通孔周辺での張力により、樹脂封止後に、スタッド棒直下の裏面電極部がスタッド棒や配線パターンと断線を生じ易くなる。またこの樹脂封止時に発生する配線基板の貫通孔周辺での張力が半導体素子のバンプとの接合領域にまで伝播して、接合部のクラックや応力集中を生じ、電気特性に影響を及ぼす。
特許文献２の技術では、上述のようにウェハー主面のバンプの一部を封止樹脂面から露出させるようにしているのであるが、封止樹脂面から露出したバンプの一部をランドとして、その上に別の半導体装置の先端球面の裏面突起電極を接合する場合、この裏面突起電極の球面がバンプ先端（球面）に垂直方向に押し付けられるため、水平方向にずれ、水平方向の搭載位置のバラツキが発生し、接合部の信頼性が低下してしまう。
特許文献３の技術では、上述のように配線基板上に形成した突起電極を樹脂封止金型で押し潰して先端面を露出させているので、樹脂封止面と突起電極の先端面とが同一面になる。そのため、ＰｏＰ型半導体装置を構成するべくこの半導体装置の突起電極面に他の半導体装置の裏面電極をはんだ接合した場合には、この接合部の突起電極面と裏面電極との界面で断面形状に急激な変化を生じ、この接合部が応力集中点となり、外力や温度の繰り返し変化により断線しやすくなる。さらにこの突起電極は、配線基板上にスタッドバンプを重ねることで形成しているもので、かかる積層構造の突起電極を樹脂封止金型で押圧しても、弓状に曲がって先端に所定の圧力がかからず、平面が得られない。
本発明は上記問題を解決するもので、高信頼性の３次元実装が実現できる突起電極を備えた半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、一方の面の素子実装領域に複数の接続端子を有し、その外周側の領域に前記複数の接続端子に各々接続した複数のランドおよびその上に形成された突起電極を有し、他方の面に複数の裏面ランドを有する配線基板と、前記配線基板の素子実装領域に搭載され電気的に接続された半導体素子と、前記半導体素子を包埋するように前記配線基板の一方の面に形成された封止樹脂部とを備え、前記突起電極は、前記封止樹脂部の上面から端部が突出し、その突出部の先端が平担面であり、かつ、前記突出部よりも断面が大きい部分が前記封止樹脂部内に位置することを特徴とする。
上記構成によれば、突起電極の端部が封止樹脂部の上面から突出しており、且つその突出部の先端が平坦面であるため、ＰｏＰ型半導体装置を構成する際に、この半導体装置の突起電極の平坦面に対して、上段に積層する他の半導体装置の裏面電極を安定して接合可能である。また突起電極はその突出部よりも断面が大きい部分が封止樹脂部内にあるため、半導体装置の実装後に突起電極に縦方向の応力が発生しても、突起電極の側面と封止樹脂とは剥離し難く、配線基板への取り付け部も剥離し難く、突起電極の傾きや抜けは発生し難い。これらのことにより、高信頼性化を実現できる。
突起電極は、基板面に沿う方向の断面が円形であるのが好ましい。このような形状であると、応力の集中箇所がなく、応力が分散されるため、突起電極の側面と封止樹脂との剥離、配線基板への取り付け部の剥離、突起電極の傾きや抜けを防止する効果を高めることができる。
突起電極ははんだで構成されていることが好ましい。はんだという柔らかい材料であると平坦面が容易に形成されるからである。
半導体素子は、ワイヤーボンドしてもよいし、主面に複数のバンプを備えるものを用いてフリップチップ接続してもよい。フリップチップ接続する場合は、配線基板には、半導体素子が搭載される領域に接続端子を設ければよいので、言い換えると半導体素子搭載領域の外周側に接続端子を設ける必要がないので、さらに言い換えると半導体素子搭載領域が実質上の素子実装領域となるので、配線基板の小型化を図ることができる。このことにより、半導体装置は、投影平面が小さいものとなり、実装基板などに対して２次元に高密度に実装可能となる。
また主面中央部に接続用電極を備えた半導体素子の上に他の半導体素子をフリップチップ接続するなどして、配線基板上に複数の半導体素子を３次元に積層実装してもよい。このことにより、２次元実装の半導体装置と比較して高密度実装に適した半導体装置が実現できる。
本発明の半導体装置の製造方法は、一方の面の素子実装領域に複数の接続端子を有し、その外周側の領域に前記複数の接続端子に各々接続した複数のランドを有し、他方の面に複数の裏面ランドを有する配線基板を準備する工程と、前記配線基板の素子実装領域に半導体素子を搭載し電気的に接続する工程と、前記配線基板の一方の面のランド上に端部が次第に狭まった突起電極を接続する工程と、前記半導体素子および突起電極が接続された配線基板を、封止樹脂に対して剥離性を有するリリースシートを成形面に密着させた封止金型に設置し、前記突起電極の端部をリリースシートに押圧する圧縮成形法で前記配線基板の一方の面を前記半導体素子を包埋するように樹脂封止する工程と、前記封止金型より樹脂封止された成形体を取り出す工程とを含むことを特徴とする。
上記構成によれば、突起電極の端部をリリースシートに押圧する圧縮成形法を採るため、当該突起電極の端部が封止樹脂面から突出し、かつ、その突出部の先端が押し潰されて平坦面になる。また端部が次第に狭まった形状の突起電極を用いるため、リリースシートとの間に樹脂が入り込むことはなく、樹脂封止工程後に樹脂バリ取りや洗浄を行う必要はない。
リリースシートは、可撓性かつ弾性の層と高硬度性の層との積層構造を有することが好ましい。突起電極の端部は可撓性かつ弾性の層を押し潰し、その押し潰した可撓性かつ弾性の層を介して高硬度性の層に押し当てられるため、より一層平坦な面が得られるからである。
本発明による半導体装置は、突起電極の端部が樹脂封止面から突出し、かつその突出部の先端が平坦面となるため、３次元実装のための下段半導体装置として用いて、上段半導体装置の水平方向の搭載位置のバラツキを抑制することができる。つまり、電極の先端形状が球面である上段半導体装置を搭載する場合であっても、その裏面突起電極が本発明の半導体装置の突起電極の平坦面上に搭載による押圧で垂直方向に押し付けられるときに、水平方向にずれることはなく、上段半導体装置の水平方向の搭載位置のバラツキを抑制することができる。このため、接合部の信頼性を向上させることができる。
また突起電極の先端の平坦面に樹脂残りが発生することがないため、樹脂封止工程後に樹脂バリ取りや洗浄を行う必要はなく、製造期間の短縮化、製造工程の削減、それによるコスト削減も実現できる。
以下、本発明の実施の形態について図面を参照しながら説明する。各図においては、図示を簡単にするために各部材の厚みや長さや電極数等は実際とは異なるものとしている。
図１（ａ）は本発明の実施の形態１の半導体装置を一部切り欠いて示す斜視図、図１（ｂ）は同半導体装置の図１（ａ）におけるＡ−Ａ線に沿った断面図である。
図１（ａ）（ｂ）において、半導体装置５０は、配線基板５と、配線基板５の素子実装領域に搭載され金属細線４により電気的に接続された半導体素子１と、半導体素子１および金属細線４を包埋するように配線基板５の一方の面に形成された封止樹脂部１０とを備えている。
配線基板５は、一方の面（以下、表面という）の素子実装領域にダイパターン３および複数の接続端子６を有し、その外周側の領域に複数の接続端子６に各々接続した複数の積層ランド８を有し、他方の面（以下、裏面という）に、積層ランド８に各々接続した複数の裏面ランド１１を有している。
積層ランド８上には、他の半導体装置と電気的に接続するための突起電極９が設けられており、裏面ランド１１上には、実装基板に電気的に接続するための裏面突起電極１２が設けられている。突起電極９は、封止樹脂部１０の上面から端部が突出し、その突出部の先端が平担面１３であり、かつ、突出部よりも断面が大きい部分が封止樹脂部１０内にある。なお積層ランド８とは、ＰｏＰ型半導体装置を構成するときに、この半導体装置５０の上に積層する他の半導体装置の裏面電極と突起電極９を介して電気的に接続することを目的として配線基板５上に形成したランドを指す。
詳述する。半導体素子１は、主面上の中央部に内部回路が形成され、内部回路と接続した複数の電極端子２が周辺部に配置されている。半導体素子１はシリコンを基材とするが、例えばゲルマニウムやグラファイトのような単元素材料であってもよく、砒化ガリウムや、テルル化亜鉛のような化合物材料であってもよい。半導体素子１の厚みは、例えば５０μｍ〜２００μｍの範囲、好ましくは１００μｍ程度である。
かかる半導体素子１が、配線基板５のダイパターン３上に接着剤７で固着され、接続端子６に対して金属細線４で電気的に接続されている。接着剤７は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂から選択された少なくとも１つを含んでいてよく、はんだまたは金−シリコン共晶のいずれかであってもよい。また接着剤７は導電性または絶縁性のいずれであってもよく、光開始剤が配合された紫外線硬化性であってもよい。例えば銀フィラーを添加したエポキシ系の導電性接着剤を使用できる。ペーストであっても半硬化状のシートであってもよい。金属細線４は金線とするが、例えば銅線、アルミニウム線、銀線であってよい。金属細線４のループの頂点の高さは、配線基板５の表面から例えば４０μｍ〜２５０μｍの範囲、好ましくは１３０μｍ程度である。
配線基板５は、基板およびその両面に導電性膜で形成された配線パターンと、両面の配線パターン間を直接もしくは中間配線層を介して電気的に接続するビア１４などの導電体（導電性膜や導電性充填物により形成される）とを有している。配線基板５の表面の中央部に上述のダイパターン３が形成され、ダイパターン３よりも外周の領域に、複数の接続端子６とそれらに各々接続した複数の積層ランド８とがダイパターン３の中心に対して放射方向となるように配置されている。配線基板５の裏面に、積層ランド８とビア１４などを介して接続する裏面ランド１１が配置されている。
基板としては、ガラス繊維やケプラー等の有機物からなる繊維にエポキシ樹脂、フェノール樹脂、ポリイミド樹脂等を含浸して硬化させたものや、ＢＴレジン、液晶ポリマを用いたもの等、種々の樹脂基板を用いることができる。樹脂基板は単層基板であってもよいし、多層基板であってもよい。他に、酸化アルミニウム、窒化アルミニウム、ガラスまたは石英のいずれか１つで構成された単層もしくは積層のセラミック基板を用いてもよい。配線基板５の厚みは、例えば１００μｍから６００μｍの範囲、好ましくは２１０μｍ程度である。
導電性膜は銅箔とするが、銅箔上に金属層を形成してもよい。金属層は、例えばニッケル、はんだ、金、銀およびパラジウム等から選択された少なくとも１つを含んでいてよい。基板が酸化アルミニウムや窒化アルミニウムのような焼結材料よりなるときは、タングステン、マンガン、モリブデン、タンタルのうちのいずれかの高融点金属で形成された導電性膜上を、金、銀、銅、パラジウムのうちのいずれかの導電性材料で覆った構成とする。基板がガラスや石英のような透明材料よりなるときは、例えば塩化錫のような透明な導電性材料で導電性膜を構成してもよい。
封止樹脂部１０は、半導体素子１、金属細線４、突起電極９（先端部を除く）を包埋するように配線基板５の表面全体に形成されている。この封止樹脂部１０の材料は、熱硬化性のエポキシ系樹脂とするが、例えばビフェニル系樹脂、フェノール系樹脂またはシリコーン系樹脂、シアネートエステルのうちのいずれか、例えばビスフェノールＡ型、ビスフェノールＦ型、ビフェニル型、ナフタレン型から選択された少なくとも１つを含んでいてよい。封止樹脂部１０の厚み、つまり基板面から樹脂上面までの寸法は、例えば１２０μｍから４００μｍの範囲、好ましくは２００μｍ程度である。
突起電極９は、基板面に沿う方向の断面が円形であって、封止樹脂部１０上面からの突出部よりも断面が大きい部分（以下、大径部という）が封止樹脂部１０内にある。ここでは突起電極９は軸方向の中央部の径が最も大きい樽型である。突出部の高さは、例えば５μｍから６０μｍの範囲、好ましくは２０μｍ程度とし、大径部の径は１００μｍから３００μｍ程度とする。平坦面１３の径は４０μmから２５０μｍ程度とする。
この突起電極９は、例えば亜鉛系合金、錫系合金、ビスマス系合金、または銀系合金で構成することができる。具体的には、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、およびＳｎ−Ｚｎ−Ｂｉ系の内のいずれかのはんだ材料を用いることができる。
裏面突起電極１２も、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、およびＳｎ−Ｚｎ−Ｂｉ系などのはんだ材料を用いることができる。銅またはニッケルからなる芯部の上層部または表面全体にはんだ層が形成されたものであってもよい。
上記半導体装置の製造方法を図２および図３を参照して説明する。
図２（ａ）に示すように、上述の配線基板５を準備する。表面の中央部にダイパターン３が形成され、ダイパターン３よりも外周の領域に複数の接続端子６および積層ランド８が形成され、各積層ランド８とビア１４などの導電体を介して接続する複数の裏面ランド１１が裏面に形成されている配線基板５である。
配線基板５の作製法を簡単に説明すると、両面に導電性膜を形成した基板において、一方の面の導電性膜をフォトリソグラフィ法により所定の形状に加工して配線パターン、接続端子６、積層ランド８を形成し、他方の面の導電性膜も同じくフォトリソグラフィ法により所定の形状に加工して配線パターン、裏面ランド１１を形成し、両面の配線パターン間をビア１４などで電気的に接続する。その後に、接続端子６、積層ランド８、裏面ランド１１の接続部を除く基板両面にソルダーレジスト等の絶縁膜を形成する。基板両面の導電性膜の間に１層以上からなる中間配線層を設けてもよい。
次に、図２（ｂ）に示すように、配線基板５の複数の積層ランド８上にボール状の突起電極９を接合する。ここでは断面が楕円形の突起電極９を用いている。突起電極９が上述のはんだ材料であれば、複数の積層ランド８上に印刷法ではんだペーストを供給する一方で、複数の積層ランド８の各々に対応する複数箇所に吸着孔を有する吸着装置（図示せず）で突起電極９を吸着して、各突起電極９が積層ランド８に一致する位置まで搬送し、上述のはんだペースト上に載置した後に、不活性ガス雰囲気中でリフローすることにより、積層ランド８上に突起電極９を接合する。このときの突起電極９は、基板表面から電極先端部までの高さが例えば１３５μｍから４６０μｍの範囲、好ましくは２７０μm程度とする。
図２（ｃ）に示すように、半導体素子１を配線基板５のダイパターン３上に接着する。そのためにまず、ダイパターン３上に接着剤７を供給する。接着剤７がペースト状であれば、例えばスクリーン印刷で適正な厚みに印刷塗布してもよいし、マルチノズルディスペンサーで適量を多点塗布してもよい。接着剤７が半硬化状のシートであれば適当サイズのものを載置する。そして接着剤７上の所定の位置に半導体素子１を載置し、不活性ガス中もしくは減圧中で加熱して接着剤７を硬化させる。その後に、半導体素子１の電極端子２と配線基板５上の対応する接続端子６との間を、直径が例えば１０μｍから４０μｍの範囲、好ましくは１８μｍ程度の金属細線４を用いて、ワイヤーボンディング法によって接続する。
図２（ｄ）に示すように、樹脂封止用圧縮成形機の上金型２９・下金型３０に半導体素子１および突起電極９が接合された配線基板５をセットし、封止樹脂材料１０ａを供給する。つまり、上金型２９・下金型３０を所定の樹脂溶融温度に設定し、下金型３０にその成形面および上金型２９への対向面の全面を覆うリリースシート３３を吸引によって密着させ、配線基板５を上金型２９に吸引によって保持するとともに、樹脂封止に要する量の顆粒状の封止樹脂材料１０ａをキャビティ領域のリリースシート３３上に供給する。封止樹脂材料１０ａは、顆粒状のほか、液状、ミニタブレット状、あるいはシート状であっても構わない。
ここで、リリースシート３３は、封止樹脂材料１０ａ（およびその成形品）に対して剥離性を有するものである。例えばポリテトラフルオロエチレン樹脂（ＰＴＦＥ）、エチレン−テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）、テトラフルオロエチレン−ペルフルオロプロピレン共重合樹脂（ＦＥＰ）、ポリビニリデンフルオライド樹脂（ＰＢＤＦ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリプロピレン樹脂（ＰＰ）、またはシリコーンゴム（ＳＲ）からなる単層型であってもよいし、積層型としてもよい。図２（ｅ）に示すような、可撓性かつ弾性の第１の層３４と高硬度性の第２の層３５との積層構造を有することが好ましい。第１の層３４は上記の各樹脂あるいはゴムのいずれかであってよく、第２の層３５は、例えばニッケル、鉄ニッケル合金、または銅などの金属膜を用いることができる。積層型のリリースシート３３を用いる場合は、第２の層３５が下金型３０に接するように配置する。このようにするとリリースシート３３の強度が大きくなり、圧縮成形工程で生じる破損等を回避することができる。リリースシート３３の厚みは３０μｍから１００μｍの範囲、好ましくは５０μｍ程度である。
次に、図３（ａ）（ｂ）に示すように、上金型２９・下金型３０による圧縮成形を行って、半導体素子１、金属細線４、突起電極９を樹脂封止する。そのために、上金型２９・下金型３０間を図示しない排気手段によって減圧にしながら、溶融した封止樹脂材料１０ａを保持した下金型３０を所定の位置まで上昇させる。この下金型３０の位置は、リリースシート３３が上金型２９に向けて押圧され、かつ、上金型２９との間に所定の樹脂成形厚みに対応するキャビティが形成される位置とする。このときに突起電極９の先端部が平坦面１３にされながらリリースシート３３の内部に侵入していくので、この侵入深さが所定量になるように、リリースシート３３の材質や厚みを予め適正に選択しておく。この侵入深さは、例えば５μｍから６０μｍの範囲、好ましくは２０μｍ程度とする。封止樹脂材料１０ａが硬化するまでこの状態を保持し、硬化後に成形品を取り出す。
その後に、図３（ｃ）に示すように、配線基板５の裏面ランド１１上に裏面突起電極１２を接合する。裏面突起電極１２は、例えばはんだボール等を搭載するボールセット法を用いて接合しても構わないし、裏面ランド１１上にはんだペーストを供給しリフローすることで突起状とする印刷法を用いても構わない。
以上の製造方法によれば、半導体素子１、金属細線４、突起電極９を包埋するように配線基板５の表面全体を覆う封止樹脂部１０が形成され、その圧縮成形の工程で、リリースシート３３に向けて押圧されて侵入する突起電極９の端部が封止樹脂部１０上面から突出し、その突出部の先端が平担面１３となる。リリースシート３３が上述の可撓性かつ弾性の第１の層３４と高硬度性の第２の層３５との積層構造を有する場合は、突起電極９の端部は第１の層３４を押し潰し、その押し潰した第１の層３４を介して第２の層３５に押し当てられるため、より一層平坦な平担面１３が得られる。
しかも突起電極９は樹脂封止前はボール状であるため、つまり端部が次第に狭まった形状であるため、リリースシート３３との間に封止樹脂材料１０ａが入り込むことはなく、樹脂封止工程後に樹脂バリ取りや洗浄を行う必要はない。また突出部よりも断面が大きい大径部が封止樹脂部１０内に位置することとなるため、樹脂や積層ランド８との剥離は起こり難く、突起電極９の接合部での断線、封止樹脂部１０上面からの突出部（特に平担面１３）の位置ずれ、突起電極９の欠落は防止される。
またその成形の過程においては、十分に溶融した低粘度の封止樹脂材料１０ａの中に金属細線４が低速で浸漬されるため、金属細線４の変形も防止される。
得られる半導体装置５０は、三次元実装のＰｏＰ型半導体装置を構成する際に、下段半導体装置として用いて、突起電極９の平坦面１３に上段半導体装置の裏面電極をはんだで接合するときに、両者の２次元的位置関係におけるバラツキを抑制することができる。つまり、電極の先端形状が球面である上段半導体装置を搭載する場合であっても、その裏面突起電極が半導体装置５０の突起電極９の平坦面１３上に搭載による押圧で垂直方向に押し付けられるときに、水平方向にずれることはなく、上段半導体装置の水平方向の搭載位置のバラツキを抑制することができる。よって、上段半導体装置を安定に接合することができ、接合部の信頼性が高くなる。ＰｏＰ型半導体装置の作製も容易かつ安価となる。
この実施の形態では、圧縮成形の際に、リリースシート３３を下金型３０の表面に配置するとして説明したが、上金型２９の表面にも配置してもよい。このように配置すると、上金型２９に配線基板５が接することがないので、裏面ランド１１の損傷等を防止することができる。
突起電極９の材料がはんだであれば容易に平担面１３とされる。また、リリースシート３３として、薄い弾性の層と高硬度性の層とが積層された積層構造のものを用いれば、突起電極９の端部は弾性の層を突き破って高硬度性の層に当接するため、より一層平坦な面が得られる。
なお実際には、上述の半導体装置５０を１個ずつ製造するのでなく、他面取りの配線基板を用いて複数個一括して製造し、裏面ランド１１上に裏面突起電極１２を形成した後に、あるいは裏面突起電極１２の形成前に、ダイサーやレーザーによって個片化する手法がとられる。
図４は本発明の実施の形態２にかかる半導体装置の構成を示す断面図である。この実施の形態２の半導体装置５２では、半導体素子６１は配線基板５５に対してフリップチップ法で実装されている。半導体素子６１は主面の所定位置に内部回路と接続された複数のバンプ４２が形成されている。配線基板５５は、実施の形態１で説明したダイパターンや接続端子を持たず、表面中央部に半導体素子６１のバンプ４２と対応した配置で半導体素子用ランド４３が形成されており、各半導体素子用ランド４３に積層ランド８や裏面ランド１１が接続されている。このほかは実施の形態１の半導体装置と同様である。
この半導体装置でも、実施の形態１の半導体装置と同様の突起電極９を有することから、３次元実装のＰｏＰ型半導体装置を構成する際の接合が安定して得られ、高信頼性化が実現できる。一方、この半導体装置は、実施の形態１の半導体装置に較べて、配線基板５５の素子搭載領域内に半導体素子用ランド４３を配置すればよいので、言い換えるとワイヤーボンディングのように素子搭載領域外に接続端子を配置する必要がないため、同じ面積のチップ実装領域において、ワイヤーボンドの場合より大きいサイズのチップが搭載可能となる。
半導体素子６１のバンプ４２は、例えば亜鉛系合金、錫系合金、ビスマス系合金または銀系合金で形成されたものであってもよいし、電解／無電解めっきで形成された銅またはニッケルからなる芯部の上層部または表面全体にはんだ層が形成されたものであってもよい。
図５は、本発明の実施の形態３にかかる半導体装置の構成を示す断面図である。この実施の形態３の半導体装置５３では、半導体素子６２と半導体素子６３とが積層されている。ダイパターン３上に接着された半導体素子６３は主面中央部に複数の接続用電極６５が形形成されており、この半導体素子６３の上に、半導体素子６３よりも投影面積が小さい半導体素子６２がバンプ６４によりフリップチップ法で接続されている。バンプ６４は、実施の形態２と同様の材料で形成される。このほかは実施の形態１の半導体装置と同様である。
この半導体装置でも、実施の形態１の半導体装置と同様の突起電極９を有することから、３次元実装のＰｏＰ型半導体装置を構成する際の接合が安定して得られ、高信頼性化が実現できる。一方、この半導体装置は、実施の形態１の半導体装置に較べて、複数の半導体素子６２，６３が積層されることで３次元に高密度化されているもので、より高密度なＰｏＰ型半導体装置が可能となる。
図６は、ＰｏＰ型半導体装置の断面図である。実施の形態１の半導体装置５０の上に、ＢＧＡ型（Ball Grid Array 型）半導体装置８０が３次元実装されている。
ＢＧＡ型半導体装置８０は、半導体素子８１が配線基板８３の表面に搭載され、接続用電極８２と接続端子８６とが金属細線８４で電気的に接続され、封止樹脂８５（圧縮成形法あるいはトランスファー成形法）で封止され、配線基板８３の裏面の裏面ランド８７上に裏面突起電極８８が接合されている。裏面ランド８７および裏面突起電極８８は、半導体装置５０の突起電極９に対応する配置とされていて、各裏面突起電極８８が突起電極９の先端の平坦面１３上にはんだで接合されている。
このＰｏＰ型半導体装置は、半導体装置５０の突起電極９による接合安定性、高信頼性が得られるほか、ＰｏＰによって３次元に高密度化されていることにより、高性能、薄型小型ともなる。よって、このＰｏＰ型半導体装置を用いることにより、携帯端末や家庭電化製品の超小型化が実現できる。
図７は、他のＰｏＰ型半導体装置の断面図である。実施の形態１の半導体装置５０の上に、ＬＧＡ型（Land Grid Array 型）半導体装置９０が３次元実装されている。
ＬＧＡ型半導体装置９０は、図６に示したＢＧＡ型半導体装置８０に較べて、裏面ランド８７上に裏面突起電極が設けられていない点のみ異なっており、裏面ランド８７が直接に突起電極９の先端の平坦面１３上にはんだで接合されている。
このＰｏＰ型半導体装置も、半導体装置５０の突起電極９による接合安定性、高信頼性が得られるほか、ＰｏＰによって３次元に高密度化されており、かつ図６のＰｏＰ型半導体装置に較べて裏面突起電極が存在しない分だけより一層薄型化されていることにより、高性能、より薄型小型ともなる。よって、このＰｏＰ型半導体装置を用いることにより、携帯端末や家庭電化製品の超小型化が実現できる。
なお、半導体装置５０、ＢＧＡ型半導体装置８０、ＬＧＡ型半導体装置９０のそれぞれに搭載されている半導体素子１、半導体素子８１は、図示したようにフェースアップで配線基板５，８３に搭載され金属細線４，８４で接続されるのでなく、フリップチップ接続されても構わない。
本発明にかかる半導体装置は、他の半導体装置を上に積層してはんだで接合する場合の接合信頼性が高いもので、ＰｏＰ型半導体装置を容易に、高信頼性、かつ安価に構成することができ、種々の電子機器、特に携帯用電子機器に有用である。
本発明の実施の形態１の半導体装置の構成図 図１の半導体装置を製造する前半工程を説明する断面図 図１の半導体装置を製造する後半工程を説明する断面図 本発明の実施の形態２の半導体装置の断面図 本発明の実施の形態３の半導体装置の断面図 図１の半導体装置を用いたＰｏＰ型半導体装置の断面図 図１の半導体装置を用いた他のＰｏＰ型半導体装置の断面図
符号の説明
１ 半導体素子
２ 電極端子
３ ダイパターン
４ 金属細線
５ 配線基板
６ 接続端子
７ 接着剤
８ 積層ランド
９ 突起電極
10 封止樹脂部
11 裏面ランド
12 裏面突起電極
13 平坦面
29 上金型
30 下金型
33 リリースシート
34 第１の層
35 第２の層
50 半導体装置
51，52，53 半導体装置
61，62，63，81 半導体素子
80 ＢＧＡ型半導体装置
90 ＬＧＡ型半導体装置

Claims (5)

  1. 一方の面の素子実装領域に複数の接続端子を有し、その外周側の領域に前記複数の接続端子に各々接続した複数のランドおよびその上に形成された突起電極を有し、他方の面に複数の裏面ランドを有する配線基板と、前記配線基板の素子実装領域に搭載され電気的に接続された半導体素子と、前記半導体素子を包埋するように前記配線基板の一方の面に形成された封止樹脂部とを備え、前記突起電極は、前記封止樹脂部の上面から端部が突出し、その突出部の先端が平担面であり、かつ、前記突出部よりも断面が大きい部分が前記封止樹脂部内に位置することを特徴とする半導体装置。
  2. 突起電極は、基板面に沿う方向の断面が円形であることを特徴とする請求項１記載の半導体装置。
  3. 突起電極ははんだで構成されていることを特徴とする請求項１記載の半導体装置。
  4. 一方の面の素子実装領域に複数の接続端子を有し、その外周側の領域に前記複数の接続端子に各々接続した複数のランドを有し、他方の面に複数の裏面ランドを有する配線基板を準備する工程と、前記配線基板の素子実装領域に半導体素子を搭載し電気的に接続する工程と、前記配線基板の一方の面のランド上に端部が次第に狭まった突起電極を接続する工程と、前記半導体素子および突起電極が接続された配線基板を、リリースシートを成形面に密着させた封止金型に設置し、前記突起電極の端部をリリースシートに押圧する圧縮成形法で前記配線基板の一方の面を前記半導体素子を包埋するように樹脂封止する工程と、前記封止金型より樹脂封止された成形体を取り出す工程とを含むことを特徴とする半導体装置の製造方法。
  5. リリースシートは、可撓性かつ弾性の層と高硬度性の層との積層構造を有することを特徴とする請求項４記載の半導体装置の製造方法。
JP2007326622A 2007-12-11 2007-12-19 半導体装置およびその製造方法 Pending JP2009152253A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007326622A JP2009152253A (ja) 2007-12-19 2007-12-19 半導体装置およびその製造方法
US12/331,467 US8390117B2 (en) 2007-12-11 2008-12-10 Semiconductor device and method of manufacturing the same
US13/777,670 US8841772B2 (en) 2007-12-11 2013-02-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007326622A JP2009152253A (ja) 2007-12-19 2007-12-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009152253A true JP2009152253A (ja) 2009-07-09

Family

ID=40921088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326622A Pending JP2009152253A (ja) 2007-12-11 2007-12-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009152253A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2011086766A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
WO2011102095A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 モジュールの製造方法
WO2011102096A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 高周波モジュールの製造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2014531340A (ja) * 2011-09-06 2014-11-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ シリコーン部材を製造するための圧縮工具およびシリコーン部材を製造するための方法
US8928132B2 (en) 2011-02-17 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor package having through silicon via (TSV) interposer and method of manufacturing the semiconductor package
JP2015018932A (ja) * 2013-07-11 2015-01-29 日本特殊陶業株式会社 配線基板
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2011086766A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
WO2011102095A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 モジュールの製造方法
WO2011102096A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 高周波モジュールの製造方法
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2011171539A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
CN102763206A (zh) * 2010-02-19 2012-10-31 松下电器产业株式会社 模块的制造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
US8928132B2 (en) 2011-02-17 2015-01-06 Samsung Electronics Co., Ltd. Semiconductor package having through silicon via (TSV) interposer and method of manufacturing the semiconductor package
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2014531340A (ja) * 2011-09-06 2014-11-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ シリコーン部材を製造するための圧縮工具およびシリコーン部材を製造するための方法
JP2015018932A (ja) * 2013-07-11 2015-01-29 日本特殊陶業株式会社 配線基板

Similar Documents

Publication Publication Date Title
US8841772B2 (en) Semiconductor device and method of manufacturing the same
JP2009152253A (ja) 半導体装置およびその製造方法
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
TWI414049B (zh) 半導體裝置之製造方法
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2004031607A (ja) 半導体装置及びその製造方法
JP2008277362A (ja) 半導体装置およびその製造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
US10121774B2 (en) Method of manufacturing a semiconductor package
US10847478B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2008135719A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN106463427B (zh) 半导体装置及其制造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
TW201232731A (en) Ball grid array semiconductor package and method of manufacturing the same
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
JP4946056B2 (ja) 積層型モジュールおよびその製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
JP2011035283A (ja) 半導体装置およびその製造方法
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129