[go: up one dir, main page]

JP2010114256A - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010114256A
JP2010114256A JP2008285399A JP2008285399A JP2010114256A JP 2010114256 A JP2010114256 A JP 2010114256A JP 2008285399 A JP2008285399 A JP 2008285399A JP 2008285399 A JP2008285399 A JP 2008285399A JP 2010114256 A JP2010114256 A JP 2010114256A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat sink
sealing resin
semiconductor device
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008285399A
Other languages
English (en)
Inventor
Yuichiro Yamada
雄一郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008285399A priority Critical patent/JP2010114256A/ja
Publication of JP2010114256A publication Critical patent/JP2010114256A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高い放熱性を確保しながら容易かつ安価に構成することができ、信頼性が高いＢＧＡ型半導体装置を提供する。
【解決手段】凸部１０９を備える放熱板１０３を、可撓性かつ弾性を有するリリースシート１２１を吸着させた下金型１１８に凸部１０９を備えた面を上にして固定するとともに、半導体チップ１０１が搭載された配線基板１０５を、上金型１１７に半導体チップ１０１が取り付けられた面を下にした状態で吸着させ、放熱板１０３の上に封止樹脂１１０を投入して溶融し、上金型１１７と下金型１１８とを閉じてキャビティ内を減圧しながら封止樹脂１１０を圧縮する方法で、放熱板１０３の凸部１０９が半導体チップ１０１表面の電極端子１０２より内側の領域内に近接し、かつ、放熱板１０３の表面側が露出する状態で、封止樹脂１１０を固定する。
【選択図】図２

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、高い放熱性を確保しながら容易かつ安価に構成することができるとともに信頼性が高いＢＧＡ型半導体装置とその製造方法に関する。
従来、デジタルテレビ、光ディスクプレーヤー、携帯電話、デジタルカメラなどのデジタル家電を中心に、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ型（以下、「ＢＧＡ型」と呼称する）半導体装置が使用されている。
最近のデジタル家電の高機能化、高性能化に伴い、デジタル家電に使用されるＢＧＡ型半導体装置に搭載される半導体チップの発熱量は増加傾向にあり、その発生した熱を効率よく外部に放散させることがＢＧＡ型半導体装置の性能として重要になってきている。さらに携帯用のデジタル家電の高密度実装化に伴い、高放熱性を維持したままでの半導体装置の小型、薄型化が求められてきている。
熱の放散に有利なＢＧＡ型半導体装置として、半導体装置の上面に放熱板を取り付けたものや半導体装置の上面に放熱板を露出させたものなど各種半導体装置が提案されている。
＜従来例１＞
例えば、ＢＧＡ型半導体装置において封止工程で形成した封止樹脂の上面に接着材を介して放熱板を貼り付けた半導体装置が提案されている（例えば、特許文献１参照）。
従来例１の半導体装置については、封止樹脂を形成した後に、封止樹脂の上面に放熱板を貼り付けることにより、放熱特性を実現している。
＜従来例２＞
また、ＢＧＡ型半導体装置において、フレキシブル回路基板上に半導体チップを取り囲むように設置された金属枠の上面に放熱板を半導体装置の表面に露出するように備えた半導体装置が提案されている（例えば、特許文献２参照）。
従来例２の半導体装置については、フレキシブル回路基板上に設置された金属枠の上面に封止樹脂によって放熱板を固定することにより、放熱特性を実現するとともに、金属枠に切り取り部からなる凹部を設け、軽量化を図っている。
＜従来例３＞
また、ＢＧＡ型半導体装置において、主面に電極が形成された半導体素子と、半導体素子の主面に電極を除くようにして設けられた放熱部と、半導体素子を封止する封止樹脂とを具備する半導体装置が提案されている（例えば、特許文献３参照）。
従来例３の半導体装置については、半導体素子の２つの主面のうち、一方の面に基板等の支持体を固定するとともに、他方の面に直接的、あるいは接着のために接着層を設けた以外はほぼ直接的に放熱部を設けることで、簡易な構造とすることができるとともに、放熱性も向上させることが可能となる。特に、半導体素子の電極が形成されている面はこれまで有効に利用されていなかったため、この部分に放熱部を設けることにより、放熱性を高めている。
特開２００４−２６００５１号公報 特許第３７５３５３８号明細書 特開２００４−９５９６８号公報
しかしながら、上記従来の各技術においては、次のような課題がある。
＜従来例１の課題＞
まず、従来例１の半導体装置においては、放熱板は封止樹脂の表面に接着されているため、半導体チップから発生した熱は、ボンディングワイヤーの高さより十分に厚く熱抵抗の高い封止樹脂を通過して放熱板に達するしかないため、十分な放熱性が確保できないとともに、半導体装置の表面に放熱板を貼り付けるため薄型化できなくなってしまうという課題がある。また、放熱板を貼り付ける工程が必要なために製造コストが高くなってしまうという課題もある。
＜従来例２の課題＞
従来例２の半導体装置においては、半導体チップをフレキシブル回路基板上に備えた金属枠とその上面に固定された放熱板で取り囲み、その取り囲んだ空間は封止樹脂で充填されているため、半導体チップから発生した熱は一旦熱抵抗の高い封止樹脂を通過して放熱板に達するか、薄いフレキシブル回路基板から金属枠を通過して放熱板に達することになる。よって、十分な放熱性を確保するのが困難である。また、金属枠を設置するスペースをフレキシブル回路基板上に設ける必要があり半導体装置を小型化できなくなってしまうという課題がある。また、金属枠および放熱板を取り付ける工程が必要なために製造コストが高くなってしまうという課題もある。
＜従来例３の課題＞
図７は従来例３の半導体装置の構成の一例を示す図である。従来例３の半導体装置においては、半導体チップ１の表面に、電極端子に接触しないように接着層６を形成し、放熱部３を固定した後金型内に配置し封止樹脂７で封止する。または、半導体チップ１を直接封止樹脂７で封止し、封止樹脂７が硬化する前に封止樹脂７の上から放熱部３を押し付け、半導体チップ１上にほぼ直接的に放熱部３を固定するとしている。
接着層６に放熱部３を固定した後封止する方法では、半導体装置一つ一つに個別に接着層６を形成し放熱部３を貼り付ける工程を設ける必要があるために製造コストが高くなってしまうという課題がある。また、放熱部３と半導体チップ１間あるいは放熱部３と基板２間をさらに封止樹脂７で封止するため、その分、厚さが増し、半導体装置の薄型化を図りにくいという課題がある。さらに、放熱部３の露出面に封止樹脂７によるフラッシュバリが発生しやすいため、放熱部３に別の放熱部材を取り付ける場合に熱抵抗が高くなってしまったり、十分な取付面積が確保できなくなったりする可能性がある。
半導体チップ１を直接封止樹脂７で封止し、封止樹脂７が硬化する前に放熱部３を押し付け固定する方法では、半導体チップ１に対する気密性や放熱部３と封止樹脂７界面の接着性や充填性が十分確保できない可能性がある。また、放熱部３を半導体チップ表面１に押し付けることになるため、半導体チップ１にダメージを及ぼす危険性が高いといった課題がある。また、放熱部３を押し付けて埋め込む工程を設け、半導体装置一つ一つに埋め込むことになるために製造コストが高くなってしまうという課題がある。
本発明の目的は、十分な放熱性が確保できるとともに、半導体装置の小型、薄型化が図れ、封止時に放熱板を封止樹脂で固定する工法をとることにより、品質を確保するとともに、製造コストを低減することができる半導体装置を提供することである。
上記課題を解決するために、本発明の第１の半導体装置の製造方法は、半導体チップを配線基盤に取り付ける工程と、半導体チップに面する側に凸部を設けた放熱板を準備する工程と、可撓性かつ弾性を有するリリースシートを吸着させた下金型に放熱板を凸部側を上にした状態で固定するとともに、上金型に、配線基板を半導体チップが取り付けられた面を下にした状態で吸着させる工程と、放熱板を所定の温度まで予熱し放熱板の上に封止樹脂を投入し溶融させる工程と、上金型と下金型とを閉じてキャビティ内を減圧しながら封止樹脂を圧縮することで放熱板の凸部の先端と半導体チップの表面の電極端子より内側の領域とを押圧して近接させ固定し、かつ、放熱板の表面側が露出する状態で、樹脂封止部を形成する工程とを含むことを特徴とする。
また、本発明の第１の製造方法に用いられる放熱板は、平板状の部材の一面側から凹部を押圧形成して他方面側に凸部を突出形成して、一体的に形成することにより、準備することを特徴とする。
また、上記課題を解決するために、本発明の第２の半導体装置の製造方法は、第１の半導体装置の製造方法において、半導体チップに面する側に凸部を設ける代わりに窪みを設けた放熱板を準備し、放熱板の窪みと、半導体チップの表面の金属ワイヤーが半導体チップの表面より高い位置にある領域とを対向させ、それ以外の領域が近接するよう固定することを特徴とする。
また、本発明の第２の製造方法に用いられる放熱板は、平板状部材を切削加工または塑性加工することによって窪みを形成し、一体的に形成することにより、準備することを特徴とする。
本発明によれば、半導体チップに対する気密性、放熱板と封止樹脂界面との接着性、および充填性を、半導体チップにダメージを及ぼすことなく十分確保でき、また、放熱性も十分に確保できる。また、半導体装置の小型、薄型化を図りつつ、製造コストを低減することができる。
（第１の実施形態）
以下、本発明に係る第１の実施形態について説明する。
＜構成＞
まず、本実施形態における半導体装置の構成について説明する、各部。なお、図面の作成上の都合から材の厚みや長さや電極数などが実際の形状のものと異なる。
図１（Ａ）および図１（Ｂ）に示すように、半導体装置１００は、表面に放熱板１０３が取り付けられたＢＧＡ型半導体装置である。放熱板１０３は、半導体チップ１０１に面する側に凸部１０９を備え、反対側に凹部１０８を備える。放熱板１０３の凸部１０９の先端が半導体チップ１０１の、電極端子１０２より内側の領域に近接した状態で、かつ、放熱板１０３の凹部を備える側が露出するように、放熱板１０３と配線基板１０５で挟まれた空間に半導体チップ１０１を包埋する形で封止樹脂１１０が充填されている。また、放熱板１０３は電極端子１０２および金属ワイヤー１０４に接触しないようになっている。
ここで、図１（Ａ）については、半導体装置１００の構造をわかりやすくするために、封止樹脂１１０と放熱板１０３の一部とを除去した状態で示している。
＜半導体装置１００＞
ここでは、一例として、半導体装置１００は、放熱板１０３と、配線基板１０５と、半導体チップ１０１と、封止樹脂１１０と、複数の突起電極１１２とを備える。
＜配線基板１０５＞
配線基板１０５は、表側に、複数の突起電極１１２と電気的に接続される複数の接続端子１０６が配置され、裏側に、複数の突起電極１１２が取り付けられる複数の裏面ランド１１１が配置されている。具体的には、両面に導電性膜で形成された配線パターンと、導電性膜や導電性充填物で形成され、直接、または中間配線層を介して、両面の配線パターンと電気的に接続されている導電体とを備える。配線パターンとして、表側（図中における上側）に、複数の接続端子１０６が形成され、裏側（図中における下側）に、複数の裏面ランド１１１が形成されている。導電体として、複数のビア１１４が形成されている。
また、配線基板１０５は、複数の接続端子１０６が、半導体チップ１０１が取り付けられる領域（以下、半導体チップ実装領域と呼称する。）を取り囲むようにして配置され、金属ワイヤー１０４を介して、複数の電極端子１０２と電気的に接続されている。複数の裏面ランド１１１が、ビア１１４を介して、複数の接続端子１０６と電気的に接続されている。
＜半導体チップ１０１＞
半導体チップ１０１は、集積回路（不図示）および、集積回路と電気的に接続されている複数の電極端子１０２が形成されている。複数の電極端子１０２が配置されている側を表側にして、配線基板１０５の表側の中央に接着材料１０７で取り付けられている。複数の電極端子１０２が、半導体チップ１０１の表側の外周領域に配置されている。
＜封止樹脂１１０＞
封止樹脂１１０は、配線基板１０５の表側に半導体チップ１０１が取り付けられ、半導体チップ１０１上の複数の電極端子１０２と複数の裏面ランド１１１とが電気的に接続されている状態で、放熱板１０３と配線基板１０５で挟まれた空間に充填されている。具体的には、半導体チップ１０１が取り付けられている配線基板１０５において、半導体チップ１０１と金属ワイヤー１０４とが埋没するまで覆うように、圧縮成形で形成されている。
＜突起電極１１２＞
複数の突起電極１１２は、各々が、複数の裏面ランド１１１の各々と一対一で対応し、対応する裏面ランド１１１の露出面に取り付けられている。実装基板と電気的に接続される。
＜製造方法＞
次に、半導体装置１００の製造方法について説明する。ここでは、話を簡単にするために、１個の半導体装置１００を例にして説明する。なお、実際には、半導体装置１００が１個ずつ製造されるのではなく、多面取りの配線基板１０５が使用されて複数個の半導体装置１００が一括して製造される。この場合においては、多面取りの配線基板１０５が、裏面ランド１１１に突起電極１１２が取り付けられた後に、ダイサーやレーザなどによって個片化される。
ここでは、一例として、半導体装置１００は、下記（工程１）〜（工程８）の製造方法によって製造される。なお、半導体装置１００の各部材については、代表的な寸法や材料などが示されているが、それらに限定される訳ではない。
（工程１）
まず、図２（Ａ）に示すように、配線基板１０５が準備される。ここでは、配線基板１０５の厚みを、１００μｍから６００μｍの範囲内とし、好ましくは２００μｍ程度とする。次に、図２（Ｂ）に示すように、配線基板１０５の半導体チップ実装領域に半導体チップ１０１が取り付けられる。ここでは、半導体チップ１０１の基材をシリコンとする。半導体チップ１０１の厚みを、５０μｍ〜２００μｍの範囲内とし、好ましくは１００μｍ程度とする。金属ワイヤー１０４を金線とする。金属ワイヤー１０４の直径を、１０μｍから４０μｍの範囲内とし、好ましくは１８μｍ程度とする。金属ワイヤー１０４におけるループの頂点の高さを、配線基板１０５の表面から、４０μｍ〜２５０μｍの範囲内とし、好ましくは１７０μｍ程度とする。このとき、配線基板１０５の半導体チップ実装領域に接着材料１０７が供給される。接着材料１０７の上面に半導体チップ１０１が設置される。接着材料１０７が硬化するまで、半導体チップ１０１が設置された配線基板１０５が不活性ガス中または減圧中で加熱される。接着材料１０７が硬化した後に、ワイヤーボンディング法によって、金属ワイヤー１０４の一端が電極端子１０２と接続され、金属ワイヤー１０４の他端が接続端子１０６と接続される。
（工程２）
半導体チップ１０１表面からの金属ワイヤー１０４の高さを超える高さを有する凸部１０９を備える放熱板１０３を準備する。放熱板１０３は、平板状の部材の一面側から凹部１０８を押圧形成して他方面側に凸部１０９を突出形成することにより、一体的に形成する。
（工程３）
次に、図２（Ｃ）に示すように、金型１１６に半導体チップ１０１が取り付けられた配線基板１０５と放熱板１０３とが供給される。可撓性かつ弾性を有し、封止樹脂に対して剥離性を有するリリースシート１２１を成形面に密着するように吸着させた下金型１１８のキャビティ内に、放熱板１０３を裏面側を上にした状態で位置決めをして固定し、配線基板１０５を半導体チップ１０１が取り付けられた面を下にした状態で上金型１１７の所定の位置に吸着させる。リリースシート１２１の厚みを、１０μｍから１００μｍの範囲内とし、好ましくは２５μｍ程度とする。このとき、樹脂封止用圧縮成形機の金型１１６の金型温度は、封止樹脂が溶融する温度に設定されている。また、放熱板１０３は、下金型に固定する前に予熱しておいてもよい。
（工程４）
次に、図２（Ｄ）に示すように、下金型１１８のキャビティ内の放熱板１０３の上に、樹脂封止に要する所定の量で、パウダー状または液状の封止樹脂１１０の材料が供給される。ここでは、封止樹脂１１０の材料を熱硬化性のエポキシ系樹脂とする。
（工程５）
次に、図３（Ａ）に示すように、封止樹脂１１０の材料が圧縮成形されて、配線基板１０５と放熱板１０３の間を充填するように樹脂封止される。ここでは、封止樹脂１１０の厚み、つまり配線基板１０５の表面から放熱板１０３までの寸法を、１００μｍから４００μｍの範囲内とし、好ましくは２００μｍ程度とする。このとき、溶融して低粘度になった封止樹脂１１０の材料が溜められた下金型１１８のキャビティ領域内を減圧排気しながら、下金型１１８の成形面に密着しているリリースシート１２１の上面が、上金型１１７で保持されている配線基板１０５の表面に接触する位置まで、下金型１１８を上昇させる。溶融して低粘度になった封止樹脂１１０の材料の中に、半導体チップ１０１と金属ワイヤー１０４とが埋没される。リリースシート１２１が配線基板１０５に接触した後も、封止樹脂１１０の材料が硬化するまで、下金型１１８に一定の型締め圧力が加えられる。リリースシート１２１を介して、半導体チップ１０１表面に対向するようにして放熱板１０３に凸部１０９の先端が半導体チップ１０１表面に接触し、押し付けられる。放熱板１０３の凸部１０９の先端を押し付けることにより発生する半導体チップ１０１への圧縮応力はリリースシート１２１の弾性により低減される。
（工程６）
次に、図３（Ｂ）に示すように、封止樹脂１１０が硬化した後、封止樹脂１１０が形成された配線基板１０５を取り出すことができる高さまで、下金型１１８を下降させる。下金型１１８の下降時に、リリースシート１２１が、封止樹脂１１０および放熱板１０３から容易に剥離する。
（工程７）
次に、図３（Ｃ）に示すように、放熱板１０３と配線基板１０５とを、間に半導体チップ１０１を包埋するよう封止樹脂１１０が充填された状態で金型１１６から取り出す。ここで、放熱板１０３の凸部１０９の先端が、半導体チップ１０１上の電極端子１０２より内側の領域内に近接した状態、かつ、放熱板１０３が電極端子１０２および金属ワイヤー１０４に接触しない状態となっている。また、放熱板１０３は封止樹脂１１０に包埋されておらず、半導体チップ１０１に面しない側は露出している。
（工程８）
次に、図３（Ｄ）に示すように、複数の裏面ランド１１１の各々に複数の突起電極１１２の各々が取り付けられる。ここでは、突起電極１１２を半田ボールとする。このとき、半田印刷によって、裏面ランド１１１に半田ペースト層が形成される。ボール吸着装置で半田ボールが吸着され、裏面ランド１１１と半田ボールとが一致する位置に、吸着された半田ボールを移動させる。裏面ランド１１１の半田ペースト層に半田ボールが設置される。半田ボールが設置された配線基板１０５を、半田ペーストが溶融する温度に設定された不活性ガス雰囲気のリフロー炉内に、所定の時間、通過させる。裏面ランド１１１に突起電極１１２が取り付けられる。
（第２の実施形態）
以下、本発明に係る第２の実施形態について説明する。
＜構成＞
まず、本実施形態における半導体装置の構成について説明する。なお、第１の実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。また、図面の作成上の都合から材の厚みや長さや電極数などが実際の形状のものと異なる。
＜半導体装置２００＞
図４（Ａ）および図４（Ｂ）に示すように、半導体装置２００は、第１の実施形態における半導体装置１００と比べて、下記の（１）に示す点が異なる。
（１）放熱板１０３は、半導体チップ１０１に面する側である裏面側の、半導体チップ１０１の表面より金属ワイヤー１０４が高い位置にある領域に対向する位置に窪みを有する。
ここで、図４（Ａ）については、半導体装置２００の構造をわかりやすくするために、封止樹脂１１０と放熱板１０３の一部とを除去した状態で示している。
＜製造方法＞
次に、半導体装置２００の製造方法について説明する。ここでは、話を簡単にするために、１個の半導体装置２００を例にして説明する。なお、実際には、第１の実施形態と同様、複数個の半導体装置２００が一括して製造される。
ここでは、一例として、半導体装置２００は、下記（工程１）〜（工程８）の製造方法によって製造される。なお、半導体装置２００の各部材については、代表的な寸法や材料などが示されているが、それらに限定される訳ではない。また、第１の実施形態と同一の部材や工程については、説明を省略する。
（工程１）
まず、図５（Ａ）に示すように、配線基板１０５が準備される。次に、図５（Ｂ）に示すように、配線基板１０５の半導体チップ実装領域に半導体チップ１０１が取り付けられる。本工程は第１の実施形態と同様であるため説明を省略する。
（工程２）
半導体チップ１０１表面からの金属ワイヤー１０４の高さを超える深さを有する窪み２０１を備える放熱板１０３を準備する。放熱板１０３は、平板状部材を切削加工または塑性加工することによって窪み２０１を形成することにより一体的に形成する。
（工程３）
次に、図５（Ｃ）に示すように、金型１１６に半導体チップ１０１が取り付けられた配線基板１０５と放熱板１０３とが供給される。本工程は第１の実施形態と同様であるため説明を省略する。
（工程４）
次に、図５（Ｄ）に示すように、下金型１１８のキャビティ内に固定した放熱板１０３上に封止樹脂１１０の材料が供給される。本工程は第１の実施形態と同様であるため説明を省略する。
（工程５）
次に、図６（Ａ）に示すように、封止樹脂１１０の材料が圧縮成形されて、配線基板１０５と放熱板１０３の間を充填するように樹脂封止される。ここでは、封止樹脂１１０の厚み、つまり配線基板１０５の表面から放熱板１０３までの寸法を、５０μｍから４００μｍの範囲内とし、好ましくは１００μｍ程度とする。この好ましい寸法は、第１の実施形態における好ましい寸法である２００μｍよりも小さくすることができている。下金型１１８を減圧排気しながら上昇させ、封止樹脂１１０の材料の中に、半導体チップ１０１と金属ワイヤー１０４とを埋没させ、封止樹脂１１０の材料が硬化するまで、下金型１１８に一定の型締め圧力を加えることについては第１の実施形態と同様である。リリースシート１２１を介して、放熱板１０３の、半導体チップ１０１に対向する部分の、窪み２０１が形成されていない領域が、半導体チップ１０１表面に接触し、押し付けられる。放熱板１０３を押し付けることにより発生する半導体チップ１０１への圧縮応力はリリースシート１２１の弾性により低減される。
（工程６）
図６（Ｂ）に示すように、封止樹脂１１０硬化後、下金型１１８を下降させる。本工程は第１の実施形態と同様であるため説明を省略する。
（工程７）
次に、図６（Ｃ）に示すように、放熱板１０３と配線基板１０５とを、間に半導体チップ１０１を包埋するよう封止樹脂１１０が充填された状態で金型１１６から取り出す。ここで、放熱板１０３と、半導体チップ１０１表面とが近接した状態、かつ、放熱板１０３が電極端子１０２および金属ワイヤー１０４に接触しない状態となっている。また、放熱板１０３は封止樹脂１１０に包埋されておらず、半導体チップ１０１に面しない側は露出している。
（工程８）
次に、図６（Ｄ）に示すように、複数の裏面ランド１１１の各々に複数の突起電極１１２の各々が取り付けられる。本工程は第１の実施形態と同様であるため説明を省略する。
＜まとめ＞
以上、第１、第２の実施形態によれば、接着部なく一体形成した放熱板１０３を半導体チップ１０１の表面に近接させた状態で半導体装置１００、２００の表面に露出した構造となり、半導体チップ１０１から発生した熱はほぼ直接的に放熱板１０３に達し、放熱板１０３から放散され、十分な放熱性が確保できる。さらに、配線基板１０５上に放熱板１０３を固定する部品を設ける必要もないため、半導体装置１００、２００の小型化を図ることができる。
さらに、放熱板１０３の露出面に封止樹脂１１０によるフラッシュバリを発生させることなく、半導体チップ１０１に対する気密性、放熱板１０３と封止樹脂１１０界面との接着性、および充填性を十分確保できる。
さらに、可撓性かつ弾性を有するリリースシート１２１を介して放熱板１０３と半導体チップ１０１の表面との近接する箇所を押圧させながら成形するため半導体チップ１０１にダメージを及ぼすことはない。
さらに、封止工程において一括で放熱板１０３の取り付けも行ってしまうことができるため、放熱板取付工程を追加することがなく製造コストを低減することができる。
さらに、放熱板１０３を、平板状の部材を材料として、一面側から凹部１０８を押圧形成して他方面側に凸部１０９を突出形成する方法や、切削加工または塑性加工することによって窪み２０１を形成する方法を用いて、一体的に形成することで放熱板１０３の加工コストを低減することができる。
（その他）
なお、フリップチップ法で半導体装置１００または２００に半導体チップ１０１が取り付けられているとしてもよい。
なお、２つ以上の半導体チップが半導体装置１００または２００に取り付けられているとしてもよい。
なお、半導体チップ１０１の基材としては、シリコンの代わりに、ゲルマニウム、グラファイトなどのような単元素材料としてもよいし、砒化ガリウム、テルル化亜鉛などのような化合物材料としてもよい。
なお、金属ワイヤー１０４としては、金線の代わりに、銅線、アルミニウム線、および銀線などのいずれかとしてもよい。
なお、配線基板１０５の基板としては、ガラス繊維に、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などのいずれかを含浸して硬化させた樹脂基板としてもよい。また、ケプラー等の有機物からなる繊維に、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂などのいずれかを含浸して硬化させた樹脂基板としてもよい。また、ＢＴレジン、または液晶ポリマが使用された樹脂基板としてもよい。また、単層の樹脂基板としてもよいし、多層の樹脂基板としてもよい。また、酸化アルミニウム、窒化アルミニウム、ガラス、および石英などのいずれかで構成されたセラミック基板としてもよい。また、単層のセラミック基板としてもよいし、積層のセラミック基板としてもよい。
ここで、配線基板１０５の作製法を簡単に説明すると、次のとおりである。両面に導電性膜が形成された基板に対して、フォトリソグラフィ法によって、表面の導電性膜が所定の形状に加工される。表面に、配線パターン、接続端子１０６が形成される。同様に、フォトリソグラフィ法によって、裏面の導電性膜も所定の形状に加工される。裏面に、配線パターン、裏面ランド１１１が形成される。ビア１１４を介して両面の配線パターンが電気的に接続される。接続端子１０６、裏面ランド１１１を除く基板両面にソルダーレジストなどの絶縁膜が形成される。
なお、導電性膜としては、銅箔としてもよい。また、銅箔の上に金属層が形成されているものとしてもよい。このとき、金属層としては、ニッケル、半田、金、銀、およびパラジウムなどの少なくとも１つを含んでいるとしてもよい。
また、配線基板１０５の基板が酸化アルミニウムまたは窒化アルミニウムなどのような焼結材料からなる場合においては、タングステン、マンガン、モリブデン、およびタンタルなどのいずれかの高融点金属で導電性膜が構成されているとしてもよい。このとき、金、銀、銅、およびパラジウムなどのいずれかの導電性材料で導電性膜が覆われているとしてもよい。
また、配線基板１０５の基板がガラスまたは石英などのような透明材料からなる場合においては、塩化錫などのような透明な導電性材料で導電性膜が構成されているとしてもよい。
なお、配線基板１０５の基板における両面の導電性膜の間に、１層以上からなる中間配線層が形成されるとしてもよい。
なお、接着材料１０７としては、エポキシ系樹脂、ポリイミド系樹脂、およびアクリル系樹脂などの少なくとも１つを含んでいるものとしてもよい。また、金−シリコン共晶、または半田としてもよい。また、導電性、または絶縁性を示すものとしてもよい。また、光開始剤が配合されて紫外線硬化性を示すものとしてもよい。例えば、銀フィラーが添加されたエポキシ系の導電性接着材料であるとしてもよい。また、ペースト状のものとしてもよいし、半硬化状のシートとしてもよい。
なお、接着材料１０７がペースト状のものであれば、ペースト状のものが配線基板１０５の半導体チップ実装領域に、スクリーン印刷によって適正な厚みで印刷塗布されるとしてもよいし、マルチノズルディスペンサーによって適量で多点塗布されるとしてもよい。接着剤１０７が半硬化状のシートであれば、適当なサイズの半硬化状のシートが配線基板１０５の半導体チップ実装領域に設置されるとしてもよい。
なお、封止樹脂１１０の材料としては、エポキシ系樹脂の代わりに、ビフェニル系樹脂、フェノール系樹脂、シリコン系樹脂、およびシアネートエステル樹脂などのいずれかとしてもよい。また、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、およびナフタレン型エポキシ樹脂などの少なくとも１つを含んでいるものとしてもよい。また、顆粒状のものの代わりに、液状のもの、ミニタブレット状のもの、およびシート状のものなどのいずれかとしてもよい。
なお、突起電極１１２としては、Ｓｎ−Ａｇ−Ｃｕ系半田材料、Ｓｎ−Ｐｂ系半田材料、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系半田材料、およびＳｎ−Ｚｎ−Ｂｉ系半田材料等のいずれかから構成されたものとしてもよい。また、銅からなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。また、ニッケルからなる芯部の上層部または表面全体に半田層が形成されたものとしてもよい。
なお、リリースシート１２１としては、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）、エチレン・テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）、テトラフルオロエチレン・ペルフルオロプロピレン共重合樹脂（ＦＥＰ）、ポリビニリデンフルオライド樹脂（ＰＢＤＦ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリプロピレン樹脂（ＰＰ）、およびシリコンゴム（ＳＲ）のいずれかからなるシートとしてもよい。また、単層型の
シートとしてもよいし、積層型のシートとしてもよい。
本発明は、放熱性の高いＢＧＡ型半導体装置などとして、特に、高い放熱性を確保しながら容易かつ安価に構成することのできるとともに信頼性が高いＢＧＡ型半導体装置などとして利用することができる。
第１の実施形態における半導体装置を一部切り欠いて示す斜視図（Ａ）、および第１の実施形態における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図（Ｂ） 第１の実施形態における半導体装置の製造方法の前半工程を示す断面図 第１の実施形態における半導体装置の製造方法の後半工程を示す断面図 第２の実施形態における半導体装置を一部切り欠いて示す斜視図（Ａ）、および第２の実施形態における半導体装置を切断線Ａ−Ａ線で切断して矢視方向に見た断面図（Ｂ） 第２の実施形態における半導体装置の製造方法の前半工程を示す断面図 第２の実施形態における半導体装置の製造方法の後半工程を示す断面図 従来における半導体装置の実施形態の一例を示す断面図
符号の説明
１００、２００ 半導体装置
１０１ 半導体チップ
１０２ 電極端子
１０３ 放熱板
１０４ 金属ワイヤー
１０５ 配線基板
１０６ 接続端子
１０７ 接着材料
１０８ 凹部
１０９ 凸部
１１０ 封止樹脂
１１１ 裏面ランド
１１２ 突起電極
１１４ ビア
１１６ 金型
１１７ 上金型
１１８ 下金型
１２１ リリースシート
２００ 半導体装置
２０１ 窪み

Claims (6)

  1. 集積回路と前記集積回路に電気的に接続された電極端子とが形成された少なくとも１つの半導体チップを、配線基板の接続端子が配置された面に取り付け、前記半導体チップの前記電極端子と前記配線基板の前記接続端子とを金属ワイヤーにより電気的に接続する第１の工程と、
    前記半導体チップ表面からの前記金属ワイヤーの高さを超える高さを有する凸部を有する放熱板を準備する第２の工程と、
    可撓性かつ弾性を有するリリースシートを吸着させた下金型に前記凸部を有する面を上にした状態で前記放熱板を固定するとともに、上金型に前記半導体チップが取り付けられた面を下にした状態で前記配線基板を吸着させる第３の工程と、
    前記放熱板を所定の温度まで予熱し、前記放熱板の上に封止樹脂を投入して溶融させる第４の工程と、
    前記上金型と前記下金型とを閉じてキャビティ内を減圧しながら前記封止樹脂を圧縮することで前記放熱板と前記半導体チップとを押圧し、前記放熱板の前記凸部と前記半導体チップの表面の前記電極端子より内側の領域とを近接させた状態で、かつ、前記放熱板が前記電極端子および前記金属ワイヤーに接触しない状態で、前記放熱板と前記半導体チップとを固定する第５の工程とを含むことを特徴とする、半導体装置の製造方法。
  2. 前記放熱板は、平板状の部材の一面側から凹部を押圧形成して他方面側に凸部を突出形成することにより、一体的に形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 集積回路と前記集積回路に電気的に接続された電極端子とが形成された少なくとも１つの半導体チップを、配線基板の接続端子が配置された面に取り付け、前記半導体チップの前記電極端子と前記配線基板の前記接続端子とを金属ワイヤーにより電気的に接続する第１の工程と、
    前記半導体チップ表面からの前記金属ワイヤーの高さを超える深さを有する窪みを備える放熱板を準備する第２の工程と、
    可撓性かつ弾性を有するリリースシートを吸着させた下金型に前記窪みを有する面を上にした状態で前記放熱板を固定するとともに、上金型に前記半導体チップが取り付けられた面を下にした状態で前記配線基板を吸着させる第３の工程と、
    前記放熱板を所定の温度まで予熱し、前記放熱板の上に封止樹脂を投入して溶融させる第４の工程と、
    前記上金型と前記下金型とを閉じてキャビティ内を減圧しながら前記封止樹脂を圧縮することで前記放熱板と前記半導体チップとを押圧し、前記放熱板と前記半導体チップの表面とを近接させた状態で、かつ、前記放熱板が前記電極端子および前記金属ワイヤーに接触しない状態で、前記放熱板と前記半導体チップとを固定する第５の工程とを含むことを特徴とする、半導体装置の製造方法。
  4. 前記放熱板は、平板状部材を切削加工または塑性加工することによって前記窪みを形成することを特徴とする請求項３記載の半導体装置の製造方法。
  5. 少なくとも１つの半導体チップと、
    前記半導体チップが接着材料により搭載された配線基板と、
    前記半導体チップ上の電極端子と前記配線基板上の接続端子を接続する複数の金属ワイヤーと、
    前記半導体チップに面する放熱板と、
    前記放熱板と前記配線基板とで挟まれた空間に前記半導体チップを包埋する封止樹脂とを備え、
    前記放熱板は、前記半導体チップに対向する面の、前記半導体チップ上の前記金属ワイヤーが接続された前記電極端子より内側の領域に対向する位置に凸部を有し、反対側の面の、前記凸部に対応する位置に凹部を有し、
    前記封止樹脂は、前記放熱板の前記凸部が、前記半導体チップ表面の前記金属ワイヤーが接続された前記電極端子より内側の領域内に近接し、かつ、前記放熱板が前記金属ワイヤーおよび前記電極端子に接触せず、かつ、前記放熱板の前記反対側の面が露出するように充填されていることを特徴とする、半導体装置。
  6. 少なくとも１つの半導体チップと、
    前記半導体チップが接着材料により搭載された配線基板と、
    前記半導体チップ上の電極端子と前記配線基板上の接続端子を接続する複数の金属ワイヤーと、
    前記半導体チップに面する放熱板と、
    前記放熱板と前記配線基板とで挟まれた空間に前記半導体チップを包埋する封止樹脂とを備え、
    前記放熱板は、前記半導体チップに対抗する面の、前記半導体チップ上の前記金属ワイヤーが前記半導体チップの表面より高い位置にある領域に対向する位置に窪みを有し、
    前記封止樹脂は、前記放熱板が、前記半導体チップ表面に近接し、かつ、前記金属ワイヤーおよび前記電極端子に接触せず、かつ、前記放熱板の窪みを有しない側の面が露出するように充填されていることを特徴とする、半導体装置。
JP2008285399A 2008-11-06 2008-11-06 半導体装置、および半導体装置の製造方法 Pending JP2010114256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008285399A JP2010114256A (ja) 2008-11-06 2008-11-06 半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008285399A JP2010114256A (ja) 2008-11-06 2008-11-06 半導体装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010114256A true JP2010114256A (ja) 2010-05-20

Family

ID=42302596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008285399A Pending JP2010114256A (ja) 2008-11-06 2008-11-06 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010114256A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620752A (zh) * 2012-03-07 2014-03-05 东和株式会社 树脂封装电子元件的制造方法及树脂封装电子元件的制造装置
JP2014116349A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2014106879A1 (ja) * 2013-01-07 2014-07-10 パナソニック株式会社 放熱部材を備えた半導体装置
US20150118792A1 (en) * 2012-06-08 2015-04-30 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
WO2019021720A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
CN117976629A (zh) * 2022-10-25 2024-05-03 荣耀终端有限公司 一种散热器以及电子设备

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620752A (zh) * 2012-03-07 2014-03-05 东和株式会社 树脂封装电子元件的制造方法及树脂封装电子元件的制造装置
US20150118792A1 (en) * 2012-06-08 2015-04-30 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2016201573A (ja) * 2012-06-08 2016-12-01 日立化成株式会社 半導体装置の製造方法
CN110620052A (zh) * 2012-06-08 2019-12-27 日立化成株式会社 半导体装置的制造方法
US10629457B2 (en) 2012-06-08 2020-04-21 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2014116349A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2014106879A1 (ja) * 2013-01-07 2014-07-10 パナソニック株式会社 放熱部材を備えた半導体装置
US9437517B2 (en) 2013-01-07 2016-09-06 Panasonic Corporation Semiconductor apparatus including a heat dissipating member
WO2019021720A1 (ja) * 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US11380601B2 (en) 2017-07-24 2022-07-05 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN117976629A (zh) * 2022-10-25 2024-05-03 荣耀终端有限公司 一种散热器以及电子设备

Similar Documents

Publication Publication Date Title
US8841772B2 (en) Semiconductor device and method of manufacturing the same
CN102479762B (zh) 散热增益型半导体组件
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2008244473A (ja) スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
CN1551343A (zh) 电子元件封装结构及其制造方法
US20080157353A1 (en) Control of Standoff Height Between Packages with a Solder-Embedded Tape
JP2009152253A (ja) 半導体装置およびその製造方法
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
JP2012074497A (ja) 回路基板
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
JP2012015239A (ja) 部品内蔵配線基板
US8179686B2 (en) Mounted structural body and method of manufacturing the same
TW201232731A (en) Ball grid array semiconductor package and method of manufacturing the same
CN110310933B (zh) 半导体装置及半导体装置的制造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
GB2555289A (en) Semiconductor device, and method for manufacturing same
JP3691335B2 (ja) 回路装置の製造方法
CN112185908B (zh) 半导体封装结构及其制备方法
JP5343932B2 (ja) 半導体装置の製造方法
TW200826261A (en) Thermally enhanced BGA package apparatus & method