[go: up one dir, main page]

CN102763206A - 模块的制造方法 - Google Patents

模块的制造方法 Download PDF

Info

Publication number
CN102763206A
CN102763206A CN2011800100184A CN201180010018A CN102763206A CN 102763206 A CN102763206 A CN 102763206A CN 2011800100184 A CN2011800100184 A CN 2011800100184A CN 201180010018 A CN201180010018 A CN 201180010018A CN 102763206 A CN102763206 A CN 102763206A
Authority
CN
China
Prior art keywords
resin
resin substrate
metal film
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800100184A
Other languages
English (en)
Inventor
木村润一
小仓智英
蛭间孝之
中口昌久
神庭操
北川元祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102763206A publication Critical patent/CN102763206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种模块的制造方法，其制造模块，该模块具有：树脂部，其埋设了安装在树脂基板的第1面的电子部件；和屏蔽金属膜，其覆盖该树脂部的表面。在该制造方法中，在树脂槽的上方以电子部件朝向下方的方向载置树脂基板。另一方面，使投入树脂槽中的树脂软化，直至其能够流动。然后使树脂基板的第1面与软化了的树脂的液面接触。使软化的树脂强制地流入树脂基板与电子部件之间的间隙。进而使树脂固化形成树脂部。再有，通过溅射在树脂部的表面形成金属薄膜，从而形成屏蔽金属膜。

Description

模块的制造方法
技术领域
本发明涉及用树脂覆盖在树脂基板上安装的电子部件、以屏蔽(shield)由该电子部件构成的电路的模块的制造方法。
背景技术
首先，说明现有的模块1。图10是现有的模块1的剖视图。印刷基板2由热固化性的树脂形成。在印刷基板2的上面安装电子部件3。再者，电子部件3是半导体元件，半导体元件与印刷基板2之间通过引线焊接来连接。在印刷基板2之上还安装了半导体元件以外的未图示的电子部件。由这些电子部件形成高频电路。在印刷基板2的上面形成树脂部4，在树脂部4内埋设电子部件3。在印刷基板2的上面的周围端部形成与高频电路的地线连接的连接图案5。
屏蔽膜6是厚膜导体，按照覆盖树脂部4的上面、侧面以及印刷基板2的侧面的一部分的方式形成。连接图案5的端部被设置成从树脂部4的侧面露出，连接图案5通过该露出部与屏蔽膜6电连接。
接下来，说明模块1的制造方法。图11是模块1的制造流程图。在步骤S11中，在连接多个印刷基板2的状态下，在各个印刷基板2上安装电子部件3、此外的电子部件。在步骤S12中，在步骤S11之后在印刷基板2的上面以覆盖电子部件3等的方式通过转移成型来形成树脂部4。形成树脂部4的树脂4A具有热固化性。
在步骤S13中，在步骤S12之后，在印刷基板2彼此连结的位置形成凹部，从树脂部4的侧面露出连接图案5。在步骤S14中，在步骤S13之后，在树脂部4的上面涂布导电膏6A并使其固化。再者，此时，导电膏6A被埋入上述凹部内。这样一来形成了屏蔽膜6。
在步骤S15中，在步骤S14之后切断印刷基板2彼此的连结部。在该步骤中，固化之后的导电膏6A和印刷基板2被切割旋转齿等切断，完成模块1。
再者，作为与本申请的发明相关的现有技术文献信息，例如已知专利文献1。
在模块1中屏蔽膜6是通过印刷导电膏6A来形成的。因此，在屏蔽膜6的内部容易产生空隙、针孔等。此外，由于树脂部4的侧面部的屏蔽膜6在步骤S15中被切断，因此容易产生因切断而引起的屏蔽膜6的缺损等。此外，树脂部4是通过转移成型而形成的，因此容易产生内部应力(残留应力)，根据位置的不同还有可能产生对屏蔽膜6施加较大应力的地方。
由此，当在屏蔽膜6中产生缺损、裂纹等时，从该处侵入水分，树脂部4吸湿，电路的特性发生变化。并且，特别是在高频电路中，由于通过该吸湿从而树脂部4的介电常数变化，因此对高频特性的影响非常显著。
【现有技术文献】
【专利文献】
【专利文献1】JP特开2004-172176号公报
发明内容
本发明是可靠性良好的模块的制造方法。本发明是具有树脂基板、电子部件、树脂部、屏蔽金属膜并由电子部件在树脂基板上形成电路的模块的制造方法。电子部件安装在树脂基板的第1面，树脂部中埋设电子部件，并且形成在树脂基板的至少第1面。屏蔽金属膜覆盖树脂部的表面。本发明的模块的制造方法具有以下的步骤。
1)使投入树脂槽的非流动状态的树脂软化，直至能够流动；
2)在树脂槽的上方，按照电子部件朝向下方的方式配置在第1面安装了电子部件的树脂基板，吸引(抽吸)在树脂基板与树脂槽内的树脂之间形成的空间的空气；
3)在使树脂软化并吸引空间的空气之后，将电子部件浸渍在软化了的树脂中，并且使树脂基板的第1面与软化了的树脂的液面接触；
4)在将电子部件浸渍在软化了的树脂中之后，对树脂加压，从而使树脂强制地流入树脂基板与电子部件之间的间隙；
5)在使树脂流入间隙之后，使树脂固化从而在树脂基板上形成树脂部；
6)在形成了树脂部之后，通过溅射在树脂部的表面形成金属薄膜，从而形成屏蔽金属膜。
通过该方法，能够实现可减少树脂部的裂纹、树脂部与树脂基板的界面处的剥离、或者屏蔽金属膜的缺损、针孔的产生，且可靠性良好的模块。
附图说明
图1是作为本发明的实施方式中的模块的一例的高频模块的剖视图。
图2是图1所示的高频模块的制造流程图。
图3是用于形成图1所示的高频模块的树脂部的装置的示意剖视图。
图4是表示形成图1所示的高频模块的树脂部的步骤的流程图。
图5是用于形成图3所示的树脂部的装置的树脂基板搭载步骤中的剖视图。
图6是用于形成图3所示的树脂部的装置的浸渍步骤中的剖视图。
图7是用于形成图3所示的树脂部的装置的加压流入步骤中的剖视图。
图8是作为本发明的实施方式中的其他模块的一例的高频模块的剖视图。
图9是图8所示的高频模块的制造流程图。
图10是现有的高频模块的剖视图。
图11是图10所示的高频模块的制造流程图。
具体实施方式
以下，参照附图说明作为本实施方式中的模块的一例的高频模块的制造方法。图1是本实施方式中的高频模块21的剖视图。高频模块21具有：树脂基板22、作为电子部件的一例的半导体元件24、树脂部25、屏蔽金属膜26。
树脂基板22是玻璃·环氧基材的多层基板。树脂基板22是例如4层基板，其厚度为例如0.2mm。在树脂基板22上通过焊料23安装半导体元件24、芯片部件(未图示)等的电子部件。
半导体元件24由例如厚度为0.35mm的芯片尺寸封装构成，通过焊料凸点以面朝下的状态倒片安装于树脂基板22的上面(第1面)。再者，凸点间的间距例如约为0.25mm。此时，凸点间的间隙约为0.12mm，半导体元件24与树脂基板22之间的间隔约为0.12mm。此外，芯片部件与树脂基板22之间的间隔约为0.08mm。
半导体元件24中形成高频电路的一部分。通过将半导体元件24、芯片部件(未图示)等安装于树脂基板22，从而在树脂基板22上形成例如接收电路、发送电路等的高频电路。再者，除了通过焊料23、凸点将半导体元件24连接于树脂基板22以外，还可以在半导体元件24形成柱型凸点等，通过各向异性导电膜(ACF)、各向异性导电膏(ACP)或者非导电膜(NCF)、非导电膏(NCP)等安装于树脂基板22。
树脂部25形成在树脂基板22的上面(第1面)侧，埋设半导体元件24、芯片部件等。树脂部25由热固化性树脂形成。屏蔽金属膜26按照覆盖树脂部25的表面(上面和4侧面整体)的方式形成。
屏蔽金属膜26例如是厚度约为1微米的通过溅射形成的薄膜，是非常薄且针孔等较少的致密的膜。此外，屏蔽金属膜26由导电性良好的铜形成。因此，屏蔽性良好，高频模块21抗干扰等较强。
这样，在树脂基板22的第1面安装半导体元件24等的电子部件，由这些电子部件在树脂基板22上形成电路。树脂部25形成在树脂基板22的至少第1面，屏蔽金属膜26覆盖树脂部25的表面。
在树脂基板22形成地线图案27。地线图案27被延伸设置直至树脂基板22的周缘部，在树脂基板22的侧面形成地线图案27的露出部。在该露出部，地线图案27与屏蔽金属膜26相连接。
再者，图1中地线图案27被设置在内层，但也可以设置在表层。不过，由于地线图案27是金属，因此地线图案27相对于树脂部25的粘合力较小。因而，在将地线图案27的露出部设置在树脂基板22的表层时，在后述的分割步骤S53等中，在地线图案27与树脂部25之间的界面容易发生剥离等。因此，希望尽可能将地线图案27设置在内层而与屏蔽金属膜26连接。
此外，通过使地线图案27的露出部从树脂基板22的内层延伸设置，即便是1微米厚度的屏蔽金属膜26，在屏蔽金属膜26中也不易产生裂纹等。因此，高频模块21的屏蔽性良好。
地线图案27经由连接导体29A连接于树脂基板22的下面的安装焊盘30A。并且，高频模块21安装于母基板(未图示)时，安装焊盘30A被连接于母基板的地线。由此，在树脂基板22上构成的高频电路的上方向和横方向被屏蔽金属膜26包围。因此，能够减少由该高频电路处理的(或者产生的)高频信号泄漏至外部、或者外部产生的高频噪声进入高频模块21内的高频电路。
再者，图1中地线图案27形成在从树脂基板22的上面数的第2层。即，地线图案27形成在树脂基板22的内层。因此，在树脂基板22上构成的高频电路被地线图案27和屏蔽金属膜26包围。因此，进一步增强了高频模块21的抗干扰性。
此外，地线图案27不与高频电路的地线连接。也就是说，高频电路的地线连接于树脂基板22的表面的地线端子28，经由导通树脂基板22的上下面之间的连接导体29B被导出至树脂基板22的下面的安装焊盘30B。这样，高频电路的地线与屏蔽金属膜26在高频方面(电气方面)被分离。因此，不易引起高频电路的高频信号从屏蔽金属膜26放射至外部、或靠近屏蔽金属膜26的高频噪声进入高频电路内。
接下来，参照图2说明高频模块21的制造方法。图2是高频模块21的制造流程图。
首先，在安装步骤S51中，在连结多个树脂基板22的状态下，将半导体元件24、芯片部件安装至树脂基板22，在树脂基板22上形成高频电路。具体而言，在树脂基板22的上面印刷膏状的焊料23，安装半导体元件24、芯片部件，将这些部件回流焊接至树脂基板22。再者，在半导体元件24的下面侧形成高频电路，半导体元件24在高频电路的形成面与树脂基板22对置的方向(面朝下)上进行倒片安装。
再者，在安装步骤S51中，在完成了半导体元件24、芯片部件的安装之后，检查高频电路的特性。针对在该检查中处于规定的特性范围外的高频电路，进行修正作业，使得高频电路满足规定的特性。再者，在该修正作业中，进行替换为常数不同的芯片部件的作业、图案电感的修整(trimming)等。
在树脂部形成步骤S52中，在安装步骤S51之后在树脂基板22的上面形成树脂部25。树脂部25利用热固化性的树脂25A来形成。
在分割步骤S53中，在树脂部形成步骤S52之后，将连结的树脂基板22分割成一片一片的状态。具体而言，使用切割旋转齿来切断所连结的树脂基板22。通过该切断，在树脂基板22的连结部上形成的树脂部25与树脂基板22的连结部被除去，从而分割成一个一个的树脂基板22。通过该分割，还在树脂基板22的侧面形成地线图案27的露出部。
在屏蔽金属膜形成步骤S54中，在分割步骤S53之后，在树脂部25的表面(上面和侧面)与树脂基板22的侧面形成屏蔽金属膜26。具体而言，通过溅射在树脂部25的表面和树脂基板22的侧面形成金属膜。由此，屏蔽金属膜26通过在树脂基板22的侧面设置的地线图案27的露出部与地线图案27连接。
这样，在使后述的树脂固化从而形成树脂部25之后，且在形成屏蔽金属膜26之前，形成树脂部25的侧面并且使地线图案27的露出部露出。而且，在形成屏蔽金属膜26时，在该露出部连接屏蔽金属膜26和地线图案27。具体而言，在多个树脂基板22通过连结部被连结的状态下安装半导体元件24等的电子部件，在使露出部露出时切断该连结部。
然后，在屏蔽金属膜形成步骤S54之后，针对高频模块21进行最终的特性检查，从而完成高频模块21。
在以上的制造方法中，屏蔽金属膜26在分割步骤S53之后形成。因此，在屏蔽金属膜26中不易产生由切割旋转齿引起的损伤。特别在屏蔽金属膜26的厚度薄的情况下这是很重要的。这样一来，即便由溅射薄膜构成的屏蔽金属膜26的厚度为1微米，也能够减少损伤的产生。
接下来，详细说明树脂部形成步骤S52。首先说明在树脂部形成步骤S52中用于在树脂基板22上形成树脂部25的树脂部形成装置61。图3是本实施方式中的树脂部形成装置的示意剖视图。
树脂部形成装置61具有树脂基板搭载部62和树脂槽63。在树脂基板搭载部62以半导体元件24朝向下方的方向来搭载树脂基板22。因此，树脂基板搭载部62具有吸附树脂基板22的构成。
树脂槽63设置在树脂基板搭载部62的下方，并且具有上面开放、内部放入树脂25A的空间。树脂槽63在上下方向上可动。此外，树脂槽63的底部63A与树脂槽63整体的移动独立，单独在垂直方向(图3的上下方向)上可动。
在树脂基板搭载部62、树脂槽63中设置加热部(未图示)，这些加热部对树脂基板22、树脂25A进行加热。此外，树脂部形成装置61中设置由压缩机等构成的吸引部(未图示)。该吸引部通过吸引树脂槽63内、树脂槽63与树脂基板搭载部62之间的空气，能够在大致真空状态下形成树脂部25。
图4是表示本实施方式中的树脂部形成步骤S52的详细内容的流程图，图5～图7是构成树脂部形成步骤S52的各步骤中树脂部形成装置61的剖视图。以下，按照图4所示的各步骤的顺序，详细说明使用树脂部形成装置61的树脂部形成步骤S52。
在图4、图5中，在软化步骤S71中，在安装步骤S51之后，将树脂基板22搭载于树脂基板搭载部62。按照在树脂槽63的上方半导体元件24、芯片部件的搭载面(第1面)侧朝向下方的方式搭载树脂基板22。
另一方面，向树脂槽63内投入非流动状态(未熔化的固体状态或者凝胶状态)的树脂25A，进行加热使树脂25A软化至能够流动的状态。与该处理并行地，吸引树脂25A与树脂基板22之间的空间64的空气。此时，进行吸引直至空间64大致成为真空状态，在树脂25A完全熔化之后结束吸引。再者，由于树脂槽63、树脂基板搭载部62预先被加热至树脂25A熔化的温度，因此能够在短时间内使树脂25A软化。
再者，尽管吸引空间64的空气的作业和使树脂25A软化至能够流动的状态的作业，也可以先进行其中之一，但是通过并行地实施能够缩短时间。
在投入至树脂槽63之前的树脂25A是粒状(固体状态)，通过计量容器等计量出的规定量的树脂25A被投入树脂槽63。树脂25A在低于第1温度的情况下不具有流动性，在该第1温度以上、且低于比第1温度高的第2温度的软化温度范围中产生流动性，在该第2温度以上的第3温度进行固化。
在将树脂25A投入树脂槽63的阶段，由于树脂25A是粒状的，因此能够高精度地计量。此外，计量、投入的自动化也容易。再者，除了树脂25A为固体状态以外，还可以是凝胶状态。在该情况下，由于常温中已经是凝胶状态，因此能够缩短直至软化(产生流动性)为止的时间，提高生产性。
软化步骤S71利用树脂部形成装置61通过以下的这种步骤来实施。预先通过加热部对树脂基板搭载部62和树脂槽63进行加热，使得树脂基板搭载部62和树脂槽63的温度处于树脂25A产生流动性的温度以上、且低于树脂25A固化的第3温度的软化温度范围。树脂25A例如是在低于约140℃的温度中流动性较小、在约140℃以上低于约175℃处于最软化而产生流动性、在175℃以上的温度中固化的环氧系的热固化性树脂。在该情况下，将树脂基板搭载部62和树脂槽63的温度设定为140℃以上且低于175℃。
树脂基板搭载部62具有能够向图3的水平方向滑动的构造，通过树脂基板搭载部62进行滑动，树脂槽63的上方处于开放状态。在该状态下，从树脂槽63的上方投入规定量的树脂25A。由此，在投入之后马上开始加热树脂25A。
另一方面，由于通过树脂基板搭载部62进行滑动，从而其下方处于开放状态，因此能够以半导体元件24、芯片部件面朝下方地使树脂基板22吸附在树脂基板搭载部62的下面。并且，再次使树脂基板搭载部62滑动，停止在树脂槽63的上方的位置。这样，在树脂25A的投入和树脂基板22的搭载完成之后，开始吸引空间64的空气。并且在树脂25A熔化至能够完全流动的状态之后，停止吸引，维持其真空状态。
再者，在以上的说明中树脂基板搭载部62在水平方向滑动，但除此以外也可让树脂槽63滑动。此外，也可以使树脂基板搭载部62和树脂槽63的至少任意一方在上下方向移动。不过，在这种情况下，树脂槽63与树脂基板搭载部62之间的距离要预先打开至能够进行树脂25A的投入、树脂基板22的搭载作业的程度。
接下来，参照图6说明紧接着软化步骤S71的浸渍步骤S72。图6是浸渍步骤S72中的树脂部形成装置61的剖视图。在浸渍步骤S72中，在软化至能够流动的状态的树脂25A之中，浸渍半导体元件24、芯片部件，使树脂基板22的第1面与软化的树脂25A的液面相接触。
例如浸渍步骤S72以如下方式进行。使树脂槽63和底部63A以大致相同的速度向上方(图5中的箭头方向)移动，将树脂基板22夹在树脂槽63与树脂基板搭载部62之间。此时，需要在树脂槽63与树脂基板22之间不会出现间隙。因此，优选在树脂槽63中，在与树脂基板22的下面抵接的位置设置橡胶垫片(未图示)等。
然后，在上升至规定的位置、即树脂槽63与树脂基板22抵接的位置之后使树脂槽63停止。在该状态下，树脂25A的液面尚未与树脂基板22的第1面接触。由此，能够减少树脂25A从树脂槽63中溢出。不过，此时优选半导体元件24、芯片部件与树脂25A的液面接触。由此，树脂25A因树脂25A的表面张力而沿着半导体元件24等的侧面向上蔓延，或者其一部分进入半导体元件24、芯片部件与树脂基板22之间的狭窄间隙。因此，在之后的加压流入步骤S73中，树脂25A容易填充至半导体元件24、芯片部件与树脂基板22之间的非常窄的间隙。另一方面，底部63A在树脂部25的移动停止之后继续向上方移动。由此，树脂25A的液面与树脂基板22的第1面接触。
图7是紧接着浸渍步骤S72的加压流入步骤S73的树脂部形成装置61的剖视图。如果浸渍步骤S72完成，则看起来半导体元件24等的电子部件完全埋设在树脂25A内。但是，在半导体元件24、芯片部件与树脂基板22之间的间隙中，还存在没有被树脂25A填充的地方。为此，在浸渍步骤S72之后进行加压流入步骤S73。
在加压流入步骤S73中，向图7中的箭头方向对树脂25A进行加压，通过该压力使树脂25A强制地流入未填充的间隙。此时，被树脂槽63与树脂基板22包围的空间，除了半导体元件24、芯片部件与树脂基板22之间的间隙的未填充地方之外，被树脂25A掩埋。因此，即便对树脂25A加压，底部63A也几乎不会上升，仅树脂25A的压力上升。并且，持续进行加压直至该压力成为规定值，并维持该压力。再者，在加压流入步骤S73中，树脂25A的温度保持在第2温度范围内。由此，能够将树脂25A可靠地填充至半导体元件24、芯片部件与树脂基板22之间的间隙。
再者，在本实施方式中优选焊料23是锡、银系的无铅焊料，其熔点约为200℃。这样，由于使用熔点在第2温度以上的焊料23来连接半导体元件24等与树脂基板22，因此在加压流入步骤S73中焊料23也不会熔化。因此，半导体元件24或者芯片部件与树脂基板22之间的电连接不会脱离。
在紧接着加压流入步骤S73的固化步骤S74中，树脂25A的温度进一步加热至第3温度，从而使树脂25A固化。由此，在树脂基板22上形成树脂部25。再者，优选至少在树脂25A变得失去流动性为止的期间，在固化步骤S74中也维持加压流入步骤S73中施加的压力。由此，在半导体元件24、芯片部件与树脂基板22之间的间隙中切实地不会残留空隙等。
通过以上这种的制造方法制造高频模块21，在屏蔽金属膜形成步骤S54中通过溅射在树脂部25的表面形成薄膜。由于屏蔽金属膜26是溅射薄膜，形成得非常致密，因此针孔等很少。由此，能够制造出屏蔽性良好、不易引起因噪声等产生的误动作等的高频模块21。
但是，通过溅射形成的薄膜非常薄。因此，当膜中存在微细的损伤等时，因由于树脂部25的内部应力或者其压力产生的变形、由于分割步骤S53产生的压力等原因，发展成裂纹等的可能性变高。特别由于树脂部25与树脂基板22之间的线膨胀系数的差异等，应力容易集中至树脂部25与树脂基板22的界面部，容易在该界面产生裂纹。
在本实施方式中，在浸渍步骤S72中将半导体元件24、芯片部件浸渍在流动状态的树脂25A中，在加压流入步骤S73中对树脂25A进行压缩，将树脂25A埋设在半导体元件24、芯片部件与树脂基板22之间的间隙。这样一来，与转移成型相比，能够减小因树脂25A的流动不均等引起的内部应力。因此，因为树脂基板22、树脂部25的残留应力变小，它们的扭曲或变形也能够减小，所以能够减小屏蔽金属膜26的应力，不易产生屏蔽金属膜26的剥离、裂纹。因此，在高湿度环境下树脂部25也不会吸湿，能够实现可靠性良好的高频模块21。
再者，金属与树脂部25之间的粘合力小。因此，在树脂基板22的表层的全周设置地线图案27的情况下，在分割步骤S53等中在地线图案27与树脂部25之间的界面容易发生剥离等。在图10、图11所示的现有模块中，导电膏6A埋在剥离部中以加固剥离部。相对于此，由于本实施方式中的屏蔽金属膜26是通过溅射形成，因此在剥离部中没有形成屏蔽金属膜26。
因此，在本实施方式中，地线图案27设置在树脂基板22的内层。由此，在树脂基板22与树脂部25之间不存在金属物等，树脂部25直接形成在树脂基板22上。因此，树脂部25的粘合強度高。此外，由于地线图案27的露出部的上下被玻璃基材夹着以进行加固，因此即便对于分割步骤S53中的应力，也不易产生剥离、裂纹等。因此，即便是1微米的厚度，在屏蔽金属膜26中也不易产生裂纹等。
此外，由于在加压流入步骤S73中进行加压，因此树脂25A被可靠地填充至半导体元件24或者芯片部件与树脂基板22之间的非常窄的间隙。此外，由于仅在加压流入步骤S73中对半导体元件24、芯片部件施加压力，因此能够减少对半导体元件24、芯片部件施加的应力。因此，半导体元件24、芯片部件或者树脂基板22的变形减少。因而，半导体元件24上的高频电路与屏蔽金属膜26之间、半导体元件24上的高频电路与树脂基板22之间、进而树脂基板22与屏蔽金属膜26之间的距离等的偏差变小。由此，它们之间具有寄生电容的值的偏差也变小，因此能够实现偏差少的高频模块21。
此外，在浸渍步骤S72中仅仅是半导体元件24、芯片部件被浸渍在流动状态的树脂25A中，在加压流入步骤S73中树脂25A产生流动。因此，树脂25A流动的距离与转移成型相比非常短。因此，由于在固化后树脂25A的流动不均等引起的内部应力也变小。由此，能够进一步减小半导体元件24、芯片部件、树脂基板22、树脂部25自身的形变(变形)等，故能够进一步减小寄生电容的值的偏差。因此，能够实现高频电路的特性偏差小的高频模块21。
特别是在本实施方式中，按照面朝下的方式对半导体元件24进行倒片安装，因此半导体元件24与树脂基板22之间非常近。因此，在半导体元件24中所形成的高频电路与地线图案27之间形成较大的寄生电容。特别是该寄生电容的偏差对半导体元件24的高频电路的特性带来很大影响。并且，这一点在树脂25A内埋设高频电路的方面也是非常重要的。
也就是说，即便是在安装步骤S51的高频特性检查中判断为处在合格范围，但是当半导体元件24、树脂基板22、树脂部25自身的形变较大时有可能在形成了树脂部25之后变得不合格。但是，由于在形成了树脂部25之后，进行修理非常困难，因此除了废弃以外没有其他方法，有可能导致成品率非常低。
为此，通过以上这种的制造方法减小树脂25A的流动距离，从而减小在树脂25A的内部残留的残留应力，并减小对半导体元件24、芯片部件、树脂基板22、树脂部25自身等施加的应力。由此，能够减小在形成树脂部25之后的高频特性的偏差，提高高频模块21的成品率。
再有，减小该残留应力，对于高频模块21的特性的长期可靠地也带来较大的影响。由于温度变化等，有可能在树脂部25、树脂基板22中产生伸缩，树脂部25内的内部应力的分布发生变化。由此，半导体元件24、树脂基板22、树脂部25等的形变量发生变化。其结果，半导体元件24与树脂基板22(地线图案27)之间、半导体元件24与屏蔽金属膜26之间等的寄生电容的值与制造阶段的值相比有可能发生变化。为此，通过上述制造方法如果减小了内部应力，则能够实现即便对于温度变化等也能够长期维持稳定的特性的高频模块21。
再者，由于在加压流入步骤S73中使树脂25A强制地填充至间隙，因此与基于印刷法、浇注法等的方法相比，能够在半导体元件24与树脂基板22之间切实地填充树脂25A。因此，能够实现可靠性非常良好的高频模块21。
如上述，由于能够减少半导体元件24、芯片部件因压缩压力而损坏，还能够减小半导体元件24的变形，因此能够使半导体元件24的厚度较薄。因此，与现有的转移成型相比，即便在半导体元件24、芯片部件的上部形成的树脂部25的厚度较薄，也能够在半导体元件24、芯片部件的上部可靠地形成树脂部25。这是因为半导体元件24(或者芯片部件)的上部的树脂部25是在浸渍步骤S72中通过浸渍而形成的。由此，能够实现薄型的高频模块21。在本实施方式中，可实现厚度为0.8mm的高频模块21。
再者，利用上述制造方法实现厚度为0.5mm的高频模块21。在该情况下，尽管树脂基板22的厚度为0.1mm、半导体元件24的厚度为0.25mm，厚度非常薄，但也可实现变形小、且特性偏差小的高频模块21。此外，尽管半导体元件24与树脂基板22之间为0.08mm的非常窄的间隙，但针对该间隙也能够可靠地填充树脂25A。并且，尽管半导体元件24、芯片部件的上部的树脂部25的厚度为0.07mm，厚度非常薄，但也可形成厚度稳定的树脂部25。
接下来，参照图8、图9说明本实施方式中的其他的高频模块81。图8是高频模块81的剖视图。在图1所示的高频模块21中，树脂基板22的侧面与树脂部25的侧面在同一直线上，直到树脂基板22的侧面下端为止形成屏蔽金属膜26。另一方面，在高频模块81中，在树脂基板22的侧面下部形成阶梯部82，屏蔽金属膜26在树脂基板22的侧面形成至阶梯部82的上端。其中，比树脂基板22的侧面的阶梯部82靠上侧的部分与树脂部25的侧面处于同一直线上，地线图案27的露出部也在树脂基板22的侧面较之阶梯部82形成在上部。
接下来，参照图9说明高频模块81的制造方法。图9是高频模块的制造流程图。再者，图9中对于与图2相同的步骤使用相同的序号，并简化其说明。树脂部形成步骤S52之前的步骤与高频模块21的制造方法相同。
在树脂部形成步骤S52之后的沟槽形成步骤S91中，不将树脂基板22切断为一个一个的状态，留下树脂基板22的连结部而处于相连结的状态。在该状态下，按照地线图案27的露出部从树脂基板22的侧面露出的方式，在连结部在树脂部25与树脂基板22中形成沟槽。
在沟槽形成步骤S91之后进行屏蔽金属膜形成步骤S54，在树脂部25的周围(上面和侧面)以及树脂基板22所形成的沟槽中形成屏蔽金属膜26。该沟槽处于阶梯部82的上面、树脂基板22的侧面的阶梯部82的上侧。
然后，在屏蔽金属膜形成步骤S54之后进行分割步骤S92。在分割步骤S92中，使用宽度比沟槽窄的切割旋转齿等来切断树脂基板22的连结部。即，在形成屏蔽金属膜26之后，以宽度比沟槽窄的宽度切断连结部。这样一来，在分割步骤S92中能够减小由屏蔽金属膜26的切断引起的应力，不易对屏蔽金属膜26造成损伤等。因此，能够实现良好的屏蔽。在该情况下，能够在连接了树脂基板22的状态下进行屏蔽金属膜形成步骤S54。此外，如果在屏蔽金属膜形成步骤S54与分割步骤S92之间实施特性检查，则由于该检查也能够在连结状态下进行，因此生产性非常好。
再者，以上的说明中以高频模块为例进行了说明，但是本发明并不限定于此，也可适用于在树脂基板22上安装电子部件、用树脂部25进行覆盖而由屏蔽金属膜26进行屏蔽的模块。此外，由半导体元件24形成了高频电路，但也可以是其他构成。此外，采用在连接多个树脂基板22的状态下安装半导体元件24等、并在连结部分割树脂基板22的例子进行了说明，但也可以使用单独的树脂基板22。在该情况下，可以代替分割而对侧面进行研磨。
【产业上的可利用性】
本发明涉及的模块具有可获得良好的可靠性的这一效果，用于电子设备等搭载的高频模块等是有用的。
符号说明：
21、81高频模块
22树脂基板
23焊料
24半导体元件
25树脂部
25A树脂
26屏蔽金属膜
27地线图案
28地线端子
29A、29B  连接导体
30A、30B  安装焊盘
61树脂部形成装置
62树脂基板搭载部
63树脂槽
63A底部
64空间
82阶梯部

Claims (10)

1.一种模块的制造方法，该模块具有：具备第1面的树脂基板、在所述树脂基板的所述第1面安装的电子部件、埋设所述电子部件并且在所述树脂基板的至少所述第1面所形成的树脂部、和覆盖所述树脂部的表面的屏蔽金属膜，由所述电子部件在所述树脂基板上形成电路，
所述模块的制造方法的特征在于，包括如下步骤：
使上面开放的树脂槽内的非流动状态的树脂软化直至能够流动；
在所述树脂槽的上方，按照所述电子部件朝向下方的方式载置在所述第1面安装有所述电子部件的所述树脂基板，吸引在所述树脂基板与所述树脂槽内的所述树脂之间形成的空间的空气；
在使所述树脂软化并吸引了所述空间的空气之后，将所述电子部件浸渍在软化了的所述树脂中，使所述树脂基板的所述第1面与软化了的所述树脂的液面接触；
在将所述电子部件浸渍在软化了的所述树脂中之后，对所述树脂加压，从而使所述树脂强制地流入所述树脂基板与所述电子部件之间的间隙；
在使所述树脂流入所述间隙之后，使所述树脂固化从而在所述树脂基板上形成所述树脂部；和
在形成了所述树脂部之后，通过溅射在所述树脂部的表面形成金属薄膜，从而形成所述屏蔽金属膜。
2.根据权利要求1所述的模块的制造方法，其中，
并行进行使所述树脂软化的步骤和吸引所述空间的空气的步骤。
3.根据权利要求1所述的模块的制造方法，其中，
所述树脂是热固化性树脂，该热固化性树脂在低于第1温度的情况下不具有流动性、在所述第1温度以上且低于比所述第1温度高的第2温度的温度范围中产生流动性、在所述第2温度以上的第3温度下固化，
在使所述树脂流入所述间隙的步骤中将所述树脂的温度保持在所述温度范围内。
4.根据权利要求3所述的模块的制造方法，其中，
在形成所述电路的步骤中，使用具有所述第2温度以上的熔点的焊料来连接所述电子部件和所述树脂基板。
5.根据权利要求3所述的模块的制造方法，其中，
在使所述树脂固化的步骤中，对所述树脂施加压力的同时进行加热直至所述树脂的温度达到所述第3温度以上。
6.根据权利要求1所述的模块的制造方法，其中，
在所述树脂基板形成地线图案，
在使所述树脂固化的步骤之后且形成所述屏蔽金属膜的步骤之前，还包括形成所述树脂部的侧面并且使所述地线图案的露出部露出的步骤，
通过形成所述屏蔽金属膜的步骤，在所述露出部连接所述屏蔽金属膜和所述地线图案。
7.根据权利要求6所述的模块的制造方法，其中，
所述树脂基板是多层基板，所述地线图案在所述树脂基板的内层形成。
8.根据权利要求6所述的模块的制造方法，其中，
在形成所述电路的步骤中，在多个所述树脂基板通过连结部进行连结的状态下安装所述电子部件，在使所述露出部露出的步骤中切断所述连结部。
9.根据权利要求6所述的模块的制造方法，其中，
在形成所述电路的步骤中，在多个所述树脂基板通过连结部进行连结的状态下安装所述电子部件，在形成所述屏蔽金属膜的步骤之后，切断所述连结部。
10.根据权利要求9所述的模块的制造方法，其中，
在形成所述屏蔽金属膜的步骤之前，按照所述地线图案的露出部从所述树脂基板的侧面露出的方式，在所述连结部在所述树脂部和所述树脂基板中形成沟槽，
在形成所述屏蔽金属膜的步骤中，在所述树脂部的表面和所述沟槽内部形成所述屏蔽金属膜，
在形成所述屏蔽金属膜的步骤之后，以比所述沟槽窄的宽度来切断所述连结部。
CN2011800100184A 2010-02-19 2011-02-09 模块的制造方法 Pending CN102763206A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-034460 2010-02-19
JP2010034460A JP2011171539A (ja) 2010-02-19 2010-02-19 モジュールの製造方法
PCT/JP2011/000718 WO2011102095A1 (ja) 2010-02-19 2011-02-09 モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN102763206A true CN102763206A (zh) 2012-10-31

Family

ID=44482703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800100184A Pending CN102763206A (zh) 2010-02-19 2011-02-09 模块的制造方法

Country Status (4)

Country Link
US (1) US20120304460A1 (zh)
JP (1) JP2011171539A (zh)
CN (1) CN102763206A (zh)
WO (1) WO2011102095A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051363A (zh) * 2013-03-14 2014-09-17 英飞凌科技奥地利有限公司 芯片封装和用于制造该芯片封装的方法
CN110494974A (zh) * 2017-04-19 2019-11-22 立山科学工业股份有限公司 电子模块及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP6136152B2 (ja) * 2012-09-11 2017-05-31 日本電気株式会社 モジュール部品の製造方法
JP2014183180A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
US9553001B2 (en) * 2015-04-28 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a molding layer for semiconductor package
KR20160138754A (ko) * 2015-05-26 2016-12-06 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
WO2018061722A1 (ja) * 2016-09-30 2018-04-05 株式会社村田製作所 アンテナ内蔵モジュール及び通信装置
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
FR3061404B1 (fr) * 2016-12-27 2022-09-23 Packaging Sip Procede de fabrication collective de modules electroniques hermetiques
KR102151193B1 (ko) * 2018-12-04 2020-09-02 주식회사 유라코퍼레이션 인쇄회로기판 및 그 생산 방법
CN115312561A (zh) * 2019-12-24 2022-11-08 群创光电股份有限公司 电子装置
KR102187081B1 (ko) * 2020-06-26 2020-12-04 주식회사 유라코퍼레이션 인쇄회로기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
CN1531071A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 半导体装置及其制造方法
CN1842910A (zh) * 2004-06-10 2006-10-04 松下电器产业株式会社 复合电子部件
US20070045829A1 (en) * 2005-08-30 2007-03-01 Samsung Electro-Mechanics Co., Ltd. Backside ground type flip chip semiconductor package
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
US20090189310A1 (en) * 2008-01-29 2009-07-30 Shinji Takase Semiconductor chip compression molding method and mold for compression molding
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
CN1531071A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 半导体装置及其制造方法
CN1842910A (zh) * 2004-06-10 2006-10-04 松下电器产业株式会社 复合电子部件
US20070045829A1 (en) * 2005-08-30 2007-03-01 Samsung Electro-Mechanics Co., Ltd. Backside ground type flip chip semiconductor package
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
US20090189310A1 (en) * 2008-01-29 2009-07-30 Shinji Takase Semiconductor chip compression molding method and mold for compression molding
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051363A (zh) * 2013-03-14 2014-09-17 英飞凌科技奥地利有限公司 芯片封装和用于制造该芯片封装的方法
US9437548B2 (en) 2013-03-14 2016-09-06 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
CN104051363B (zh) * 2013-03-14 2017-05-10 英飞凌科技奥地利有限公司 芯片封装和用于制造该芯片封装的方法
CN110494974A (zh) * 2017-04-19 2019-11-22 立山科学工业股份有限公司 电子模块及其制造方法
CN110494974B (zh) * 2017-04-19 2023-02-28 立山科学工业股份有限公司 电子模块及其制造方法

Also Published As

Publication number Publication date
JP2011171539A (ja) 2011-09-01
WO2011102095A1 (ja) 2011-08-25
US20120304460A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102763206A (zh) 模块的制造方法
WO2011102096A1 (ja) 高周波モジュールの製造方法
CN100499117C (zh) 多层结构半导体模块及其制造方法
US8445322B2 (en) Method of fabricating semiconductor package
US9173299B2 (en) Collective printed circuit board
CN100514616C (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
US8929091B2 (en) Method of manufacturing a printed circuit board (PCB)
JP2012028484A (ja) モジュールと、その製造方法
JPH0249385A (ja) 電気的接続部材及びその製造方法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2012028487A (ja) 樹脂封止基板装置と、それらの製造方法
JP5830847B2 (ja) 半導体装置の製造方法及び接合方法
JP2011211023A (ja) モジュールとその製造方法
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
US8061022B2 (en) Method for manufacturing hybrid printed circuit board
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
US20050106786A1 (en) Method of manufacturing a semiconductor device
US10834811B2 (en) Implementing reworkable strain relief packaging structure for electronic component interconnects
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP2012049419A (ja) モジュールと、その製造方法
CN101808472B (zh) 制造电子部件单元的方法
CN108962927A (zh) 摄像头封装片的制作方法
JP2012084766A (ja) モジュールの製造方法
JP2012028486A (ja) 樹脂封止基板装置と、それらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121031