[go: up one dir, main page]

JP2002246395A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2002246395A
JP2002246395A JP2001040848A JP2001040848A JP2002246395A JP 2002246395 A JP2002246395 A JP 2002246395A JP 2001040848 A JP2001040848 A JP 2001040848A JP 2001040848 A JP2001040848 A JP 2001040848A JP 2002246395 A JP2002246395 A JP 2002246395A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001040848A
Other languages
English (en)
Other versions
JP2002246395A5 (ja
JP5088993B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Osamu Nakamura
理 中村
Masayuki Kajiwara
誠之 梶原
Junichi Hizuka
純一 肥塚
Koji Oriki
浩二 大力
Toru Mitsuki
亨 三津木
Toru Takayama
徹 高山
Hideto Onuma
英人 大沼
Takeomi Asami
勇臣 浅見
Mitsuhiro Ichijo
充弘 一條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001040848A priority Critical patent/JP5088993B2/ja
Priority to US10/074,050 priority patent/US6808968B2/en
Publication of JP2002246395A publication Critical patent/JP2002246395A/ja
Priority to US10/940,821 priority patent/US7306982B2/en
Publication of JP2002246395A5 publication Critical patent/JP2002246395A5/ja
Application granted granted Critical
Publication of JP5088993B2 publication Critical patent/JP5088993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高温（６００℃以上）の加熱処理回数を低減
し、さらなる低温プロセス（６００℃以下）を実現する
とともに、工程簡略化及びスループットの向上を実現す
ることを課題とする。 【解決手段】本発明は結晶構造を有する第１の半導体膜
１０４上にバリア層１０５と、第２の半導体膜１０６
と、一導電型を付与する不純物元素（リン）を含む第３
の半導体膜１０８とを形成し、第１の半導体膜１０４に
含まれる金属元素を加熱処理によりバリア層１０５及び
第２の半導体膜１０６を通過させて前記第３の半導体膜
１０７に移動させるゲッタリングを行った後、前記バリ
ア層１０５をエッチングストッパーに用いて第２の半導
体膜１０６及び第３の半導体膜１０７を除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はゲッタリング技術を
用いた半導体装置の作製方法に関する。特に本発明は、
半導体膜の結晶化において触媒作用のある金属元素を添
加して作製される結晶質半導体膜を用いた半導体装置の
作製方法に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
【０００３】
【従来の技術】結晶構造を有する半導体膜（以下、結晶
質半導体膜という）を用いた代表的な半導体素子として
薄膜トランジスタ（以下、ＴＦＴと記す）が知られてい
る。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成
する技術として注目され、駆動回路一体型液晶表示装置
などが実用化されつつある。従来からの技術において、
結晶質半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で
堆積した非晶質半導体膜を、加熱処理やレーザーアニー
ル法（レーザー光の照射により半導体膜を結晶化させる
技術）により作製されている。
【０００４】こうして作製される結晶質半導体膜は多数
の結晶粒の集合体であり、その結晶方位は任意な方向に
配向して制御不能であるため、ＴＦＴの特性を制限する
要因となっている。このような問題点に対し、特開平７
−１８３５４０号公報で開示される技術は、ニッケルな
ど半導体膜の結晶化に対し触媒作用のある金属元素を添
加して結晶質半導体膜を作製するものであり、結晶化に
必要とする加熱温度を低下させる効果ばかりでなく、結
晶方位の配向性を単一方向に高めることが可能である。
このような結晶質半導体膜でＴＦＴを形成すると、電界
効果移動度の向上のみでなく、サブスレッショルド係数
（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させ
ることが可能となっている。
【０００５】しかし、触媒作用のある金属元素を添加す
る故に、結晶質半導体膜の膜中或いは膜表面には、当該
金属元素が残存し、得られる素子の特性をばらつかせる
などの問題がある。その一例は、ＴＦＴにおいてオフ電
流が増加し、個々の素子間でばらつくなどの問題があ
る。即ち、結晶化に対し触媒作用のある金属元素は、一
旦、結晶質半導体膜が形成されてしまえば、かえって不
要な存在となってしまう。
【０００６】
【発明が解決しようとする課題】本発明は、高温（６０
０℃以上）の加熱処理回数を低減し、さらなる低温プロ
セス（６００℃以下）を実現するとともに、工程簡略化
及びスループットの向上を実現することを課題とする。
【０００７】
【課題を解決するための手段】本発明は、金属元素を用
いて結晶構造を有する第１の半導体膜を形成する工程
と、エッチングストッパーとなる膜（バリア層）を形成
する工程と、第２の半導体膜を形成する工程と、一導電
型を付与する不純物元素を含む第３の半導体膜（ゲッタ
リングサイト）を形成する工程と、ゲッタリングサイト
に金属元素をゲッタリングさせる工程と、前記第２の半
導体膜及び第３の半導体膜を除去する工程とを有してい
る。
【０００８】半導体に一導電型を付与する不純物元素
は、周期表１５族元素または周期表１３族元素であり、
周期表１５族元素のうち代表的な元素はリン（Ｐ）、砒
素（Ａｓ）、周期表１３族元素のうち代表的な元素はボ
ロン（Ｂ）である。
【０００９】また、一導電型を付与する不純物元素を含
む第３の半導体膜（ゲッタリングサイト）を形成する工
程は、一導電型を付与する不純物元素を含む原料ガスを
用い、プラズマＣＶＤ法または減圧熱ＣＶＤ法を用いて
形成すればよい。ただし、膜剥がれが生じないように成
膜条件を調節する。また、他の方法としては非晶質構造
または結晶構造を有する半導体膜を形成した後、該半導
体膜に一導電型を付与する不純物元素を添加して形成し
てもよい。また、一導電型を付与する不純物元素を添加
する方法としてはイオンドープ法またはイオン注入法を
用いればよい。また、他の方法としては一導電型を付与
する不純物元素を含むターゲットを用い、スパッタ法で
第３の半導体膜形成してもよい。
【００１０】また、一導電型を付与する不純物元素に加
え、Ｈ、Ｈ2、Ｏ、Ｏ2、希ガス元素から選ばれた一種ま
たは複数種を添加してもよい。このように複数の元素を
添加することにより相乗的にゲッタリング効果が得られ
る。中でもＯ、Ｏ2は効果的であり、成膜条件または成
膜後の添加により、第２の半導体膜または第３の半導体
膜中におけるＳＩＭＳ分析での酸素濃度を５×１０18／
ｃｍ3以上、好ましくは１×１０19／ｃｍ3〜１×１０22
／ｃｍ3の濃度範囲とするとゲッタリング効率が向上す
る。
【００１１】なお、一導電型を付与する不純物元素は拡
散しやすいため、第２の半導体膜の膜厚を調節して、後
の熱処理で第１の半導体膜に拡散しないようにすること
が好ましい。また、第２の半導体膜だけでなく、バリア
層も拡散を防止する機能を有する。ただし、第２の半導
体膜も膜剥がれが生じないように成膜条件を調節する。
例えば、第２の半導体膜をプラズマＣＶＤ法を用いて形
成する場合、引張応力を有する条件でＲＦ連続発振で成
膜することが好ましい。シランガス（ＳｉＨ4：１００s
ccm）を成膜ガス（流量）に用い、ＲＦパワー３５Ｗ、
０．２５Ｔｏｒｒの成膜圧力でアモルファスシリコンを
膜厚２００ｎｍで成膜した場合、引張応力は約１．１２
×１０9（ｄｙｎｅｓ／ｃｍ2）となる。比較例としてＲ
Ｆパルス発振でアモルファスシリコン膜を成膜した場
合、その膜は圧縮応力（約―９.７×１０9（ｄｙｎｅｓ
／ｃｍ2））を示すため膜剥がれが生じるおそれがあ
る。
【００１２】一般的に内部応力は、引張応力と圧縮応力
とがある。基板に対して薄膜が収縮しようとするときに
は、基板はそれを妨げる方向に引っ張るため薄膜を内側
にして変形し、これを引張応力と呼んでいる。一方、薄
膜が伸張しようとするときには、基板は押し縮められ薄
膜を外側にして形成するので、これを圧縮応力と呼んで
いる。
【００１３】本明細書で開示する１つ目の発明の構成
は、非晶質構造を有する第１の半導体膜に金属元素を添
加する第１工程と、前記第１の半導体膜を結晶化させて
結晶構造を有する第１の半導体膜を形成する第２工程
と、前記結晶構造を有する第１の半導体膜の表面にバリ
ア層を形成する第３の工程と、前記バリア層上に第２の
半導体膜を形成する第４工程と、前記第２の半導体膜上
に一導電型の不純物元素を含む第３の半導体膜を形成す
る第５工程と、前記第３の半導体膜に前記金属元素をゲ
ッタリングして、結晶構造を有する第１の半導体膜中の
前記金属元素を除去または低減する第６工程と、前記第
２の半導体膜及び第３の半導体膜を除去する第７工程と
を有することを特徴とする半導体装置の作製方法であ
る。
【００１４】上記構成において、前記第５の工程は、半
導体膜を形成する工程と、該半導体膜に一導電型の不純
物元素を添加する工程、もしくは、プラズマＣＶＤ法ま
たは減圧熱ＣＶＤ法で一導電型の不純物元素を含む第３
の半導体膜を成膜する工程、もしくは、スパッタ法で一
導電型の不純物元素を含む第３の半導体膜を成膜する工
程とすればよい。
【００１５】また、上記構成において、一導電型の不純
物元素を添加する場合、前記一導電型の不純物元素に加
えて、希ガス元素、Ｏ、Ｏ2、Ｈ、Ｈ2から選ばれた一種
または複数種を同一工程または順次添加することが好ま
しい。
【００１６】また、上記構成において、前記第３の半導
体膜は、プラズマＣＶＤ法、減圧熱ＣＶＤ法、またはス
パッタ法によって形成された非晶質構造または結晶構造
を有する半導体膜の単層またはこれらの積層であること
を特徴としている。
【００１７】また、本発明は上記構成に限定されず、第
３の半導体膜を形成せずに第２の半導体膜の上層のみに
一導電型の不純物元素を添加してゲッタリングサイトを
形成してもよい。
【００１８】また、本発明の２つ目の発明の構成は、非
晶質構造を有する第１の半導体膜に金属元素を添加する
第１工程と、前記第１の半導体膜を結晶化させて結晶構
造を有する第１の半導体膜を形成する第２工程と、前記
結晶構造を有する第１の半導体膜の表面にバリア層を形
成する第３の工程と、前記バリア層上に第２の半導体膜
を形成する第４工程と、前記第２の半導体膜の上層に一
導電型の不純物元素を添加する第５工程と、前記第２の
半導体膜の上層に前記金属元素をゲッタリングして、結
晶構造を有する第１の半導体膜中の前記金属元素を除去
または低減する第６工程と、前記第２の半導体膜を除去
する第７工程とを有することを特徴とする半導体装置の
作製方法である。
【００１９】上記構成において、前記第５工程における
前記一導電型の不純物元素に加えて、希ガス元素、Ｏ、
Ｏ2、Ｈ、Ｈ2から選ばれた一種または複数種を同一工程
または順次添加することが好ましい。
【００２０】また、上記２つの構成において、前記第２
の半導体膜は、プラズマＣＶＤ法、減圧熱ＣＶＤ法、ま
たはスパッタ法によって形成された非晶質構造または結
晶構造を有する半導体膜の単層またはこれらの積層であ
ることを特徴としている。また、前記第２の半導体膜
は、引張応力を有することが望ましい。
【００２１】また、上記各構成において、前記金属元素
はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、
Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種である
ことを特徴としている。
【００２２】また、上記各構成において、前記第２工程
は、加熱処理、強光を照射する処理、またはレーザー光
（波長４００nm以下のエキシマレーザー光や、ＹＡＧレ
ーザーの第２高調波、第３高調波）を照射する処理の
内、いすれか一の処理、もしくはこれらを組み合わせた
処理であることを特徴としている。
【００２３】また、上記各構成において、前記バリア層
を形成する第３の工程は、オゾンを含む溶液で前記結晶
構造を有する半導体膜の表面を酸化する工程、もしくは
酸素雰囲気下の紫外線の照射で前記結晶構造を有する半
導体膜の表面を酸化する工程である工程とすればよい。
【００２４】また、上記各構成において、前記第６工程
は、加熱処理、もしくは前記非晶質構造を有する半導体
膜に強光を照射する処理、もしくは加熱処理を行い、且
つ、前記非晶質構造を有する半導体膜に強光を照射する
処理であることを特徴としている。
【００２５】また、上記各構成において、強光を照射す
る場合、ハロゲンランプ、メタルハライドランプ、キセ
ノンアークランプ、カーボンアークランプ、高圧ナトリ
ウムランプ、または高圧水銀ランプから射出された光を
用いればよい。
【００２６】また、上記各構成において、前記希ガス元
素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種ま
たは複数種であることを特徴としている。
【００２７】また、上記各構成において、前記一導電型
の不純物元素は周期表１５族元素または周期表１３族元
素から選ばれた一種または複数種であることを特徴とし
ている。
【００２８】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【００２９】本発明の特徴の一つは、結晶質半導体膜上
にバリア層及び半導体膜を形成するプロセスと、結晶質
半導体膜上方に一導電型の不純物元素を含む半導体膜
（ゲッタリングサイト）を形成するプロセスと、加熱処
理するプロセスとを有しており、該加熱処理により結晶
質半導体膜に含まれる金属が移動してバリア層および半
導体膜（一導電型の不純物元素のイオンを含まない半導
体膜）を通り抜け、ゲッタリングサイト（一導電型の不
純物元素のイオンを含む半導体膜）に捕獲され、結晶質
半導体膜から金属元素を除去または低減することであ
る。なお、加熱処理に代えて強光を照射してもよいし、
加熱処理と同時に強光を照射してもよい。
【００３０】（実施の形態１）以下に代表的な作製手順
を簡略に図１を用いて示す。
【００３１】図１（Ａ）中、１００は、絶縁表面を有す
る基板、１０１は下地絶縁膜、１０２は非晶質構造を有
する半導体膜である。
【００３２】まず、基板１００上にブロッキング層とし
て酸化シリコン膜、窒化シリコン膜または酸化窒化シリ
コン膜などの絶縁膜からなる下地絶縁膜１０１を形成す
る。ここでは下地絶縁膜１０１として２層構造（膜厚５
０ｎｍの酸化窒化シリコン膜、膜厚１００ｎｍの酸化窒
化シリコン膜）を用いるが、単層膜または２層以上積層
させた構造を用いても良い。ただし、ブロッキング層を
設ける必要がない場合には下地絶縁膜を形成しなくとも
よい。
【００３３】次いで、下地絶縁膜上に非晶質構造を有す
る半導体膜１０２を公知の手段により結晶化して結晶構
造を有する半導体膜１０４を形成する。（図１（Ｂ））
【００３４】本発明において、結晶構造を有する半導体
膜は、プラズマＣＶＤ法、減圧熱ＣＶＤ法、またはスパ
ッタ法で得られる非晶質構造を有する半導体膜１０２に
金属元素を添加した後、加熱処理または強光の照射によ
って結晶化を行えばよい。ここでは、アモルファスシリ
コン膜（非晶質シリコン膜）を形成し、ニッケルを含む
溶液を非晶質シリコン膜上に塗布してニッケル含有層１
０３を形成する。
【００３５】結晶化の後、フッ酸を含むエッチャント、
例えば希フッ酸やＦＰＭ（フッ酸、過酸化水素水、純水
との混合液）で偏析した金属元素を除去または低減して
もよい。また、フッ酸を含むエッチャントで表面をエッ
チング処理した場合には、強光を照射して表面を平坦化
することが望ましい。
【００３６】また、上記結晶化の後、さらに結晶化を改
善するためのレーザー光または強光の照射を行ってもよ
い。この結晶化を改善するためのレーザー光または強光
の照射の後にフッ酸を含むエッチャントで偏析した金属
元素を除去または低減してもよく、さらに強光を照射し
て表面を平坦化してもよい。
【００３７】なお、結晶構造を有する半導体膜１０４中
の酸素濃度（ＳＩＭＳ分析）は、５×１０18／ｃｍ3以
下となるように形成することが望ましい。
【００３８】次いで、結晶構造を有する半導体膜１０４
上に珪素を主成分とするバリア層１０５を形成する。な
お、このバリア層１０５は極薄いものでよく、自然酸化
膜であってもよいし、酸素を含む雰囲気下において紫外
線の照射によりオゾンを発生させて酸化させる酸化膜で
あってもよい。また、このバリア層１０５として、炭
素、即ち有機物の除去のために行われるヒドロ洗浄と呼
ばれる表面処理に使用するオゾンを含む溶液で酸化させ
た酸化膜であってもよい。このバリア層１０５は、主に
エッチングストッパーとして用いるものである。また、
このバリア層１０５を形成した後、チャネルドープを行
い、その後、強光を照射して活性化させてもよい。
【００３９】次いで、バリア層１０５上に第２の半導体
膜１０６を形成する。この第２の半導体膜１０６は非晶
質構造を有する半導体膜であってもよいし、結晶構造を
有する半導体膜であってもよい。この第２の半導体膜１
０６の膜厚は、５〜５０ｎｍ、好ましくは１０〜２０ｎ
ｍとする。第２の半導体膜１０６には、酸素（ＳＩＭＳ
分析での濃度が５×１０18／ｃｍ3以上、好ましくは１
×１０19／ｃｍ3以上）を含有させてゲッタリング効率
を向上させることが望ましい。
【００４０】次いで、第２の半導体膜１０６上に一導電
型の不純物元素、ここではリンを含む第３の半導体膜
（ゲッタリングサイト）１０７を形成する。この第３の
半導体膜１０７はプラズマＣＶＤ法、減圧熱ＣＶＤ法、
またはスパッタ法を用いた非晶質構造を有する半導体膜
であってもよいし、結晶構造を有する半導体膜であって
もよい。第３の半導体膜は、成膜段階でリンを含む半導
体膜であってもよいし、リンを含んでいない半導体膜の
成膜後にリンを添加してもよい。また、第２の半導体膜
と第３の半導体膜とを大気に触れることなく連続的に成
膜してもよい。また、第２の半導体膜の膜厚と第３の半
導体膜の膜厚との和は３０〜２００ｎｍ、例えば５０ｎ
ｍとすればよい。
【００４１】本発明は、第２の半導体膜１０６によっ
て、第１の半導体膜１０４と第３の半導体膜（ゲッタリ
ングサイト）１０７との間隔を空けている。ゲッタリン
グの際、金属元素はゲッタリングサイトの境界付近に集
まりやすい傾向があるため、本発明のように第２の半導
体膜１０６によって、ゲッタリングサイトの境界を第１
の半導体膜１０４から遠ざけてゲッタリング効率を向上
させることが望ましい。加えて、第２の半導体膜１０６
は、ゲッタリングの際、ゲッタリングサイトに含まれる
リンが拡散して第１の半導体膜の界面に達することがな
いようにブロッキングする効果も有している。また、第
２の半導体膜１０６は、リンを添加する場合、第１の半
導体膜にダメージを与えないように保護する効果も有し
ている。
【００４２】次いで、ゲッタリングを行う。ゲッタリン
グを行う工程としては、窒素雰囲気中で４５０〜８００
℃、１〜２４時間、例えば５５０℃にて１４時間の熱処
理を行えばよい。また、熱処理に代えて強光を照射して
もよい。また、熱処理に加えて強光を照射してもよい。
このゲッタリングにより、図１（Ｅ）中の矢印の方向に
ニッケルが移動し、バリア層１０５で覆われた半導体膜
１０４に含まれる金属元素の除去、または金属元素の濃
度の低減が行われる。ここでは、ニッケルが第１の半導
体膜１０４に偏析しないよう全て第３の半導体膜１０７
に移動させ、第１の半導体膜１０４に含まれるニッケル
がほとんど存在しない、即ち膜中のニッケル濃度が１×
１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下
になるように十分ゲッタリングする。
【００４３】次いで、バリア層１０５をエッチングスト
ッパーとして、１０６、１０７で示した半導体膜のみを
選択的に除去した後、半導体膜１０４を公知のパターニ
ング技術を用いて所望の形状の半導体層１０８を形成す
る。
【００４４】次いで、半導体層の表面をフッ酸を含むエ
ッチャントで洗浄した後、ゲート絶縁膜１０９となる珪
素を主成分とする絶縁膜を形成する。この表面洗浄とゲ
ート絶縁膜の形成は、大気にふれさせずに連続的に行う
ことが望ましい。
【００４５】次いで、ゲート絶縁膜表面を洗浄した後、
ゲート電極１１０を形成し、半導体にｎ型を付与する不
純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加し
て、ソース領域１１１及びドレイン領域１１２を形成す
る。添加した後、不純物元素を活性化するために加熱処
理、強光の照射、またはレーザー光の照射を行う。ま
た、活性化と同時にゲート絶縁膜へのプラズマダメージ
やゲート絶縁膜と半導体層との界面へのプラズマダメー
ジを回復することができる。特に、室温〜３００℃の雰
囲気中において、表面または裏面からＹＡＧレーザーの
第２高調波を照射して不純物元素を活性化させることは
非常に有効である。ＹＡＧレーザーはメンテナンスが少
ないため好ましい活性化手段である。
【００４６】以降の工程は、層間絶縁膜１１４を形成
し、水素化を行って、ソース領域、ドレイン領域に達す
るコンタクトホールを形成し、ソース電極１１５、ドレ
イン電極１１６を形成してＴＦＴを完成させる。
【００４７】こうして得られたＴＦＴは、少なくともチ
ャネル形成領域１１３に含まれていたニッケル元素は除
去され、且つ、一導電型の不純物元素（リン）も含有し
ていない。
【００４８】また、本発明は図１の構造に限定されず、
必要があればチャネル形成領域とドレイン領域（または
ソース領域）との間にＬＤＤ領域を有する低濃度ドレイ
ン（ＬＤＤ：Lightly Doped Drain）構造としてもよ
い。この構造はチャネル形成領域と、高濃度に不純物元
素を添加して形成するソース領域またはドレイン領域と
の間に低濃度に不純物元素を添加した領域を設けたもの
であり、この領域をＬＤＤ領域と呼んでいる。さらにゲ
ート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配
置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped
LDD）構造としてもよい。
【００４９】また、図１に示した第３の半導体膜を形成
せずに第２の半導体膜の上層のみに一導電型の不純物元
素を添加してゲッタリングサイトを形成してもよい。
【００５０】また、ここではｎチャネル型ＴＦＴを用い
て説明したが、半導体にｎ型を付与する不純物元素に代
えて、半導体にｐ型を付与する不純物元素を用いること
によってｐチャネル型ＴＦＴを形成することができるこ
とは言うまでもない。
【００５１】また、ここではトップゲート型ＴＦＴを例
として説明したが、ＴＦＴ構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型（逆スタ
ガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能
である。
【００５２】（実施の形態２）また、実施の形態１に示
した第３の半導体膜を形成した後、さらに一導電型の不
純物元素を添加してゲッタリングサイトを形成してもよ
い。ここではその一例を図２を用いて説明する。
【００５３】実施の形態１と同様に第３の半導体膜２０
７までを形成する。実施の形態１に従って、基板２００
上に下地絶縁膜２０１、結晶構造を有する半導体膜２０
４を形成した後、バリア層２０５を形成する。実施の形
態１と同様に、ここでもニッケルを用いて結晶化を行
う。なお、図２（Ａ）は図１（Ａ）に対応し、図２
（Ｂ）は図１（Ｂ）に対応している。
【００５４】次いで、実施の形態１と同様にバリア層２
０５上に第２の半導体膜２０６、一導電型を付与する不
純物元素であるリンを含む第３の半導体膜２０７を形成
する。なお、図２（Ｃ）は図１（Ｄ）に対応している。
【００５５】次いで、第３の半導体膜２０６に一導電型
の不純物元素を添加する。図２（Ｄ）に示したように一
導電型の不純物元素が添加された領域を２０８で示し
た。この２０８の領域がゲッタリングサイトとなる。一
導電型の不純物元素に加えて、希ガス元素、Ｏ、Ｏ2、
Ｈ、Ｈ2から選ばれた一種または複数種を同一工程また
は順次添加してもよい。また、ここで一導電型の不純物
元素に代えて希ガス元素を添加してもよい。また、ここ
で第３の半導体膜に含まれている導電型（ｎ型）とは異
なる導電型（ｐ型）の不純物元素を添加してもよい。
【００５６】次いで、ゲッタリングを行う。ゲッタリン
グを行う工程としては、窒素雰囲気中で４５０〜８００
℃、１〜２４時間、例えば５５０℃にて１４時間の熱処
理を行えばよい。また、熱処理に代えて強光を照射して
もよい。また、熱処理に加えて強光を照射してもよい。
このゲッタリングにより、図２（Ｅ）中の矢印の方向に
ニッケルが移動し、バリア層２０５で覆われた半導体膜
２０４に含まれる金属元素の除去、または金属元素の濃
度の低減が行われる。ここでは、ニッケルが第１の半導
体膜２０４に偏析しないよう全て第３の半導体膜２０８
に移動させ、第１の半導体膜２０４に含まれるニッケル
がほとんど存在しないように十分ゲッタリングする。
【００５７】次いで、バリア層２０５をエッチングスト
ッパーとして、２０６、２０８で示した半導体膜のみを
選択的に除去した後、半導体膜２０４を公知のパターニ
ング技術を用いて所望の形状の半導体層２０９を形成す
る。
【００５８】以降の工程は、実施の形態１に従って、ゲ
ート絶縁膜２１０、ゲート電極２１１を形成し、半導体
にｎ型を付与する不純物元素の添加を行ってソース領域
２１２、ドレイン領域２１３を形成した後、層間絶縁膜
２１５を形成し、水素化を行って、ソース領域、ドレイ
ン領域に達するコンタクトホールを形成し、ソース電極
２１６、ドレイン電極２１７を形成してＴＦＴを完成さ
せる。
【００５９】こうして得られたＴＦＴも、少なくともチ
ャネル形成領域２１４に含まれていたニッケル元素は除
去され、且つ、チャネル形成領域２１４には一導電型を
付与する元素を含有していない。
【００６０】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【００６１】（実施例） ［実施例１］ここでは、同一基板上に画素部と、画素部
の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ
及びｐチャネル型ＴＦＴ）を同時に作製する方法につい
て図３〜図５を用いて説明する。
【００６２】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板２００を用いる。なお、基板
３００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【００６３】次いで、基板３００上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜３０１を形成する。本実施例では下地膜
３０１として２層構造を用いるが、前記絶縁膜の単層膜
または２層以上積層させた構造を用いても良い。下地膜
３０１の一層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される
酸化窒化シリコン膜３０１ａを１０〜２００nm（好まし
くは５０〜１００nm）形成する。本実施例では、膜厚５
０ｎｍの酸化窒化シリコン膜３０１ａ（組成比Ｓｉ＝３
２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成し
た。次いで、下地膜３０１のニ層目としては、プラズマ
ＣＶＤ法を用い、ＳｉＨ4及びＮ2Ｏを反応ガスとして成
膜される酸化窒化シリコン膜３０１ｂを５０〜２００ｎ
ｍ（好ましくは１００〜１５０nm）の厚さに積層形成す
る。本実施例では、膜厚１００ｎｍの酸化窒化シリコン
膜３０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７
％、Ｈ＝２％）を形成した。
【００６４】次いで、下地膜上に半導体層３０２〜３０
６を形成する。半導体層３０２〜３０６は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜した後、
公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層３０２〜３０６の厚さは２
５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ
1-X（Ｘ＝０．０００１〜０．０２））合金、例えばシ
リコンに対してゲルマニウムの含有量が０．０２〜２原
子％のシリコンゲルマニウム膜で形成すると良い。
【００６５】本実施例では、プラズマＣＶＤ法を用い、
５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを
含む溶液を非晶質シリコン膜上に保持させた。この非晶
質シリコン膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質シリコン膜を形成した。そして、実施の形態１に従っ
て、オゾンを含む溶液により表面に極薄い酸化膜を形成
した後、酸化膜上に酸素（ＳＩＭＳ分析での濃度が５×
１０18／ｃｍ3以上、好ましくは１×１０19／ｃｍ3以
上）を含む第２の半導体膜、リン元素（ＳＩＭＳ分析で
の濃度が１×１０19／ｃｍ3以上、好ましくは５×１０
19／ｃｍ3以上）を含む第３の半導体膜を形成する。次
いで、実施の形態１に従って、加熱処理を行うゲッタリ
ングを行った後、酸化膜をエッチングストッパーとして
第２の半導体膜及び第３の半導体膜を除去し、結晶質シ
リコン膜のパターニングを行い、その後、酸化膜を除去
した。こうして、ニッケル濃度が１×１０18／ｃｍ3以
下、好ましくは１×１０17／ｃｍ3以下となった結晶質
シリコン膜からなる半導体層３０２〜３０６を形成し
た。この半導体層３０２〜３０６のパターニングが終了
した状態は、実施の形態１における図１（Ｆ）に相当す
る。なお、上記酸化膜を形成した後、ＴＦＴのしきい値
を制御するために微量な不純物元素（ボロンまたはリ
ン）のドーピング（チャネルドープとも呼ばれる）を適
宜行ってもよい。
【００６６】次いで、半導体層３０２〜３０６の表面を
バッファーフッ酸等のフッ酸系のエッチャントで洗浄し
た後、プラズマＣＶＤ法またはスパッタ法を用い、厚さ
を４０〜１５０ｎｍとして珪素を主成分とする絶縁膜３
０７を形成する。本実施例では、プラズマＣＶＤ法によ
り１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ
＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成し
た。勿論、このゲート絶縁膜となる絶縁膜は酸化窒化シ
リコン膜に限定されるものでなく、他のシリコンを含む
絶縁膜を単層または積層構造として用いても良い。
【００６７】次いで、図３（Ａ）に示すように、ゲート
絶縁膜３０７上に膜厚２０〜１００ｎｍの第１の導電膜
３０８と、膜厚１００〜４００ｎｍの第２の導電膜３０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜３０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜３０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶ
Ｄ法で形成することもできる。
【００６８】なお、本実施例では、第１の導電膜３０８
をＴａＮ、第２の導電膜３０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で単層または積層を
用いればよい。また、リン等の不純物元素をドーピング
した多結晶シリコン膜に代表される半導体膜を用いても
よい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、
第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導
電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタ
ン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で
形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＣｕ膜とする組み合わせとしてもよい。
【００６９】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク３１０〜３１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。第
１のエッチング処理では第１及び第２のエッチング条件
で行う。本実施例では第１のエッチング条件として、Ｉ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズ
マ）エッチング法を用い、エッチング用ガスにＣＦ4と
Ｃｌ2とＯ2とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電
極に５００WのＲＦ（13.56MHz）電力を投入してプラズ
マを生成してエッチングを行った。なお、エッチング用
ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ 4、ＣＣｌ4な
どを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3
などを代表とするフッ素系ガス、またはＯ2を適宜用い
ることができる。ここでは、松下電器産業（株）製のＩ
ＣＰを用いたドライエッチング装置（Model Ｅ６４５
−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１
５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の
自己バイアス電圧を印加する。この第１のエッチング条
件によりＷ膜をエッチングして第１の導電層の端部をテ
ーパー形状とする。第１のエッチング条件でのＷに対す
るエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮ
に対するエッチング速度は８０．３２ｎｍ／ｍｉｎであ
り、ＴａＮに対するＷの選択比は約２．５である。ま
た、この第１のエッチング条件によって、Ｗのテーパー
角は、約２６°となる。
【００７０】この後、レジストからなるマスク３１０〜
３１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。第２のエッチング条件でのＷに対するエッチング速
度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチン
グ速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート
絶縁膜上に残渣を残すことなくエッチングするために
は、１０〜２０％程度の割合でエッチング時間を増加さ
せると良い。
【００７１】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。
【００７２】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
３１６〜３２１（第１の導電層３１６ａ〜３２１ａと第
２の導電層３１６ｂ〜３２１ｂ）を形成する。図示しな
いが、ゲート絶縁膜となる絶縁膜３０７のうち、第１の
形状の導電層３１６〜３２１で覆われない領域は１０〜
２０nm程度エッチングされ薄くなった領域が形成され
る。
【００７３】そして、本実施例は、第１のエッチング処
理に引き続き、レジストからなるマスクを除去せずに第
２のエッチング処理を行う。ここでは、エッチング用ガ
スにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量
比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧
力でコイル型の電極に７００WのＲＦ（13.56MHz）電力
を投入してプラズマを生成してエッチングを２５秒行っ
た。基板側（試料ステージ）にも１０WのＲＦ（13.56MH
z）電力を投入し、実質的に負の自己バイアス電圧を印
加する。第２のエッチング処理でのＷに対するエッチン
グ速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッ
チング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対
するＷの選択比は７．１であり、絶縁膜３０７であるＳ
ｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎ
であり、ＴａＮに対するＷの選択比は６．８３である。
このようにエッチングガス用ガスにＳＦ6を用いた場
合、絶縁膜３０７との選択比が高いので膜減りを抑える
ことができる。また、駆動回路のＴＦＴにおいては、テ
ーパ−部のチャネル長方向の幅が長ければ長いほど信頼
性が高いため、テーパ−部を形成する際、ＳＦ6を含む
エッチングガスでドライエッチングを行うことが有効で
ある。
【００７４】この第２のエッチング処理によりＷのテー
パー角は７０°となった。この第２のエッチング処理に
より第２の導電層３２２ｂ〜３２７ｂを形成する。一
方、第１の導電層は、ほとんどエッチングされず、第１
の導電層３２２ａ〜３２７ａを形成する。また、上記第
２のエッチング処理において、ＣＦ4とＣｌ2とＯ2とを
エッチングガスに用いることも可能である。
【００７５】次いで、レジストからなるマスクを除去し
た後、第１のドーピング処理を行って図３（Ｃ）の状態
を得る。ドーピングは第１の導電層３２２ａ〜３２７ａ
を不純物元素に対するマスクとして用いて第１の導電層
のテーパー部下方の半導体層に不純物元素が添加されな
いようにドーピングする。本実施例では、不純物元素と
してＰ（リン）を用い、フォスフィン（ＰＨ3）５％水
素希釈ガス、ガス流量３０ｓｃｃｍにてプラズマドーピ
ングを行った。こうして、第１の導電層と重なる低濃度
不純物領域（ｎ--領域）３２８を自己整合的に形成す
る。この低濃度不純物領域３２８へ添加されたリン
（Ｐ）の濃度は、１×１０17〜１×１０19/cm3である。
【００７６】また、第１のドーピング処理は、第１の導
電層のテーパー部下方の半導体層に不純物元素が添加さ
れるようにドーピングしてもよい。その場合には、第１
の導電層のテーパー部の膜厚に従って濃度勾配を有する
ことになる。
【００７７】次いで、レジストからなるマスク３２９〜
３３０を形成した後、第２のドーピング処理を行い、半
導体層にｎ型を付与する不純物元素を添加する。（図４
（Ａ））なお、後にｐチャネル型ＴＦＴの活性層となる
半導体層はマスク３２９、３３０で覆う。ドーピング処
理はイオンドープ法、若しくはイオン注入法で行えば良
い。ここでは、ｎ型を付与する不純物元素としてリンを
用い、フォスフィン（ＰＨ3）５％水素希釈ガスとした
イオンドープ法を用いて添加する。
【００７８】第２のドーピング処理により、後にロジッ
ク回路部のｎチャネル型ＴＦＴとなる半導体層３０３に
は、導電層３２３がリンに対するマスクとなり、自己整
合的に高濃度不純物領域（ｎ+領域）３４３、３４４が
形成される。また、この第２のドーピング処理時、テー
パー部の下方にも添加して低濃度不純物領域（ｎ-領
域）３３３、３３４を形成する。よって、後に形成され
るロジック回路部のｎチャネル型ＴＦＴは、ゲート電極
と重なる領域（ＧＯＬＤ領域）のみを備える。なお、低
濃度不純物領域（ｎ-領域）３３３、３３４において
は、第１の導電層のテーパー部と重なる半導体層におい
て、第１の導電層のテーパー部の端部から内側に向かっ
て不純物濃度（Ｐ濃度）が次第に低くなっている。
【００７９】また、第２のドーピング処理により、後に
サンプリング回路部のｎチャネル型ＴＦＴとなる半導体
層３０５には、マスク３３１で覆われなかった領域に高
濃度不純物領域３４５、３４６が形成され、マスク３３
１で覆われた領域には低濃度不純物領域（ｎ--領域）３
３５、３３６が形成される。従って、後にサンプリング
回路部のｎチャネル型ＴＦＴは、ゲート電極と重ならな
い低濃度不純物領域（ＬＤＤ領域）のみを備える。
【００８０】また、第２のドーピング処理により、後に
画素部のｎチャネル型ＴＦＴとなる半導体層３０６に
は、マスク３３２で覆われなかった領域に高濃度不純物
領域３４７〜３５０が形成され、マスク３３２で覆われ
た領域には低濃度不純物領域（ｎ--領域）３３７〜３４
０が形成される。従って、後に画素部のｎチャネル型Ｔ
ＦＴは、ゲート電極と重ならない低濃度不純物領域（Ｌ
ＤＤ領域）のみを備える。また、後に画素部の容量部と
なる領域には、自己整合的に高濃度不純物領域３５０が
形成され、テーパー部の下方には低濃度不純物領域（ｎ
-領域）３４１、３４２が形成される。
【００８１】第２のドーピング処理により、高濃度不純
物領域３４３〜３５０には、３×１０19〜１×１０21/c
m3の濃度範囲でｎ型を付与する不純物元素が添加され
る。
【００８２】また、第２のドーピング処理の前後で一導
電型の不純物元素（リン）を添加してもよく、その場
合、後の熱処理でさらにゲッタリングすることができ
る。また、その場合には全ての半導体層の端部に添加さ
れるようなマスクを第２のドーピング処理で用いること
が望ましい。
【００８３】次いで、マスク３２９〜３３２を除去した
後、後にｎチャネル型ＴＦＴの活性層となる半導体層を
レジストからなるマスク３５１〜３５３で覆い、第３の
ドーピング処理を行う。（図４（Ｂ））テーパー部を通
過してｐ型の不純物元素が添加され、低濃度でｐ型の不
純物元素を含む領域（ゲート電極と重なる領域（ＧＯＬ
Ｄ領域）３５４ｂ〜３５７ｂ）が形成される。この第３
のドーピング処理により、低濃度でｎ型の不純物元素を
ふくみ、且つ高濃度でｐ型の不純物元素を含む領域３５
４ａ〜３５７ａを形成する。領域３５４ａ〜３５７ａに
は低濃度のリンが含まれているが、ボロンの濃度を６×
１０19〜６×１０20/cm3となるようにドーピング処理
し、ｐチャネル型ＴＦＴのソース領域およびドレイン領
域として機能するために何ら問題は生じない。
【００８４】また、本実施例では第１のドーピング処
理、第２のドーピング処理、第３のドーピング処理の順
に行ったが、特に限定されず、工程順序を自由に変更し
てもよい。
【００８５】次いで、レジストからなるマスク３５１〜
３５３を除去して、第１の層間絶縁膜３５８を形成す
る。この第１の層間絶縁膜３５８としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１０〜２００ｎ
ｍとしてシリコンを含む絶縁膜で形成する。
【００８６】次いで、図４（Ｃ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はＹＡＧレーザーまたはエ
キシマレーザーを裏面から照射することによって行う。
裏面から照射することによって、ゲート電極と絶縁膜を
介して重なる不純物領域の活性化を行うことができる。
【００８７】また、本実施例では、上記活性化の前に第
１の層間絶縁膜を形成した例を示したが、上記活性化を
行った後、第１の層間絶縁膜を形成する工程としてもよ
い。
【００８８】次いで、窒化シリコン膜からなる第２の層
間絶縁膜３５９を形成して熱処理（３００〜５５０℃で
１〜１２時間の熱処理）を行い、半導体層を水素化する
工程を行う。本実施例では、窒素雰囲気中で４１０℃、
１時間の熱処理を行った。この工程は第２の層間絶縁膜
３５９に含まれる水素により半導体層のダングリングボ
ンドを終端する工程である。第１の層間絶縁膜の存在に
関係なく半導体層を水素化することができる。水素化の
他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。
【００８９】次いで、第２の層間絶縁膜３５９上に有機
絶縁物材料から成る第３の層間絶縁膜３６０を形成す
る。本実施例では膜厚１．６μｍのアクリル樹脂膜を形
成した。次いで、各高濃度不純物領域に達するコンタク
トホールを形成するためのパターニングを行う。本実施
例では複数のエッチング処理を行った。本実施例では第
２の層間絶縁膜をエッチングストッパーとして第３の層
間絶縁膜をエッチングした後、第１の層間絶縁膜をエッ
チングストッパーとして第２の層間絶縁膜をエッチング
してから第１の層間絶縁膜をエッチングした。
【００９０】次いで、高濃度不純物領域とそれぞれ電気
的に接続する電極３６１〜３６９と、高濃度不純物領域
３４９と電気的に接続する画素電極３７０を形成する。
これらの電極及び画素電極の材料は、ＡｌまたはＡｇを
主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いる。
【００９１】以上の様にして、ｎチャネル型ＴＦＴ４０
６及びｐチャネル型ＴＦＴ４０５からなるロジック回路
部４０３と、ｎチャネル型ＴＦＴ４０８及びｐチャネル
型ＴＦＴ４０７からなるサンプリング回路部４０４とを
有する駆動回路４０１と、ｎチャネルＴＦＴ４０９から
なる画素ＴＦＴ及び保持容量４１０とを有する画素部４
０２とを同一基板上に形成することができる。（図５）
【００９２】なお、本実施例ではｎチャネル型ＴＦＴ４
０９は、ソース領域およびドレイン領域の間に二つのチ
ャネル形成領域を有した構造（ダブルゲート構造）とな
っているが、本実施例はダブルゲート構造に限定される
ことなく、チャネル形成領域が一つ形成されるシングル
ゲート構造もしくは三つ形成されるトリプルゲート構造
であっても良い。
【００９３】本実施例では、第２のドーピング処理によ
り、自己整合的またはマスクによって各回路に適した高
濃度不純物領域を作り分けることを特徴としている。ｎ
チャネル型ＴＦＴ４０６、４０８、４０９のＴＦＴの構
造は、いずれも低濃度ドレイン（ＬＤＤ：Lightly Dope
d Drain）構造となっている。さらにｎチャネル型ＴＦ
Ｔ４０６は、ゲート絶縁膜を介してＬＤＤ領域をゲート
電極と重ねて配置させた、いわゆるＧＯＬＤ構造であ
る。また、ｎチャネル型ＴＦＴ４０８、４０９は、ゲー
ト電極と重ならない領域（ＬＤＤ領域）のみを備えてい
る構造である。なお、本明細書では、絶縁膜を介してゲ
ート電極と重なる低濃度不純物領域（ｎ-領域）をＧＯ
ＬＤ領域と呼び、ゲート電極と重ならない低濃度不純物
領域（ｎ--領域）をＬＤＤ領域と呼ぶ。このゲート電極
と重ならない領域（ＬＤＤ領域）のチャネル方向の幅
は、第２のドーピング処理時のマスクを適宜変更するこ
とで自由設定することができる。また、第１のドーピン
グ処理の条件を変え、テーパー部の下方にも不純物元素
が添加されるようにすれば、ｎチャネル型ＴＦＴ４０
８、４０９は、ゲート電極と重なる領域（ＧＯＬＤ領
域）と、ゲート電極と重ならない領域（ＬＤＤ領域）と
を両方備えた構造とすることも可能である。
【００９４】なお、本実施例は半導体層３０２〜３０６
の形成の際、実施の形態１の半導体層の形成方法に代え
て、実施の形態２の半導体層の形成方法を適用すること
は可能である。
【００９５】［実施例２］本実施例では、実施の形態１
とは異なる方法で結晶化を行った例を図６に示す。
【００９６】まず、実施の形態１と同様に基板７００上
に下地絶縁膜７０１、非晶質半導体膜７０２を形成す
る。次いで、シリコンを主成分とする絶縁膜を形成し、
レジストからなるマスク７０３を形成する。次いで、マ
スク７０３を用いて絶縁膜を選択的に除去してマスク７
０４を形成する。（図６（Ａ））
【００９７】次いでマスク７０３を除去した後、金属含
有層７０５を形成する。ここでは、マスク７０４で覆わ
れていない領域に位置する非晶質半導体膜に金属元素が
選択的に添加される。（図６（Ｂ））
【００９８】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜７０６を形成する。この加熱処理
は、電気炉の熱処理または強光の照射を用いればよい。
電気炉の熱処理で行う場合は、５００℃〜６５０℃で４
〜２４時間、例えば５５０℃、４時間で行えばよい。図
６（Ｃ）中の矢印に示す方向にニッケルが拡散するとと
もに結晶化が進む。この加熱処理により絶縁膜からなる
マスク７０４と接している非晶質半導体膜がニッケルの
作用により結晶化される。
【００９９】次いで、マスク７０４を除去して結晶構造
を有する半導体膜７０６を得る。（図６（Ｄ））
【０１００】以降の工程は実施の形態１または実施例１
に従えばよい。なお、図６（Ｄ）は、図１（Ｂ）に相当
する。
【０１０１】また、本実施例は実施の形態２と組み合わ
せることが可能である。
【０１０２】［実施例３］本実施例では、実施例１で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図７を用いる。
【０１０３】まず、実施例１に従い、図５の状態のアク
ティブマトリクス基板を得た後、図５のアクティブマト
リクス基板上に配向膜を形成しラビング処理を行う。な
お、本実施例では配向膜を形成する前に、アクリル樹脂
膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。
【０１０４】次いで、対向基板を用意する。この対向基
板には、着色層、遮光層が各画素に対応して配置された
カラーフィルタが設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全
面に配向膜を形成し、ラビング処理を施した。
【０１０５】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に
封止する。液晶材料には公知の液晶材料を用いれば良
い。このようにしてアクティブマトリクス型液晶表示装
置が完成する。そして、必要があれば、アクティブマト
リクス基板または対向基板を所望の形状に分断する。さ
らに、公知の技術を用いて偏光板等を適宜設けた。そし
て、公知の技術を用いてＦＰＣを貼りつけた。
【０１０６】こうして得られた液晶モジュールの構成を
図７の上面図を用いて説明する。なお、図５に相当する
部分には同一の符号を用いた。
【０１０７】図７で示す上面図は、画素部、駆動回路、
ＦＰＣ（フレキシブルプリント配線板：Flexible Print
ed Circuit）８１１を貼り付ける外部入力端子８０９、
外部入力端子と各回路の入力部までを接続する配線８１
０などが形成されたアクティブマトリクス基板と、カラ
ーフィルタなどが設けられた対向基板８００とがシール
材８０７を介して貼り合わされている。
【０１０８】ゲート配線側駆動回路４０１ａと重なるよ
うに対向基板側に遮光層８０３ａが設けられ、ソース配
線側駆動回路４０１ｂと重なるように対向基板側に遮光
層８０３ｂが形成されている。また、画素部４０２上の
対向基板側に設けられたカラーフィルタ８０２は遮光層
と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色
層とが各画素に対応して設けられている。実際に表示す
る際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、
青色（Ｂ）の着色層の３色でカラー表示を形成するが、
これら各色の着色層の配列は任意なものとする。
【０１０９】ここでは、カラー化を図るためにカラーフ
ィルタ８０２を対向基板に設けているが特に限定され
ず、アクティブマトリクス基板を作製する際、アクティ
ブマトリクス基板にカラーフィルタを形成してもよい。
【０１１０】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層８０３ａ、８０３ｂを設けているが、駆動
回路を覆う領域は、後に液晶表示装置を電子機器の表示
部として組み込む際、カバーで覆うため、特に遮光層を
設けない構成としてもよい。また、アクティブマトリク
ス基板を作製する際、アクティブマトリクス基板に遮光
層を形成してもよい。
【０１１１】また、上記遮光層を設けずに、対向基板と
対向電極の間に、カラーフィルタを構成する着色層を複
数層重ねた積層で遮光するように適宜配置し、表示領域
以外の箇所（各画素電極の間隙）や、駆動回路を遮光し
てもよい。
【０１１２】また、外部入力端子にはベースフィルムと
配線から成るＦＰＣ８１１が異方性導電性樹脂で貼り合
わされている。さらに補強板で機械的強度を高めてい
る。
【０１１３】以上のようにして作製される液晶モジュー
ルは各種電子機器の表示部として用いることができる。
【０１１４】なお、上記液晶モジュールは、ＡＣ駆動と
してもよいし、ＤＣ駆動としてもよい。
【０１１５】また、本実施例は実施の形態１、実施の形
態２、実施例１、または実施例２のいずれか一と自由に
組み合わせることができる。
【０１１６】［実施例４］実施例１または実施例３では
画素電極が反射性を有する金属材料で形成された反射型
の表示装置の例を示したが、本実施例では画素電極を透
光性を有する導電膜で形成した透過型の表示装置の例を
示す。
【０１１７】層間絶縁膜１１００を形成する工程までは
実施例１と同じであるので、ここでは省略する。実施例
１に従って層間絶縁膜を形成した後、透光性を有する導
電膜からなる画素電極１１０１を形成する。透光性を有
する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ
合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―Ｚｎ
Ｏ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１１８】その後、層間絶縁膜１１００にコンタクト
ホールを形成する。次いで、画素電極１１０１と重なる
接続電極１１０２を形成する。この接続電極１１０２
は、コンタクトホールを通じてドレイン領域と接続され
ている。また、この接続電極１１０２と同時に他のＴＦ
Ｔのソース電極またはドレイン電極も形成する。
【０１１９】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。
【０１２０】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、実施例３に従って液晶モジュールを作製し、バック
ライト１１０４、導光板１１０５を設け、カバー１１０
６で覆えば、図８に示すアクティブマトリクス型液晶表
示装置が完成する。なお、カバー１１０６と液晶モジュ
ールは接着剤や有機樹脂を用いて貼り合わせる。また、
基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂
を枠と基板との間に充填して接着してもよい。また、透
過型であるので偏光板１１０３は、アクティブマトリク
ス基板と対向基板の両方に貼り付ける。
【０１２１】なお、本実施例は実施例１乃至３のいずれ
か一と組み合わせることが可能である。
【０１２２】［実施例５］本実施例では、ＥＬ（Electr
o Luminescence）素子を備えた発光表示装置を作製する
例を図９に示す。
【０１２３】図９（Ａ）は、ＥＬモジュールをを示す上
面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断
面図である。絶縁表面を有する基板９００（例えば、ガ
ラス基板、結晶化ガラス基板、もしくはプラスチック基
板等）に、画素部９０２、ソース側駆動回路９０１、及
びゲート側駆動回路９０３を形成する。これらの画素部
や駆動回路は、上記実施例に従えば得ることができる。
また、９１８はシール材、９１９はＤＬＣ膜であり、画
素部および駆動回路部はシール材９１８で覆われ、その
シール材は保護膜９１９で覆われている。さらに、接着
材を用いてカバー材９２０で封止されている。熱や外力
などによる変形に耐えるためカバー材９２０は基板９０
０と同じ材質のもの、例えばガラス基板を用いることが
望ましく、サンドブラスト法などにより図９に示す凹部
形状（深さ３〜１０μｍ）に加工する。さらに加工して
乾燥剤９２１が設置できる凹部（深さ５０〜２００μ
ｍ）を形成することが望ましい。また、多面取りでＥＬ
モジュールを製造する場合、基板とカバー材とを貼り合
わせた後、ＣＯ2レーザー等を用いて端面が一致するよ
うに分断してもよい。
【０１２４】なお、９０８はソース側駆動回路９０１及
びゲート側駆動回路９０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０９からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。
【０１２５】次に、断面構造について図９（Ｂ）を用い
て説明する。基板９００上に絶縁膜９１０が設けられ、
絶縁膜９１０の上方には画素部９０２、ゲート側駆動回
路９０３が形成されており、画素部９０２は電流制御用
ＴＦＴ７１１とそのドレインに電気的に接続された画素
電極９１２を含む複数の画素により形成される。また、
ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１３と
ｐチャネル型ＴＦＴ９１４とを組み合わせたＣＭＯＳ回
路を用いて形成される。
【０１２６】これらのＴＦＴ（９１１、９１３、９１４
を含む）は、上記実施例１に従って作製すればよい。
【０１２７】画素電極９１２はＥＬ素子の陽極として機
能する。また、画素電極９１２の両端にはバンク９１５
が形成され、画素電極９１２上にはＥＬ層９１６および
ＥＬ素子の陰極９１７が形成される。
【０１２８】ＥＬ層９１６としては、発光層、電荷輸送
層または電荷注入層を自由に組み合わせてＥＬ層（発光
及びそのためのキャリアの移動を行わせるための層）を
形成すれば良い。例えば、低分子系有機ＥＬ材料や高分
子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレ
ット化合物）からなる薄膜、または三重項励起により発
光（リン光）する発光材料（トリプレット化合物）から
なる薄膜を用いることができる。また、電荷輸送層や電
荷注入層として炭化珪素等の無機材料を用いることも可
能である。これらの有機ＥＬ材料や無機材料は公知の材
料を用いることができる。
【０１２９】陰極９１７は全画素に共通の配線としても
機能し、接続配線９０８を経由してＦＰＣ９０９に電気
的に接続されている。さらに、画素部９０２及びゲート
側駆動回路９０３に含まれる素子は全て陰極９１７、シ
ール材９１８、及び保護膜９１９で覆われている。
【０１３０】なお、シール材９１８としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、シール材９１８はできるだけ水分や
酸素を透過しない材料であることが望ましい。
【０１３１】また、シール材９１８を用いて発光素子を
完全に覆った後、すくなくとも図９に示すようにＤＬＣ
膜等からなる保護膜９１９をシール材９１８の表面（露
呈面）に設けることが好ましい。また、基板の裏面を含
む全面に保護膜を設けてもよい。ここで、外部入力端子
（ＦＰＣ）が設けられる部分に保護膜が成膜されないよ
うに注意することが必要である。マスクを用いて保護膜
が成膜されないようにしてもよいし、ＣＶＤ装置でマス
キングテープとして用いるテフロン（登録商標）等のテ
ープで外部入力端子部分を覆うことで保護膜が成膜され
ないようにしてもよい。
【０１３２】以上のような構造でＥＬ素子をシール材９
１８及び保護膜で封入することにより、ＥＬ素子を外部
から完全に遮断することができ、外部から水分や酸素等
のＥＬ層の酸化による劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。
【０１３３】また、画素電極を陰極とし、ＥＬ層と陽極
を積層して図９とは逆方向に発光する構成としてもよ
い。図１０にその一例を示す。なお、上面図は同一であ
るので省略する。
【０１３４】図１０に示した断面構造について以下に説
明する。基板１０００としては、ガラス基板や石英基板
の他にも、半導体基板または金属基板も使用することが
できる。基板１０００上に絶縁膜１０１０が設けられ、
絶縁膜１０１０の上方には画素部１００２、ゲート側駆
動回路１００３が形成されており、画素部１００２は電
流制御用ＴＦＴ１０１１とそのドレインに電気的に接続
された画素電極１０１２を含む複数の画素により形成さ
れる。また、ゲート側駆動回路１００３はｎチャネル型
ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み
合わせたＣＭＯＳ回路を用いて形成される。
【０１３５】画素電極１０１２はＥＬ素子の陰極として
機能する。また、画素電極１０１２の両端にはバンク１
０１５が形成され、画素電極１０１２上にはＥＬ層１０
１６およびＥＬ素子の陽極１０１７が形成される。
【０１３６】陽極１０１７は全画素に共通の配線として
も機能し、接続配線１００８を経由してＦＰＣ１００９
に電気的に接続されている。さらに、画素部１００２及
びゲート側駆動回路１００３に含まれる素子は全て陽極
１０１７、シール材１０１８、及びＤＬＣ等からなる保
護膜１０１９で覆われている。また、カバー材１０２１
と基板１０００とを接着剤で貼り合わせた。また、カバ
ー材には凹部を設け、乾燥剤１０２１を設置する。
【０１３７】なお、シール材１０１８としては、できる
だけ可視光に対して透明もしくは半透明な材料を用いる
のが好ましい。また、シール材１０１８はできるだけ水
分や酸素を透過しない材料であることが望ましい。
【０１３８】また、図１０では、画素電極を陰極とし、
ＥＬ層と陽極を積層したため、発光方向は図１０に示す
矢印の方向となっている。
【０１３９】なお、本実施例は実施例１乃至４のいずれ
か一と組み合わせることが可能である。
【０１４０】［実施例６］本実施例では、実施例１とは
異なる例を図１１に示す。
【０１４１】まず、絶縁表面を有する基板１１上に導電
膜を形成し、パターニングを施すことにより走査線１２
を形成する。この走査線１２は後に形成される活性層を
光から保護する遮光層としても機能する。ここでは基板
１１として石英基板を用い、走査線１２としてポリシリ
コン膜（膜厚５０ｎｍ）とタングステンシリサイド（Ｗ
−Ｓｉ）膜（膜厚１００ｎｍ）の積層構造を用いた。ま
た、ポリシリコン膜はタングステンシリサイドから基板
への汚染を保護するものである。
【０１４２】次いで、走査線１２を覆う絶縁膜１３ａ、
１３ｂを膜厚１００〜１０００ｎｍ（代表的には３００
〜５００ｎｍ）で形成する。ここではＣＶＤ法を用いた
膜厚１００ｎｍの酸化シリコン膜とＬＰＣＶＤ法を用い
た膜厚２８０ｎｍの酸化シリコン膜を積層させた。
【０１４３】次いで、非晶質半導体膜を膜厚１０〜１０
０ｎｍで形成する。ここでは膜厚６９ｎｍの非晶質シリ
コン膜（アモルファスシリコン膜）をＬＰＣＶＤ法を用
いて形成した。次いで、この非晶質半導体膜を結晶化さ
せる技術として実施の形態１または実施の形態２に示し
た技術を用いて結晶化、ゲッタリング、パターニングを
行い結晶質シリコン膜の不要な部分を除去して、半導体
層１４を形成する。
【０１４４】次いで、保持容量を形成するため、マスク
を形成して半導体層の一部（保持容量とする領域）にリ
ンをドーピングする。
【０１４５】次いで、マスクを除去し、半導体層を覆う
絶縁膜を形成した後、マスクを形成して保持容量とする
領域上の絶縁膜を選択的に除去する。
【０１４６】次いで、マスクを除去し、熱酸化を行って
絶縁膜（ゲート絶縁膜）１５を形成する。この熱酸化に
よって最終的なゲート絶縁膜の膜厚は８０ｎｍとなっ
た。なお、保持容量とする領域上に他の領域より薄い絶
縁膜を形成した。
【０１４７】次いで、ＴＦＴのチャネル領域となる領域
にｐ型またはｎ型の不純物元素を低濃度に添加するチャ
ネルドープ工程を全面または選択的に行った。このチャ
ネルドープ工程は、ＴＦＴしきい値電圧を制御するため
の工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質
量分離しないでプラズマ励起したイオンドープ法でボロ
ンを添加した。もちろん、質量分離を行うイオンインプ
ランテーション法を用いてもよい。
【０１４８】次いで、絶縁膜１５、及び絶縁膜１３ａ、
１３ｂ上にマスクを形成し、走査線１２に達するコンタ
クトホールを形成する。そして、コンタクトホールの形
成後、マスクを除去する。
【０１４９】次いで、導電膜を形成し、パターニングを
行ってゲート電極１６および容量配線１７を形成する。
ここでは、リンがドープされたシリコン膜（膜厚１５０
ｎｍ）とタングステンシリサイド（膜厚１５０ｎｍ）と
の積層構造を用いた。なお、保持容量は、絶縁膜１５を
誘電体とし、容量配線１７と半導体層の一部とで構成さ
れている。
【０１５０】次いで、ゲート電極１６および容量配線１
７をマスクとして自己整合的にリンを低濃度に添加す
る。この低濃度に添加された領域のリンの濃度が、１×
１０16〜５×１０18ａｔｏｍｓ／ｃｍ3、代表的には３
×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3となるように
調整する。
【０１５１】次いで、マスクを形成してリンを高濃度に
添加し、ソース領域またはドレイン領域となる高濃度不
純物領域を形成する。この高濃度不純物領域のリンの濃
度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表
的には３×１０19〜３×１０2 0/cm3）となるように調整
する。なお、半導体層１４のうち、ゲート電極１６と重
なる領域はチャネル形成領域となり、マスクで覆われた
領域は低濃度不純物領域となりＬＤＤ領域として機能す
る。そして、不純物元素の添加後、マスクを除去する。
【０１５２】次いで、画素と同一基板上に形成される駆
動回路に用いるｐチャネル型ＴＦＴを形成するために、
マスクでｎチャネル型ＴＦＴとなる領域を覆い、ボロン
を添加してソース領域またはドレイン領域を形成する。
【０１５３】次いで、マスク４１２を除去した後、ゲー
ト電極１６および容量配線１７を覆うパッシベーション
膜１８を形成する。ここでは、酸化シリコン膜を７０ｎ
ｍの膜厚で形成した。次いで、半導体層にそれぞれの濃
度で添加されたｎ型またはｐ型不純物元素を活性化する
ための熱処理または強光の照射処理工程を行う。ここで
は裏面からＹＡＧレーザーを照射して活性化を行った。
ＹＡＧレーザーに代えてエキシマレーザーを照射しても
よい。
【０１５４】次いで、有機樹脂材料からなる層間絶縁膜
１９を形成する。ここでは膜厚４００ｎｍのアクリル樹
脂膜を用いた。次いで、半導体層に達するコンタクトホ
ールを形成した後、電極２０及びソース配線２１を形成
する。本実施例では電極２０及びソース配線２１を、Ｔ
ｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００
ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成し
た３層構造の積層膜とした。
【０１５５】次いで、水素化処理をおこなった後、アク
リルからなる層間絶縁膜２２を形成する。次いで、層間
絶縁膜２２上に遮光性を有する導電膜１００ｎｍを成膜
し、遮光層２３を形成する。次いで、層間絶縁膜２４を
形成する。次いで、電極２０に達するコンタクトホール
形成する。次いで、１００ｎｍの透明導電膜（ここでは
酸化インジウム・スズ（ＩＴＯ）膜）を形成した後、パ
ターニングして画素電極２５を形成する。
【０１５６】なお、本実施例は一例であって本実施例の
工程に限定されないことはいうまでもない。例えば、各
導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃ
ｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記
元素を組み合わせた合金膜（代表的には、Ｍｏ―Ｗ合
金、Ｍｏ―Ｔａ合金）を用いることができる。また、各
絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸
化窒化シリコン膜や有機樹脂材料（ポリイミド、アクリ
ル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシ
クロブテン）等）膜を用いることができる。
【０１５７】なお、本実施例は実施例１乃至５のいずれ
か一と組み合わせることが可能である。
【０１５８】［実施例７］実施例１では、トップゲート
型ＴＦＴを例に説明したが、本発明は図１２に示すボト
ムゲート型ＴＦＴにも適用することができる。
【０１５９】図１２（Ａ）は、画素部の画素の一つを拡
大した上面図であり、図１２（Ａ）において、点線Ａ−
Ａ'で切断した部分が、図１２（Ｂ）の画素部の断面構
造に相当する。
【０１６０】図１２に示す画素部において、画素ＴＦＴ
部はＮチャネル型ＴＦＴで形成されている。基板上５１
にゲート電極５２が形成され、その上に窒化珪素からな
る第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３
ｂが設けられている。また、第２絶縁膜上には、活性層
としてソース領域またはドレイン領域５４〜５６と、チ
ャネル形成領域５７、５８と、前記ソース領域またはド
レイン領域とチャネル形成領域の間にＬＤＤ領域５９、
６０が形成される。また、チャネル形成領域５７、５８
は絶縁層６１、６２で保護される。絶縁層６１、６２及
び活性層を覆う第１の層間絶縁膜６３にコンタクトホー
ルを形成した後、ソース領域５４に接続する配線６４が
形成され、ドレイン領域５６に配線６５が接続され、さ
らにその上にパッシベーション膜６６が形成される。そ
して、その上に第２の層間絶縁膜６７が形成される。さ
らに、その上に第３の層間絶縁膜６８が形成され、ＩＴ
Ｏ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配
線６５と接続される。また、７０は画素電極６９と隣接
する画素電極である。
【０１６１】本実施例では、活性層を上述した実施の形
態１または実施の形態２に従って形成する。
【０１６２】本実施例では一例としてチャネルストップ
型のボトムゲート型のＴＦＴの例を示したが特に限定さ
れない。
【０１６３】なお、本実施例では、画素部の画素ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
【０１６４】また、画素部の容量部は、第１絶縁膜及び
第２絶縁膜を誘電体として、容量配線７１と、ドレイン
領域５６とで形成されている。
【０１６５】なお、図１２で示した画素部はあくまで一
例に過ぎず、特に上記構成に限定されないことはいうま
でもない。
【０１６６】なお、本実施例は実施例１乃至４のいずれ
か一と組み合わせることが可能である。
【０１６７】［実施例８］本発明を実施して形成された
駆動回路や画素部は様々なモジュール（アクティブマト
リクス型液晶モジュール、アクティブマトリクス型ＥＬ
モジュール、アクティブマトリクス型ＥＣモジュール）
に用いることができる。即ち、それらを表示部に組み込
んだ電子機器全てに本発明を実施できる。
【０１６８】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図１３〜図
１５に示す。
【０１６９】図１３（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。
【０１７０】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。
【０１７１】図１３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。
【０１７２】図１３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。
【０１７３】図１３（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。
【０１７４】図１３（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。
【０１７５】図１４（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶モ
ジュール２８０８に適用することができる。
【０１７６】図１４（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶モジュール２８０８に適用
することができる。
【０１７７】なお、図１４（Ｃ）は、図１４（Ａ）及び
図１４（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶モジュール２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１４（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０１７８】また、図１４（Ｄ）は、図１４（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１４（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１７９】ただし、図１４に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬモジュールでの適
用例は図示していない。
【０１８０】図１５（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。本発明を表示部２９０４に適用することがで
きる。
【０１８１】図１５（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。
【０１８２】図１５（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。
【０１８３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例１〜
７のどのような組み合わせからなる構成を用いても実現
することができる。
【０１８４】
【発明の効果】本発明により、高温（６００℃以上）の
加熱処理回数を低減し、さらなる低温プロセス（６００
℃以下）を実現するとともに、工程簡略化及びスループ
ットの向上を実現することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 アクティブマトリクス基板の作製工程を示
す図。
【図４】 アクティブマトリクス基板の作製工程を示
す図。
【図５】 アクティブマトリクス基板の作製工程を示
す図。
【図６】 半導体膜の結晶化を示す図。
【図７】 アクティブマトリクス型液晶表示装置の上
面図。
【図８】 透過型の例を示す図。
【図９】 ＥＬモジュールを示す上面図及び断面図。
【図１０】 ＥＬモジュールを示す断面図。
【図１１】 アクティブマトリクス基板の断面図。
【図１２】 アクティブマトリクス基板の断面図及び上
面図。
【図１３】 電子機器の一例を示す図。
【図１４】 電子機器の一例を示す図。
【図１５】 電子機器の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｇ 21/336 ６２７Ｚ (72)発明者 肥塚 純一 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 大力 浩二 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 三津木 亨 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 高山 徹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 大沼 英人 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 浅見 勇臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 一條 充弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 JA25 JA28 KA05 MA05 MA07 MA08 MA27 NA25 NA27 NA29 4M104 AA09 BB01 BB02 BB04 BB08 BB14 BB17 BB18 BB30 BB32 DD37 DD43 EE03 EE16 EE17 EE18 FF08 FF13 GG09 GG20 5F052 AA02 AA11 AA17 AA24 DA01 DA02 DB02 DB03 DB07 EA16 FA06 FA19 JA01 5F110 BB02 BB04 CC02 CC05 CC07 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF02 FF03 FF04 FF09 FF22 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 GG51 GG52 GG58 HJ01 HJ04 HJ12 HJ13 HJ18 HJ23 HL02 HL03 HL04 HL06 HL12 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN73 PP03 PP10 PP29 PP34 PP35 QQ11 QQ23 QQ25 QQ28

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】非晶質構造を有する第１の半導体膜に金属
    元素を添加する第１工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
    １の半導体膜を形成する第２工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
    を形成する第３の工程と、 前記バリア層上に第２の半導体膜を形成する第４工程
    と、 前記第２の半導体膜上に一導電型の不純物元素を含む第
    ３の半導体膜を形成する第５工程と、 前記第３の半導体膜に前記金属元素をゲッタリングし
    て、結晶構造を有する第１の半導体膜中の前記金属元素
    を除去または低減する第６工程と、 前記第２の半導体膜及び第３の半導体膜を除去する第７
    工程とを有することを特徴とする半導体装置の作製方
    法。
  2. 【請求項２】請求項１において、前記第５の工程は、半
    導体膜を形成する工程と、該半導体膜に一導電型の不純
    物元素を添加する工程であることを特徴とする半導体装
    置の作製方法。
  3. 【請求項３】請求項１において、前記第５の工程は、プ
    ラズマＣＶＤ法または減圧熱ＣＶＤ法で一導電型の不純
    物元素を含む第３の半導体膜を成膜する工程であること
    を特徴とする半導体装置の作製方法。
  4. 【請求項４】請求項１において、前記第５の工程は、ス
    パッタ法で一導電型の不純物元素を含む第３の半導体膜
    を成膜する工程であることを特徴とする半導体装置の作
    製方法。
  5. 【請求項５】請求項３または請求項４のいずれか一にお
    いて、一導電型の不純物元素を含む前記第３の半導体膜
    を形成した後、該第３の半導体膜に対して、希ガス元素
    を添加する工程を有することを特徴とする半導体装置の
    作製方法。
  6. 【請求項６】請求項２または請求項５において、前記一
    導電型の不純物元素に加えて、希ガス元素、Ｏ、Ｏ2、
    Ｈ、Ｈ2から選ばれた一種または複数種を添加すること
    を特徴とする半導体装置の作製方法。
  7. 【請求項７】請求項１乃６のいずれか一において、前記
    第３の半導体膜は、非晶質構造または結晶構造を有する
    半導体膜であることを特徴とする半導体装置の作製方
    法。
  8. 【請求項８】非晶質構造を有する第１の半導体膜に金属
    元素を添加する第１工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
    １の半導体膜を形成する第２工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
    を形成する第３の工程と、 前記バリア層上に第２の半導体膜を形成する第４工程
    と、 前記第２の半導体膜の上層に一導電型の不純物元素を添
    加する第５工程と、前記第２の半導体膜の上層に前記金
    属元素をゲッタリングして、結晶構造を有する第１の半
    導体膜中の前記金属元素を除去または低減する第６工程
    と、 前記第２の半導体膜を除去する第７工程とを有すること
    を特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項８において、前記第５工程における
    前記一導電型の不純物元素に加えて、希ガス元素、Ｏ、
    Ｏ2、Ｈ、Ｈ2から選ばれた一種または複数種を添加する
    ことを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項１乃９のいずれか一において、前
    記第２の半導体膜は、非晶質構造または結晶構造を有す
    る半導体膜であることを特徴とする半導体装置の作製方
    法。
  11. 【請求項１１】請求項１乃至１０のいずれか一におい
    て、前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐ
    ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種ま
    たは複数種であることを特徴とする半導体装置の作製方
    法。
  12. 【請求項１２】請求項１乃至１１のいずれか一におい
    て、前記第２工程は、加熱処理であることを特徴とする
    半導体装置の作製方法。
  13. 【請求項１３】請求項１乃至１１のいずれか一におい
    て、前記第２工程は、前記非晶質構造を有する半導体膜
    に強光を照射する処理であることを特徴とする半導体装
    置の作製方法。
  14. 【請求項１４】請求項１乃至１１のいずれか一におい
    て、前記第２工程は、加熱処理を行い、且つ、前記非晶
    質構造を有する半導体膜に強光を照射する処理であるこ
    とを特徴とする半導体装置の作製方法。
  15. 【請求項１５】請求項１乃至１４のいずれか一におい
    て、前記バリア層を形成する第３の工程は、オゾンを含
    む溶液で前記結晶構造を有する半導体膜の表面を酸化す
    る工程であることを特徴とする半導体装置の作製方法。
  16. 【請求項１６】請求項１乃至１４のいずれか一におい
    て、前記バリア層を形成する第３の工程は、紫外線の照
    射で前記結晶構造を有する半導体膜の表面を酸化する工
    程であることを特徴とする半導体装置の作製方法。
  17. 【請求項１７】請求項１乃至１６のいずれか一におい
    て、前記第６工程は、加熱処理であることを特徴とする
    半導体装置の作製方法。
  18. 【請求項１８】請求項１乃至１６のいずれか一におい
    て、前記第６工程は、前記半導体膜に強光を照射する処
    理であることを特徴とする半導体装置の作製方法。
  19. 【請求項１９】請求項１乃至１６のいずれか一におい
    て、前記第６工程は、加熱処理を行い、且つ、前記半導
    体膜に強光を照射する処理であることを特徴とする半導
    体装置の作製方法。
  20. 【請求項２０】請求項１乃至１９のいずれか一におい
    て、前記一導電型の不純物元素は周期表１５族元素また
    は周期表１３族元素であることを特徴とする半導体装置
    の作製方法。
  21. 【請求項２１】請求項１３、１４、１８、１９のいずれ
    か一において、前記強光は、ハロゲンランプ、メタルハ
    ライドランプ、キセノンアークランプ、カーボンアーク
    ランプ、高圧ナトリウムランプ、または高圧水銀ランプ
    から射出された光であることを特徴とする半導体装置の
    作製方法。
  22. 【請求項２２】請求項５、６、９のいずれか一におい
    て、前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅか
    ら選ばれた一種または複数種であることを特徴とする半
    導体装置の作製方法。
JP2001040848A 2001-02-16 2001-02-16 半導体装置の作製方法 Expired - Fee Related JP5088993B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001040848A JP5088993B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法
US10/074,050 US6808968B2 (en) 2001-02-16 2002-02-14 Method of manufacturing a semiconductor device
US10/940,821 US7306982B2 (en) 2001-02-16 2004-09-15 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001040848A JP5088993B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002246395A true JP2002246395A (ja) 2002-08-30
JP2002246395A5 JP2002246395A5 (ja) 2008-03-13
JP5088993B2 JP5088993B2 (ja) 2012-12-05

Family

ID=18903372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001040848A Expired - Fee Related JP5088993B2 (ja) 2001-02-16 2001-02-16 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US6808968B2 (ja)
JP (1) JP5088993B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP2004096079A (ja) * 2002-07-11 2004-03-25 Sharp Corp 光電変換装置、画像読取装置および光電変換装置の製造方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US20060125734A1 (en) * 2004-12-09 2006-06-15 Eastman Kodak Company OLED display with aging compensation
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR20090039015A (ko) * 2007-10-17 2009-04-22 주식회사 동부하이텍 씨모스 이미지 센서 제조 방법
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US7989321B2 (en) * 2008-08-21 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device gate structure including a gettering layer
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI422862B (zh) * 2009-12-22 2014-01-11 Au Optronics Corp 立體顯示器
JP6236456B2 (ja) * 2013-09-09 2017-11-22 株式会社日立製作所 半導体装置およびその製造方法
KR102148834B1 (ko) * 2015-12-30 2020-08-28 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 밀리세컨드 어닐 시스템을 위한 가스 흐름 제어

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350049A (ja) * 1993-06-08 1994-12-22 Toshiba Corp 半導体装置およびその製造方法
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH0864836A (ja) * 1994-08-24 1996-03-08 Sony Corp 薄膜半導体装置の製造方法
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1187731A (ja) * 1997-09-03 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1197706A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000208522A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体装置の製造方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535775A (en) 1967-12-18 1970-10-27 Gen Electric Formation of small semiconductor structures
JPS5693367A (en) 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4534820A (en) 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4477308A (en) 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4608096A (en) 1983-04-04 1986-08-26 Monsanto Company Gettering
TW237562B (ja) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
SG47403A1 (en) 1990-12-05 1998-04-17 At & T Corp Lithographic techniques
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
US5229305A (en) 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
CN1244891C (zh) 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US5985741A (en) 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3190520B2 (ja) 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW448584B (en) * 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JPH0974207A (ja) 1995-09-04 1997-03-18 Toyota Motor Corp 薄膜トランジスタの製造方法
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JP3350319B2 (ja) 1995-10-19 2002-11-25 富士通株式会社 結晶成長方法
TW319912B (ja) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US6037246A (en) 1996-09-17 2000-03-14 Motorola Inc. Method of making a contact structure
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11212047A (ja) 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6255195B1 (en) 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6451672B1 (en) 1999-04-15 2002-09-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
JP3425392B2 (ja) 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
TW473800B (en) 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2001210828A (ja) 2000-01-28 2001-08-03 Seiko Epson Corp 薄膜半導体装置の製造方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100715908B1 (ko) 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6376336B1 (en) 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6670259B1 (en) 2001-02-21 2003-12-30 Advanced Micro Devices, Inc. Inert atom implantation method for SOI gettering
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP5072157B2 (ja) 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350049A (ja) * 1993-06-08 1994-12-22 Toshiba Corp 半導体装置およびその製造方法
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH0864836A (ja) * 1994-08-24 1996-03-08 Sony Corp 薄膜半導体装置の製造方法
JPH09162090A (ja) * 1995-10-06 1997-06-20 Canon Inc 半導体基体とその製造方法
JPH09205213A (ja) * 1996-01-26 1997-08-05 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JPH1174535A (ja) * 1997-08-29 1999-03-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1187731A (ja) * 1997-09-03 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1197706A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000208522A (ja) * 1999-01-18 2000-07-28 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US6808968B2 (en) 2004-10-26
US7306982B2 (en) 2007-12-11
US20020115271A1 (en) 2002-08-22
US20050032336A1 (en) 2005-02-10
JP5088993B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP4993810B2 (ja) 半導体装置の作製方法
JP5088993B2 (ja) 半導体装置の作製方法
JP7528151B2 (ja) 発光装置
JP4939690B2 (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
JP5046452B2 (ja) 半導体装置の作製方法
US20070037309A1 (en) Semiconductor device and method for manufacturing the same
US20060270128A1 (en) Method of manufacturing semiconductor device
US20020053674A1 (en) Electro-optical device and method of manufacturing the same
JP2003031587A (ja) 半導体装置およびその作製方法
JP2001250956A (ja) 半導体装置
JP5046439B2 (ja) 半導体装置の作製方法
JP2001284601A (ja) 半導体装置及びその作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4954365B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP4641586B2 (ja) 半導体装置の作製方法
JP2004022900A (ja) 半導体装置の作製方法
JP4712197B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4780830B2 (ja) 電気光学装置およびその作製方法
JP2002217106A (ja) 半導体装置およびその作製方法
JP4766758B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5088993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees