JP3107941B2 - 薄膜トランジスタおよびその作製方法 - Google Patents
薄膜トランジスタおよびその作製方法Info
- Publication number
- JP3107941B2 JP3107941B2 JP05071105A JP7110593A JP3107941B2 JP 3107941 B2 JP3107941 B2 JP 3107941B2 JP 05071105 A JP05071105 A JP 05071105A JP 7110593 A JP7110593 A JP 7110593A JP 3107941 B2 JP3107941 B2 JP 3107941B2
- Authority
- JP
- Japan
- Prior art keywords
- crystallization
- film
- silicon film
- amorphous silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 claims description 42
- 238000002425 crystallisation Methods 0.000 claims description 34
- 230000008025 crystallization Effects 0.000 claims description 34
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 17
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 239000010941 cobalt Substances 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000001737 promoting effect Effects 0.000 claims description 2
- 229960001716 benzalkonium Drugs 0.000 claims 1
- CYDRXTMLKJDRQH-UHFFFAOYSA-N benzododecinium Chemical compound CCCCCCCCCCCC[N+](C)(C)CC1=CC=CC=C1 CYDRXTMLKJDRQH-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 238000010956 selective crystallization Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 239000003054 catalyst Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
ＦＴ）の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
【０００２】
【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
【０００３】
【発明が解決しようする課題】ＣＶＤ法やスパッタ法で
形成される絶縁被膜はステップカバレージ（段差被覆
性）が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図４には従来の典型的なＴＦＴを上から見た図、
およびその図面のＡ−Ａ’、Ｂ−Ｂ’に沿った断面図を
示す。ＴＦＴは基板５１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示す）５３とゲイト電極５７の下に位置し、実
質的に真性のチャネル形成領域５２に分けられ、この半
導体領域を覆って、ゲイト絶縁膜５５が設けられる。不
純物領域５３には、層間絶縁物５９を通してコンタクト
ホールが開けられ、電極・配線５８が設けられる。
形成される絶縁被膜はステップカバレージ（段差被覆
性）が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図４には従来の典型的なＴＦＴを上から見た図、
およびその図面のＡ−Ａ’、Ｂ−Ｂ’に沿った断面図を
示す。ＴＦＴは基板５１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示す）５３とゲイト電極５７の下に位置し、実
質的に真性のチャネル形成領域５２に分けられ、この半
導体領域を覆って、ゲイト絶縁膜５５が設けられる。不
純物領域５３には、層間絶縁物５９を通してコンタクト
ホールが開けられ、電極・配線５８が設けられる。
【０００４】図から分かるように、ゲイト絶縁膜５５の
半導体領域の端部における被覆性は、著しく悪く、典型
的には平坦部の厚さの半分しか厚みが存在しない。一般
に、島状半導体領域が厚い場合には甚だしい。特に、ゲ
イト電極に沿ったＡ−Ａ’断面からこのような被覆性の
悪化がＴＦＴの特性、信頼性、歩留りに及ぼす悪影響が
分かる。すなわち、図４のＡ−Ａ’断面図において点線
円で示した領域５６に注目してみれば、ゲイト電極５７
の電界が薄膜半導体領域の端部に集中的に印加される。
すなわち、この部分ではゲイト絶縁膜の厚さが平坦部の
半分であるので、その電界強度は約２倍になるためであ
る。
半導体領域の端部における被覆性は、著しく悪く、典型
的には平坦部の厚さの半分しか厚みが存在しない。一般
に、島状半導体領域が厚い場合には甚だしい。特に、ゲ
イト電極に沿ったＡ−Ａ’断面からこのような被覆性の
悪化がＴＦＴの特性、信頼性、歩留りに及ぼす悪影響が
分かる。すなわち、図４のＡ−Ａ’断面図において点線
円で示した領域５６に注目してみれば、ゲイト電極５７
の電界が薄膜半導体領域の端部に集中的に印加される。
すなわち、この部分ではゲイト絶縁膜の厚さが平坦部の
半分であるので、その電界強度は約２倍になるためであ
る。
【０００５】この結果、この領域５６のゲイト絶縁膜は
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域５６の半導体もＮ型であるので、ゲイト電極５７と不
純物領域５３（特に、ドレイン領域）が導通してしま
い、信頼性の劣化の原因となる。
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域５６の半導体もＮ型であるので、ゲイト電極５７と不
純物領域５３（特に、ドレイン領域）が導通してしま
い、信頼性の劣化の原因となる。
【０００６】また、ゲイト絶縁膜が破壊された際には、
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域５６の半導体はＮ型を
呈し、２つの不純物領域５３が導通することとなり、特
性を劣化させる。また、以上のような劣化を引き起こさ
ずにＴＦＴを使用するには、半分の電圧しか印加でき
ず、性能を十分に利用することができない。
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域５６の半導体はＮ型を
呈し、２つの不純物領域５３が導通することとなり、特
性を劣化させる。また、以上のような劣化を引き起こさ
ずにＴＦＴを使用するには、半分の電圧しか印加でき
ず、性能を十分に利用することができない。
【０００７】また、ＴＦＴの一部にこのような弱い部分
が存在するということは製造工程における帯電等によっ
て容易にＴＦＴが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。
が存在するということは製造工程における帯電等によっ
て容易にＴＦＴが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。
【０００８】
【課題を解決するための手段】本発明では、従来、ＴＦ
Ｔが島状の半導体を用い、空間的に他のＴＦＴと絶縁さ
れる構造を有していたのに対し、平面上の半導体薄膜を
用い、半導体薄膜中の結晶性の違いによる電気特性によ
って、ＴＦＴ間の絶縁を保つことを特徴とする。本発明
の典型的な構造を図１に示す。図１も図４と同様にＴＦ
Ｔを上から見た図面と、そのＡ−Ａ’、Ｂ−Ｂ’断面の
断面図を示している。ＴＦＴは基板１１上に形成される
が、ＴＦＴ以外の部分にまで薄膜半導体１４が存在して
いることが特徴である。すなわち、本発明では、実質的
にアモルファスの薄膜半導体領域１４とドーピング不純
物を有する不純物領域１３、およびゲイト電極１７の下
に位置し、実質的に真性のチャネル形成領域１２が同じ
面内に存在し、この薄膜半導体領域を覆って、ゲイト絶
縁膜１５が設けられる。もちろん、同じ面内に存在する
が、それぞれの半導体領域の結晶性、導電型は異なる。
さらに不純物領域１３には、層間絶縁物１９を通してコ
ンタクトホールが開けられ、電極・配線１８が設けられ
る。薄膜トランジスタは、基板上に、結晶性を有する半
導体領域と、結晶性を有しない半導体領域とを有する薄
膜半導体と、前記薄膜半導体を覆って設けられたゲイト
絶縁膜と、前記ゲイト絶縁膜上に設けられ、前記結晶性
を有する半導体領域を横断するゲイト電極とを有するこ
とを特徴とする。 前記薄膜トランジスタは、結晶性を有
する半導体領域に、ニッケル、鉄、コバルト、白金のう
ち少なくとも１つの濃度が０．００５原子％以上存在
し、かつ、これらの合計の濃度が１％を越えないことを
特徴とする。 薄膜トランジスタの作製方法は、基板上
に、実質的にアモルファスの半導体被膜を形成する工程
と、前記半導体被膜上および／または下に密着して、ニ
ッケル、鉄、コバルト、白金の少なくとも１つを含有す
る物体を選択的に形成する工程と、その後、前記半導体
膜を通常のアモルファスシリコンの結晶化温度よりも低
い温度でアニールする工程と、前記半導体被膜上にゲイ
ト絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイ
ト電極を形成する工程と、を有することを特徴とする。
薄膜トランジスタの作製方法は、基板上に、実質的にア
モルファスの半導体被膜を形成する工程と、前記半導体
被膜上および／または下に密着して、ニッケル、鉄、コ
バルト、白金の少なくとも１つを含有する物体を選択的
に形成する工程と、その後、前記半導体膜を通常のアモ
ルファスシリコンの結晶化温度よりも低い温度でアニー
ルする第１の熱処理工程と、前記半導体被膜に選択的に
ドーピング不純物を注入する工程と、その後、前記半導
体膜を通常のアモルファスシリコンの結晶化温度よりも
低い温度でアニールする第２の熱処理工程と、を有する
ことを特徴とする。 薄膜トランジスタの作製方法は、基
板上に、実質的にアモルファスの半導体被膜を形成する
工程と、前記半導体被膜上および／または下に密着し
て、ニッケル、鉄、コバルト、白金の少なくとも１つを
含有する物体を選択的に形成する工程と、その後、前記
半導体膜を通常のアモルファスシリコンの結晶化温度よ
りも低い温度でアニールする工程と、前記半導体被膜に
選択的にドーピング不純物を注入する工程と、不純物の
注入された領域と実質的に同じ領域にレーザーもしくは
それと同等な強光を照射する工程と、を有することを特
徴とする。
Ｔが島状の半導体を用い、空間的に他のＴＦＴと絶縁さ
れる構造を有していたのに対し、平面上の半導体薄膜を
用い、半導体薄膜中の結晶性の違いによる電気特性によ
って、ＴＦＴ間の絶縁を保つことを特徴とする。本発明
の典型的な構造を図１に示す。図１も図４と同様にＴＦ
Ｔを上から見た図面と、そのＡ−Ａ’、Ｂ−Ｂ’断面の
断面図を示している。ＴＦＴは基板１１上に形成される
が、ＴＦＴ以外の部分にまで薄膜半導体１４が存在して
いることが特徴である。すなわち、本発明では、実質的
にアモルファスの薄膜半導体領域１４とドーピング不純
物を有する不純物領域１３、およびゲイト電極１７の下
に位置し、実質的に真性のチャネル形成領域１２が同じ
面内に存在し、この薄膜半導体領域を覆って、ゲイト絶
縁膜１５が設けられる。もちろん、同じ面内に存在する
が、それぞれの半導体領域の結晶性、導電型は異なる。
さらに不純物領域１３には、層間絶縁物１９を通してコ
ンタクトホールが開けられ、電極・配線１８が設けられ
る。薄膜トランジスタは、基板上に、結晶性を有する半
導体領域と、結晶性を有しない半導体領域とを有する薄
膜半導体と、前記薄膜半導体を覆って設けられたゲイト
絶縁膜と、前記ゲイト絶縁膜上に設けられ、前記結晶性
を有する半導体領域を横断するゲイト電極とを有するこ
とを特徴とする。 前記薄膜トランジスタは、結晶性を有
する半導体領域に、ニッケル、鉄、コバルト、白金のう
ち少なくとも１つの濃度が０．００５原子％以上存在
し、かつ、これらの合計の濃度が１％を越えないことを
特徴とする。 薄膜トランジスタの作製方法は、基板上
に、実質的にアモルファスの半導体被膜を形成する工程
と、前記半導体被膜上および／または下に密着して、ニ
ッケル、鉄、コバルト、白金の少なくとも１つを含有す
る物体を選択的に形成する工程と、その後、前記半導体
膜を通常のアモルファスシリコンの結晶化温度よりも低
い温度でアニールする工程と、前記半導体被膜上にゲイ
ト絶縁膜を形成する工程と、前記ゲイト絶縁膜上にゲイ
ト電極を形成する工程と、を有することを特徴とする。
薄膜トランジスタの作製方法は、基板上に、実質的にア
モルファスの半導体被膜を形成する工程と、前記半導体
被膜上および／または下に密着して、ニッケル、鉄、コ
バルト、白金の少なくとも１つを含有する物体を選択的
に形成する工程と、その後、前記半導体膜を通常のアモ
ルファスシリコンの結晶化温度よりも低い温度でアニー
ルする第１の熱処理工程と、前記半導体被膜に選択的に
ドーピング不純物を注入する工程と、その後、前記半導
体膜を通常のアモルファスシリコンの結晶化温度よりも
低い温度でアニールする第２の熱処理工程と、を有する
ことを特徴とする。 薄膜トランジスタの作製方法は、基
板上に、実質的にアモルファスの半導体被膜を形成する
工程と、前記半導体被膜上および／または下に密着し
て、ニッケル、鉄、コバルト、白金の少なくとも１つを
含有する物体を選択的に形成する工程と、その後、前記
半導体膜を通常のアモルファスシリコンの結晶化温度よ
りも低い温度でアニールする工程と、前記半導体被膜に
選択的にドーピング不純物を注入する工程と、不純物の
注入された領域と実質的に同じ領域にレーザーもしくは
それと同等な強光を照射する工程と、を有することを特
徴とする。
【０００９】このように、本発明では島状半導体領域を
有しないので、ゲイト絶縁膜１５およびゲイト絶縁膜１
７のステップカバレージは何ら問題となることがない。
そのため、従来の構造上の問題点は全て解決される。す
なわち、断線による歩留りの低下はなく、かつ、特性の
劣化もない。信頼性も向上させることができる。
有しないので、ゲイト絶縁膜１５およびゲイト絶縁膜１
７のステップカバレージは何ら問題となることがない。
そのため、従来の構造上の問題点は全て解決される。す
なわち、断線による歩留りの低下はなく、かつ、特性の
劣化もない。信頼性も向上させることができる。
【００１０】本発明においては同一基板上の半導体膜の
結晶性を選択的に制御することが必要である。本発明人
の研究の結果、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、白金（Ｐｔ）の単体、もしくはそれらの珪
化物等の化合物がアモルファスシリコン等の半導体にお
いて、触媒として結晶化を促進させる作用を有すること
を見出した。このときの結晶化温度は従来の通常のアモ
ルファスシリコンの結晶化温度（典型的には６００℃）
よりも２０〜２００℃低い温度（常圧では４００〜５８
０℃）であった。そのため、このような触媒材料が存在
しない部分では結晶化が進行せず、実質的にアモルファ
ス状態のままであった。結晶化した部分では大きなキャ
リヤー移動度を示したが、触媒物質のない部分（アモル
ファス状態の部分）では、抵抗が大きく、そのためＴＦ
Ｔ間の絶縁分離が可能であった。
結晶性を選択的に制御することが必要である。本発明人
の研究の結果、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、白金（Ｐｔ）の単体、もしくはそれらの珪
化物等の化合物がアモルファスシリコン等の半導体にお
いて、触媒として結晶化を促進させる作用を有すること
を見出した。このときの結晶化温度は従来の通常のアモ
ルファスシリコンの結晶化温度（典型的には６００℃）
よりも２０〜２００℃低い温度（常圧では４００〜５８
０℃）であった。そのため、このような触媒材料が存在
しない部分では結晶化が進行せず、実質的にアモルファ
ス状態のままであった。結晶化した部分では大きなキャ
リヤー移動度を示したが、触媒物質のない部分（アモル
ファス状態の部分）では、抵抗が大きく、そのためＴＦ
Ｔ間の絶縁分離が可能であった。
【００１１】本発明では、ＴＦＴのソース領域、ドレイ
ン領域、チャネル形成領域等の高い電界効果移動度や低
い抵抗の要求される領域に選択的に、ニッケル、鉄、コ
バルト、白金の少なくとも１つを含有する膜、粒子、ク
ラスター等をアモルファスシリコン膜上もしくは下に密
着して形成し、あるいは、これらの元素のイオンを高電
圧で加速して、アモルファスシリコン膜中に注入し、こ
れを通常のアモルファスシリコンの結晶化温度より低い
適当な温度で結晶化させて用いる。結晶化温度は、通常
のアモルファスシリコンの結晶化温度との差が大きいほ
ど良好な結果が得られた。
ン領域、チャネル形成領域等の高い電界効果移動度や低
い抵抗の要求される領域に選択的に、ニッケル、鉄、コ
バルト、白金の少なくとも１つを含有する膜、粒子、ク
ラスター等をアモルファスシリコン膜上もしくは下に密
着して形成し、あるいは、これらの元素のイオンを高電
圧で加速して、アモルファスシリコン膜中に注入し、こ
れを通常のアモルファスシリコンの結晶化温度より低い
適当な温度で結晶化させて用いる。結晶化温度は、通常
のアモルファスシリコンの結晶化温度との差が大きいほ
ど良好な結果が得られた。
【００１２】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、０．
００５原子％以上の濃度が存在しないと、顕著な結晶化
作用は見られなかったが、逆に１原子％以上存在する
と、半導体特性に甚大な影響を与えた。そのため、これ
らの触媒材料の濃度は合計して１原子％を越えないこと
が望まれる。また、ニッケルに関しては過剰なものは珪
化ニッケルとして表面に析出するので、これをフッ酸も
しくは塩酸によって溶解させることによって、被膜中の
濃度を低下させることも可能である。また、同様に塩素
原子を含む気体中で５８０℃以下の熱処理、もしくはプ
ラズマ処理をおこなうことによってもニッケルの濃度を
減じることができた。以下に実施例を示し、より詳細に
本発明を説明する。
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、０．
００５原子％以上の濃度が存在しないと、顕著な結晶化
作用は見られなかったが、逆に１原子％以上存在する
と、半導体特性に甚大な影響を与えた。そのため、これ
らの触媒材料の濃度は合計して１原子％を越えないこと
が望まれる。また、ニッケルに関しては過剰なものは珪
化ニッケルとして表面に析出するので、これをフッ酸も
しくは塩酸によって溶解させることによって、被膜中の
濃度を低下させることも可能である。また、同様に塩素
原子を含む気体中で５８０℃以下の熱処理、もしくはプ
ラズマ処理をおこなうことによってもニッケルの濃度を
減じることができた。以下に実施例を示し、より詳細に
本発明を説明する。
【００１３】
【実施例】〔実施例１〕 図２に本実施例の作製工程の
断面図を示す。本実施例を含めて、以下の実施例の図面
では、ＴＦＴの断面図のみを示し、いずれも右側にはゲ
イト電極に垂直な面（図１、図４の断面Ｂ−Ｂ’に相
当）を、また、左側にはゲイト電極に平行な面（図１、
図４の断面Ａ−Ａ’に相当）を示す。
断面図を示す。本実施例を含めて、以下の実施例の図面
では、ＴＦＴの断面図のみを示し、いずれも右側にはゲ
イト電極に垂直な面（図１、図４の断面Ｂ−Ｂ’に相
当）を、また、左側にはゲイト電極に平行な面（図１、
図４の断面Ａ−Ａ’に相当）を示す。
【００１４】まず、基板（コーニング７０５９）２０上
にスパッタリングによって厚さ２０００Åの酸化珪素の
下地膜２１を形成した。さらに、プラズマＣＶＤ法によ
って、厚さ５００〜１５００Å、例えば１５００Åのア
モルファスシリコン膜２２を堆積した。連続して、スパ
ッタリング法によって、厚さ５〜２００Å、例えば２０
Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦
２．５、例えば、ｘ＝２．０）を堆積し、フォトリソグ
ラフィー法によって、パターニングし、領域２３ａ、２
３ｂを形成した。（図２（Ａ））
にスパッタリングによって厚さ２０００Åの酸化珪素の
下地膜２１を形成した。さらに、プラズマＣＶＤ法によ
って、厚さ５００〜１５００Å、例えば１５００Åのア
モルファスシリコン膜２２を堆積した。連続して、スパ
ッタリング法によって、厚さ５〜２００Å、例えば２０
Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦
２．５、例えば、ｘ＝２．０）を堆積し、フォトリソグ
ラフィー法によって、パターニングし、領域２３ａ、２
３ｂを形成した。（図２（Ａ））
【００１５】そして、これを還元雰囲気下、５００℃で
４時間アニールして結晶化させた。この結果、選択的に
結晶化領域２４ａ、２４ｂが形成された。次に、スパッ
タリング法によって厚さ１０００Åの酸化珪素膜２５を
ゲイト絶縁膜として堆積した（図２（Ｂ））
４時間アニールして結晶化させた。この結果、選択的に
結晶化領域２４ａ、２４ｂが形成された。次に、スパッ
タリング法によって厚さ１０００Åの酸化珪素膜２５を
ゲイト絶縁膜として堆積した（図２（Ｂ））
【００１６】引き続いて、減圧ＣＶＤ法によって、厚さ
６０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
配線２６ａ、２６ｂを形成した。これらの配線は、いず
れもゲイト電極として機能する。
６０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
配線２６ａ、２６ｂを形成した。これらの配線は、いず
れもゲイト電極として機能する。
【００１７】次に、プラズマドーピング法によって、シ
リコン領域に配線２６ｂをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドース量は１×１０15〜８×１０15ｃｍ-2、
例えば、５×１０15ｃｍ-2とした。（図２（Ｃ））
リコン領域に配線２６ｂをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドース量は１×１０15〜８×１０15ｃｍ-2、
例えば、５×１０15ｃｍ-2とした。（図２（Ｃ））
【００１８】その後、還元雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
のとき、先に結晶化された領域２４ａ、２４ｂにはニッ
ケルが拡散しているので、このアニールによって再結晶
化が容易に進行し、不純物領域２７ａ、２７ｂを形成し
た。一方、先に結晶化しなかった領域にはニッケルが存
在しないので、この温度では結晶化が進行せず、ドーピ
ング不純物（燐）が存在しても極めて大きな抵抗を示し
た。（図２（Ｄ））
アニールすることによって、不純物を活性化させた。こ
のとき、先に結晶化された領域２４ａ、２４ｂにはニッ
ケルが拡散しているので、このアニールによって再結晶
化が容易に進行し、不純物領域２７ａ、２７ｂを形成し
た。一方、先に結晶化しなかった領域にはニッケルが存
在しないので、この温度では結晶化が進行せず、ドーピ
ング不純物（燐）が存在しても極めて大きな抵抗を示し
た。（図２（Ｄ））
【００１９】続いて、厚さ６０００Åの酸化珪素膜２８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線２
９ａ、２９ｂを形成した。配線２９ａは配線２６ａとＴ
ＦＴの不純物領域の一方２７ａを接続する。以上の工程
によって半導体回路が完成した。（図２（Ｅ））
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線２
９ａ、２９ｂを形成した。配線２９ａは配線２６ａとＴ
ＦＴの不純物領域の一方２７ａを接続する。以上の工程
によって半導体回路が完成した。（図２（Ｅ））
【００２０】〔実施例２〕 図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０上に
スパッタリングによって厚さ２０００Åの酸化珪素の下
地膜３１を形成した。さらに、電子ビーム蒸着法によっ
て、厚さ５〜２００Å、例えば１０Åのニッケル膜を堆
積し、フォトリソグラフィー法によって、パターニング
し、領域３２ａ、３２ｂを形成した。その後、プラズマ
ＣＶＤ法によって、厚さ５００〜１５００Å、例えば５
００Åのアモルファスシリコン膜を堆積した。（図３
（Ａ））
の断面図を示す。基板（コーニング７０５９）３０上に
スパッタリングによって厚さ２０００Åの酸化珪素の下
地膜３１を形成した。さらに、電子ビーム蒸着法によっ
て、厚さ５〜２００Å、例えば１０Åのニッケル膜を堆
積し、フォトリソグラフィー法によって、パターニング
し、領域３２ａ、３２ｂを形成した。その後、プラズマ
ＣＶＤ法によって、厚さ５００〜１５００Å、例えば５
００Åのアモルファスシリコン膜を堆積した。（図３
（Ａ））
【００２１】そして、これを還元雰囲気下、４８０℃で
８時間アニールして結晶化させた。この結晶化工程によ
って、結晶化領域３４ａ、３４ｂを結晶化させることが
できた。一方、ニッケルの存在しなかった領域はこの温
度では結晶化せず、アモルファス領域３５として、両結
晶化領域３４ａ、３４ｂを分離した。その後、この被膜
を５〜３０％塩酸で処理することによって、表面に析出
した珪化ニッケルを除去した。そしてスパッタリング法
によって厚さ１０００Åの酸化珪素膜３６をゲイト絶縁
膜として堆積した。（図３（Ｂ））
８時間アニールして結晶化させた。この結晶化工程によ
って、結晶化領域３４ａ、３４ｂを結晶化させることが
できた。一方、ニッケルの存在しなかった領域はこの温
度では結晶化せず、アモルファス領域３５として、両結
晶化領域３４ａ、３４ｂを分離した。その後、この被膜
を５〜３０％塩酸で処理することによって、表面に析出
した珪化ニッケルを除去した。そしてスパッタリング法
によって厚さ１０００Åの酸化珪素膜３６をゲイト絶縁
膜として堆積した。（図３（Ｂ））
【００２２】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。なお、
この酸化珪素３６とアルミニウム膜の成膜工程は連続的
におこなうことが望ましい。そして、アルミニウム膜を
パターニングして、配線３７ａ、３７ｂを形成した。こ
れらの配線は、いずれもゲイト電極として機能する。さ
らに、このアルミニウム配線の表面を陽極酸化して、表
面に酸化物層３８ａ、３８ｂを形成した。陽極酸化の前
に感光性ポリイミド（フォトニース）によって後でコン
タクトを形成する部分にポリイミドマスクを選択的に形
成した。陽極酸化の際には、このマスクのために、この
部分には陽極酸化物が形成されなかった。
厚さ６０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（２％のシリコンを含む）を堆積した。なお、
この酸化珪素３６とアルミニウム膜の成膜工程は連続的
におこなうことが望ましい。そして、アルミニウム膜を
パターニングして、配線３７ａ、３７ｂを形成した。こ
れらの配線は、いずれもゲイト電極として機能する。さ
らに、このアルミニウム配線の表面を陽極酸化して、表
面に酸化物層３８ａ、３８ｂを形成した。陽極酸化の前
に感光性ポリイミド（フォトニース）によって後でコン
タクトを形成する部分にポリイミドマスクを選択的に形
成した。陽極酸化の際には、このマスクのために、この
部分には陽極酸化物が形成されなかった。
【００２３】陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。次に、公知のフォトリソグラフ
ィー法によって、フォトニースを用いてポリイミドのマ
スク３９を形成した。そしてこのマスクを用いて、プラ
ズマドーピング法によって、シリコン領域に選択的に不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとした。ドース量は１×１０15〜８×１
０15ｃｍ-2、例えば、５×１０15ｃｍ-2とした。このよ
うにしてＮ型の不純物領域４０ａ、４０ｂを形成した。
（図３（Ｃ））
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。次に、公知のフォトリソグラフ
ィー法によって、フォトニースを用いてポリイミドのマ
スク３９を形成した。そしてこのマスクを用いて、プラ
ズマドーピング法によって、シリコン領域に選択的に不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとした。ドース量は１×１０15〜８×１
０15ｃｍ-2、例えば、５×１０15ｃｍ-2とした。このよ
うにしてＮ型の不純物領域４０ａ、４０ｂを形成した。
（図３（Ｃ））
【００２４】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜３５０ｍＪ／ｃｍ2 、例
えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク３９を残しておいた。こ
れは露出したアルミニウムがレーザー照射によってダメ
ージを受けるからである。さらにレーザー照射によっ
て、結晶化してはならない領域（例えば、ＴＦＴ間の領
域３５）が結晶化することを避ける必要があるからであ
る。レーザー照射後、このポリイミドのマスク３９は酸
素プラズマ中にさらすことによって簡単に除去できる。
この結果、不純物領域４１ａ、４１ｂが形成された。
（図３（Ｄ））
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜３５０ｍＪ／ｃｍ2 、例
えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク３９を残しておいた。こ
れは露出したアルミニウムがレーザー照射によってダメ
ージを受けるからである。さらにレーザー照射によっ
て、結晶化してはならない領域（例えば、ＴＦＴ間の領
域３５）が結晶化することを避ける必要があるからであ
る。レーザー照射後、このポリイミドのマスク３９は酸
素プラズマ中にさらすことによって簡単に除去できる。
この結果、不純物領域４１ａ、４１ｂが形成された。
（図３（Ｄ））
【００２５】続いて、厚さ２０００Åの酸化珪素膜４２
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線４
３ａ、４３ｂを形成した。配線４３ａは配線３７ａとＴ
ＦＴの不純物領域の一方４１ａを接続する。以上の工程
によって半導体回路が完成した。（図３（Ｅ））
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線４
３ａ、４３ｂを形成した。配線４３ａは配線３７ａとＴ
ＦＴの不純物領域の一方４１ａを接続する。以上の工程
によって半導体回路が完成した。（図３（Ｅ））
【００２６】以上の工程によって半導体回路が完成し
た。作製されたＴＦＴの特性は従来のものとは何ら劣る
ところはなかった。例えば、本実施例によって作成した
シフトレジスタは、ドレイン電圧１５Ｖで１１ＭＨｚ、
１７Ｖで１６ＭＨｚの動作を確認できた。一方、歩留り
は、従来が２０％以下であったものが、８０％以上にま
で向上した。
た。作製されたＴＦＴの特性は従来のものとは何ら劣る
ところはなかった。例えば、本実施例によって作成した
シフトレジスタは、ドレイン電圧１５Ｖで１１ＭＨｚ、
１７Ｖで１６ＭＨｚの動作を確認できた。一方、歩留り
は、従来が２０％以下であったものが、８０％以上にま
で向上した。
【００２７】
【発明の効果】本発明によれば、基板上に結晶性を有す
る半導体領域と結晶性を有しない半導体領域とを設けた
ため、薄膜トランジスタの歩留りを向上させ、また、そ
の信頼性を高めることが可能となった。本発明ではＮチ
ャネル型の薄膜トランジスタを例にとって説明したが、
Ｐチャネル型薄膜トランジスタや同一基板上にＮチャネ
ル型とＰチャネル型の混在した相捕型の回路の場合も同
様に実施できることは言うまでもない。このように本発
明は工業上有益な発明である。本発明によれば、アモル
ファス半導体被膜にニッケル、鉄、コバルト、白金の少
なくとも一つを密着するようにしてアニール処理したた
め、通常のアモルファス半導体より低い温度で結晶化を
達成することができた。本発明によれば、従来の固相成
長による結晶化と異なり、結晶化を促進する元素がアモ
ルファスシリコンと反応して珪化物をつくりつつ拡散す
ることにより、低温での結晶化が可能になった。
る半導体領域と結晶性を有しない半導体領域とを設けた
ため、薄膜トランジスタの歩留りを向上させ、また、そ
の信頼性を高めることが可能となった。本発明ではＮチ
ャネル型の薄膜トランジスタを例にとって説明したが、
Ｐチャネル型薄膜トランジスタや同一基板上にＮチャネ
ル型とＰチャネル型の混在した相捕型の回路の場合も同
様に実施できることは言うまでもない。このように本発
明は工業上有益な発明である。本発明によれば、アモル
ファス半導体被膜にニッケル、鉄、コバルト、白金の少
なくとも一つを密着するようにしてアニール処理したた
め、通常のアモルファス半導体より低い温度で結晶化を
達成することができた。本発明によれば、従来の固相成
長による結晶化と異なり、結晶化を促進する元素がアモ
ルファスシリコンと反応して珪化物をつくりつつ拡散す
ることにより、低温での結晶化が可能になった。
【図１】 本発明のＴＦＴの構成例を示す。
【図２】 実施例１の作製工程断面図を示す。
【図３】 実施例２の作製工程断面図を示す。
【図４】 従来のＴＦＴの構成例を示す。
１１・・・基板 １２・・・チャネル形成領域（実質的に真性） １３・・・不純物領域（ソース、ドレイン） １４・・・実質的にアモルファスな領域 １５・・・ゲイト絶縁膜 １７・・・ゲイト電極 １８・・・ソース、ドレイン電極 １９・・・層間絶縁物
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−195871（ＪＰ，Ａ) 特開 昭62−216271（ＪＰ，Ａ) 特開 平２−140915（ＪＰ，Ａ) 特開 平１−276726（ＪＰ，Ａ) 特開 平１−183854（ＪＰ，Ａ) 特開 平３−34461（ＪＰ，Ａ) 特開 平３−201538（ＪＰ，Ａ) 特開 平２−222546（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 H01L 21/336 H01L 21/762
Claims (8)
- 【請求項１】 基板上に、結晶性を有する領域と、結晶
性を有さない領域とを有する半導体膜と、 前記半導体膜を覆って設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に、前記結晶性を有する領域を横断
して設けられたゲイト電極とを有し、 前記結晶性を有する領域には、結晶化を促進する元素が
0．005原子％以上存在し、かつ前記結晶化を促進する元
素が1原子％を越えない ことを特徴とする薄膜トランジ
スタ。 - 【請求項２】 基板上に、結晶化された領域と、結晶化
されていない領域とを有する半導体膜と、 前記半導体膜を覆って設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に、前記結晶化された領域を横断し
て設けられたゲイト電極とを有し、 前記結晶化された領域には、結晶化を促進する元素が
0．005原子％以上存在し、かつ前記結晶化を促進する元
素が1原子％を越えないことを特徴とする薄膜トランジ
スタ。 - 【請求項３】 請求項１又は請求項２において、前記結
晶化を促進する元素は、ニッケル、鉄、コバルト又は白
金であることを特徴とする薄膜トランジスタ。 - 【請求項４】 基板上に、アモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜の上又は下に、結晶化を促
進する元素を含有する材料を選択的に形成し、 前記アモルファスシリコン膜をアモルファスシリコンが
結晶化しない温度でアニールして、前記アモルファスシ
リコン膜を選択的に結晶化し、 結晶化したシリコン膜 上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極を形成することを特徴
とする薄膜トランジスタの作製方法。 - 【請求項５】 基板上に、アモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜の上又は下に、結晶化を促
進する元素を含有する材料を選択的に形成し、 前記アモルファスシリコン膜をアモルファスシリコンが
結晶化しない温度でアニールして、前記アモルファスシ
リコン膜を選択的に結晶化し、 前記結晶化したシリコン膜に選択的にＮ型又はＰ型の導
電型を付与する不純物を注入し、前記Ｎ型又はＰ型の導
電型を付与する不純物を注入した後、前記シリコン膜を
アモルファスシリコンが結晶化しない温度でアニールす
ることを特徴とする薄膜トランジスタの作製方法。 - 【請求項６】 基板上に、アモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜の上又は下に、結晶化を促
進する元素を含有する材料を選択的に形成し、 前記アモルファスシリコン膜をアモルファスシリコンが
結晶化しない温度でアニールして、前記アモルファスシ
リコン膜を選択的に結晶化し、 前記結晶化されたシリコン膜に選択的にＮ型又はＰ型の
導電型を付与する不純物を注入し、 前記不純物を注入した領域にレーザー又は強光を照射す
ることを特徴とする薄膜トランジスタの作製方法。 - 【請求項７】 請求項４乃至６のいずれか一において、
前記結晶化を促進する元素は、ニッケル、鉄、コバルト
又は白金であることを特徴とする薄膜トランジスタの作
製方法。 - 【請求項８】 請求項４乃至７のいずれか一において、
前記アモルファスシリコン膜を選択的に結晶化する際
に、前記結晶化を促進する元素を前記アモルファスシリ
コン膜内に拡散させて、前記アモルファスシリコン膜を
選択的に結晶化することを特徴とする薄膜トランジスタ
の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05071105A JP3107941B2 (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタおよびその作製方法 |
| KR1019940004310A KR0157471B1 (ko) | 1993-03-05 | 1994-03-05 | 트랜지스터 및 그의 제작방법 |
| US08/785,485 US5814540A (en) | 1993-03-05 | 1997-01-17 | Method for producing a transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05071105A JP3107941B2 (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタおよびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260651A JPH06260651A (ja) | 1994-09-16 |
| JP3107941B2 true JP3107941B2 (ja) | 2000-11-13 |
Family
ID=13450945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05071105A Expired - Fee Related JP3107941B2 (ja) | 1993-03-05 | 1993-03-05 | 薄膜トランジスタおよびその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5814540A (ja) |
| JP (1) | JP3107941B2 (ja) |
| KR (1) | KR0157471B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335255B2 (en) | 2002-11-26 | 2008-02-26 | Semiconductor Energy Laboratory, Co., Ltd. | Manufacturing method of semiconductor device |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3347804B2 (ja) * | 1993-03-22 | 2002-11-20 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3402380B2 (ja) * | 1993-03-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| JP3329512B2 (ja) * | 1993-03-22 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| US6875628B1 (en) | 1993-05-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method of the same |
| TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| US6300659B1 (en) | 1994-09-30 | 2001-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and fabrication method for same |
| KR100265179B1 (ko) | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| JP3176253B2 (ja) * | 1995-05-25 | 2001-06-11 | シャープ株式会社 | 回路基板 |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6590230B1 (en) | 1996-10-15 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW451284B (en) | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JPH10199807A (ja) | 1996-12-27 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 結晶性珪素膜の作製方法 |
| US6011275A (en) | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3765902B2 (ja) * | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| JP4401448B2 (ja) | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844552B2 (ja) | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3544280B2 (ja) | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6307214B1 (en) | 1997-06-06 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| US6501094B1 (en) * | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| US5940693A (en) * | 1997-07-15 | 1999-08-17 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor and method for same |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP4646343B2 (ja) * | 1998-11-27 | 2011-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI221645B (en) | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7115453B2 (en) | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2002231627A (ja) | 2001-01-30 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| US7141822B2 (en) | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4993810B2 (ja) | 2001-02-16 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5088993B2 (ja) | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7052943B2 (en) | 2001-03-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4718700B2 (ja) | 2001-03-16 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6812081B2 (en) | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| US6861338B2 (en) * | 2002-08-22 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US7374976B2 (en) | 2002-11-22 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin film transistor |
| US7288480B2 (en) | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
| KR100659758B1 (ko) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
| TWI382455B (zh) * | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| US7575959B2 (en) * | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5100034B2 (ja) * | 2005-05-26 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US7829394B2 (en) | 2005-05-26 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2010008383A1 (en) * | 2008-07-16 | 2010-01-21 | Sionyx, Inc. | Thin sacrificial masking films for protecting semiconductors from pulsed laser process |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR20100100187A (ko) * | 2009-03-05 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 |
| KR101049801B1 (ko) * | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR101056428B1 (ko) | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| JP6053098B2 (ja) | 2011-03-28 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69125886T2 (de) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| JPH04133313A (ja) * | 1990-09-25 | 1992-05-07 | Semiconductor Energy Lab Co Ltd | 半導体作製方法 |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
-
1993
- 1993-03-05 JP JP05071105A patent/JP3107941B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-05 KR KR1019940004310A patent/KR0157471B1/ko not_active IP Right Cessation
-
1997
- 1997-01-17 US US08/785,485 patent/US5814540A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335255B2 (en) | 2002-11-26 | 2008-02-26 | Semiconductor Energy Laboratory, Co., Ltd. | Manufacturing method of semiconductor device |
| US7863114B2 (en) | 2002-11-26 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022910A (ko) | 1994-10-21 |
| JPH06260651A (ja) | 1994-09-16 |
| US5814540A (en) | 1998-09-29 |
| KR0157471B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3107941B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| KR100270367B1 (ko) | 전기광학 디바이스용 반도체 회로 및 그 제조방법 | |
| KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
| KR0171437B1 (ko) | 반도체 회로 및 그 제조 방법 | |
| US5696003A (en) | Method for fabricating a semiconductor device using a catalyst introduction region | |
| KR100193144B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3193803B2 (ja) | 半導体素子の作製方法 | |
| KR0183063B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP3522441B2 (ja) | 半導体装置 | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH11514152A (ja) | 薄膜トランジスタを具える電子デバイスの製造方法 | |
| US6458200B1 (en) | Method for fabricating thin-film transistor | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| US5898188A (en) | Semiconductor device and method for its fabrication | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| KR100256912B1 (ko) | 반도체회로, 반도체장치 및 이들의 제조방법 | |
| JP3192555B2 (ja) | 半導体装置の製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3375742B2 (ja) | 半導体装置の作製方法 | |
| JPH06314786A (ja) | 薄膜半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |