JP3107345B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、さらに詳しく言えば、非晶質ケイ素膜を結晶化
した結晶性ケイ素膜を活性領域とする半導体装置の製造
方法に関する。特に、本発明は、絶縁基板上に設けられ
たＴＦＴ（薄膜トランジスタ）を有する半導体装置に有
効であり、アクティブマトリクス型の液晶表示装置、密
着型イメージセンサー、三次元ＩＣなどに適用できるも
のである。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。

【０００３】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体（ａ−Ｓｉ）からなるものと、結晶性
を有するケイ素半導体からなるものの２つに大別され
る。非晶質ケイ素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため今後より
高速特性を得るためには、結晶性を有するケイ素半導体
からなる半導体装置の作製方法の確立が強く求められて
いる。なお、結晶性を有するケイ素半導体としては、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質の中間の状態を有するセミアモルフ
ァスケイ素等が知られている。

【０００４】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、（１）半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、（２）非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものにする、（３）非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。

【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を基板上に全面に渡って均一に成
膜することが技術上困難である。またこの方法では成膜
温度が６００℃以上と高いので、安価なガラス基板が使
用できないというコスト面での問題があった。

【０００６】また、（２）の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではなく、次世代の技
術という感が強い。

【０００７】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
（３）の方法では、上記のような相反する問題点を同時
に解決する必要がある。

【０００８】また、（３）の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界がキャ
リアに対するトラップ準位として働き、ＴＦＴの移動度
を低下させる大きな原因となってしまう。

【０００９】上記（３）の方法を利用して、前述の結晶
粒界の問題点を解決する方法が、特開平５−５５１４２
号公報あるいは特開平５−１３６０４８号公報で提案さ
れている。これらの方法では、結晶成長の核となる異物
を非晶質ケイ素膜中に導入して、その後熱処理をするこ
とで、その異物を核とした大粒径の結晶性ケイ素膜を得
ている。

【００１０】前者では、シリコン（Ｓｉ⁺）をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μｍの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径１０〜１００ｎｍのＳｉ粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜に選択的に異物を
導入し、それを核として結晶成長させた高品質な結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。

【００１１】また、高性能なＭＯＳ型トランジスタを実
現するためには、その活性領域となる上述の結晶性ケイ
素膜の高品質化だけではなく、ゲート絶縁膜の高品質
化、さらには、活性領域の半導体薄膜とゲート絶縁膜の
界面の高品質化が不可欠である。

【００１２】従来のＩＣプロセスでＳｉ基板上に作製さ
れるＭＯＳ型トランジスタでは、Ｓｉ基板表面を熱酸化
し、その熱酸化ケイ素膜をゲート絶縁膜として用いてい
る。したがって、活性層とゲート絶縁膜界面はクリーン
な状態に保たれており、ゲート絶縁膜としても非常に高
品質な酸化ケイ素膜が得られる。

【００１３】しかしながら、この熱酸化工程には１００
０℃以上の高温が必要で、安価なガラス基板上に作製さ
れるＴＦＴには応用できない。また、石英基板など耐熱
性の高い基板を用いて熱酸化膜を形成したとしても、そ
の元となるケイ素膜は単結晶シリコンではなく結晶性ケ
イ素膜であり、それを酸化することで得られる酸化ケイ
素膜の絶縁特性は劣悪で、とてもゲート絶縁膜として使
用することはできない。

【００１４】このため絶縁性を有する基板上に形成され
る結晶性ケイ素膜を用いた半導体装置では、ゲート絶縁
膜をＣＶＤ法などの低温成膜法で別に形成する必要があ
る。例えば、特開平３−４５６４号公報では、半導体層
（非晶質ケイ素膜）とゲート絶縁膜とを低温成膜法で連
続形成し、その後固相結晶化のための熱処理を行うこと
で、半導体層とゲート絶縁膜との界面（以下、半導体層
／ゲート絶縁膜界面と記す。）を清浄に保ち高性能のＴ
ＦＴを実現している。

【００１５】

【発明が解決しようとする課題】ところで、絶縁性を有
する基板上に結晶性ケイ素膜を利用してＴＦＴのような
半導体素子を作製する場合、最も問題となるのは、上述
のように活性領域となる結晶性ケイ素膜の結晶性と、半
導体層とゲート絶縁膜との界面の状態である。

【００１６】まず、ゲート絶縁膜に関しては、低温成膜
法でゲート絶縁膜を作製した場合、高温酸化法で形成し
たゲート絶縁膜と比較すると膜質が劣り、高性能のＴＦ
Ｔが実現できないという問題点があった。これは、ゲー
ト絶縁膜中の残留ストレス、ダングリングボンド、不純
物等に起因する欠陥準位が半導体層／ゲート絶縁膜界面
に存在し、空乏層が広がらないことが理由である。この
問題は半導体層／ゲート絶縁膜界面を清浄に保つことで
ほぼ解決でき、特開平３−４５６４号公報記載の技術が
有効である。

【００１７】しかしながら、活性領域となる結晶性ケイ
素膜の作製方法については、大面積基板対応を考える
と、基板内での結晶性がある程度安定している上記の
（３）で述べた固相結晶化法を用いるのが現状最も好ま
しいものの、特開平３−４５６４号公報に示されている
ような従来の固相結晶化法によって作製された結晶性ケ
イ素膜は、前述のように結晶粒界の影響が大きく、単一
の結晶粒内も結晶欠陥の多い双晶構造を示す。このた
め、特開平３−４５６４号公報で提案されている方法で
は、半導体層が結晶欠陥の多い双晶構造であるため、半
導体層とゲート絶縁膜とを連続形成した際、下層の半導
体層の劣悪な結晶性が反映され、単結晶ケイ素膜に絶縁
性薄膜を連続形成したときほど半導体層／ゲート絶縁膜
界面の欠陥準位を低減することはできず、半導体層／ゲ
ート絶縁膜界面を清浄に保つことにより得られる効果は
薄れる。したがって、半導体装置の高性能化には、外気
を遮断した状態での半導体層とゲート絶縁膜の連続形成
だけではなく、活性領域となる結晶性ケイ素膜の高品質
化が必要となる。

【００１８】この結晶性ケイ素膜の高品質化を目的とし
て提案されている特開平５−５５１４２号公報あるいは
特開平５−１３６０４８号公報記載の技術では、注入窓
を通して選択的にＳｉ⁺イオンやＳｉ粒子を非晶質ケイ
素膜中に導入して結晶成長の核を形成するが、その注入
窓の内部での結晶核の発生は一つではなく、多数の結晶
核が発生し、個々の結晶成長の核から結晶成長が起こ
る。したがって、実際にはＳｉ⁺イオンあるいはＳｉ粒
子の一つの注入窓を中心とした単一の結晶粒はできず、
注入窓内に発生した多数の核により結晶粒界が形成され
る。

【００１９】よって、特開平５−５５１４２号公報ある
いは特開平５−１３６０４８号公報では、実際に結晶粒
界を制御することは不可能である。さらに、結晶核とな
るＳｉ^＋イオンあるいはＳｉ粒子を選択導入する際に注
入マスクが必要であることから、本来の半導体装置の製
造プロセスには直接関係のない余分な工程が増えること
になる。よって生産性の面でのデメリットが大きく、結
果として製品の高コスト化につながる。

【００２０】さらに、安価なガラス基板を使用する際に
は、結晶化のための加熱処理工程における基板の縮み、
反りなどの問題が発生する。例えば、アクティブマトリ
クス型の液晶表示装置に一般に用いられるコーニング７
０５９ガラス（コーニング社商品名）はガラス歪点が５
９３℃であり、基板の大面積化を考慮した場合、これ以
上の温度による加熱には問題がある。

【００２１】それに対して、従来の固相結晶化法を用い
た場合には、その出発ａ−Ｓｉ膜の成膜法や条件にもよ
るが、最低６００℃の加熱温度で２０時間以上の熱処理
が必要である。特開平３−４５６４号公報では、５００
〜７００℃の温度で長時間アニールを行うと記載されて
いるが、その実施例で述べられているａ−Ｓｉ膜の固相
結晶化においは、実際には最低６００℃の加熱温度で２
０時間以上のアニール時間が必要であると思われる。ま
た、特開平５−５５１４２号公報記載の技術では、温度
６００℃で４０時間の加熱処理により結晶化を行ってい
る。また、特開平５−１３６０４８号公報のものでは、
加熱温度６５０℃以上の熱処理を行っている。ゆえに、
これらの技術はＳＯＩ基板やＳＯＳ基板には有効な技術
であるが、これらの技術を用いて安価なガラス基板に結
晶性ケイ素膜を作製し半導体素子を形成することは困難
であった。

【００２２】さらに、ＭＯＳ型トランジスタでは、以上
述べたようにそのチャネリングを行う半導体層とゲート
絶縁膜との界面の特性は、非常に重要な要素ではある
が、薄膜トランジスタの場合には、半導体層／ゲート絶
縁膜界面に対向する側の界面状態も特に重要となる。す
なわち、トランジスタがＯＦＦ状態の際、半導体層を挟
んでゲート絶縁膜と対向する界面でバックチャネルが形
成され、これがリーク電流の増大の原因となるからであ
る。したがって、アクティブマトリクス基板の画素スイ
ッチング素子や、メモリー素子など特に電荷保持特性が
必要なＴＦＴでは、バックチャネル効果によるリーク電
流を防ぐため、ゲート絶縁膜と対向する界面の界面特性
を良好に保つことが不可欠であった。

【００２３】本発明は、上記問題点を解決するためにな
されたもので、通常の固相成長法で得られる結晶性より
さらに高い結晶性をもつ高品質な結晶性ケイ素膜を、生
産性よく形成できるとともに、半導体層／絶縁膜界面を
清浄な状態に保つことができ、しかもこの際結晶化に要
する加熱温度を５８０℃以下とし、コーニング７０５９
ガラスに代表される安価なガラス基板を使用可能とでき
る半導体装置の製造方法を得ることが本発明の目的であ
る。

【００２４】

【課題を解決するための手段】そこで、本発明者らは、
上記目的を達成するため鋭意研究した結果、非晶質ケイ
素膜の表面にニッケルやパラジウム、さらには鉛等の金
属元素を微量に導入させ、しかる後に加熱処理すること
で、５５０℃、４時間程度の処理時間で非晶質ケイ素膜
の結晶化が行えることを見い出した。

【００２５】このメカニズムは、まず金属元素を核とし
た結晶核発生が加熱処理の早期に起こり、その後その金
属元素が触媒となって結晶成長を助長し、結晶化が急激
に進行すると考えることで理解される。そういった意味
でこれらの金属元素を触媒元素と呼ぶ。これらの触媒元
素により結晶化が助長されて結晶成長した結晶性ケイ素
膜の結晶粒内は、通常の固相成長法で一つの結晶核から
成長した結晶粒が双晶構造であるのに対して、何本もの
針状結晶あるいは柱状結晶が織り込まれて構成されてお
り、しかもそれぞれの針状結晶あるいは柱状結晶内部は
理想的な単結晶状態となっている。

【００２６】このような結晶性ケイ素膜を活性領域に用
いてＴＦＴを作製すると、通常の固相成長法で形成した
結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が
１．２倍程度向上する。また加熱処理による結晶化の
後、レーザー光あるいは強光を結晶化したケイ素膜に照
射することで、結晶化に触媒元素を用いたものと、固相
成長法によるものとの電界効果移動度の差はさらに顕著
になる。

【００２７】すなわち、結晶性ケイ素膜にレーザー光あ
るいは強光を照射した場合、結晶性ケイ素膜と非晶質ケ
イ素膜との融点の相違から結晶粒界部が集中的に処理さ
れる訳であるが、通常の固相成長法で形成した結晶性ケ
イ素膜では、結晶構造が双晶状態であるため、レーザー
光照射後も結晶粒界内部は双晶欠陥として残る。それに
比べ、触媒元素を導入し結晶化した結晶性ケイ素膜は、
針状結晶あるいは柱状結晶で形成されており、その内部
はほぼ単結晶状態であるため、レーザー光あるいは強光
の照射により結晶粒界部が処理され、さらにその結晶粒
内の結晶性も助長されて、基板全面にわたって非常に良
好な結晶性を示す結晶性ケイ素膜が得られる。

【００２８】ところで、半導体素子の中でも特にＴＦＴ
などのＭＯＳ型トランジスタ素子の安定性を向上し、そ
の高性能化を図るためには、前述のような半導体層／ゲ
ート絶縁膜界面を清浄に保つ技術、すなわち半導体層／
ゲート絶縁膜の真空中での連続形成を行う技術が不可欠
である。さらに、ＴＦＴのリーク電流を低減し、電荷保
持特性を向上させるためには、半導体層を挟んでゲート
絶縁膜に対向する界面をも清浄に保つ技術が必要であ
り、下地絶縁膜／半導体層／ゲート絶縁膜の３層を連続
形成することがより望ましい。

【００２９】上記触媒を用いて結晶化した半導体層は、
針状結晶あるいは柱状結晶により形成されており、その
内部はほぼ単結晶状態であるため、半導体層とゲート絶
縁膜とを連続形成した際、従来の結晶欠陥の多い双晶構
造の結晶性ケイ素膜を半導体層に用いた場合に比べ、そ
の界面特性を大きく向上できる。

【００３０】しかし、本発明者らが見い出した上記の結
晶性ケイ素膜の製造方法では、半導体層に触媒元素を添
加する工程が必要なため、従来の固相成長法に比べ、半
導体層／ゲート絶縁膜の連続形成、さらには下地絶縁膜
／半導体層／ゲート絶縁膜の連続形成が困難であった。

【００３１】本発明者らは、上記の触媒元素を添加し５
８０℃以下の低温アニールで結晶させた結晶性ケイ素膜
を活性領域に用いるＴＦＴプロセスにおいて、半導体層
／ゲート絶縁膜の連続形成、さらには下地絶縁膜／半導
体層／ゲート絶縁膜の３層連続形成が可能となるプロセ
スを研究した。

【００３２】その結果、半導体層／ゲート絶縁膜を連続
形成した後、イオン注入法によって触媒元素をゲート絶
縁膜越しに半導体層に導入し、加熱処理により結晶化、
あるいはその後レーザー光または強光を照射すること
で、本発明の目的を達成できることを発見した。

【００３３】その他の方法として、半導体層の下側の領
域に触媒元素を添加しても同様の結晶化の効果があり、
さらに半導体層／ゲート絶縁膜の連続形成が可能である
ことも発見したが、この方法では、半導体層成膜前にそ
の下地膜表面に触媒元素を添加することになり、下地膜
中にも触媒元素が拡散し、半導体層に添加された触媒元
素の濃度をきちんと管理することができない。また、こ
の方法では、下地絶縁膜に触媒元素を打ち込む必要があ
るため、下地絶縁膜／半導体層／ゲート絶縁膜の３層を
連続形成することは構造的に不可能であった。よって下
地絶縁膜／半導体層／ゲート絶縁膜の３層を連続形成
し、触媒元素を導入する方法としては、上述のイオン注
入法しかない。また、この下地絶縁膜に触媒元素を添加
する方法を用いて半導体層／ゲート絶縁膜を連続形成し
作製したＴＦＴは、期待していたような高性能な特性は
示さなかった。

【００３４】ここで、非晶質ケイ素膜に導入する触媒元
素の濃度としては、低ければ低いほど良いが、あまりに
低いと非晶質ケイ素膜の結晶化を助長するように機能し
ない。本発明者らが調べた結果、結晶化が起こる触媒元
素の最低濃度は１×１０¹⁶ａｔｏｍｓ／ｃｍ³であり、
これ以下の濃度では触媒元素による結晶成長は起こらな
い。

【００３５】また、触媒元素の濃度が高いと素子への影
響が問題となる。触媒元素が高い場合に起こる現象とし
ては、主にＴＦＴのオフ領域でのリーク電流の増大があ
る。これは、触媒元素がケイ素膜中で形成する不純物準
位が影響しており、その準位を介したトンネル電流によ
るものと理解される。本発明者らが調べた結果、素子へ
の影響が現れない程度の触媒元素の最高濃度は１×１０
¹⁹ａｔｏｍｓ／ｃｍ³である。よって、触媒元素の膜中
濃度として１×１０¹⁶〜１×１０¹⁹ａｔｏｍｓ／ｃｍ³
であれば、最も効果的に触媒元素が機能することにな
る。

【００３６】さらに、ＴＦＴにおいては、活性層の膜厚
は２０〜１５０ｎｍが適当である。すなわち、膜厚２０
ｎｍ以下では良好な結晶性が得られないし、膜厚１５０
ｎｍ以上では、活性領域のエッジ部で配線の段切れを起
こす可能性が高くなる。一般的には１００ｎｍ程度の膜
厚が適当とされており、この膜厚のａ−Ｓｉ膜に触媒元
素を上記の範囲内の濃度で導入するためには、イオン注
入工程におけるドーズ量を１×１０¹¹〜１×１０¹⁴ａｔ
ｏｍｓ／ｃｍ²の範囲内とする必要がある。

【００３７】また、上記触媒元素を用いる結晶化方法
は、触媒元素としてＮｉを用いた場合に最も顕著な効果
を得ることができる。その他利用できる触媒元素の種類
としては、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｓｂが挙げられる。これらの内から選
ばれた一種または複数種類の元素であれば、微量（膜中
濃度１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上）で結晶化助長
の効果があるため、半導体素子への影響は問題ない。

【００３８】本発明は、このような本件発明者等の鋭意
研究の結果得られたものである。

【００３９】

【００４０】

【００４１】

【００４２】

【００４３】

【００４４】

【００４５】

【００４６】

【００４７】（１）本発明に係る半導体装置の製造方法
は、外気を遮断した状態で、その表面領域が絶縁性を有
する基板上に非晶質ケイ素膜、及び酸化ケイ素膜などの
絶縁性薄膜を続けて形成する工程と、該非晶質ケイ素膜
に、該非晶質ケイ素膜の結晶化を助長する触媒元素を、
イオン注入法により該絶縁性薄膜を介して導入する工程
と、該触媒元素を導入した非晶質ケイ素膜を加熱によっ
て結晶化させる工程とを含んでおり、そのことにより上
記目的が達成される。

【００４８】（２）本発明に係る半導体装置の製造方法
は、外気を遮断した状態で、その表面領域が絶縁性を有
する基板上に非晶質ケイ素膜、及び酸化ケイ素膜などの
絶縁性薄膜を続けて形成する工程と、該非晶質ケイ素膜
に、該非晶質ケイ素膜の結晶化を助長する触媒元素を、
イオン注入法により該絶縁性薄膜を介して導入する工程
と、該触媒元素を導入した非晶質ケイ素膜を加熱によっ
て結晶化させる工程と、該結晶化したケイ素膜にレーザ
ー光あるいは強光を照射して結晶を処理する工程とを含
んでおり、そのことにより上記目的が達成される。

【００４９】（３）本発明において好ましくは、上記半
導体装置の製造方法は、上記絶縁性薄膜からＭＯＳトラ
ンジスタのゲート絶縁膜を形成する工程を含んでいる。

【００５０】（４）この発明に係る半導体装置の製造方
法は、外気を遮断した状態で、基板上に第１の絶縁性薄
膜、非晶質ケイ素膜、及び第２の絶縁性薄膜を３層続け
て形成する工程と、該非晶質ケイ素膜に、該非晶質ケイ
素膜の結晶化を助長する触媒元素を、イオン注入法によ
り該第２の絶縁性薄膜を介して導入する工程と、該触媒
元素を導入した非晶質ケイ素膜を加熱処理により結晶化
させる工程とを含んでおり、そのことにより上記目的が
達成される。

【００５１】（５）この発明に係る半導体装置の製造方
法は、外気を遮断した状態で、基板上に第１の絶縁性薄
膜、非晶質ケイ素膜、第２の絶縁性薄膜を３層続けて形
成する工程と、該非晶質ケイ素膜に、該非晶質ケイ素膜
の結晶化を助長する触媒元素を、イオン注入法により該
第２の絶縁性薄膜を介して導入する工程と、該触媒元素
を導入した非晶質ケイ素膜を結晶化させる工程と、該結
晶化したケイ素膜にレーザー光あるいは強光を照射して
結晶の処理を行う工程とを含んでおり、そのことにより
上記目的が達成される。

【００５２】（６）本発明において好ましくは、上記半
導体装置の製造方法は、上記第２の絶縁性薄膜からＭＯ
Ｓ型トランジスタのゲート絶縁膜を形成する工程を含ん
でいる。

【００５３】（７）本発明において好ましくは、上記触
媒元素をイオン注入法により上記非晶質ケイ素膜へ導入
する際のドーズ量は、１×１０¹¹〜１×１０¹⁴ａｔｏｍ
ｓ／ｃｍ²である。

【００５４】（８）本発明において好ましくは、触媒元
素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａ
ｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂの内の一種または複数
種類の元素を用いる。

【００５５】

【作用】本発明の半導体装置の製造方法においては、外
気を遮断した状態で、その表面領域が絶縁性を有する基
板上に非晶質ケイ素膜及び絶縁性薄膜を続けて形成する
ので、これらの膜の界面を清浄な状態に保持することが
できる。

【００５６】

【００５７】

【００５８】

【００５９】

【００６０】

【００６１】

【００６２】また、上記非晶質ケイ素膜に、該非晶質ケ
イ素膜の結晶化を助長する触媒元素を、イオン注入法に
より上記絶縁性薄膜を介して導入し、その後該触媒元素
を導入した非晶質ケイ素膜を加熱によって結晶化させる
ようにしたので、通常の固相成長法で得られる結晶性よ
りさらに高い結晶性をもつ高品質な結晶性ケイ素膜を、
生産性よく形成できる。

【００６３】しかもこの際結晶化に要する加熱温度が５
８０℃以下となり、基板として、コーニング７０５９ガ
ラスに代表される安価なガラス基板を使用できる。

【００６４】また、触媒元素を導入した非晶質ケイ素膜
を加熱によって結晶化させた後、該結晶化したケイ素膜
にレーザー光あるいは強光を照射して、結晶の処理を行
うようにしたので、活性領域を構成する結晶性ケイ素膜
の結晶性をさらに高めることができ、活性領域でのキャ
リアの電界効果移動度を一層向上できる。

【００６５】この発明の半導体装置の製造方法において
は、外気を遮断した状態で、基板上に第１の絶縁性薄
膜、非晶質ケイ素膜、及び第２の絶縁性薄膜を３層続け
て形成するようにしたので、該非晶質ケイ素膜上下の絶
縁性薄膜との界面の特性を大きく向上できる。

【００６６】

【実施例】［実施例１］ 図１は本発明の第１の実施例による薄膜トランジスタの
製造方法を説明するための断面図であり、図１（ａ）な
いし図１（ｅ）は、本実施例のＴＦＴの製造方法を工程
順に示している。

【００６７】図において、１００は薄膜トランジスタ
（ＴＦＴ）１０を有する半導体装置で、該ＴＦＴ１０
は、ガラス基板１０１上に酸化ケイ素膜等の絶縁性下地
膜１０２を介して形成されている。該絶縁性下地膜１０
２上には、上記ＴＦＴを構成する島状の結晶性ケイ素膜
１０３ｂが形成されている。この結晶性ケイ素膜１０３
ｂの中央部分は、チャネル領域１０８となっており、そ
の両側部分は、ソース，ドレイン領域１０９，１１０と
なっている。上記チャネル領域１０８上には、ゲート絶
縁膜１０４を介してアルミニウムゲート電極１０６が設
けられている。このゲート電極１０６の表面は酸化物層
１０７により被覆されている。上記ＴＦＴ１０はその全
面が層間絶縁膜１１１により覆われており、該層間絶縁
膜１１１の、ソース，ドレイン領域１０９，１１０に対
応する部分には、コンタクトホール１１１ａが形成され
ている。上記ソース，ドレイン領域１０９，１１０はこ
のコンタクトホール１１１ａを介して電極配線１１２，
１１３に接続されている。

【００６８】そしてこの実施例では、上記結晶性ケイ素
膜１０３ｂは、非晶質ケイ素膜の加熱処理による結晶化
を助長する触媒元素（Ｎｉ）を含み、この膜中の結晶粒
がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっ
ているものである。

【００６９】この実施例のＴＦＴ１０は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したＣＰＵ
を構成する素子としても用いることができる。なお、Ｔ
ＦＴの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。

【００７０】次に製造方法について説明する。ここで
は、ガラス基板上にＮ型ＴＦＴを作製する工程ついて説
明する。

【００７１】まず、ガラス基板１０１上に例えばスパッ
タリング法によって厚さ２００ｎｍ程度の酸化ケイ素か
らなる下地膜１０２を形成する。この酸化ケイ素膜は、
ガラス基板１０１からの不純物の拡散を防ぐために設け
られる。

【００７２】次に、図１（ａ）に示すように厚さ２５〜
１００ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質ケ
イ素膜（ａ−Ｓｉ膜）１０３を成膜し、その上に、その
まま大気中に出すことなく引き続いて厚さ２０〜１５０
ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶縁
膜１０４として成膜する。このように大気中に出すこと
なく、半導体層とゲート絶縁膜とを連続形成することに
より、半導体層／ゲート絶縁膜界面を清浄に保つことが
でき、後に完成するＴＦＴの信頼性の向上や高性能化に
つながる。この半導体層とゲート絶縁膜の連続形成は真
空を破ることなく行うことができればなお良い。

【００７３】例えば、半導体層及び絶縁膜を大気中に取
り出さずに連続して形成する方法としては、プラズマＣ
ＶＤ法が一般的であり、その他、スパッタリング法、光
ＣＶＤ法、電子ビーム蒸着法などがある。本実施例で
は、ａ−Ｓｉ膜と酸化ケイ素膜の連続形成をＲＦプラズ
マＣＶＤ法で行った。ａ−Ｓｉ膜の形成には、シラン
（ＳｉＨ₄）ガスを原料として、これを基板温度１５０
〜４００℃、好ましくは２００〜３００℃にて分解，堆
積した。また、酸化ケイ素膜の形成には、ＴＥＯＳ（Te
tra Ethoxy Silan）を原料とし、酸素とともに基板温度
１５０〜６００℃、好ましくは３００〜４５０℃で分
解，堆積した。ちなみに上記ＴＥＯＳは、Ｓｉ原子，Ｏ
原子などを含む常温では液体の有機材料であり、層間絶
縁膜などの形成に用いられ、段差被覆性に優れた絶縁膜
を得ることができるものである。

【００７４】次に図１（ｂ）に示すように、イオン注入
法によって、ニッケルイオン１０５を、ゲート絶縁膜１
０４越しにａ−Ｓｉ膜１０３に導入する。この際のニッ
ケルのドーズ量は、１×１０¹¹〜１×１０¹⁴ａｔｏｍｓ
／ｃｍ²となるようにする。本実施例では、ニッケルイ
オンの加速電圧を１２０〜２００ｋｅＶ、例えば１６０
ｋｅＶとし、ドーズ量を１×１０¹³ａｔｏｍｓ／ｃｍ²
として、ニッケルイオン１０５をａ−Ｓｉ膜１０３に導
入した。そして、これを水素還元雰囲気下または不活性
雰囲気下、加熱温度５２０〜５８０℃で数時間から数十
時間、ここでは５５０℃で４時間アニールして結晶化さ
せる。この際、ａ−Ｓｉ膜中に注入されたニッケルイオ
ン１０５が核となり、その後ニッケルが触媒となって結
晶成長を助長し、ａ−Ｓｉ膜１０３の結晶化が効果的に
起こる。これによってａ−Ｓｉ膜１０３は結晶性ケイ素
膜１０３ａとなる。また同時に膜中にニッケルが均一に
拡散して、結晶性ケイ素膜１０３ａ中のニッケル濃度は
１．２×１０¹⁸ａｔｏｍｓ／ｃｍ³となる。

【００７５】次に、図１（ｃ）に示すように、結晶性ケ
イ素膜１０３ａの不要な部分を除去して素子間分離を行
い、ＴＦＴの活性領域（ソース，ドレイン領域、及びチ
ャネル領域）となる島状の結晶性ケイ素膜１０３ｂを形
成する。このとき結晶性ケイ素膜１０３ａ上の酸化ケイ
素膜１０４は、島状の結晶性ケイ素膜１０３ｂと同様の
形状にパターニングされる。

【００７６】引き続いて、スパッタリング法によって、
アルミニウムを厚さ４００〜８００ｎｍ、例えば６００
ｎｍとなるよう成膜する。そして、アルミニウム膜をパ
ターニングして、ゲート電極１０６を形成する。さら
に、このアルミニウムゲート電極１０６の表面を陽極酸
化して、その表面に酸化物層１０７を形成する（図１
（ｄ））。

【００７７】ここで、陽極酸化は、酒石酸が１〜５％含
まれたエチレングリコール溶液中で行い、最初一定電流
で２２０Ｖまで電圧を上げ、その状態を１時間保持して
酸化処理を終了する。得られた酸化物層１０７の厚さは
２００ｎｍである。なお、この酸化物層１０７の厚さ
は、後のイオンドーピング工程において、オフセットゲ
ート領域の長さとなるので、オフセットゲート領域の長
さを上記陽極酸化工程で決めることができる。

【００７８】次に、イオンドーピング法によって、ゲー
ト電極１０６とその周囲の酸化物層１０７をマスクとし
て活性領域（結晶性ケイ素膜）１０３ｂに不純物（リ
ン）を注入する。ドーピングガスとして、フォスフィン
（ＰＨ₃）を用い、加速電圧を６０〜９０ｋＶ、例えば
８０ｋＶ、ドーズ量を１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば２×１０¹⁵ｃｍ^-2とする。この工程により、不純
物が注入された領域１０９と１１０は、後にＴＦＴ１０
のソース／ドレイン領域となり、ゲート電極１０６およ
びその周囲の酸化層１０７にマスクされた不純物が注入
されない領域１０８は、後にＴＦＴ１０のチャネル領域
となる。

【００７９】その後、図１（ｄ）に示すように、レーザ
ー光１１５の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い、
エネルギー密度１５０〜４００ｍＪ／ｃｍ²、好ましく
は２００〜２５０ｍＪ／ ｃｍ²で照射を行った。こうし
て形成されたＮ型不純物（リン）領域１０９、１ １０
のシート抵抗は、２００〜８００Ω／□であった。

【００８０】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜１１１として形成
する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料
として、これと酸素とのプラズマＣＶＤ法、もしくはオ
ゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形
成すれば、段差被覆性に優れた良好な層間絶縁膜が得ら
れる。また、ＳｉＨ₄とＮＨ₃を原料ガスとしてプラズマ
ＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領
域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特
性を劣化させる不対結合手を低減できる効果がある。

【００８１】次に、層間絶縁膜１１１にコンタクトホー
ル１１１ａを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってＴＦＴの電極配線１１
２、１１３を形成する。窒化チタン膜は、ソース，ドレ
イン領域へのアルミニウムの拡散を防止するためのバリ
ア膜として機能する。そして最後に、１気圧の水素雰囲
気で３５０℃、３０分のアニールを行い、図１（ｅ）に
示すＴＦＴ１０を完成させる。

【００８２】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には電極１１２及び１１３の一方
をＩＴＯなど透明導電膜からなる画素電極に接続し、も
う一方の電極より信号を入力する。また、本ＴＦＴを薄
膜集積回路に用いる場合には、ゲート電極１０６上にも
コンタクトホールを形成し、必要とする配線を施せばよ
い。

【００８３】このようにして作製した本実施例のＴＦＴ
１０では、電界効果移動は６０〜８０ｃｍ²／Ｖｓ、Ｓ
値は０．６〜０．８Ｖ／桁、閾値電圧２〜３Ｖという良
好な特性を示した。該Ｓ値は、ＴＦＴのサブスレッシュ
領域での立ち上がり係数であり、ゲート電圧ＶGとドレ
イン電流ＩDとの関係を示すグラフにおいて、ドレイン
電流ＩDが急峻に立ち上がる地点でのグラフの傾きを、
該ドレイン電流ＩDが１桁増大したときのゲート電圧の
変化で示している。また基板内におけるＴＦＴ特性のば
らつきは、電界効果移動で±１２％、閾値電圧で±８％
以内であった。

【００８４】このように本実施例では、外気を遮断した
状態で、その表面領域が絶縁性を有する基板上に非晶質
ケイ素膜１０３及び絶縁性薄膜１０４を続けて形成する
ので、これらの膜の界面を清浄な状態に保持することが
できる。

【００８５】また、上記非晶質ケイ素膜に、該非晶質ケ
イ素膜の結晶化を助長する触媒元素（Ｎｉ）を、イオン
注入法により上記絶縁性薄膜を介して導入し、その後該
触媒元素を導入した非晶質ケイ素膜を加熱によって結晶
化させるようにしたので、通常の固相成長法で得られる
結晶性よりさらに高い結晶性をもつ高品質な結晶性ケイ
素膜１０３ｂを、生産性よく形成できる。

【００８６】また、結晶性ケイ素膜１０３ｂの結晶性が
良好であるため、上記のように非晶質ケイ素膜１０３と
その上のゲート絶縁膜１０４との界面を清浄な状態に保
つことにより、該界面での欠陥準位を効果的に低減する
ことができる。

【００８７】しかもこの際結晶化に要する加熱温度が５
８０℃以下となり、基板として、コーニング７０５９ガ
ラスに代表される安価なガラス基板を使用できる。

【００８８】また、上記結晶性ケイ素膜１０３ｂ上の酸
化ケイ素膜をＭＯＳ型トランジスタのゲート絶縁膜とし
て用いたので、トランジスタのリーク電流を低減するこ
とができる。

【００８９】また、上記結晶性ケイ素膜の触媒元素の膜
中濃度を、１×１０¹⁶〜１×１０¹⁹ａｔｏｍｓ／ｃｍ³
としているので、触媒元素を効果的に機能させることが
できる。

【００９０】［実施例２］ 図２は本発明の第２の実施例による薄膜トランジスタの
製造方法を説明するための断面図であり、図２（ａ）な
いし図２（ｅ）は、本実施例のＴＦＴの製造方法を工程
順に示している。

【００９１】図において、２００は本実施例の半導体装
置で、アクティブマトリクス型の液晶表示装置の周辺駆
動回路や、一般の薄膜集積回路を構成するＣＭＯＳ構成
の回路２０を有している。このＣＭＯＳ構成の回路は、
Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とをこれらが相補的な
動作を行うよう接続したものである。

【００９２】該Ｎ型ＴＦＴ２１とＰ型ＴＦＴ２２とはそ
れぞれガラス基板２０１上に酸化ケイ素膜等の絶縁性下
地膜２０２を介して形成されている。該絶縁性下地膜２
０２上には、上記各ＴＦＴ２１，２２を構成する島状の
結晶性ケイ素膜２０３ｎ，２０３ｐが隣接して形成され
ている。この結晶性ケイ素膜２０３ｎ，２０３ｐの中央
部分は、それぞれＮチャネル領域２０８，Ｐチャネル領
域２０９となっている。上記結晶性ケイ素膜２０３ｎの
両側部分はＮ型ＴＦＴのＮ型ソース，ドレイン領域２１
０，２１１、上記結晶性ケイ素膜２０３ｐの両側部分は
Ｐ型ＴＦＴのＰ型ソース，ドレイン領域２１２，２１３
となっている。

【００９３】上記Ｎチャネル領域２０８及びＰチャネル
領域２０９上には、ゲート絶縁膜２０４を介してアルミ
ニウムゲート電極２０６及び２０７が配設されている。
また上記ＴＦＴ２１及び２２は全面が層間絶縁膜２１４
により覆われており、該層間絶縁膜２１４の、Ｎ型ＴＦ
Ｔ２１のソース，ドレイン領域２１０，２１１に対応す
る部分にはコンタクトホール２１４ｎが、また該層間絶
縁膜２１４の、Ｐ型ＴＦＴ２２のソース，ドレイン領域
２１２，２１３に対応する部分には、コンタクトホール
２１４ｐが形成されている。そして上記Ｎ型ＴＦＴ２１
のソース，ドレイン領域２１０，２１１はこのコンタク
トホール２１４ｎを介して電極配線２１５，２１６に接
続されている。また上記Ｐ型ＴＦＴ２２のソース，ドレ
イン領域２１２，２１３は上記コンタクトホール２１４
ｐを介して電極配線２１６，２１７に接続されている。

【００９４】そして本実施例では、上記結晶性ケイ素膜
２０３ｎ，２０３ｐは、非晶質ケイ素膜の加熱処理によ
る結晶化を助長する触媒元素（Ｎｉ）を含み、該膜中の
結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結晶か
らなっているものである。

【００９５】次に製造方法について説明する。ここで
は、ガラス基板上に上記ＣＭＯＳ構成の回路を作製する
工程について説明する。

【００９６】まず、ガラス基板２０１上に例えばスパッ
タリング法によって厚さ１００ｎｍ程度の酸化ケイ素か
らなる下地膜２０２を形成する。次にプラズマＣＶＤ法
によって、厚さ２５〜１００ｎｍ、例えば５０ｎｍの真
性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３と、
厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化ケイ
素膜２０４を連続成膜する（図２（ａ））。

【００９７】次に図２（ｂ）に示すように、イオン注入
法によって、ニッケルイオン２０５を、ゲート絶縁膜２
０４越しにａ−Ｓｉ膜２０３に導入する。この際ニッケ
ルのドーズ量としては５×１０¹²ａｔｏｍｓ／ｃｍ²と
し、加速電圧は１４０ｋｅｖとした。そして、これを水
素還元雰囲気下または不活性雰囲気下、加熱温度５２０
〜５８０℃で数時間から数十時間、具体的には５５０℃
で６時間アニールして結晶化させる。

【００９８】この際、ａ−Ｓｉ膜中に注入されたニッケ
ルイオン２０５が核となり、その後ニッケルが触媒とな
って結晶成長を助長し、ａ−Ｓｉ膜２０３の結晶化が効
果的に起こる。これによってａ−Ｓｉ膜２０３は結晶性
ケイ素膜２０３ａとなる。結晶性ケイ素膜２０３ａ中の
ニッケル濃度は１×１０¹⁸ａｔｏｍｓ／ｃｍ³となる。
引き続いて、レーザー光を上記結晶性ケイ素膜に照射
することで該結晶性ケイ素膜２０３ａの結晶性を高め
る。このときのレーザー光としては、ＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を
用いた。レーザー光の照射条件は、照射時に基板を２０
０〜４５０℃、例えば４００℃に加熱し、エネルギー密
度２００〜４００ｍＪ／ｃｍ²、例えば３００ｍＪ／ｃ
ｍ²で照射した。

【００９９】その後、図２（ｃ）に示すように、後にＴ
ＦＴの活性領域（素子領域）２０３ｎ、２０３ｐとなる
結晶性ケイ素膜を残し、それ以外の領域をエッチング除
去して素子間分離を行う。このとき結晶性ケイ素膜の上
の酸化ケイ素膜２０４は、島状の結晶性ケイ素膜２０３
ｎ、２０３ｐと同様の形状にパターニングされる。

【０１００】引き続いて、図２（ｄ）に示すように、ス
パッタリング法によって厚さ４００〜８００ｎｍ、例え
ば５００ｎｍのアルミニウム（０．１〜２％のシリコン
を含む）を成膜し、アルミニウム膜をパターニングし
て、ゲート電極２０６、２０７を形成する。

【０１０１】次に、イオンドーピング法によって、活性
領域２０３ｎにはゲート電極２０６をマスクとして不純
物（リン）を、また活性領域２０３ｐには、ゲート電極
２０７をマスクとして不純物（ホウ素）を注入する。こ
のときドーピングガスとして、フォスフィン（ＰＨ₃）
およびジボラン（Ｂ₂Ｈ₆）を用い、前者の場合は、加速
電圧を６０〜９０ｋＶとし、例えば８０ｋＶとし、後者
の場合４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドー
ズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えばリンを２
×１０¹⁵ｃｍ^-2、ホウ素を５×１０¹⁵ｃｍ^-2とする。

【０１０２】この工程により、ゲート電極２０６、２０
７にマスクされ不純物が注入されない領域は後にＴＦＴ
のチャネル領域２０８、２０９となる。ドーピングに際
しては、ドーピングが不要な領域をフォトレジストで覆
うことによって、それぞれの元素を選択的にドーピング
を行う。この結果、Ｎ型の不純物領域２１０と２１１、
Ｐ型の不純物領域２１２と２１３が形成され、図２
（ｄ）に示すようにＮチャネル型ＴＦＴ（ＮＴＦＴ）２
１とＰチャネル型ＴＦＴ（ＰＴＦＴ）２２とを形成する
ことができる。

【０１０３】その後、図２（ｄ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、ＸｅＣｌエ
キシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅ
ｃ）を用い、レーザー光の照射条件としては、エネルギ
ー密度２５０ｍＪ／ｃｍ²で１か所につき２ショット照
射した。

【０１０４】続いて、図２（ｅ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜２１４としてプラ
ズマＣＶＤ法によって形成し、これにコンタクトホール
２１４ｎ，２１４ｐを形成して、金属材料、例えば、窒
化チタンとアルミニウムの二層膜によってＴＦＴの電極
配線２１５、２１６、２１７を形成する。そして最後
に、１気圧の水素雰囲気下で３５０℃、３０分アニール
を行い、各Ｎ型及びＰ型ＴＦＴ２１，２２を完成させ
る。

【０１０５】以上の実施例にしたがって作製したＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度はＮＴＦＴで１２０〜１５０ｃｍ²／Ｖｓ、ＰＴＦＴ
で１００〜１３０ｃｍ²／Ｖｓと高く、閾値電圧はＮＴ
ＦＴで１．５〜２Ｖ、ＰＴＦＴで−２〜−３Ｖと非常に
良好な特性を示した。

【０１０６】このような構成の第２の実施例では、上記
非晶質ケイ素膜の加熱処理により得られた結晶性ケイ素
膜にレーザ光あるいは強光の照射処理を施すようにした
ので、上記第１実施例の効果に加えて、活性領域を構成
するケイ素膜の結晶性をさらに向上でき、該活性領域で
のキリャアの電界効果移動度を一層向上できる効果があ
る。

【０１０７】［実施例３］ 図３は本発明の第３の実施例による薄膜トランジスタの
製造方法を説明するための断面図であり、図３（ａ）な
いし図３（ｅ）は、本実施例のＴＦＴの製造方法を工程
順に示している。

【０１０８】図において、３００は薄膜トランジスタ
（ＴＦＴ）３０を有する半導体装置で、該ＴＦＴ３０
は、上記第１の実施例の半導体装置におけるＴＦＴ１０
と全く同一の断面構造を有している。この実施例では、
下地絶縁膜３０２としての酸化ケイ素膜、活性領域とな
る半導体層３０３，及びゲート絶縁膜となる酸化ケイ素
膜３０４が大気に曝すことなく連続して成膜したもので
ある点で上記第１の実施例と異なっている。なお、図３
において、３００番台の符号を付した本実施例の構成要
素は、図１に示す第１の実施例における１００番台の符
号を付した構成要素に対応するものである。

【０１０９】次に製造方法について説明する。本実施例
においても、ガラス基板上にＮ型ＴＦＴ３０を作製する
プロセスを例に挙げる。

【０１１０】まず、図３（ａ）に示すように、ガラス基
板３０１上に厚さ１００〜３００ｎｍ、例えば２００ｎ
ｍの酸化ケイ素からなる下地膜３０２、そして厚さ２５
〜１００ｎｍ、例えば８０ｎｍの真性（Ｉ型）の非晶質
ケイ素膜（ａ−Ｓｉ膜）３０３、さらに厚さ２０〜１５
０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶
縁膜３０４として連続して成膜する。この工程は、大気
中に出すことなく行われる。このように下地絶縁膜／半
導体層／ゲート絶縁膜を連続形成することで、下地絶縁
膜／半導体層の界面、及び半導体層／ゲート絶縁膜界面
を清浄に保つことができる。

【０１１１】ここで、上記半導体層／ゲート絶縁膜の連
続形成は、後に完成するＴＦＴの信頼性の向上や高性能
化など主にＯＮ特性の向上につながる。さらに下地絶縁
膜／半導体層を連続形成することで、リーク電流の低減
などＯＦＦ特性を向上することができる。

【０１１２】本実施例では、酸化ケイ素膜／ａ−Ｓｉ膜
／酸化ケイ素膜の連続形成をＲＦプラズマＣＶＤ法で行
った。ａ−Ｓｉ膜の形成には、シラン（ＳｉＨ₄）ガス
を原料とし、基板温度１５０〜４００℃、好ましくは２
００〜３００℃にて分解，堆積した。また、酸化ケイ素
膜の形成には、下地絶縁膜およびゲート絶縁膜ともＴＥ
ＯＳを原料とし、酸素とともに基板温度１５０〜６００
℃、好ましくは３００〜４５０℃で分解，堆積した。下
地の酸化ケイ素膜３０２は、ガラス基板からの不純物の
拡散を防ぐためのバッファ層としても機能している。

【０１１３】次に図３（ｂ）に示すように、イオン注入
法によって、ニッケルイオン３０５を、ゲート絶縁膜３
０４越しにａ−Ｓｉ膜３０３に導入する。この際のニッ
ケルのドーズ量は、１×１０¹¹〜１×１０¹⁴ａｔｏｍｓ
／ｃｍ²となるようにする。本実施例では、ニッケルイ
オンの加速電圧を１２０〜２００ｋｅＶ、例えば１６０
ｋｅＶとし、ドーズ量を１×１０¹³ａｔｏｍｓ／ｃｍ²
として、ニッケルイオン３０５をａ−Ｓｉ膜３０３に導
入した。そして、これを水素還元雰囲気下または不活性
雰囲気下、加熱温度５２０〜５８０℃で数時間から数十
時間、５５０℃で４時間アニールして結晶化させる。こ
の際、ａ−Ｓｉ膜中に注入されたニッケルイオン３０５
が核となり、その後ニッケルが触媒となってａ−Ｓｉ膜
３０３の結晶化が効果的に起こる。これにより結晶性ケ
イ素膜３０３ａが形成される。同時に膜中にニッケルが
均一に拡散して、結晶性ケイ素膜３０３ａ中のニッケル
濃度は１．２×１０¹⁸ａｔｏｍｓ／ｃｍ³となる。

【０１１４】次に、図３（ｃ）に示すように、結晶性ケ
イ素膜３０３ａの不要部分を除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜３０３ｂを形
成する。このとき結晶性ケイ素膜３０３ａ上の酸化ケイ
素膜３０４は、島状の結晶性ケイ素膜３０３ｂと同様の
形状にパターニングされる。

【０１１５】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極３０６を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層３０７を形成する（図３（ｄ））。ここでの陽極酸化
は、酒石酸が１〜５％含まれたエチレングリコール溶液
中で行い、最初一定電流で２２０Ｖまで電圧を上げ、そ
の状態で１時間保持して処理を終了する。得られた酸化
物層３０７の厚さは２００ｎｍである。なお、この酸化
物層３０７の厚さは、後のイオンドーピング工程におい
て、オフセットゲート領域の長さとなるので、オフセッ
トゲート領域の長さを上記陽極酸化工程で決めることが
できる。

【０１１６】次に、イオンドーピング法によって、ゲー
ト電極３０６とその周囲の酸化物層３０７をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ₃）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ^-2とす
る。

【０１１７】この工程により、不純物が注入された領域
３０９と３１０は後にＴＦＴのソース，ドレイン領域と
なり、ゲート電極３０６およびその周囲の酸化層３０７
にマスクされ不純物が注入されない領域３０８は、後に
ＴＦＴのチャネル領域となる。

【０１１８】その後、図３（ｄ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはＫｒＦエキシマレーザー（波
長２４８ｎｍ、パルス２０ｎｓｅｃ）を用い、エネルギ
ー密度１５０〜４００ｍＪ／ｃｍ²、好ましくは２００
〜２５０ｍＪ／ｃｍ²で照射を行った。こうして形成さ
れたＮ型不純物（リン）領域３０９、３１０のシート抵
抗は、２００〜８００Ω／□であった。

【０１１９】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜３１１として形成
する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料
として、これと酸素とのプラズマＣＶＤ法、もしくはオ
ゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形
成すれば、段差被覆性に優れた良好な層間絶縁膜が得ら
れる。また、ＳｉＨ₄とＮＨ₃を原料ガスとしてプラズマ
ＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領
域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特
性を劣化させる不対結合手を低減する効果がある。

【０１２０】次に、層間絶縁膜３１１にコンタクトホー
ル３１１ａを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極配線３１
２、３１３を形成する。そして最後に、１気圧の水素雰
囲気で３５０℃、３０分のアニールを行い、図３（ｅ）
に示すＴＦＴ３０を完成させる。

【０１２１】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には電極３１２及び３１３の一方
をＩＴＯなど透明電極膜からなる画素電極に接続し、も
う一方の電極より信号を入力する。また、本ＴＦＴを薄
膜集積回路に用いる場合には、ゲート電極３０６上にも
コンタクトホールを形成し、必要とする配線を施せばよ
い。

【０１２２】以上の実施例にしたがって作製したＮＴＦ
Ｔは、電界効果移動度は６０〜８０ｃｍ²／Ｖｓ、Ｓ値
は０．６〜０．８Ｖ／桁、閾値電圧２〜３Ｖという良好
な特性を示した。基板内におけるＴＦＴ特性のばらつき
は、電界効果移動度で±１２％、閾値電圧で±８％以内
であった。問題のリーク電流は、２〜６×１０^-12Ａ／
ｃｍ²であり、下地絶縁膜／半導体層を連続形成しない
ものに比べ均一桁低減す ることができた。

【０１２３】特に第３の実施例では、下地絶縁膜／半導
体層／ゲート絶縁膜を３層連続形成することで、ＯＮ特
性の向上のみならず、ＯＦＦ領域でのリーク電流の低減
を図ることができた。

【０１２４】なお、上記説明では本発明の実施例とし
て、３つの実施例を挙げたが、本発明は上述の実施例に
限定されるものではなく、本発明の技術的思想に基づく
各種の変形が可能である。

【０１２５】例えば、前述の各実施例においては、非晶
質ケイ素膜の結晶化を助長する触媒元素としてニッケル
を用いたが、ニッケル以外にコバルト、パラジウム、白
金、銅、銀、金、インジウム、スズ、アンチモン、アル
ミニウムを用いても同様の効果が得られる。

【０１２６】また、実施例２では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー（例えば連続発振Ａｒレーザーなど）でも同様の
処理が可能である。

【０１２７】また、上記加熱処理は、レーザー光の代わ
りに、赤外光、フラッシュランプからの出射光（強光）
を使用して短時間に１０００〜１２００℃（シリコンモ
ニターの温度）まで上昇させ試料を加熱する、いわゆる
ＲＴＡ（ラピッド・サーマル・アニール）あるいはＲＴ
Ｐ（ラピッド・サーマル・プロセス）などといわれる加
熱処理でもよい。

【０１２８】さらに、本発明は、液晶表示用のアクティ
ブマトリクス型基板以外に、例えば、密着型イメージセ
ンサー、ドライバー内蔵型のサーマルヘッド、有機系Ｅ
Ｌ（Electroluminescence）素子等を発光素子としたド
ライバー内蔵型の光書き込み素子や表示素子、三次元Ｉ
Ｃ等に適用可能である。ここで、有機系ＥＬ素子とは、
有機材料を発光素材とした電界発光素子である。本発明
を適用することにより、これらの素子の高速、高解像度
化等の高性能化が実現される。

【０１２９】またさらに本発明は、上述の実施例で説明
した薄膜トランジスタに限らず、ＭＯＳ型トランジスタ
を利用する半導体プロセス全般に幅広く適用可能であ
る。

【０１３０】

【発明の効果】以上のように本発明に係る半導体装置の
製造方法によれば、外気を遮断した状態で、その表面領
域が絶縁性を有する基板上に非晶質ケイ素膜及び絶縁性
薄膜を続けて形成するので、これらの膜の界面を清浄な
状態に保持することができる。

【０１３１】

【０１３２】また、上記非晶質ケイ素膜に、該非晶質ケ
イ素膜の結晶化を助長する触媒元素を、イオン注入法に
より上記絶縁性薄膜を介して導入し、その後該触媒元素
を導入した非晶質ケイ素膜を加熱によって結晶化させる
ようにしたので、通常の固相成長法で得られる結晶性よ
りさらに高い結晶性をもつ高品質な結晶性ケイ素膜を、
生産性よく形成できる。

【０１３３】しかもこの際結晶化に要する加熱温度を５
８０℃以下となり、基板として、コーニング７０５９ガ
ラスに代表される安価なガラス基板を使用できる。

【０１３４】また、触媒元素を導入した非晶質ケイ素膜
を加熱によって結晶化させた後、該結晶化したケイ素膜
にレーザー光あるいは強光を照射するようにしたので、
活性領域を構成する結晶性ケイ素膜の結晶性をさらに高
めることができ、活性領域でのキャリアの電界効果移動
度を一層向上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるＴＦＴ及びその製
造方法を説明するための断面図である。

【図２】本発明の第２の実施例によるＴＦＴ及びその製
造方法を説明するための断面図である。

【図３】本発明の第３の実施例によるＴＦＴ及びその製
造方法を説明するための断面図である。

【符号の説明】

１０、２１、３０ Ｎ型ＴＦＴ ２０ ＣＭＯＳ回路 ２２ Ｐ型ＴＦＴ １００、２００、３００ 半導体装置 １０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ 下地絶縁膜 １０３，２０３、３０３ 非晶質ケイ素膜 １０３ａ，２０３ａ、３０３ａ 結晶性ケイ素膜 １０３ｂ，２０３ｎ、２０３ｐ、３０３ｂ 活性領域 １０４、２０４、３０４ ゲート絶縁膜 １０５、２０５、３０５ 触媒元素 １０６、２０６、２０７、３０６ ゲート電極 １０７、３０７ 陽極酸化層 １０８、２０８、２０９、３０８ チャネル領域 １０９、１１０、２１０、２１１、２１２、２１３、３
０９、３１０ ソース，ドレイン領域 １１１、２１４、３１１ 層間絶縁層 １１１ａ、２１４ｎ、２１４ｐ、３１１ａ コンタクト
ホール １１２、１１３、２１５、２１６、２１７、３１２、３
１３ 電極配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 H01L 21/324 H01L 21/336

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 外気を遮断した状態で、その表面領域が
   絶縁性を有する基板上に非晶質ケイ素膜及び絶縁性薄膜
   を続けて形成する工程と、 該非晶質ケイ素膜に、該非晶質ケイ素膜の結晶化を助長
   する触媒元素を、イオン注入法により該絶縁性薄膜を介
   して導入する工程と、 該触媒元素を導入した非晶質ケイ素膜を加熱処理によっ
   て結晶化させる工程とを含む半導体装置の製造方法。
2. 【請求項２】 外気を遮断した状態で、その表面領域が
   絶縁性を有する基板上に非晶質ケイ素膜及び絶縁性薄膜
   を続けて形成する工程と、 該非晶質ケイ素膜に、該非晶質ケイ素膜の結晶化を助長
   する触媒元素を、イオン注入法により該絶縁性薄膜を介
   して導入する工程と、 該触媒元素を導入した非晶質ケイ素膜を加熱によって結
   晶化させる工程と、 該結晶化したケイ素膜にレーザー光あるいは強光を照射
   して結晶の処理を行う工程とを含む半導体装置の製造方
   法。
3. 【請求項３】 前記絶縁性薄膜からＭＯＳトランジスタ
   のゲート絶縁膜を形成する工程を含む請求項１または２
   記載の半導体装置の製造方法。
4. 【請求項４】 外気を遮断した状態で、基板上に第１の
   絶縁性薄膜、非晶質ケイ素膜、及び第２の絶縁性薄膜を
   ３層続けて形成する工程と、 該非晶質ケイ素膜に、該非晶質ケイ素膜の結晶化を助長
   する触媒元素を、イオン注入法により該第２の絶縁性薄
   膜を介して導入する工程と、 該触媒元素を導入した非晶質ケイ素膜を加熱処理によっ
   て結晶化させる工程とを含む半導体装置の製造方法。
5. 【請求項５】 外気を遮断した状態で、基板上に第１の
   絶縁性薄膜、非晶質ケイ素膜、及び第２の絶縁性薄膜を
   ３層続けて形成する工程と、 該非晶質ケイ素膜に、該非晶質ケイ素膜の結晶化を助長
   する触媒元素を、イオン注入法により該第２の絶縁性薄
   膜を介して導入する工程と、 該触媒元素を導入した非晶質ケイ素膜を加熱処理によっ
   て結晶化させる工程と、 該結晶化したケイ素膜にレーザー光あるいは強光を照射
   して結晶の処理を行う工程とを含む半導体装置の製造方
   法。
6. 【請求項６】 前記第２の絶縁性薄膜からＭＯＳ型トラ
   ンジスタのゲート絶縁膜を形成する工程を含む請求項４
   または５記載の半導体装置の製造方法。
7. 【請求項７】 前記触媒元素をイオン注入法により前記
   非晶質ケイ素膜へ導入する際のドーズ量を、１×１０¹¹
   〜１×１０¹⁴ａｔｏｍｓ／ｃｍ²とする請 求項１、２、
   ４、または５のいずれかに記載の半導体装置の製造方
   法。
8. 【請求項８】 触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐ
   ｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂの
   内の一種または複数種類の元素を用いる請求項１、２、
   ４、または５のいずれかに記載の半導体装置の製造方
   法。