JP2002175056A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002175056A JP2002175056A JP2000373171A JP2000373171A JP2002175056A JP 2002175056 A JP2002175056 A JP 2002175056A JP 2000373171 A JP2000373171 A JP 2000373171A JP 2000373171 A JP2000373171 A JP 2000373171A JP 2002175056 A JP2002175056 A JP 2002175056A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driving circuit
- signal line
- signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 消費電力の小さなものを得る。
【解決手段】 前記画素領域の集合である表示領域をｘ
方向に沿った仮想の線を境にして一方の表示領域と他方
の表示領域とに区分けられ、一方の表示領域側の各ゲー
ト信号線に走査信号を供給する走査信号駆動回路と他方
の表示領域側の各ゲート信号線に走査信号を供給する走
査信号駆動回路とが別個に形成され、かつ、一方の表示
領域側の各ドレイン信号線と他方の表示領域側の各ドレ
イン信号線とが分離されているとともに、一方の表示領
域側の各ドレイン信号線に映像信号を供給する映像信号
駆動回路と他方の表示領域側の各ドレイン信号線に映像
信号を供給する映像信号駆動回路とが別個に形成されて
いる。
方向に沿った仮想の線を境にして一方の表示領域と他方
の表示領域とに区分けられ、一方の表示領域側の各ゲー
ト信号線に走査信号を供給する走査信号駆動回路と他方
の表示領域側の各ゲート信号線に走査信号を供給する走
査信号駆動回路とが別個に形成され、かつ、一方の表示
領域側の各ドレイン信号線と他方の表示領域側の各ドレ
イン信号線とが分離されているとともに、一方の表示領
域側の各ドレイン信号線に映像信号を供給する映像信号
駆動回路と他方の表示領域側の各ドレイン信号線に映像
信号を供給する映像信号駆動回路とが別個に形成されて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に液晶表示駆動回路が形成されて
いるアクティブ・マトリクス型の液晶表示装置に関す
る。
り、特に、液晶を介して対向配置される各基板のうち一
方の基板の液晶側の面に液晶表示駆動回路が形成されて
いるアクティブ・マトリクス型の液晶表示装置に関す
る。
【０００２】
【従来の技術】アクティブ・マトリクス型の液晶表示装
置は、液晶を介して対向配置される各透明基板のうち一
方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向
に並設されるゲート信号線とｙ方向に延在されｘ方向に
並設されるドレイン信号線とで囲まれた各領域を画素領
域としている。そして、この画素領域に、片側のゲート
信号線からの走査信号によって駆動される薄膜トランジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とが備えら
れている。この画素電極は他方の透明基板の液晶側の面
に形成された対向電極との間に該映像信号に対応した強
さの電界を発生せしめ、液晶の光透過率を制御するよう
になっている。また、このような構成の液晶表示装置に
おいて、各ゲート信号線および各ドレイン信号線にそれ
ぞれ信号を供給するための走査信号駆動回路および映像
信号駆動回路をも一方の透明基板の液晶側の面に形成し
たものが知られている。これら各回路は、画素領域内の
前記薄膜トランジスタと同様の構成からなる多数のＭＩ
Ｓ（Metal-insulator-semiconductor）型のトラジスタ
からなっており、画素の構成と同時に各回路を形成でき
るからである。この場合、薄膜トランジスタおよびＭＩ
Ｓ型トランジスタのそれぞれの半導体層として多結晶シ
リコン（Ｐｏｌｙ−Ｓｉ）が用いられている。
置は、液晶を介して対向配置される各透明基板のうち一
方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向
に並設されるゲート信号線とｙ方向に延在されｘ方向に
並設されるドレイン信号線とで囲まれた各領域を画素領
域としている。そして、この画素領域に、片側のゲート
信号線からの走査信号によって駆動される薄膜トランジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とが備えら
れている。この画素電極は他方の透明基板の液晶側の面
に形成された対向電極との間に該映像信号に対応した強
さの電界を発生せしめ、液晶の光透過率を制御するよう
になっている。また、このような構成の液晶表示装置に
おいて、各ゲート信号線および各ドレイン信号線にそれ
ぞれ信号を供給するための走査信号駆動回路および映像
信号駆動回路をも一方の透明基板の液晶側の面に形成し
たものが知られている。これら各回路は、画素領域内の
前記薄膜トランジスタと同様の構成からなる多数のＭＩ
Ｓ（Metal-insulator-semiconductor）型のトラジスタ
からなっており、画素の構成と同時に各回路を形成でき
るからである。この場合、薄膜トランジスタおよびＭＩ
Ｓ型トランジスタのそれぞれの半導体層として多結晶シ
リコン（Ｐｏｌｙ−Ｓｉ）が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成からなる液晶表示装置は、たとえば携帯電話の
表示装置として用いた場合には、その消費電力が比較的
大きいという不都合が指摘されるに到った。また、映像
信号駆動回路にダイナミックメモリを用いており、この
ダイナミックメモリを構成する薄膜トランジスタにリー
ク電流が流れるという不都合が指摘されるに到った。さ
らに、該ダイナミックメモリは外来光によってその半導
体層にフォトンが発生した場合、これによる不都合がた
とえば画素領域内に形成される薄膜トランジスタよりも
悪影響を及ぼすことが指摘されるに到った。本発明は、
このような事情に基づいてなされたものであり、その目
的は、消費電力の小さな液晶表示装置を提供することに
ある。また、本発明の他の目的は、映像信号駆動回路内
のダイナミックメモリを構成する薄膜トランジスタに発
生するリーク電流を抑制できた液晶表示装置を提供する
ことにある。さらに、本発明の他の目的は、映像信号駆
動回路内のダイナミックメモリを正常に動作させる液晶
表示装置を提供することにある。
うな構成からなる液晶表示装置は、たとえば携帯電話の
表示装置として用いた場合には、その消費電力が比較的
大きいという不都合が指摘されるに到った。また、映像
信号駆動回路にダイナミックメモリを用いており、この
ダイナミックメモリを構成する薄膜トランジスタにリー
ク電流が流れるという不都合が指摘されるに到った。さ
らに、該ダイナミックメモリは外来光によってその半導
体層にフォトンが発生した場合、これによる不都合がた
とえば画素領域内に形成される薄膜トランジスタよりも
悪影響を及ぼすことが指摘されるに到った。本発明は、
このような事情に基づいてなされたものであり、その目
的は、消費電力の小さな液晶表示装置を提供することに
ある。また、本発明の他の目的は、映像信号駆動回路内
のダイナミックメモリを構成する薄膜トランジスタに発
生するリーク電流を抑制できた液晶表示装置を提供する
ことにある。さらに、本発明の他の目的は、映像信号駆
動回路内のダイナミックメモリを正常に動作させる液晶
表示装置を提供することにある。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００５】手段１．液晶を介して対向配置される各基
板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ
方向に並設されるゲート信号線とこれら各ゲート信号線
に走査信号を供給する走査信号駆動回路と、ｙ方向に延
在しｘ方向に並設されるドレイン信号線とこれら各ドレ
イン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備え、
前記画素領域の集合である表示領域をｘ方向に沿った仮
想の線を境にして一方の表示領域と他方の表示領域とに
区分けられ、一方の表示領域側の各ゲート信号線に走査
信号を供給する走査信号駆動回路と他方の表示領域側の
各ゲート信号線に走査信号を供給する走査信号駆動回路
とが別個に形成され、かつ、一方の表示領域側の各ドレ
イン信号線と他方の表示領域側の各ドレイン信号線とが
分離されているとともに、一方の表示領域側の各ドレイ
ン信号線に映像信号を供給する映像信号駆動回路と他方
の表示領域側の各ドレイン信号線に映像信号を供給する
映像信号駆動回路とが別個に形成されていることを特徴
とするものである。このように構成された液晶表示装置
は、一方の表示領域と他方の表示領域を一つの表示領域
として用いることもできるが、いずれか一の表示領域の
みを表示させることができるようになる。このため、表
示しない表示領域に走査信号を供給しなくても済むこと
から消費電力の低減が図れるようになる。
板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ
方向に並設されるゲート信号線とこれら各ゲート信号線
に走査信号を供給する走査信号駆動回路と、ｙ方向に延
在しｘ方向に並設されるドレイン信号線とこれら各ドレ
イン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備え、
前記画素領域の集合である表示領域をｘ方向に沿った仮
想の線を境にして一方の表示領域と他方の表示領域とに
区分けられ、一方の表示領域側の各ゲート信号線に走査
信号を供給する走査信号駆動回路と他方の表示領域側の
各ゲート信号線に走査信号を供給する走査信号駆動回路
とが別個に形成され、かつ、一方の表示領域側の各ドレ
イン信号線と他方の表示領域側の各ドレイン信号線とが
分離されているとともに、一方の表示領域側の各ドレイ
ン信号線に映像信号を供給する映像信号駆動回路と他方
の表示領域側の各ドレイン信号線に映像信号を供給する
映像信号駆動回路とが別個に形成されていることを特徴
とするものである。このように構成された液晶表示装置
は、一方の表示領域と他方の表示領域を一つの表示領域
として用いることもできるが、いずれか一の表示領域の
みを表示させることができるようになる。このため、表
示しない表示領域に走査信号を供給しなくても済むこと
から消費電力の低減が図れるようになる。
【０００６】手段２．液晶を介して対向配置される各基
板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ
方向に並設されるゲート信号線とこれら各ゲート信号線
に走査信号を供給する走査信号駆動回路と、ｙ方向に延
在しｘ方向に並設されるドレイン信号線とこれら各ドレ
イン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備える
とともに、前記映像信号駆動回路は前記薄膜トランジス
タと並行して形成される他の複数の薄膜トランジスタか
らなるダイナミックメモリを備え、該他の複数の薄膜ト
ランジスタのうち少なくとも一つは絶縁膜を介して固定
された電位を有する導電膜で覆われていることを特徴と
するものである。このように構成された液晶表示装置
は、そのダイナミックメモリを構成する薄膜トランジス
タにおいて、その容量を大きくすることができることか
ら、リーク電流の発生を抑制することができる。
板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ
方向に並設されるゲート信号線とこれら各ゲート信号線
に走査信号を供給する走査信号駆動回路と、ｙ方向に延
在しｘ方向に並設されるドレイン信号線とこれら各ドレ
イン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備える
とともに、前記映像信号駆動回路は前記薄膜トランジス
タと並行して形成される他の複数の薄膜トランジスタか
らなるダイナミックメモリを備え、該他の複数の薄膜ト
ランジスタのうち少なくとも一つは絶縁膜を介して固定
された電位を有する導電膜で覆われていることを特徴と
するものである。このように構成された液晶表示装置
は、そのダイナミックメモリを構成する薄膜トランジス
タにおいて、その容量を大きくすることができることか
ら、リーク電流の発生を抑制することができる。
【０００７】手段３．液晶表示パネルと、この液晶表示
パネルの背面に配置されるバックライトとから構成さ
れ、前記液晶表示パネルは、液晶を介して対向配置され
る各基板のうち一方の基板の液晶側の面に、ｘ方向に延
在しｙ方向に並設されるゲート信号線とこれら各ゲート
信号線に走査信号を供給する走査信号駆動回路と、ｙ方
向に延在しｘ方向に並設されるドレイン信号線とこれら
各ドレイン信号線に映像信号を供給する映像信号駆動回
路と、前記各信号線によって囲まれる画素領域に、片側
のゲート信号線からの走査信号によって駆動される薄膜
トラジスタと、この薄膜トランジスタを介して片側のド
レイン信号線からの映像信号が供給される画素電極とを
備えるとともに、前記映像信号駆動回路は前記薄膜トラ
ンジスタと並行して形成される他の複数の薄膜トランジ
スタからなるダイナミックメモリを備え、前記バックラ
イトと対向する側の基板に該バックライトからの光が前
記ダイナミックメモリへ照射するのを回避する遮光膜が
形成されていることを特徴とするものである。このよう
に構成された液晶表示装置は、ダイナミックメモリを構
成する薄膜トランジスタへの外来光の照射を遮蔽できる
ことから、該ダイナミックメモリを正常に動作させる
パネルの背面に配置されるバックライトとから構成さ
れ、前記液晶表示パネルは、液晶を介して対向配置され
る各基板のうち一方の基板の液晶側の面に、ｘ方向に延
在しｙ方向に並設されるゲート信号線とこれら各ゲート
信号線に走査信号を供給する走査信号駆動回路と、ｙ方
向に延在しｘ方向に並設されるドレイン信号線とこれら
各ドレイン信号線に映像信号を供給する映像信号駆動回
路と、前記各信号線によって囲まれる画素領域に、片側
のゲート信号線からの走査信号によって駆動される薄膜
トラジスタと、この薄膜トランジスタを介して片側のド
レイン信号線からの映像信号が供給される画素電極とを
備えるとともに、前記映像信号駆動回路は前記薄膜トラ
ンジスタと並行して形成される他の複数の薄膜トランジ
スタからなるダイナミックメモリを備え、前記バックラ
イトと対向する側の基板に該バックライトからの光が前
記ダイナミックメモリへ照射するのを回避する遮光膜が
形成されていることを特徴とするものである。このよう
に構成された液晶表示装置は、ダイナミックメモリを構
成する薄膜トランジスタへの外来光の照射を遮蔽できる
ことから、該ダイナミックメモリを正常に動作させる
【０００８】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 《全体の構成》図１は、本発明による液晶表示装置の一
実施例を示す等価回路図である。同図は回路図である
が、実際の幾何学的配置と対応づけて描いている。同図
において、まず、透明基板ＳＵＢ１がある。この透明基
板ＳＵＢ１は透明基板ＳＵＢ２（図示せず）と液晶を介
して対向配置され、この透明基板ＳＵＢ２は少なくとも
液晶表示部ＡＲを被ってその周辺に形成されるシール剤
ＳＬ（図９参照）によって透明基板ＳＵＢ１に固定され
ている。
の実施例を図面を用いて説明をする。 《全体の構成》図１は、本発明による液晶表示装置の一
実施例を示す等価回路図である。同図は回路図である
が、実際の幾何学的配置と対応づけて描いている。同図
において、まず、透明基板ＳＵＢ１がある。この透明基
板ＳＵＢ１は透明基板ＳＵＢ２（図示せず）と液晶を介
して対向配置され、この透明基板ＳＵＢ２は少なくとも
液晶表示部ＡＲを被ってその周辺に形成されるシール剤
ＳＬ（図９参照）によって透明基板ＳＵＢ１に固定され
ている。
【０００９】透明基板ＳＵＢ１の液晶側の面には、図中
ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ
と、これらゲート信号線ＧＬと絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線ＤＬとが形成され
ている。各ゲート信号線ＧＬと各ドレイン信号線ＤＬと
で囲まれた矩形上の各領域は画素領域を構成するように
なり、これによりマトリクス状に配置された各画素領域
の集合によって液晶表示部ＡＲが形成されるようになっ
ている。
ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ
と、これらゲート信号線ＧＬと絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線ＤＬとが形成され
ている。各ゲート信号線ＧＬと各ドレイン信号線ＤＬと
で囲まれた矩形上の各領域は画素領域を構成するように
なり、これによりマトリクス状に配置された各画素領域
の集合によって液晶表示部ＡＲが形成されるようになっ
ている。
【００１０】ここで、この実施例では、各ドレイン信号
線ＤＬは液晶表示部ＡＲの中央において分割されて形成
されている。すなわち、最上段である１段からｉ段まで
の各ゲート信号線ＧＬとで形成される各画素領域（以
下、前段表示部ＡＲｆと称する場合がある）と、（ｉ−
１）段から最下段であるｎ段までの各ゲート信号線ＧＬ
とで形成される各画素領域（以下、前段表示部ＡＲｂと
称する場合がある）とが観念上分割され、前段表示部Ａ
Ｒｆを担当するドレイン信号線ＤＬと後段表示部ＡＲｂ
を担当するドレイン信号線ＤＬとが電気的に分離して形
成されている。この場合、ｉの値は液晶表示装置の用途
によって異なり、液晶表示部ＡＲの中央（図中ｙ方向の
中央）に対して上段側であってもよく、また、下段側で
あってもよい。
線ＤＬは液晶表示部ＡＲの中央において分割されて形成
されている。すなわち、最上段である１段からｉ段まで
の各ゲート信号線ＧＬとで形成される各画素領域（以
下、前段表示部ＡＲｆと称する場合がある）と、（ｉ−
１）段から最下段であるｎ段までの各ゲート信号線ＧＬ
とで形成される各画素領域（以下、前段表示部ＡＲｂと
称する場合がある）とが観念上分割され、前段表示部Ａ
Ｒｆを担当するドレイン信号線ＤＬと後段表示部ＡＲｂ
を担当するドレイン信号線ＤＬとが電気的に分離して形
成されている。この場合、ｉの値は液晶表示装置の用途
によって異なり、液晶表示部ＡＲの中央（図中ｙ方向の
中央）に対して上段側であってもよく、また、下段側で
あってもよい。
【００１１】そして、前段表示部ＡＲｆにおける各ゲー
ト信号線ＧＬの一端側（図中右側）は、走査信号駆動回
路である画素駆動用シフトレジスタ１ｆに接続され、こ
の画素駆動用シフトレジスタ１ｆはこの液晶表示装置の
外部から供給されるスタートパルスクロック信号によっ
て駆動されるようになっている。また、後段表示部ＡＲ
ｂにおける各ゲート信号線ＧＬの一端側（図中右側）
は、前記画素駆動用シフトレジスタ１ｆと別個の画素駆
動用シフトレジスタ１ｂに接続され、この画素駆動用シ
フトレジスタ１ｂも前記スタートパルスクロック信号に
よって駆動されるようになっている。
ト信号線ＧＬの一端側（図中右側）は、走査信号駆動回
路である画素駆動用シフトレジスタ１ｆに接続され、こ
の画素駆動用シフトレジスタ１ｆはこの液晶表示装置の
外部から供給されるスタートパルスクロック信号によっ
て駆動されるようになっている。また、後段表示部ＡＲ
ｂにおける各ゲート信号線ＧＬの一端側（図中右側）
は、前記画素駆動用シフトレジスタ１ｆと別個の画素駆
動用シフトレジスタ１ｂに接続され、この画素駆動用シ
フトレジスタ１ｂも前記スタートパルスクロック信号に
よって駆動されるようになっている。
【００１２】さらに、前段表示部ＡＲｆにおける各ドレ
イン信号線ＤＬの一端側（図中上側）は、映像信号駆動
回路に接続され、この映像信号駆動回路は、ドレイン信
号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｆ、メ
モリ３ｆ、入力データ取り込み（出力）回路４ｆ、Ｈ側
アドレスデコーダ５ｆと、前記メモリ３ｆに接続される
Ｖ側アドレスデコーダ６ｆ、メモリ駆動用シフトレジス
タ７ｆとで構成されている。
イン信号線ＤＬの一端側（図中上側）は、映像信号駆動
回路に接続され、この映像信号駆動回路は、ドレイン信
号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｆ、メ
モリ３ｆ、入力データ取り込み（出力）回路４ｆ、Ｈ側
アドレスデコーダ５ｆと、前記メモリ３ｆに接続される
Ｖ側アドレスデコーダ６ｆ、メモリ駆動用シフトレジス
タ７ｆとで構成されている。
【００１３】Ｈ側アドレスデコーダ５ｆ、入力データ取
り込み（出力）回路４ｆ、およびＶ側アドレスデコーダ
６ｆには、それぞれこの液晶表示装置の外部から供給さ
れる画素アドレス（Ｈ）、画素データ、および画素アド
レス（Ｖ）が入力されるようになっている。さらに、メ
モリ駆動用シフトレジスタ７ｆは前記スタートパルスク
ロック信号の入力によって駆動されるようになってい
る。なお、このような映像信号駆動回路のさらなる詳細
な回路は図２に示されている。
り込み（出力）回路４ｆ、およびＶ側アドレスデコーダ
６ｆには、それぞれこの液晶表示装置の外部から供給さ
れる画素アドレス（Ｈ）、画素データ、および画素アド
レス（Ｖ）が入力されるようになっている。さらに、メ
モリ駆動用シフトレジスタ７ｆは前記スタートパルスク
ロック信号の入力によって駆動されるようになってい
る。なお、このような映像信号駆動回路のさらなる詳細
な回路は図２に示されている。
【００１４】また、後段表示部ＡＲｂにおける各ドレイ
ン信号線ＤＬの一端側（図中下側）は、前記映像信号駆
動回路と別個の映像信号駆動回路に接続され、この映像
信号駆動回路は、前記映像信号駆動回路と同様に、ドレ
イン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２
ｂ、メモリ３ｂ、入力データ取り込み（出力）回路４
ｂ、Ｈ側アドレスデコーダ５ｂと、前記メモリ３ｂに接
続されるＶ側アドレスデコーダ６ｂ、メモリ駆動用シフ
トレジスタ７ｂとから構成されている。
ン信号線ＤＬの一端側（図中下側）は、前記映像信号駆
動回路と別個の映像信号駆動回路に接続され、この映像
信号駆動回路は、前記映像信号駆動回路と同様に、ドレ
イン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２
ｂ、メモリ３ｂ、入力データ取り込み（出力）回路４
ｂ、Ｈ側アドレスデコーダ５ｂと、前記メモリ３ｂに接
続されるＶ側アドレスデコーダ６ｂ、メモリ駆動用シフ
トレジスタ７ｂとから構成されている。
【００１５】Ｈ側アドレスデコーダ５ｂ、入力データ取
り込み（出力）回路４ｂ、Ｖ側アドレスデコーダ６ｂに
は、それぞれこの液晶表示装置の外部から供給される前
記画素アドレス（Ｈ）、画素データ、画素アドレス
（Ｖ）が入力されるようになっている。さらに、メモリ
駆動用シフトレジスタ７ｂは前記スタートパルスクロッ
ク信号の入力によって駆動されるようになっている。
り込み（出力）回路４ｂ、Ｖ側アドレスデコーダ６ｂに
は、それぞれこの液晶表示装置の外部から供給される前
記画素アドレス（Ｈ）、画素データ、画素アドレス
（Ｖ）が入力されるようになっている。さらに、メモリ
駆動用シフトレジスタ７ｂは前記スタートパルスクロッ
ク信号の入力によって駆動されるようになっている。
【００１６】そして、走査信号駆動回路および映像信号
駆動回路のそれぞれには、この液晶表示装置の外部から
電源供給制御回路９を介して電源が供給され、前段表示
部ＡＲｆ側の走査信号駆動回路および映像信号駆動回路
には電力供給スイッチ１０ｆを介して電源が供給され、
後段表示部ＡＲｂ側の走査信号駆動回路および映像信号
駆動回路には電力供給スイッチ１０ｂを介して電源が供
給されるようになっている。
駆動回路のそれぞれには、この液晶表示装置の外部から
電源供給制御回路９を介して電源が供給され、前段表示
部ＡＲｆ側の走査信号駆動回路および映像信号駆動回路
には電力供給スイッチ１０ｆを介して電源が供給され、
後段表示部ＡＲｂ側の走査信号駆動回路および映像信号
駆動回路には電力供給スイッチ１０ｂを介して電源が供
給されるようになっている。
【００１７】このように構成された液晶表示装置は、液
晶表示部ＡＲにおいて、その全域にわたって表示できる
ことはもちろんのこと、前段表示部ＡＲｆのみに表示し
たり、また、後段表示部ＡＲｂのみに表示したりできる
ようになっている。
晶表示部ＡＲにおいて、その全域にわたって表示できる
ことはもちろんのこと、前段表示部ＡＲｆのみに表示し
たり、また、後段表示部ＡＲｂのみに表示したりできる
ようになっている。
【００１８】このことから、たとえば携帯電話における
液晶表示装置として利用する場合に、前段表示部ＡＲｆ
に日時、時刻、アンテナ感度等の情報（パネル一部表示
で充分な情報）を映像させ、後段表示部ＡＲｂを駆動さ
せないようにすることができる。このため、後段表示部
ＡＲｂの各ゲート信号線ＧＬに電力を供給しない構成と
でき、低消費電力化の向上に有効となる。
液晶表示装置として利用する場合に、前段表示部ＡＲｆ
に日時、時刻、アンテナ感度等の情報（パネル一部表示
で充分な情報）を映像させ、後段表示部ＡＲｂを駆動さ
せないようにすることができる。このため、後段表示部
ＡＲｂの各ゲート信号線ＧＬに電力を供給しない構成と
でき、低消費電力化の向上に有効となる。
【００１９】《画素の構成》図３は、画素の一実施例を
示す平面図である。同図は特にドレイン信号線ＤＬの分
離個所における画素を示し、該ドレイン信号線ＤＬと交
差するゲート信号線ＧＬに対して上側の画素の一部と下
側の画素の一部を示している。なお、図３のIV−IV線に
おける断面図を図４に示している。
示す平面図である。同図は特にドレイン信号線ＤＬの分
離個所における画素を示し、該ドレイン信号線ＤＬと交
差するゲート信号線ＧＬに対して上側の画素の一部と下
側の画素の一部を示している。なお、図３のIV−IV線に
おける断面図を図４に示している。
【００２０】図３において、まず、透明基板ＳＵＢ１の
上面に薄膜トランジスタＴＦＴの形成領域にｐｏｌｙ−
Ｓｉからなる半導体層ＡＳが形成されている。そして、
この半導体層ＡＳをも被って透明基板ＳＵＢ１の表面に
たとえばＳｉＯ2からなる第１の絶縁膜ＧＩが形成され
ている。
上面に薄膜トランジスタＴＦＴの形成領域にｐｏｌｙ−
Ｓｉからなる半導体層ＡＳが形成されている。そして、
この半導体層ＡＳをも被って透明基板ＳＵＢ１の表面に
たとえばＳｉＯ2からなる第１の絶縁膜ＧＩが形成され
ている。
【００２１】この第１の絶縁膜ＧＩは薄膜トランジスタ
ＴＦＴの形成領域にあってはそのゲート絶縁膜として、
また、後述の容量素子Ｃｓｔｇの形成領域にあってはそ
の誘電体膜として機能する。絶縁膜ＧＩの表面には図中
ｘ方向に延在するようにしてゲート信号線ＧＬが形成さ
れている。このゲート信号線ＧＬはその一部が画素領域
内に延在されて前記半導体層ＡＳを股がるようにして形
成され、これにより薄膜トランジスタＴＦＴのゲート電
極ＧＴが形成されている。
ＴＦＴの形成領域にあってはそのゲート絶縁膜として、
また、後述の容量素子Ｃｓｔｇの形成領域にあってはそ
の誘電体膜として機能する。絶縁膜ＧＩの表面には図中
ｘ方向に延在するようにしてゲート信号線ＧＬが形成さ
れている。このゲート信号線ＧＬはその一部が画素領域
内に延在されて前記半導体層ＡＳを股がるようにして形
成され、これにより薄膜トランジスタＴＦＴのゲート電
極ＧＴが形成されている。
【００２２】また、ゲート信号線ＧＬの形成の際に同時
にストレージ線ＳＬが形成され、このストレージ線ＳＬ
は該ゲート信号線ＧＬとほぼ平行に配置されるととも
に、該ゲート信号線ＧＬとの間に比較的面積の大きな延
在部が形成されている。ストレージ線ＳＬの前記延在部
は容量素子Ｃｓｔｇの電極の一つを構成するようなって
いる。そして、ゲート信号線ＧＬおよびストレージ線Ｓ
Ｌをも被って透明基板ＳＵＢ１の表面には、たとえばＳ
ｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
にストレージ線ＳＬが形成され、このストレージ線ＳＬ
は該ゲート信号線ＧＬとほぼ平行に配置されるととも
に、該ゲート信号線ＧＬとの間に比較的面積の大きな延
在部が形成されている。ストレージ線ＳＬの前記延在部
は容量素子Ｃｓｔｇの電極の一つを構成するようなって
いる。そして、ゲート信号線ＧＬおよびストレージ線Ｓ
Ｌをも被って透明基板ＳＵＢ１の表面には、たとえばＳ
ｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
【００２３】この第２の絶縁膜ＩＮはゲート信号線ＧＬ
に対する後述のドレイン信号線ＤＬの層間絶縁膜として
の機能を、また、容量素子Ｃｓｔｇの形成領域にあって
はその誘電体膜として機能する。また、この第２の絶縁
膜ＩＮはその下層の第１の絶縁膜ＧＩにまで貫通するコ
ンタクト孔ＣＨ１、ＣＨ２が形成され、それぞれ薄膜ト
ランジスタＴＦＴのドレイン領域、ソース領域の一部が
露出されるようになっている。そして、この第２の絶縁
膜ＩＮの上面は、図中ｙ方向に延在するドレイン信号線
ＤＬが形成され、また、このドレイン信号線ＤＬと同時
に形成されるソース電極ＳＤ２とが形成されている。
に対する後述のドレイン信号線ＤＬの層間絶縁膜として
の機能を、また、容量素子Ｃｓｔｇの形成領域にあって
はその誘電体膜として機能する。また、この第２の絶縁
膜ＩＮはその下層の第１の絶縁膜ＧＩにまで貫通するコ
ンタクト孔ＣＨ１、ＣＨ２が形成され、それぞれ薄膜ト
ランジスタＴＦＴのドレイン領域、ソース領域の一部が
露出されるようになっている。そして、この第２の絶縁
膜ＩＮの上面は、図中ｙ方向に延在するドレイン信号線
ＤＬが形成され、また、このドレイン信号線ＤＬと同時
に形成されるソース電極ＳＤ２とが形成されている。
【００２４】ドレイン信号線ＤＬは前記コンタクト孔Ｃ
Ｈ１上を走行するようにして形成され、これにより、こ
のコンタクト孔ＣＨ１部のドレイン信号線ＤＬは薄膜ト
ランジスタＴＦＴのドレイン電極ＳＤ１を兼ねた構成と
なっている。また、このドレイン信号線ＤＬは、ゲート
信号線ＧＬ上で分離され、一方の側のドレイン信号線Ｄ
Ｌの分離端部と他方の側のドレイン信号線ＤＬの分離端
部はいずれも該ゲート信号線ＧＬに重畳されている。こ
のようにした理由は、外来光（バックライト等の）によ
る光漏れをゲート信号線ＧＬによって防止した構成とな
っている。換言すれば、ドレイン信号線ＤＬの切断部を
ゲート信号線ＧＬで遮光した構成となっている。
Ｈ１上を走行するようにして形成され、これにより、こ
のコンタクト孔ＣＨ１部のドレイン信号線ＤＬは薄膜ト
ランジスタＴＦＴのドレイン電極ＳＤ１を兼ねた構成と
なっている。また、このドレイン信号線ＤＬは、ゲート
信号線ＧＬ上で分離され、一方の側のドレイン信号線Ｄ
Ｌの分離端部と他方の側のドレイン信号線ＤＬの分離端
部はいずれも該ゲート信号線ＧＬに重畳されている。こ
のようにした理由は、外来光（バックライト等の）によ
る光漏れをゲート信号線ＧＬによって防止した構成とな
っている。換言すれば、ドレイン信号線ＤＬの切断部を
ゲート信号線ＧＬで遮光した構成となっている。
【００２５】さらに、ソース電極ＳＤ２は前記コンタク
ト孔ＣＨ２を被うようにして形成されているとともに、
一部のストレージ線ＳＬおよびその延在部と重ね合わさ
れるようにして形成される延在部を備えている。このソ
ース電極ＳＤ２の延在部は容量素子Ｃｓｔｇの一つの電
極をするようになっている。
ト孔ＣＨ２を被うようにして形成されているとともに、
一部のストレージ線ＳＬおよびその延在部と重ね合わさ
れるようにして形成される延在部を備えている。このソ
ース電極ＳＤ２の延在部は容量素子Ｃｓｔｇの一つの電
極をするようになっている。
【００２６】そして、ドレイン信号線ＤＬおよびソース
電極ＳＤ２をも被って透明基板ＳＵＢの表面にはたとえ
ばＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されてい
る。この第３の絶縁膜ＰＳＶは薄膜トランジスタＴＦＴ
への液晶の直接の接触を回避する保護膜としての機能を
有する。また、この第３の絶縁膜ＰＳＶには、ソース電
極ＳＤ２の延在部の一部を露出させるためのコンタクト
孔ＣＨ３が形成されている。そして、この第３の絶縁膜
ＰＳＶの上面には、コンタクト孔ＣＨ３をも被ってたと
えばＩＴＯ（Indium-Tin-Oxide）からなる画素電極ＰＸ
が形成されている。
電極ＳＤ２をも被って透明基板ＳＵＢの表面にはたとえ
ばＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されてい
る。この第３の絶縁膜ＰＳＶは薄膜トランジスタＴＦＴ
への液晶の直接の接触を回避する保護膜としての機能を
有する。また、この第３の絶縁膜ＰＳＶには、ソース電
極ＳＤ２の延在部の一部を露出させるためのコンタクト
孔ＣＨ３が形成されている。そして、この第３の絶縁膜
ＰＳＶの上面には、コンタクト孔ＣＨ３をも被ってたと
えばＩＴＯ（Indium-Tin-Oxide）からなる画素電極ＰＸ
が形成されている。
【００２７】《メモリの構成》図５は、図１に示す前記
メモリの１ｂｉｔに相当する部分の平面図である。ま
た、図６は図５のVI−VI線における断面図である。ま
た、この部分におけるメモリはいわゆるダイナミックメ
モリと称されるもので、その等価回路は図７に示してい
る。図５に示す構成はその幾何学的配置において図７と
ほぼ対応している。図５に示すメモリの形成は前記画素
の形成と並行してなされるようになっている。
メモリの１ｂｉｔに相当する部分の平面図である。ま
た、図６は図５のVI−VI線における断面図である。ま
た、この部分におけるメモリはいわゆるダイナミックメ
モリと称されるもので、その等価回路は図７に示してい
る。図５に示す構成はその幾何学的配置において図７と
ほぼ対応している。図５に示すメモリの形成は前記画素
の形成と並行してなされるようになっている。
【００２８】図５に示すように、まず、透明基板ＳＵＢ
１の表面には、ｐｏｌｙ−Ｓｉからなる半導体層ＡＳ1
と半導体層ＡＳ2が形成されている。このうち半導体層
ＡＳ1は薄膜トランジスタＴＦＴ1を構成するための半導
体層となり、半導体層ＡＳ2は薄膜トランジスタＴＦＴ2
および薄膜トランジスタＴＦＴ3を構成するための半導
体層となる。これら半導体層ＡＳ1、ＡＳ2は液晶表示部
ＡＲにおける薄膜トランジスタＴＦＴの半導体層ＡＳの
形成と同時に形成されるようになっている。
１の表面には、ｐｏｌｙ−Ｓｉからなる半導体層ＡＳ1
と半導体層ＡＳ2が形成されている。このうち半導体層
ＡＳ1は薄膜トランジスタＴＦＴ1を構成するための半導
体層となり、半導体層ＡＳ2は薄膜トランジスタＴＦＴ2
および薄膜トランジスタＴＦＴ3を構成するための半導
体層となる。これら半導体層ＡＳ1、ＡＳ2は液晶表示部
ＡＲにおける薄膜トランジスタＴＦＴの半導体層ＡＳの
形成と同時に形成されるようになっている。
【００２９】そして、この半導体層ＡＳ1、ＡＳ2をも被
って透明基板ＳＵＢの上面にはＳｉＯ2からなる第１の
絶縁膜ＧＩが形成されている。この第１の絶縁膜ＧＩは
薄膜トランジスタＴＦＴ1ないしＴＦＴ3のゲート絶縁膜
としての機能を有する。
って透明基板ＳＵＢの上面にはＳｉＯ2からなる第１の
絶縁膜ＧＩが形成されている。この第１の絶縁膜ＧＩは
薄膜トランジスタＴＦＴ1ないしＴＦＴ3のゲート絶縁膜
としての機能を有する。
【００３０】この第１の絶縁膜ＧＩの上面には、図中ｘ
方向に延在するゲート配線層Ｇｌとリフレッシュ配線層
Ｒｌとが形成されている。これらゲート配線層Ｇｌ、リ
フレッシュ配線層Ｒｌは液晶表示部ＡＲにおけるゲート
信号線ＧＬの形成の際に同時に形成されるようになって
いる。
方向に延在するゲート配線層Ｇｌとリフレッシュ配線層
Ｒｌとが形成されている。これらゲート配線層Ｇｌ、リ
フレッシュ配線層Ｒｌは液晶表示部ＡＲにおけるゲート
信号線ＧＬの形成の際に同時に形成されるようになって
いる。
【００３１】この場合、ゲート配線層Ｇｌは前記半導体
層ＡＳ1の一部を横切るようにして形成されて薄膜トラ
ンジスタＴＦＴ1のゲート電極を構成し、リフレッシュ
配線層Ｒｌは前記半導体層ＡＳ2の一部を横切るように
して形成されて薄膜トランジタＴＦＴ3のゲート電極を
構成するようになっている。これらゲート配線層Ｇｌお
よびリフレッシュ配線層Ｒｌをも被って透明基板ＳＵＢ
の上面にはＳｉＯ2からなる第２の絶縁膜ＩＮが形成さ
れている。
層ＡＳ1の一部を横切るようにして形成されて薄膜トラ
ンジスタＴＦＴ1のゲート電極を構成し、リフレッシュ
配線層Ｒｌは前記半導体層ＡＳ2の一部を横切るように
して形成されて薄膜トランジタＴＦＴ3のゲート電極を
構成するようになっている。これらゲート配線層Ｇｌお
よびリフレッシュ配線層Ｒｌをも被って透明基板ＳＵＢ
の上面にはＳｉＯ2からなる第２の絶縁膜ＩＮが形成さ
れている。
【００３２】この第２の絶縁膜ＩＮはゲート配線層Ｇｌ
およびリフレッシュ配線層Ｒｌの後述のドレイン配線層
Ｄｌに対する層間絶縁膜としての機能を有する。また、
第２の絶縁膜ＩＮは薄膜トランジスタＴＦＴ1のドレイ
ン領域およびソース領域、薄膜トランジスタＴＦＴ2の
ソース領域、薄膜トランジスタＴＦＴ3のドレイン領域
およびソース領域、リフレッシュ配線層Ｒｌの一部さら
にゲート電極ＧＴ３の一部を露出させるコンタクト孔Ｃ
Ｈ４、ＣＨ５、ＣＨ６、ＣＨ７、ＣＨ８、ＣＨ９が形成
されている。
およびリフレッシュ配線層Ｒｌの後述のドレイン配線層
Ｄｌに対する層間絶縁膜としての機能を有する。また、
第２の絶縁膜ＩＮは薄膜トランジスタＴＦＴ1のドレイ
ン領域およびソース領域、薄膜トランジスタＴＦＴ2の
ソース領域、薄膜トランジスタＴＦＴ3のドレイン領域
およびソース領域、リフレッシュ配線層Ｒｌの一部さら
にゲート電極ＧＴ３の一部を露出させるコンタクト孔Ｃ
Ｈ４、ＣＨ５、ＣＨ６、ＣＨ７、ＣＨ８、ＣＨ９が形成
されている。
【００３３】第２の絶縁膜ＩＮの上面には、図中ｙ方向
に延在するドレイン配線層Ｄｌが形成され、このドレイ
ン配線層Ｄｌは薄膜トラジスタＴＦＴ1のドレイン領
域、薄膜トランジスタＴＦＴ3のドレイン領域と接続さ
れている。このドレイン配線層Ｄｌは液晶表示部ＡＲに
おけるドレイン信号線ＤＬの形成の際に同時に形成され
るようになっている。
に延在するドレイン配線層Ｄｌが形成され、このドレイ
ン配線層Ｄｌは薄膜トラジスタＴＦＴ1のドレイン領
域、薄膜トランジスタＴＦＴ3のドレイン領域と接続さ
れている。このドレイン配線層Ｄｌは液晶表示部ＡＲに
おけるドレイン信号線ＤＬの形成の際に同時に形成され
るようになっている。
【００３４】また、この際に、ゲート配線層Ｇｌと同時
に形成されるゲート電極ＧＴ３が薄膜トランジスタＴＦ
Ｔ2の半導体層ＡＳ2を横切るようにして形成され、この
ゲート電極ＧＴ３は薄膜トランジスタＴＦＴ1のソース
領域と接続されている。また、やはり、ドレイン配線層
Ｄｌと同時に形成される導電層Ｃｌが薄膜トランジスタ
ＴＦＴ2のソース領域とリフレッシュ配線層Ｒｌとの接
続を図るようにして形成されている。
に形成されるゲート電極ＧＴ３が薄膜トランジスタＴＦ
Ｔ2の半導体層ＡＳ2を横切るようにして形成され、この
ゲート電極ＧＴ３は薄膜トランジスタＴＦＴ1のソース
領域と接続されている。また、やはり、ドレイン配線層
Ｄｌと同時に形成される導電層Ｃｌが薄膜トランジスタ
ＴＦＴ2のソース領域とリフレッシュ配線層Ｒｌとの接
続を図るようにして形成されている。
【００３５】ドレイン配線層Ｄｌ、ゲート電極ＧＴ３、
導電層Ｃｌをも被って透明基板ＳＵＢの上面はＳｉＯ2
からなる第３の絶縁膜ＰＳＶが形成されている。この第
３の絶縁膜は薄膜トランジスタＴＦＴ1ないしＴＦＴ3を
保護するための保護膜としての機能を有する。
導電層Ｃｌをも被って透明基板ＳＵＢの上面はＳｉＯ2
からなる第３の絶縁膜ＰＳＶが形成されている。この第
３の絶縁膜は薄膜トランジスタＴＦＴ1ないしＴＦＴ3を
保護するための保護膜としての機能を有する。
【００３６】そして、この第３の絶縁膜ＰＳＶの上面に
は、ＩＴＯ（Indium-Tin-Oxide）膜からなる導電層ＣＬ
が形成されている。この導電層ＣＬは液晶表示部ＡＲに
おける画素電極ＰＸの形成の際に同時に形成されるよう
になっている。
は、ＩＴＯ（Indium-Tin-Oxide）膜からなる導電層ＣＬ
が形成されている。この導電層ＣＬは液晶表示部ＡＲに
おける画素電極ＰＸの形成の際に同時に形成されるよう
になっている。
【００３７】この導電層ＣＬは、この実施例では薄膜ト
ランジスタＴＦＴ2のゲート領域を被うようにして形成
されている。しかし、これに限定されることはなく、他
の薄膜トランジスタＴＦＴ１1、ＴＦＴ3の各ゲート領域
を被うようにして形成されていてもよい。なお、この導
電層ＣＬはグランド（ground）あるいは電源等のように
固定された電位に保持されるようになっている。
ランジスタＴＦＴ2のゲート領域を被うようにして形成
されている。しかし、これに限定されることはなく、他
の薄膜トランジスタＴＦＴ１1、ＴＦＴ3の各ゲート領域
を被うようにして形成されていてもよい。なお、この導
電層ＣＬはグランド（ground）あるいは電源等のように
固定された電位に保持されるようになっている。
【００３８】このように、構成されたメモリは、その蓄
積容量を増大させることができ、各薄膜トランジスタＴ
ＦＴ1ないしＴＦＴ3に生じるリーク電流に対し、メモリ
保持の時間マージンがとれる効果を奏するようになる。
積容量を増大させることができ、各薄膜トランジスタＴ
ＦＴ1ないしＴＦＴ3に生じるリーク電流に対し、メモリ
保持の時間マージンがとれる効果を奏するようになる。
【００３９】《メモリの動作説明》図８（ａ）は、上記
ダイナミックメモリの動作を示す図で、（１）データ線
（ドレイン配線層）をグランド（ＧＮＤ）にリセット、
（２）データのリード動作、（３）データの再書込み、
（４）新しいデータの書込みをそれぞれ電流の流れ等に
よって示している。また、図８（ｂ）は、各信号のタイ
ミングチャートを示している。
ダイナミックメモリの動作を示す図で、（１）データ線
（ドレイン配線層）をグランド（ＧＮＤ）にリセット、
（２）データのリード動作、（３）データの再書込み、
（４）新しいデータの書込みをそれぞれ電流の流れ等に
よって示している。また、図８（ｂ）は、各信号のタイ
ミングチャートを示している。
【００４０】《液晶表示パネル》図９は、透明基板ＳＵ
Ｂ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ
２を外囲器とする液晶表示パネルＰＮＬと、この液晶表
示パネルの背面（観察者に対して）に配置されるバック
ライトＢＬとの配置関係を示した図である。透明基板Ｓ
ＵＢ１の液晶側と反対側の面には偏光膜ＰＯＬ２が形成
され、透明基板ＳＵＢ２の液晶側と反対側の面には偏光
膜ＰＯＬ１が形成され、透明基板ＳＵＢ１に対する透明
基板ＳＵＢ２の固定は液晶を封止する機能を兼ね備える
シール剤ＳＬによってなされている。
Ｂ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ
２を外囲器とする液晶表示パネルＰＮＬと、この液晶表
示パネルの背面（観察者に対して）に配置されるバック
ライトＢＬとの配置関係を示した図である。透明基板Ｓ
ＵＢ１の液晶側と反対側の面には偏光膜ＰＯＬ２が形成
され、透明基板ＳＵＢ２の液晶側と反対側の面には偏光
膜ＰＯＬ１が形成され、透明基板ＳＵＢ１に対する透明
基板ＳＵＢ２の固定は液晶を封止する機能を兼ね備える
シール剤ＳＬによってなされている。
【００４１】バックライトＢＬからの光は、液晶表示パ
ネルＰＮＬの液晶表示部ＡＲにおける各画素の光透過率
が制御された液晶ＬＣを通して観察者へ照射されるよう
になっている。そして、この場合、透明基板ＳＵＢ１の
バックライトＢＬ側の面において遮光膜ＢＴが形成さ
れ、この遮光膜ＢＴは少なくとも図１に示したＨ側アド
レスデコーダ、入力データ取り込み（出力）回路、メモ
リのそれぞれにバックライトＢＬからの光が照射される
のを防止している。しかし、この遮光膜ＢＴは液晶表示
部ＡＲ（画素の集合からなる領域）のみを開口させるよ
うにして、その周辺の全域に形成するようにしてもよい
ことはいうまでもない。
ネルＰＮＬの液晶表示部ＡＲにおける各画素の光透過率
が制御された液晶ＬＣを通して観察者へ照射されるよう
になっている。そして、この場合、透明基板ＳＵＢ１の
バックライトＢＬ側の面において遮光膜ＢＴが形成さ
れ、この遮光膜ＢＴは少なくとも図１に示したＨ側アド
レスデコーダ、入力データ取り込み（出力）回路、メモ
リのそれぞれにバックライトＢＬからの光が照射される
のを防止している。しかし、この遮光膜ＢＴは液晶表示
部ＡＲ（画素の集合からなる領域）のみを開口させるよ
うにして、その周辺の全域に形成するようにしてもよい
ことはいうまでもない。
【００４２】このように構成した液晶表示パネルＰＮＬ
は、ダイナミックメモリを構成する各薄膜トランジスタ
ＴＦＴ1ないしＴＦＴ3にバックライトＢＬからの光の照
射が防止されることから、その誤動作の発生を回避でき
る効果を奏するようになる。ダイナミックメモリの場
合、光の照射による半導体中に発生するフォトンに起因
する悪影響は極めて大きいからである。
は、ダイナミックメモリを構成する各薄膜トランジスタ
ＴＦＴ1ないしＴＦＴ3にバックライトＢＬからの光の照
射が防止されることから、その誤動作の発生を回避でき
る効果を奏するようになる。ダイナミックメモリの場
合、光の照射による半導体中に発生するフォトンに起因
する悪影響は極めて大きいからである。
【００４３】なお、この実施例では、バックライトＢＬ
と対向する透明基板ＳＵＢ１の液晶側の面においてダイ
ナミックメモリ等の回路が形成されたものである。しか
し、これらの回路は他方の透明基板ＳＵＢ２側に形成さ
れたものであってもよいことはいうまでもない。この場
合にあっても、該ダイナミックメモリへの外来光の照射
を防止できるからである。なお、遮光膜ＢＴとしては、
たとえば黒色のビニール等であってもよい。
と対向する透明基板ＳＵＢ１の液晶側の面においてダイ
ナミックメモリ等の回路が形成されたものである。しか
し、これらの回路は他方の透明基板ＳＵＢ２側に形成さ
れたものであってもよいことはいうまでもない。この場
合にあっても、該ダイナミックメモリへの外来光の照射
を防止できるからである。なお、遮光膜ＢＴとしては、
たとえば黒色のビニール等であってもよい。
【００４４】《液晶表示パネルの駆動方法》図１０は、
液晶表示パネルＰＮＬの駆動方法、特に、画素駆動用シ
フトレジスタ１ｆ、１ｂの駆動方法およびそれにともな
う映像信号駆動回路からの映像信号の送出の方法を示し
た図である。上述したように、本実施例による液晶表示
装置は、その液晶表示部ＡＲが前段表示部ＡＲｆと後段
表示部ＡＲｂに区分けされ、それぞれ別個の画素駆動用
シフトレジスタ１ｆ、１ｂによってゲート信号線ＧＬに
走査信号を供給している。そして、その駆動の一実施例
として、前段表示部ＡＲｆと後段表示部ＡＲｂの境界側
に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後
段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれ
それから遠ざかる方向へ沿って各ゲート信号線ＧＬに走
査信号を供給している。
液晶表示パネルＰＮＬの駆動方法、特に、画素駆動用シ
フトレジスタ１ｆ、１ｂの駆動方法およびそれにともな
う映像信号駆動回路からの映像信号の送出の方法を示し
た図である。上述したように、本実施例による液晶表示
装置は、その液晶表示部ＡＲが前段表示部ＡＲｆと後段
表示部ＡＲｂに区分けされ、それぞれ別個の画素駆動用
シフトレジスタ１ｆ、１ｂによってゲート信号線ＧＬに
走査信号を供給している。そして、その駆動の一実施例
として、前段表示部ＡＲｆと後段表示部ＡＲｂの境界側
に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後
段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれ
それから遠ざかる方向へ沿って各ゲート信号線ＧＬに走
査信号を供給している。
【００４５】また、他の実施例として、これとは逆に、
前段表示部ＡＲｆと後段表示部ＡＲｂの境界に遠のく側
に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後
段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれ
それから前記境界の近づく方向へ沿って各ゲート信号線
ＧＬに走査信号を供給するようにしてもよい。このよう
に構成した場合、前段表示部ＡＲｆと後段表示部ＡＲｂ
の境界における表示を極めて自然にすることができる効
果を奏する。すなわち、前段表示部ＡＲｆの前記境界側
の画素と後段表示部ＡＲｂの該境界側の画素とにおい
て、それらの駆動の時間差が少なく、たとえば一方の画
素においてリークが大きくなっているというような不都
合が生じることがなくなるからである。
前段表示部ＡＲｆと後段表示部ＡＲｂの境界に遠のく側
に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後
段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれ
それから前記境界の近づく方向へ沿って各ゲート信号線
ＧＬに走査信号を供給するようにしてもよい。このよう
に構成した場合、前段表示部ＡＲｆと後段表示部ＡＲｂ
の境界における表示を極めて自然にすることができる効
果を奏する。すなわち、前段表示部ＡＲｆの前記境界側
の画素と後段表示部ＡＲｂの該境界側の画素とにおい
て、それらの駆動の時間差が少なく、たとえば一方の画
素においてリークが大きくなっているというような不都
合が生じることがなくなるからである。
【００４６】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、消費電力の小さな
ものを得ることができる。また、映像信号駆動回路内の
ダイナミックメモリを構成する薄膜トランジスタに発生
するリーク電流を抑制できる。さらに、映像信号駆動回
路内のダイナミックメモリを正常に動作させることがで
きる。
本発明による液晶表示装置によれば、消費電力の小さな
ものを得ることができる。また、映像信号駆動回路内の
ダイナミックメモリを構成する薄膜トランジスタに発生
するリーク電流を抑制できる。さらに、映像信号駆動回
路内のダイナミックメモリを正常に動作させることがで
きる。
【図１】本発明による液晶表示装置の一実施例を示す全
体等価回路図である。
体等価回路図である。
【図２】本発明による液晶表示装置の映像信号駆動回路
の一実施例を示す等価回路図である。
の一実施例を示す等価回路図である。
【図３】本発明による液晶表示装置の画素の一実施例を
示す平面図である。
示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】本発明による液晶表示装置のダイナミックメモ
リ（１ｂｉｔ）の一実施例を示す平面図である。
リ（１ｂｉｔ）の一実施例を示す平面図である。
【図６】図５のVI−VI線における断面図である。
【図７】本発明による液晶表示装置のダイナミックメモ
リの一実施例を示す等価回路図である。
リの一実施例を示す等価回路図である。
【図８】本発明による液晶表示装置のダイナミックメモ
リの動作説明図である。
リの動作説明図である。
【図９】本発明による液晶表示パネルの一実施例を示す
断面図である。
断面図である。
【図１０】本発明による液晶表示駆動方法の一実施例を
示す説明図である。
示す説明図である。
ＳＵＢ…基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信
号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、Ａ
Ｒ…液晶表示部、ＡＲｆ…前段表示部、ＡＲｂ…後段表
示部、ＣＬ…導電膜、ＢＴ…遮光膜。
号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、Ａ
Ｒ…液晶表示部、ＡＲｆ…前段表示部、ＡＲｂ…後段表
示部、ＣＬ…導電膜、ＢＴ…遮光膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２３Ｕ ６２３ ６８０Ｇ ６８０ Ｇ０２Ｆ 1/1335 ５３０ Ｆターム(参考） 2H091 FA41Z GA11 GA13 LA18 LA30 2H092 GA59 HA04 JB22 JB31 JB51 JB61 KA04 NA26 PA06 PA13 2H093 NC16 NC22 NC28 NC34 NC35 ND39 5C006 AC22 AF82 BB16 BC02 BC03 BC11 BF03 FA36 FA47 5C080 AA10 BB05 DD10 DD26 FF11 JJ02 JJ03 JJ06 KK02 KK43
Claims (9)
- 【請求項１】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に
並設されるゲート信号線とこれら各ゲート信号線に走査
信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ
方向に並設されるドレイン信号線とこれら各ドレイン信
号線に映像信号を供給する映像信号駆動回路と、 前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備え、 前記画素領域の集合である表示領域をｘ方向に沿った仮
想の線を境にして一方の表示領域と他方の表示領域とに
区分けられ、 一方の表示領域側の各ゲート信号線に走査信号を供給す
る走査信号駆動回路と他方の表示領域側の各ゲート信号
線に走査信号を供給する走査信号駆動回路とが別個に形
成され、 かつ、一方の表示領域側の各ドレイン信号線と他方の表
示領域側の各ドレイン信号線とが分離されているととも
に、 一方の表示領域側の各ドレイン信号線に映像信号を供給
する映像信号駆動回路と他方の表示領域側の各ドレイン
信号線に映像信号を供給する映像信号駆動回路とが別個
に形成されていることを特徴とする液晶表示装置。 - 【請求項２】 一方の表示領域側の走査信号駆動回路、
映像信号駆動回路、および他方の表示領域側の走査信号
駆動回路、映像信号駆動回路をともに駆動させ、あるい
は、いずれかの表示領域側の走査信号駆動回路、映像信
号駆動回路を駆動させる電源供給の切替手段が備えられ
ていることを特徴とする請求項１に記載の液晶表示装
置。 - 【請求項３】 一方の表示領域側の各ドレイン信号線と
他方の表示領域側の各ドレイン信号線との分離個所は、
これらドレイン信号線と絶縁膜を介して配置されるゲー
ト信号線上に位置づけられ、かつ、一方の表示領域側の
各ドレイン信号線の分離された端部と他方の表示領域側
の各ドレイン信号線の分離された端部はいずれも該ゲー
ト信号線に重畳されていることを特徴とする請求項１に
記載の液晶表示装置。 - 【請求項４】 一方の表示領域と他方の表示領域の境界
側に存在するそれぞれの各領域のゲート信号線から、そ
れぞれそれから遠ざかる方向へ沿って各ゲート信号線に
走査信号を供給し、そのタイミングに併せて映像信号駆
動回路から映像信号を供給することを特徴とする請求項
１に記載の液晶表示装置の駆動方法。 - 【請求項５】 一方の表示領域と他方の表示領域の境界
に遠のく側に存在するそれぞれのゲート信号線から、そ
れぞれそれから前記境界の近づく方向へ沿って各ゲート
信号線に走査信号を供給し、そのタイミングに併せて映
像信号駆動回路から映像信号を供給することを特徴とす
る請求項１に記載の液晶表示装置の駆動方法。 - 【請求項６】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に
並設されるゲート信号線とこれら各ゲート信号線に走査
信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ
方向に並設されるドレイン信号線とこれら各ドレイン信
号線に映像信号を供給する映像信号駆動回路と、 前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備える
とともに、 前記映像信号駆動回路は前記薄膜トランジスタと並行し
て形成される他の複数の薄膜トランジスタからなるダイ
ナミックメモリを備え、 該他の複数の薄膜トランジスタのうち少なくとも一つは
絶縁膜を介して固定された電位を有する導電膜で覆われ
ていることを特徴とする液晶表示装置。 - 【請求項７】 導電膜は画素電極と同一の材料で形成さ
れていることを特徴とする請求項６に記載の液晶表示装
置。 - 【請求項８】 液晶表示パネルと、この液晶表示パネル
の背面に配置されるバックライトとから構成され、 前記液晶表示パネルは、液晶を介して対向配置される各
基板のうち一方の基板の液晶側の面に、ｘ方向に延在し
ｙ方向に並設されるゲート信号線とこれら各ゲート信号
線に走査信号を供給する走査信号駆動回路と、ｙ方向に
延在しｘ方向に並設されるドレイン信号線とこれら各ド
レイン信号線に映像信号を供給する映像信号駆動回路
と、 前記各信号線によって囲まれる画素領域に、片側のゲー
ト信号線からの走査信号によって駆動される薄膜トラジ
スタと、この薄膜トランジスタを介して片側のドレイン
信号線からの映像信号が供給される画素電極とを備える
とともに、 前記映像信号駆動回路は前記薄膜トランジスタと並行し
て形成される他の複数の薄膜トランジスタからなるダイ
ナミックメモリを備え、 前記バックライトと対向する側の基板に該バックライト
からの光が前記ダイナミックメモリへ照射するのを回避
する遮光膜が形成されていることを特徴とする液晶表示
装置。 - 【請求項９】 ダイナミックメモリが形成されている基
板はバックライトと対向する側の基板であり、前記遮光
膜は前記基板を介してダイナミックメモリと対向する部
分に形成されていることを特徴とする液晶表示装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373171A JP2002175056A (ja) | 2000-12-07 | 2000-12-07 | 液晶表示装置 |
| TW090129426A TW561446B (en) | 2000-12-07 | 2001-11-28 | Display device |
| US09/998,689 US20020070912A1 (en) | 2000-12-07 | 2001-12-03 | Display device |
| KR10-2001-0076890A KR100469600B1 (ko) | 2000-12-07 | 2001-12-06 | 표시 장치 |
| CNB011431148A CN1238827C (zh) | 2000-12-07 | 2001-12-07 | 显示设备 |
| CNB2004100459945A CN100399119C (zh) | 2000-12-07 | 2001-12-07 | 显示设备 |
| KR1020040088140A KR100676789B1 (ko) | 2000-12-07 | 2004-11-02 | 표시 장치 |
| KR1020050052290A KR20050074369A (ko) | 2000-12-07 | 2005-06-17 | 표시 장치 |
| US11/396,527 US7701431B2 (en) | 2000-12-07 | 2006-04-04 | Display device with divided display regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373171A JP2002175056A (ja) | 2000-12-07 | 2000-12-07 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005229053A Division JP4163203B2 (ja) | 2005-08-08 | 2005-08-08 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175056A true JP2002175056A (ja) | 2002-06-21 |
| JP2002175056A5 JP2002175056A5 (ja) | 2005-04-07 |
Family
ID=18842600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373171A Pending JP2002175056A (ja) | 2000-12-07 | 2000-12-07 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20020070912A1 (ja) |
| JP (1) | JP2002175056A (ja) |
| KR (3) | KR100469600B1 (ja) |
| CN (2) | CN1238827C (ja) |
| TW (1) | TW561446B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823647B1 (ko) | 2005-10-04 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | 표시장치 |
| WO2014087869A1 (ja) * | 2012-12-03 | 2014-06-12 | シャープ株式会社 | 薄膜トランジスタアレイ基板、及び、液晶表示装置 |
| WO2022167893A1 (ja) * | 2021-02-05 | 2022-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945581B1 (ko) | 2003-06-23 | 2010-03-08 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| TWI239424B (en) * | 2003-10-15 | 2005-09-11 | Hannstar Display Corp | Liquid crystal display panel and driving method therefor |
| JP4942341B2 (ja) * | 2004-12-24 | 2012-05-30 | 三洋電機株式会社 | 表示装置 |
| CN100423082C (zh) * | 2006-11-03 | 2008-10-01 | 北京京东方光电科技有限公司 | 一种平板显示器系统内接口单元 |
| TWI338880B (en) * | 2007-08-15 | 2011-03-11 | Au Optronics Corp | A driving method for reducing power consumption of a flat display |
| JP5199638B2 (ja) * | 2007-10-16 | 2013-05-15 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| CN100559440C (zh) * | 2007-11-08 | 2009-11-11 | 友达光电股份有限公司 | 降低平面显示器功率消耗的驱动方法 |
| JP4592739B2 (ja) * | 2007-11-15 | 2010-12-08 | シャープ株式会社 | 表示装置、携帯機器 |
| US8125472B2 (en) * | 2009-06-09 | 2012-02-28 | Global Oled Technology Llc | Display device with parallel data distribution |
| KR102144767B1 (ko) * | 2014-06-02 | 2020-08-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
| CN104835441B (zh) * | 2015-05-25 | 2017-10-31 | 京东方科技集团股份有限公司 | 显示控制电路及方法、显示装置 |
| CN110619858B (zh) * | 2019-10-29 | 2021-08-13 | 上海中航光电子有限公司 | 移位寄存器、栅极驱动电路和显示面板 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0287055B1 (en) * | 1987-04-15 | 1993-09-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US5148301A (en) * | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP2824818B2 (ja) * | 1991-08-02 | 1998-11-18 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| DE69223009T2 (de) * | 1991-08-02 | 1998-04-02 | Canon Kk | Flüssigkristall-Anzeigeeinheit |
| JP3043870B2 (ja) * | 1991-11-21 | 2000-05-22 | 株式会社東芝 | 液晶表示装置 |
| KR0171233B1 (ko) * | 1993-08-10 | 1999-03-20 | 쯔지 하루오 | 화상표시장치 및 그의 구동방법 |
| US5844538A (en) | 1993-12-28 | 1998-12-01 | Sharp Kabushiki Kaisha | Active matrix-type image display apparatus controlling writing of display data with respect to picture elements |
| JPH07271327A (ja) * | 1994-03-30 | 1995-10-20 | Nippondenso Co Ltd | Ｅｌ表示装置の駆動回路 |
| JPH07281201A (ja) | 1994-04-07 | 1995-10-27 | Hitachi Ltd | 液晶表示パネル |
| TW396329B (en) * | 1994-12-02 | 2000-07-01 | Semiconductor Energy Lab | Electric device having non-light emitting type display and method for making the electric device |
| JP3253481B2 (ja) * | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
| JP3454971B2 (ja) * | 1995-04-27 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| JPH09130708A (ja) * | 1995-10-31 | 1997-05-16 | Victor Co Of Japan Ltd | 液晶画像表示装置 |
| JPH09146499A (ja) * | 1995-11-22 | 1997-06-06 | Toshiba Corp | 情報機器 |
| KR100223899B1 (ko) * | 1996-01-15 | 1999-10-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| TW451284B (en) | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| KR100471772B1 (ko) * | 1997-07-11 | 2005-06-07 | 삼성전자주식회사 | 듀얼 스캔 구동 방식의 액정 표시 장치용 기판 |
| JPH1140772A (ja) * | 1997-07-22 | 1999-02-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3724930B2 (ja) | 1997-09-12 | 2005-12-07 | 株式会社日立製作所 | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム |
| JP3450164B2 (ja) | 1997-09-26 | 2003-09-22 | シャープ株式会社 | ドットマトリクス表示装置 |
| JPH11212057A (ja) * | 1998-01-28 | 1999-08-06 | Citizen Watch Co Ltd | 液晶表示装置の駆動方法 |
| WO1999047972A1 (fr) * | 1998-03-19 | 1999-09-23 | Seiko Epson Corporation | Dispositif d'affichage et dispositif de projection a cristaux liquides |
| JP2000019482A (ja) * | 1998-07-02 | 2000-01-21 | Hitachi Ltd | 液晶表示装置 |
| JP2000098334A (ja) * | 1998-09-28 | 2000-04-07 | Alps Electric Co Ltd | 液晶表示装置 |
| US6262703B1 (en) * | 1998-11-18 | 2001-07-17 | Agilent Technologies, Inc. | Pixel cell with integrated DC balance circuit |
| KR100312760B1 (ko) * | 1999-02-24 | 2001-11-03 | 윤종용 | 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법 |
| JP3923238B2 (ja) | 1999-07-07 | 2007-05-30 | シャープ株式会社 | 表示装置 |
-
2000
- 2000-12-07 JP JP2000373171A patent/JP2002175056A/ja active Pending
-
2001
- 2001-11-28 TW TW090129426A patent/TW561446B/zh not_active IP Right Cessation
- 2001-12-03 US US09/998,689 patent/US20020070912A1/en not_active Abandoned
- 2001-12-06 KR KR10-2001-0076890A patent/KR100469600B1/ko not_active Expired - Fee Related
- 2001-12-07 CN CNB011431148A patent/CN1238827C/zh not_active Expired - Fee Related
- 2001-12-07 CN CNB2004100459945A patent/CN100399119C/zh not_active Expired - Fee Related
-
2004
- 2004-11-02 KR KR1020040088140A patent/KR100676789B1/ko not_active Expired - Fee Related
-
2005
- 2005-06-17 KR KR1020050052290A patent/KR20050074369A/ko not_active Ceased
-
2006
- 2006-04-04 US US11/396,527 patent/US7701431B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823647B1 (ko) | 2005-10-04 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | 표시장치 |
| WO2014087869A1 (ja) * | 2012-12-03 | 2014-06-12 | シャープ株式会社 | 薄膜トランジスタアレイ基板、及び、液晶表示装置 |
| JPWO2014087869A1 (ja) * | 2012-12-03 | 2017-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ基板、及び、液晶表示装置 |
| WO2022167893A1 (ja) * | 2021-02-05 | 2022-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1238827C (zh) | 2006-01-25 |
| KR100676789B1 (ko) | 2007-02-02 |
| KR100469600B1 (ko) | 2005-02-02 |
| US20060176291A1 (en) | 2006-08-10 |
| KR20050074369A (ko) | 2005-07-18 |
| CN1554970A (zh) | 2004-12-15 |
| KR20040108345A (ko) | 2004-12-23 |
| US7701431B2 (en) | 2010-04-20 |
| TW561446B (en) | 2003-11-11 |
| KR20020045558A (ko) | 2002-06-19 |
| US20020070912A1 (en) | 2002-06-13 |
| CN1357873A (zh) | 2002-07-10 |
| CN100399119C (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701431B2 (en) | Display device with divided display regions | |
| JP3321807B2 (ja) | 液晶パネル用基板，液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| US20080067528A1 (en) | Liquid crystal display device having touch screen function and method of fabricating the same | |
| US20050168664A1 (en) | Array substrate of liquid crystal display device | |
| CN115509056B (zh) | 阵列基板及其控制方法、制造方法和电子纸显示装置 | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| JP4663069B2 (ja) | 液晶表示装置 | |
| EP1485753A1 (en) | Matrix display devices | |
| KR20030025999A (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치 | |
| US6828734B2 (en) | Display device | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| US8022913B2 (en) | Instant-on heater | |
| JP3476212B2 (ja) | 液晶表示装置 | |
| US20100225568A1 (en) | Electro-optical-apparatus substrate, electro-optical apparatus and electronic appliance | |
| JP4163203B2 (ja) | 液晶表示装置 | |
| JPH10311988A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0356942A (ja) | 液晶表示装置 | |
| JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| KR100922794B1 (ko) | 액정표시장치 | |
| JP3432972B2 (ja) | 液晶表示装置 | |
| CN219936661U (zh) | 电子纸屏幕的像素控制装置及电子纸屏幕 | |
| JP2564995B2 (ja) | 液晶表示装置 | |
| JPH07199225A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060919 |