JP2564995B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2564995B2 JP2564995B2 JP8673694A JP8673694A JP2564995B2 JP 2564995 B2 JP2564995 B2 JP 2564995B2 JP 8673694 A JP8673694 A JP 8673694A JP 8673694 A JP8673694 A JP 8673694A JP 2564995 B2 JP2564995 B2 JP 2564995B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- film transistor
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010409 thin film Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は光電流を低減させる構造
を有する半導体薄膜トランジスタに関する。
を有する半導体薄膜トランジスタに関する。
【0002】
【従来の技術】近年、絶縁基板上に薄膜トランジスタを
形成する研究が活発に行われている。この技術は、安価
な絶縁基板を用いて薄型ディスプレイを実現するアクテ
ィブマトリクスパネル、あるいは通常の半導体集積回路
上にトランジスタなどの能動素子を形成する三次元集積
回路、あるいは安価で高性能なイメージセンサ、あるい
は高密度のメモリなど、数多くの応用が期待されるもの
である。以下、薄膜トランジスタをアクティブマトリク
スパネルに応用した場合を例にとって説明するが、本発
明は薄膜トランジスタの光電流が問題となる他の場合に
も、全く同様に適用することができる。これは、本発明
の主旨が、光電流を減少させるという薄膜トランジスタ
の本質的な特性向上に関するものだからである。
形成する研究が活発に行われている。この技術は、安価
な絶縁基板を用いて薄型ディスプレイを実現するアクテ
ィブマトリクスパネル、あるいは通常の半導体集積回路
上にトランジスタなどの能動素子を形成する三次元集積
回路、あるいは安価で高性能なイメージセンサ、あるい
は高密度のメモリなど、数多くの応用が期待されるもの
である。以下、薄膜トランジスタをアクティブマトリク
スパネルに応用した場合を例にとって説明するが、本発
明は薄膜トランジスタの光電流が問題となる他の場合に
も、全く同様に適用することができる。これは、本発明
の主旨が、光電流を減少させるという薄膜トランジスタ
の本質的な特性向上に関するものだからである。
【0003】薄膜トランジスタをアクティブマトリクス
パネルに応用した場合の液晶表示装置は、一般に、上側
のガラス基板と、下側の薄膜トランジスタ基板と、その
間に封入された液晶とから構成されており、前記薄膜ト
ランジスタ基板上にマトリクス状に配置された液晶駆動
素子を外部選択回路により選択し、前記液晶駆動素子に
接続された液晶駆動電極に電圧を印加することにより、
任意の文字、図形、あるいは画像の表示を行うものであ
る。前記薄膜トランジスタ基板の一般的な回路図を図1
に示す。
パネルに応用した場合の液晶表示装置は、一般に、上側
のガラス基板と、下側の薄膜トランジスタ基板と、その
間に封入された液晶とから構成されており、前記薄膜ト
ランジスタ基板上にマトリクス状に配置された液晶駆動
素子を外部選択回路により選択し、前記液晶駆動素子に
接続された液晶駆動電極に電圧を印加することにより、
任意の文字、図形、あるいは画像の表示を行うものであ
る。前記薄膜トランジスタ基板の一般的な回路図を図1
に示す。
【0004】図1aは薄膜トランジスタ基板上の液晶駆
動素子のマトリクス状配置図である。図中の1で囲まれ
た領域が表示領域であり、その中に液晶駆動素子2がマ
トリクス状に配置されている。3は液晶駆動素子2への
データ信号ラインであり、4は液晶駆動素子2へのタイ
ミング信号ラインである。液晶駆動素子2の回路図を図
1bに示す。5は薄膜トランジスタであり、データのス
イッチングを行う。6はコンデンサであり、データ信号
の保持用として用いられる。このコンデンサの容量とし
ては、液晶自体の有する容量と故意に設けたコンデンサ
の容量を含むが、場合によっては液晶の容量のみで構成
されることもある。7は液晶パネルであり、7−1は各
液晶駆動素子に対応して形成された液晶駆動電極であ
り、7−2は上側ガラスパネルである。
動素子のマトリクス状配置図である。図中の1で囲まれ
た領域が表示領域であり、その中に液晶駆動素子2がマ
トリクス状に配置されている。3は液晶駆動素子2への
データ信号ラインであり、4は液晶駆動素子2へのタイ
ミング信号ラインである。液晶駆動素子2の回路図を図
1bに示す。5は薄膜トランジスタであり、データのス
イッチングを行う。6はコンデンサであり、データ信号
の保持用として用いられる。このコンデンサの容量とし
ては、液晶自体の有する容量と故意に設けたコンデンサ
の容量を含むが、場合によっては液晶の容量のみで構成
されることもある。7は液晶パネルであり、7−1は各
液晶駆動素子に対応して形成された液晶駆動電極であ
り、7−2は上側ガラスパネルである。
【0005】図2は半導体薄膜を用いた従来のNチャン
ネル薄膜トランジスタの一般的な構造を示す断面図であ
る。8はガラス、石英などの絶縁性透明基板、9は多結
晶シリコンなどの半導体薄膜、10は半導体薄膜中にリ
ンやヒ素などの不純物をドープして形成したソース領
域、11は同じくドレイン領域、12はゲート膜、13
はゲート電極、14は層間絶縁膜、15はソース電極、
16はドレイン電極である。
ネル薄膜トランジスタの一般的な構造を示す断面図であ
る。8はガラス、石英などの絶縁性透明基板、9は多結
晶シリコンなどの半導体薄膜、10は半導体薄膜中にリ
ンやヒ素などの不純物をドープして形成したソース領
域、11は同じくドレイン領域、12はゲート膜、13
はゲート電極、14は層間絶縁膜、15はソース電極、
16はドレイン電極である。
【0006】このような薄膜トランジスタをアクティブ
マトリクスパネルに応用する場合、薄膜トランジスタ
は、液晶に印加する電圧のデータをスイッチングするた
めに用いられ、この時薄膜トランジスタに要求される特
性は大きく次の2種類に分類される。
マトリクスパネルに応用する場合、薄膜トランジスタ
は、液晶に印加する電圧のデータをスイッチングするた
めに用いられ、この時薄膜トランジスタに要求される特
性は大きく次の2種類に分類される。
【0007】(1)薄膜トランジスタをON状態にした
時コンデンサを充電させるために充分な電流を流すこと
ができること。
時コンデンサを充電させるために充分な電流を流すこと
ができること。
【0008】(2)薄膜トランジスタをOFF状態にし
たとき、極力電流が流れないこと。
たとき、極力電流が流れないこと。
【0009】(1)は、コンデンサへのデータ書き込み
特性に関するものであり。液晶の表示はコンデンサの電
位により決定されるため、短時間にデータを完壁に書き
込むことができるように、薄膜トランジスタは充分大き
い電流を流すことができなくてはならない。この時の電
流(以下、ON電流という。)は、コンデンサの容量
と、書き込み時間から定まり、そのON電流をクリアで
きるように薄膜トランジスタを製造しなければならな
い。薄膜トランジスタの流すことのできるON電流は、
トランジスタのサイズ(チャンネル長とチャンネル
幅)、構造、製造プロセス、ゲート電圧、ドレイン電圧
などに大きく依存する。
特性に関するものであり。液晶の表示はコンデンサの電
位により決定されるため、短時間にデータを完壁に書き
込むことができるように、薄膜トランジスタは充分大き
い電流を流すことができなくてはならない。この時の電
流(以下、ON電流という。)は、コンデンサの容量
と、書き込み時間から定まり、そのON電流をクリアで
きるように薄膜トランジスタを製造しなければならな
い。薄膜トランジスタの流すことのできるON電流は、
トランジスタのサイズ(チャンネル長とチャンネル
幅)、構造、製造プロセス、ゲート電圧、ドレイン電圧
などに大きく依存する。
【0010】(2)は、コンデンサに書き込まれたデー
タの保持特性に関するものである。一般に、書き込まれ
たデータは書き込み時間よりもはるかに長い時間保持さ
れなくてはならない。コンデンサの容量は、通常1pF
程度の小さい値であるため、薄膜トランジスタがOFF
状態の時にわずかでもリーク電流(以下、OFF電流と
いう)が流れると、ドレインの電位(すなわちコンデン
サの電位)は急激にソースの電位に近づき、書き込まれ
たデータは正しく保持されなくなってしまう。従って、
OFF電流はできる限り、小さくしなくてはならない。
タの保持特性に関するものである。一般に、書き込まれ
たデータは書き込み時間よりもはるかに長い時間保持さ
れなくてはならない。コンデンサの容量は、通常1pF
程度の小さい値であるため、薄膜トランジスタがOFF
状態の時にわずかでもリーク電流(以下、OFF電流と
いう)が流れると、ドレインの電位(すなわちコンデン
サの電位)は急激にソースの電位に近づき、書き込まれ
たデータは正しく保持されなくなってしまう。従って、
OFF電流はできる限り、小さくしなくてはならない。
【0011】また、薄膜トランジスタに光を照射する
と、光によりキャリアが励起され、半導体薄膜の伝導度
が増大する。このため、ON電流、OFF電流の増加の
割合が著しい。また光を照射することによる電流の増分
(光電流)は、その光の照度に比例する。従って、明る
い環境にあればあるほど、OFF電流が増加し、前記要
求される特性が満たされなくなる。一般に液晶表示装置
は明るい環境にあるほどコントラストが向上し良好な表
示特性が得られるが、スイッチング素子にこのような薄
膜トランジスタを用いる場合には、逆に明るいほど表示
性能が低下することになる。
と、光によりキャリアが励起され、半導体薄膜の伝導度
が増大する。このため、ON電流、OFF電流の増加の
割合が著しい。また光を照射することによる電流の増分
(光電流)は、その光の照度に比例する。従って、明る
い環境にあればあるほど、OFF電流が増加し、前記要
求される特性が満たされなくなる。一般に液晶表示装置
は明るい環境にあるほどコントラストが向上し良好な表
示特性が得られるが、スイッチング素子にこのような薄
膜トランジスタを用いる場合には、逆に明るいほど表示
性能が低下することになる。
【0012】図3は、図2に示した構造を有する薄膜ト
ランジスタの特性を示すグラフである。なお、このデー
タは本出願人が、実験を行って得られた結果である。こ
のグラフの横軸はソースに対するゲート電圧VGSであ
り、縦軸はドレイン電流IDSである。ソースに対する
ドレイン電圧VDSは4Vである。
ランジスタの特性を示すグラフである。なお、このデー
タは本出願人が、実験を行って得られた結果である。こ
のグラフの横軸はソースに対するゲート電圧VGSであ
り、縦軸はドレイン電流IDSである。ソースに対する
ドレイン電圧VDSは4Vである。
【0013】図中、Aの実線のグラフは光を照射しない
ときのドレイン電流(暗電流)を示し、Bの破線のグラ
フは1万ルックスの光を照射したときのドレイン電流を
示している。図3からわかるように、光を照射すること
によりON電流はほとんど増加しないが、OFF電流は
大幅に増加している。このため、ON/OFF比がとれ
なくなり、従って充分なトランジスタ特性が得られな
い。
ときのドレイン電流(暗電流)を示し、Bの破線のグラ
フは1万ルックスの光を照射したときのドレイン電流を
示している。図3からわかるように、光を照射すること
によりON電流はほとんど増加しないが、OFF電流は
大幅に増加している。このため、ON/OFF比がとれ
なくなり、従って充分なトランジスタ特性が得られな
い。
【0014】
【発明が解決しようとする課題】本発明は、このような
従来の薄膜トランジスタの欠点を除去するものであり、
その目的とするところは、光電流を低減させる構造を有
する薄膜トランジスタを提供することである。
従来の薄膜トランジスタの欠点を除去するものであり、
その目的とするところは、光電流を低減させる構造を有
する薄膜トランジスタを提供することである。
【0015】
【課題を解決するための手段】これを実現するために、
本発明は、一対に透明基板間に液晶が封入され、該基板
の一方の基板上に設けられた画素電極と、該画素電極に
接続され、該基板上に設けられてなる薄膜トランジスタ
とを有してなる液晶表示装置において、該薄膜トランジ
スタは、該基板上に形成されたシリコン薄膜からなるチ
ャネル領域と、ソース領域及びドレイン領域と、該チャ
ネル領域上にゲート絶縁膜を介して形成された光透盈生
匠ゲート電極と、該ソース領域上に形成されて層間絶縁
膜により該ゲート電極と絶縁された光非透過性のソース
電極と、該ドレイン領域上に形成されて該層間絶縁膜に
より該ゲ一卜電極と絶縁された光非透過性のドレイン電
極とからなり、該ドレイン電極が該チャネル領域上に延
在してなることを特徴とする。
本発明は、一対に透明基板間に液晶が封入され、該基板
の一方の基板上に設けられた画素電極と、該画素電極に
接続され、該基板上に設けられてなる薄膜トランジスタ
とを有してなる液晶表示装置において、該薄膜トランジ
スタは、該基板上に形成されたシリコン薄膜からなるチ
ャネル領域と、ソース領域及びドレイン領域と、該チャ
ネル領域上にゲート絶縁膜を介して形成された光透盈生
匠ゲート電極と、該ソース領域上に形成されて層間絶縁
膜により該ゲート電極と絶縁された光非透過性のソース
電極と、該ドレイン領域上に形成されて該層間絶縁膜に
より該ゲ一卜電極と絶縁された光非透過性のドレイン電
極とからなり、該ドレイン電極が該チャネル領域上に延
在してなることを特徴とする。
【0016】
【作用】本発明によれば、光非透過性のソース電極とチ
ャネル領域上に延長された光非透過性のドレイン電極と
によって、薄膜トランジスタに光が照射された際に光電
流の発生を抑えて、OFF電流の増加を防止することが
できる。
ャネル領域上に延長された光非透過性のドレイン電極と
によって、薄膜トランジスタに光が照射された際に光電
流の発生を抑えて、OFF電流の増加を防止することが
できる。
【0017】
【実施例】以下、図を参照しつつ、本発明を詳細に説明
する。
する。
【0018】図4は、本実施例による薄膜トランジスタ
の構造を示す断面図である。図中8〜16の意味する内
容は、図2と全く同じである。図4からわかるように、
トランジスタのチャンネル領域は延長されたソース電極
により被覆されている。従って、チャンネル領域には全
く光が入射しない。従って、図4に示すような構造を採
用することにより、光電流の発生を充分に小さく抑制す
ることができる。なお、図4では、ソース電極を延長す
ることによりチャンネル部を被覆する場合について示し
たが、ドレイン電極を延長することによりチャンネル部
を被覆してもよい。この場合にも、上述した説明は同様
に成立する。
の構造を示す断面図である。図中8〜16の意味する内
容は、図2と全く同じである。図4からわかるように、
トランジスタのチャンネル領域は延長されたソース電極
により被覆されている。従って、チャンネル領域には全
く光が入射しない。従って、図4に示すような構造を採
用することにより、光電流の発生を充分に小さく抑制す
ることができる。なお、図4では、ソース電極を延長す
ることによりチャンネル部を被覆する場合について示し
たが、ドレイン電極を延長することによりチャンネル部
を被覆してもよい。この場合にも、上述した説明は同様
に成立する。
【0019】また、本実施例では、ソース領域10及び
ドレイン領域11が遮光材からなる電極で被覆されるた
め、ソース領域及びドレイン領域も光の入射が防止でき
る。従って、チャンネル領域上に遮光材を形成した場合
に比べて、さらに光を減少せしめることが可能となる。
しかも、そのような構造を実現するために、特別な工程
を必要としない。すなわち、ソース電極あるいはドレイ
ン電極のパターンを変更するだけで、従来の製造工程を
何等変更する必要はない。
ドレイン領域11が遮光材からなる電極で被覆されるた
め、ソース領域及びドレイン領域も光の入射が防止でき
る。従って、チャンネル領域上に遮光材を形成した場合
に比べて、さらに光を減少せしめることが可能となる。
しかも、そのような構造を実現するために、特別な工程
を必要としない。すなわち、ソース電極あるいはドレイ
ン電極のパターンを変更するだけで、従来の製造工程を
何等変更する必要はない。
【0020】図5は、図4に示した構造を有する薄膜ト
ランジスタの特性を示すグラフである。このデータも本
出願人が実験を行い得られた結果である。
ランジスタの特性を示すグラフである。このデータも本
出願人が実験を行い得られた結果である。
【0021】種々のパラメータは図3の場合と同様であ
る。図中、Cの実線のグラフは光を照射しない時のドレ
イン電流(暗電流)を示し、Dの破線のグラフは1万ル
ックスの光を照射したときのドレイン電流を示してい
る。Cのグラフは、図3のAのグラフに一致する。図5
からわかるように、光電流の発生は非常にわずかであ
り、1万ルックスの光を照射してもOFF電流は1pA
程度しか増加しない。このOFF電流のわずかな増分
は、前述したように、主にソース電極とドレイン電極の
間隙から入射した光の効果によるものである。なお、ド
レイン電極を延長することによりチャンネル部を被覆す
る構造の薄膜トランジスタでも、全く同様の結果が得ら
れる。
る。図中、Cの実線のグラフは光を照射しない時のドレ
イン電流(暗電流)を示し、Dの破線のグラフは1万ル
ックスの光を照射したときのドレイン電流を示してい
る。Cのグラフは、図3のAのグラフに一致する。図5
からわかるように、光電流の発生は非常にわずかであ
り、1万ルックスの光を照射してもOFF電流は1pA
程度しか増加しない。このOFF電流のわずかな増分
は、前述したように、主にソース電極とドレイン電極の
間隙から入射した光の効果によるものである。なお、ド
レイン電極を延長することによりチャンネル部を被覆す
る構造の薄膜トランジスタでも、全く同様の結果が得ら
れる。
【0022】
【発明の効果】上述の如く、本発明は、薄膜トランジス
タの光電流を大幅に低減できるので、液晶パネルに入射
した光により薄膜トランジスタの誤動作が生ずることが
なく、良好な表示特性を得ることができる。
タの光電流を大幅に低減できるので、液晶パネルに入射
した光により薄膜トランジスタの誤動作が生ずることが
なく、良好な表示特性を得ることができる。
【図1】a、bは薄膜トランジスタをアクティブマトリ
クスパネルに応用した場合の一般的な回路図。
クスパネルに応用した場合の一般的な回路図。
【図2】半導体薄膜を用いたNチャンネル薄膜トランジ
スタの一般的な構造を示す断面図。
スタの一般的な構造を示す断面図。
【図3】従来の薄膜トランジスタの特性を示す図。
【図4】本発明による薄膜トランジスタの構造を示す断
面図。
面図。
【図5】本発明による薄膜トランジスタの特性を示すグ
ラフ。
ラフ。
【符号の説明】1 表示領域 2 液晶駆動素子 3 データ信号ライン 4 タイミング信号ライン 5 薄膜トランジスタ 6 コンデンサ 7 液晶パネル 7−1 液晶駆動電極 7−2 上側ガラスパネル 8 絶縁性透明基板 9 半導体薄膜 10 ソース領域 11 ドレイン領域 12 ゲート膜 13 ゲート電極 14 層間絶縁膜 15 ソース電極 16 ドレイン電極 17 隙間
Claims (1)
- 【請求項1】一対の透明基板間に液晶が封入され、該基
板の一方の基板上に設けられた画素電極と、該画素電極
に接続され、該基板上に設けられてなる薄膜トランジス
タとを有してなる液晶表示装置において、 該薄膜トランジスタは、該基板上に形成されたシリコン
薄膜からなるチャネル領域と、ソース領域及びドレイン
領域と、該チャネル領域上にゲート絶縁膜を介して形成
された允違遵生匠ゲート電極と、該ソース領域上に形成
されて層間絶縁膜により該ゲート電極と絶縁された光非
透過性のソース電極と、該ドレイン領域上に形成されて
該層間絶縁膜により該ゲート電極と絶縁された光非透過
性のドレイン電極とからなり、該ドレイン電極が該チャ
ネル領域上に延在してなることを特徴とする液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8673694A JP2564995B2 (ja) | 1994-04-25 | 1994-04-25 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8673694A JP2564995B2 (ja) | 1994-04-25 | 1994-04-25 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57074014A Division JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774364A JPH0774364A (ja) | 1995-03-17 |
JP2564995B2 true JP2564995B2 (ja) | 1996-12-18 |
Family
ID=13895111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8673694A Expired - Lifetime JP2564995B2 (ja) | 1994-04-25 | 1994-04-25 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564995B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3669082B2 (ja) * | 1996-10-17 | 2005-07-06 | ソニー株式会社 | 液晶表示素子用薄膜トランジスタアレイ |
KR100712216B1 (ko) * | 2005-08-26 | 2007-04-27 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0534836A (ja) * | 1991-07-31 | 1993-02-12 | Toshiba Corp | 画像形成装置 |
-
1994
- 1994-04-25 JP JP8673694A patent/JP2564995B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0774364A (ja) | 1995-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111406280B (zh) | 半导体装置、显示装置、电子设备及工作方法 | |
US5650637A (en) | Active matrix assembly | |
US5365079A (en) | Thin film transistor and display device including same | |
CN101115333B (zh) | 电光装置用基板及电光装置以及电子设备 | |
KR950019869A (ko) | 화상표시장치 | |
JP2002357850A (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
KR20010040322A (ko) | 반도체 장치, 전기 광학 장치용 기판, 전기 광학 장치 및전자기기 및 투사형 표시 장치 | |
KR20040099160A (ko) | 액정 장치, 액티브 매트릭스 기판, 표시 장치 및 전자기기 | |
JPH0534836B2 (ja) | ||
JPS58115850A (ja) | アクテイブマトリツクスパネル | |
KR100469600B1 (ko) | 표시 장치 | |
US7123230B2 (en) | System and method for reducing off-current in thin film transistor of liquid crystal display device | |
JPS58182272A (ja) | 薄膜トランジスタ | |
JP2564995B2 (ja) | 液晶表示装置 | |
JPH0544195B2 (ja) | ||
JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
JPH0247865B2 (ja) | ||
JP2622661B2 (ja) | 液晶表示パネル | |
JP2838612B2 (ja) | 光弁装置とその製造方法 | |
JPH03293641A (ja) | アクティブマトリクス表示装置 | |
JPH0544196B2 (ja) | ||
JPS6053082A (ja) | 薄膜トランジスタ | |
JP4163203B2 (ja) | 液晶表示装置 | |
KR19980039622A (ko) | 액정 표시 장치 | |
JP2525708B2 (ja) | 薄膜トランジスタの製造方法 |