JP2001134245A

JP2001134245A - 液晶表示装置

Info

Publication number: JP2001134245A
Application number: JP31900799A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野; Hisashi Goto; 尚志後藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-11-10
Filing date: 1999-11-10
Publication date: 2001-05-18

Abstract

(57)【要約】【課題】信号線の反転駆動に起因する消費電力を低減
するとともに、縦クロストークの発生の低減を可能にし
た液晶表示装置を提供する。【解決手段】基板上に複数行のゲート線と複数列の信
号線１２-1，１２-2，…とをマトリックス状に配線し、
これらの各交点に画素を配置してなる表示領域と、隣合
う信号線１２-1，１２-2，…に逆極性の画素信号を各出
力端子１５-1，１５-2，…から出力すると共に、各信号
線１２-1，１２-2，…に出力する画素信号の極性を１水
平走査期間毎に反転させる水平駆動回路とを備えた液晶
表示装置において、逆極性の画素信号が印加された信号
線１２-1，１２-2，…を１水平走査期間のブランキング
期間中にショートさせるためのリセットスイッチ３１-
1，３１-2，…として、多結晶シリコンを用いた薄膜ト
ランジスタからなるＣＭＯＳ構成のスイッチを基板上に
設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に画素の駆動法としてドット反転駆動法を採るア
クティブマトリックス型の液晶表示装置に関する。

【０００２】

【従来の技術】図８は、アクティブマトリクス型の液晶
表示装置の一例を示す構成図である。この表示装置の表
示領域は、ここでの図示は省略した透明基板上に複数行
分のゲート線１１-1，１１-2, …と複数列分の信号線１
２-1，１２-2，…とが配線され、これらの各交差部に画
素２０が配置され、この透明基板の裏面側にバックライ
トが配置された構造になっている。各画素２０は薄膜ト
ランジスタ（thin filmtransistor、以下ＴＦＴと記
す）２１、ホールドコンデンサ２２及び液晶セル２３を
備え、各ＴＦＴ２１のゲート電極がゲート線１１-1，１
１-2, …に接続され、ソース電極が信号線１２-1，１２
-2，…に接続されている。また、ＴＦＴ２１のドレイン
電極に、ホールドコンデンサ２２及び液晶セル２３が並
列に接続され、ＴＦＴ２１がＯＮすると、液晶セル２３
における光の透過率が変化すると共にホールドコンデン
サ２２が充電され、ＴＦＴ２１がＯＦＦしてもホールド
コンデンサ２２への充電電圧によって液晶セル２３にお
ける光の透過率が維持されるように構成されている。ま
た、これらのホールドコンデンサ２２及び液晶セル２３
は共通のＣｓライン２４を介してコモン電極２５に接続
されており、コモン電極２５には、所定の直流電圧がコ
モン電圧Ｖｃｏｍとして与えられるようになっている。

【０００３】ゲート線１１-1，１１-2, …の各一端は、
垂直駆動回路２６の各行の出力端に接続されている。こ
の垂直駆動回路２６は、各画素２０を行単位で選択する
ことによって垂直走査を行なうためのものである。

【０００４】一方、信号線１２-1，１２-2，…の各一端
は、ここでは図示を省略した水平駆動回路の各列の出力
端１５-1，１５-2…（ここでは出力端１５-1のみを図
示）に接続されている。この水平駆動回路は、各画素２
０に対して階調に応じた画素信号を順次供給するための
ものである。

【０００５】また、互いに隣会う複数本（例えば３本）
の信号線１２-1，１２-2，１２-3を１ブロックとし、こ
の１ブロック内の各信号線１２-1，１２-2，１２-3に時
系列で信号を与える、いわゆる時分割駆動を行なう表示
装置の場合には、水平駆動回路の各出力端１５-1，１５
-2…と各信号線１２-1，１２-2…との間に、各信号線１
２-1，１２-2…に与える信号電圧を時分割でサンプリン
グするセレクタスイッチ１６を設けている。また、各セ
レクタスイッチ１６-1，１６-2…につき、２本の選択信
号線（１７-1，１７-2），（１７-3，１７-4）…が、ゲ
ート線１１-1，１１-2, …と平行に配線されており、こ
れらの選択信号線１７-1，１７-2…には、各ブロックの
３個のセレクタスイッチ１６-1，１６-2，１６-3を順次
ＯＮさせるための選択信号Ｓ１〜Ｓ３及び選択信号ＸＳ
１〜ＸＳ３が外部回路（図示省略）から与えられる。た
だし、選択信号Ｓ１〜Ｓ３及び選択信号ＸＳ１〜ＸＳ３
は、反転信号であることとする。

【０００６】このように構成されたアクティブマトリッ
クス型の液晶表示装置では、上述したような時分割駆動
を行いなおかつ、隣接する画素２０にコモン電位Ｖｃｏ
ｍを中心とした逆極性（＋，−）の画素信号を印加する
と共に、１水平走査期間（１Ｈ）毎にこれを反転させ
る、いわゆるドット反転駆動が行われる。このようなド
ット反転駆動を行なうことによって、例えば、ゲート線
１１-1，１１-2, …と信号線１２-1，１２-2，…とのク
ロス容量からの飛び込み電圧がキャンセルされ、各画素
に画素信号が安定して入力されるようになり、液晶表示
時のフリッカが軽減される等、画質の向上を図ることが
できる。また、各液晶セル２３において液晶分子の分極
による配向の劣化を防止することができる。

【０００７】

【発明が解決しようとする課題】ところが、このような
ドット反転駆動を行なう液晶表示装置では、コモン電位
Ｖｃｏｍに対して最大±Ｖｍａｘの電位の画素信号を各
画素に対して印加する場合、反転駆動を行なう毎に最大
で２×Ｖｍａｘの電位をある時間内に各信号線において
遷移させる必要がある。これは、液晶表示装置（特には
水平駆動回路）の消費電力を増大させる原因になってい
る。

【０００８】また、図９に示すように、１Ｈ期間毎に信
号線電位（各信号線の電位）が反転するため、信号線か
らの画素電極の飛び込み電位によって画素電位が変動す
る。この際、縦方向の画素電位が変動するため、縦クロ
ストークが発生する。画素電位の変動ΔＶは、図１０に
示すように、信号線１２-1，１２-2，…と画素２０と間
の寄生容量２７と信号電荷（ここでは２×Ｖｍａｘ）の
大きさに比例し、ΔＶ＝（２×Ｖｍａｘ）×（信号線と
画素との間の寄生容量２７）／（ホールドコンデンサ２
２の容量＋液晶セル２３の容量）で表され、これが１ク
ロストークとして見えることになる。

【０００９】本発明は、このような課題を解決するため
に成されたものであり、信号線の反転駆動に起因する消
費電力を低減するとともに、縦クロストークの発生の低
減を可能にした液晶表示装置を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】このような目的を達成す
るための本発明は、基板上に複数行のゲート線と複数列
の信号線とをマトリックス状に配線し、これらの各交点
に画素を配置してなる表示領域と、これらの信号線のう
ち隣合う信号線に逆極性の画素信号を出力すると共に、
各信号線に出力する画素信号の極性を１水平走査期間毎
に反転させる水平駆動回路とを備えた液晶表示装置にお
いて、逆極性の画素信号が印加された信号線を１水平走
査期間のブランキング期間中にショートさせるためのリ
セットスイッチを基板上に設けた構成となっている。こ
のリセットスイッチは、多結晶シリコンを用いた薄膜ト
ランジスタで構成されたＣＭＯＳ構成のスイッチである
こととする。

【００１１】このような構成の液晶表示装置では、逆極
性の画素信号が印加された信号線を１水平走査期間のブ
ランキング期間中にショートさせるスイッチを設けたこ
とから、このブランキング期間中には、各信号線の電位
が中間電位付近にまで回復する。このため、次の１水平
走査期間では、中間電位付近にまで回復した信号線に対
して、逆極性の画素信号を印加すれば良いことになり、
信号線の電位を逆極性にするための画素信号の電位が約
半減されることになる。ここで特に、信号線をショート
させるためのリセットスイッチを、電流駆動能力が高い
多結晶シリコンを用いた薄膜トランジスタからなるＣＭ
ＯＳ構成にしたことによって、ブランキング期間中に逆
極性の画素信号が印加された信号線を十分にショートさ
せることが可能になる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。尚、従来の技術において図
８を用いて説明したと同様の構成要素には同一の符号を
付し、重複する説明は省略する。

【００１３】（第１実施形態）図１は、本発明の第１実
施形態に係るアクティブマトリックス型の液晶表示装置
の要部配線図の一例であり、図２はこの液晶表示装置の
レイアウト図の一例である。これらの図に示す液晶表示
装置は、従来の技術で説明した液晶表示装置と同様に構
成された表示領域１０、垂直駆動回路２６、水平駆動回
路２９（以上図２のみに図示）及びセレクタスイッチ１
６-1，１６-2…（図１のみに図示）を備えている。

【００１４】そして、表示領域１０、垂直駆動回路２６
及びセレクタスイッチ１６-1，１６-2…は、同一の基板
（石英基板のような透明基板）１上に設けられ、このう
ちセレクタスイッチ１６-1，１６-2…は、表示領域１０
と水平駆動回路２９との間の回路領域３０に配置されて
いる。一方、水平駆動回路２９は、基板１の周囲に外部
回路（例えばＴＡＢドライバＩＣ）として設けられてい
る。

【００１５】ここで、表示領域１０には、複数行のゲー
ト線（図示省略）と複数列の信号線１２-1, １２-2，…
とがマトリックス状に配線され、これらの各交点に画素
（図示省略）が配置されている。この表示領域１０は、
例えばＳＸＧＡ表示規格であり、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の各色毎に、１２８０本の信号線１２-1，１２
-2…と１０２４本のゲート線とを備えている。また、こ
こでの図示は省略したが、各画素２０は、ゲート電極が
ゲート線に接続されソース電極が信号線１２-1，１２-
2，…に接続されたＴＦＴ、このＴＦＴのドレイン電極
に並列に接続されたホールドコンデンサ及び液晶セルを
備えている。ホールドコンデンサ及び液晶セルはコモン
電極に接続されており、所定の直流電圧がコモン電圧Ｖ
ｃｏｍとして与えられるのである。

【００１６】また、セレクタスイッチ１６-1，１６-2…
は、互いに隣会う複数本（例えば３本）の信号線（１２
-1，１２-2，１２-3），（１２-4，１２-5，１２-6）…
を１ブロックとし、この１ブロック内の各信号線（１２
-1，１２-2，１２-3），（１２-4，１２-5，１２-6）…
に時系列で信号を与える、いわゆる時分割駆動を行なう
ために設けられている。ただし、各ブロック内の３本の
信号線（１２-1，１２-2，１２-3），（１２-4，１２-
5，１２-6），…は、それぞれ赤Ｒ1 ，Ｒ2 ，…、緑Ｇ1
，Ｇ2 ，…、青Ｂ1 ，Ｂ2 ，…に対応する信号線であ
ることとする。

【００１７】このように３時分割された各信号線（１２
-1，１２-2，１２-3），（１２-4，１２-5，１２-6），
…に接続された各セレクタスイッチ１６-1，１６-2…
は、１Ｈ期間内において順次ＯＮし、各ブロックの各信
号線１２-1，１２-2…に対して、１Ｈ期間内において順
次信号電荷を印加する。

【００１８】さらに、ドライバＩＣとして設けられた水
平駆動回路２９としては、いわゆるドット反転駆動方式
用の水平駆動回路が用いられる。ここで、ドット反転駆
動方式とは、表示領域１０において隣接する画素（図示
省略）にコモン電位Ｖｃｏｍに対して逆極性（＋，−）
の画素信号を印加すると共に、１水平走査期間（１Ｈ期
間）毎にこれを反転させる駆動方式である。この水平駆
動回路２９は、ドット反転駆動を実現するために、各出
力端１５-1，１５-2…の奇数、偶数毎に電位が反転する
画素信号を１Ｈ期間内に３回出力し、かつ画素信号の極
性を出力毎に反転させる。

【００１９】以上のように、本実施形態に係る液晶表示
装置においては、その駆動方式としてドット反転駆動方
式を採用しており、さらに時分割駆動法を併用してい
る。

【００２０】そして特に、本実施形態に係る液晶表示装
置に特徴的な構成としては、このような構成の液晶表示
装置において、逆極性の画素信号が印加される信号線１
２-1，１２-2…を１Ｈ期間内のブランキング期間中にシ
ョートさせるためのリセットスイッチ３１-1，３１-2…
を設けたところにある。

【００２１】このリセットスイッチ３１-1，３１-2…
は、ＰチャンネルＭＯＳトランジスタ（以下、Ｐ−ＭＯ
Ｓと記す）及びＮチャンネルＭＯＳトランジスタ（以
下、Ｎ−ＭＯＳと記す）が互いに並列に接続されてなる
Ｃ−ＭＯＳ構成のトランスミッションスイッチからな
り、表示領域１０と水平駆動回路２９との間の回路領域
３０、すなわち水平駆動回路２９の出力端子１５-1，１
５-2側に配置されている。

【００２２】各リセットスイッチ３１-1，３１-2…の入
力端と出力端は、逆極性の画素信号が印加される各信号
線１２-1，１２-3，…と各信号線１２-2，１２-4，…の
うち、隣接して配置された２本の信号線（１２-1，１２
-2），（１２-3，１２-4），…に接続されている。ま
た、２本の制御線３２-1，３２-2が信号線１２-1，１２
-2…と交差する方向に沿って配線され、これらの制御線
３２-1，３２-2に、各リセットスイッチ３１-1，３１-2
…２つの制御入力端（すなわちＮ−ＭＯＳ及びＰ−ＭＯ
Ｓのゲート）が接続されている。

【００２３】これらの各制御線３２-1，３２-2には、１
Ｈ期間のブランキング期間中に、外部の制御回路（図示
省略）からリセット信号Ｃ１，ＣＸ１が与えられ、これ
によってこれらの各リセットスイッチ３１-1，３１-2…
に接続された、各信号線（１２-1，１２-2），（１２-
3，１２-4），…間がショートするように構成されてい
る。

【００２４】また、このリセットスイッチ３１-1，３１
-2…を構成するＰ−ＭＯＳ及びＮ−ＭＯＳは、図３に示
すようなボトムゲート型のＴＦＴ（薄膜トランジスタ）
４０や、図４に示すようなトップゲート型のＴＦＴ４
０’からなり、その半導体層に多結晶シリコンを用いて
いる。

【００２５】図３に示したボトムゲート型のＴＦＴ４０
は、基板１上のゲート電極４１を覆う状態で、ゲート絶
縁膜４２を介して多結晶シリコン層４３が形成され、こ
の多結晶シリコン層４３にソース／ドレイン拡散層４３
ａが形成された構成になっている。また、図４に示した
トップゲート型のＴＦＴ４０’は、基板１上の多結晶シ
リコン層４３にソース／ドレイン拡散層４３ａが形成さ
れ、この多結晶シリコン層４３上にゲート絶縁膜４２を
介してゲート電極４１が形成された構成になっている。

【００２６】このように構成された液晶表示装置の駆動
を説明する。図５は、１ブロック分のセレクタスイッチ
１６-1，１６-2，１６-3、リセットスイッチ３１-1，３
１-2及び信号線１２-1，１２-2，１２-3の電位を示す１
Ｈ期間分のチャート図である。これらの図に示すよう
に、１Ｈ期間内において選択されたゲート線にゲート電
位が印加されている間に、同一の出力端子１５-1に接続
されたセレクタスイッチ１６-1，１６-2，１６-3が順次
ＯＮとなり、各セレクタスイッチ１６-1，１６-2，１６
-3に接続された信号線１２-1，１２-2，１２-3には、順
次逆極性の画素信号Ｖｓｉｇが印加される。そして、１
Ｈ期間内におけるブランキング期間において、リセット
スイッチ３１-1（３１-2）がＯＮとなり、隣接して配置
された信号線１２-1，１２-2（１２-3，１２-4）がショ
ートする。この際、隣接して配置された信号線１２-1，
１２-2（１２-3，１２-4）には、逆極性の画素信号Ｖｓ
ｉｇが印加されているため、これによって各信号線１２
-1，１２-2，１２-3の電位は、隣接して配置された信号
線１２-1，１２-2（１２-3，１２-4）の電位差の中間付
近の電位、すなわちコモン電位Ｖｃｏｍ付近にまで回復
する。

【００２７】このような液晶表示装置では、１Ｈ期間の
ブランキング期間中に、各信号線１２-1，１２-2，…の
電位がコモン電位Ｖｃｏｍ付近にまで回復するため、次
の１Ｈ期間では、コモン電位Ｖｃｏｍにまで回復した信
号線に対して、逆極性の画素信号を印加すれば良いこと
になる。したがって、信号線の電位を逆極性にするため
の画素信号Ｖｓｉｇの電位が約半減されることになる。
この結果、水平駆動回路の消費電力を大幅に削減するこ
とが可能になる。

【００２８】また、図６には、１つの画素分の各スイッ
チの駆動と信号線の電位及び画素電位を示す１フィール
ド期間分のタイミングチャート図を示した。この図に示
すように、１フィールド期間の間に、各信号線１２-1，
１２-2，…には、セレクタスイッチ１６-1，１６-2，…
の作動によって、逆極性の画素信号が順次印加される。
ところが、信号線１２-1，１２-2，…に印加される画像
信号の極性が変わる際（つまり１Ｈ期間のブランキング
期間）には、リセットスイッチ３１-1，３１-2, …の作
動によって上述のように信号線１２-1，１２-2，…の電
位（信号線電位）が中間電位（Ｖｃｏｍ）付近にまで回
復するため、信号線１２-1，１２-2，…における電位の
遷移が２段階になり、１度に遷移する電位幅が半減する
ことになる。このため、信号電荷の大きさに比例する飛
び込み電位が半減し、この飛び込み電位による画素電位
の変動ΔＶを小さく抑えることができる。この結果、縦
クロストークの発生を低減することが可能になる。

【００２９】また、この液晶表示装置では、逆極性の画
素信号が印加される信号線１２-1，１２-2…のうち、隣
接して配置された信号線（１２-1，１２-2），（１２-
3，１２-4），…をショートさせるようにリセットスイ
ッチ３１-1，３１-2，３１-3を設けたことから、リセッ
トスイッチ３１-1，３１-2，３１-3を信号線に接続させ
るための配線の引き回しによる信号線の容量増加を防ぐ
ことができる。このことからも、液晶表示装置の消費電
力の削減が図られる。

【００３０】さらに、この液晶表示装置では、セレクタ
スイッチ１６-1，１６-2，１６-3と同様に、リセットス
イッチ３１-1，３１-2…も表示領域１０と水平駆動回路
２９との間の回路領域３０に配置したことで、これらの
スイッチを水平駆動回路２９の出力端子１５の近傍にコ
ンパクトに纏めて配置することができ、またこれらのス
イッチを接続するための配線の引回しを小さくできるこ
とから、液晶表示装置の額縁ａを小さくすることができ
る。

【００３１】しかも、この液晶表示装置では、リセット
スイッチ３１-1，３１-2…を、電流駆動能力の高い多結
晶シリコンを用いたＴＦＴ４０，４０’からなるＣＭＯ
Ｓ構成にしたことで、ブランキング期間中に逆極性の信
号線を十分にショートさせることができる。

【００３２】下記表１には、ブランキング期間中に逆極
性の信号線を十分にショートさせることが可能なＴＦＴ
のチャネル幅とチャネル長を示した。この表に示すよう
に、非晶質シリコンを用いたＴＦＴでは、そのチャネル
幅が４０００μｍ必要となり、このＴＦＴからなるリセ
ットスイッチ３１-1，３１-2…を設けるための回路領域
３０を大きくとる必要が出てくる。これに対して、多結
晶シリコンを用いたＴＦＴでは、そのチャネル幅が４０
０μｍ程度で良いことから、液晶表示装置の額縁ａを必
要以上に大きくすることなく、現実的な大きさの範囲に
抑えるとができる。

【００３３】

【表１】

【００３４】（第２実施形態）図７は、本発明の第２実
施形態に係るアクティブマトリックス型の液晶表示装置
の要部配線図の一例である。この図に示す液晶表示装置
と、第１実施形態に係る液晶表示装置との異なるところ
は、リセットスイッチ３１-1，３１-2…の接続状態にあ
り、その他の構成は同様であることとする。

【００３５】すなわち、第２実施形態の液晶表示装置に
おいては、リセットスイッチ３１-1，３１-2…の入力端
と出力端が、逆極性の画素信号が印加される信号線（１
２-1，１２-3，…），（１２-2，１２-4，…）のうち、
同色の画素信号が印加される最も近い２本の信号線（１
２-1，１２-4），（１２-2，１２-5），…に接続されて
いることを特徴としている。

【００３６】また、このような液晶表示装置は、第１実
施形態の液晶表示装置と同様に駆動させる。

【００３７】このような液晶表示装置では、逆極性の画
素信号が印加される信号線（１２-1，１２-3，…），
（１２-2，１２-4，…）のうち、同色の画素信号が印加
される２本の信号線（１２-1，１２-4），（１２-2，１
２-5），…が１Ｈ期間のブランキング期間中にショート
する。このため、同色の信号線（１２-1，１２-4，
…），（１２-2，１２-5，…），（１２-3，１２-6，
…）には、コモン電位に対して同程度の電位が印加され
る。このため、これらの信号線（１２-1，１２-4），
（１２-2，１２-5），…をショートさせた場合に、各信
号線１２-1，１２-2，…の電位がコモン電位にかなり近
い電位にまで回復するため、次の水平期間で逆極性の画
素信号が印加された場合の、色ムラの発生を防止するこ
とができる。

【００３８】また、同色の画素信号が印加される信号線
の中でも、最も近い２本の信号線をショートさせること
で、配線の引回しによる信号線の容量増加を防ぐことが
できるため、消費電力の削減を図ることが可能になる。

【００３９】尚、以上の説明においては、時分割方式の
液晶表示装置を例示して本発明の実施形態とした。しか
し、本発明は、ドット反転方式の液晶表示装置であれ
ば、時分割方式に限定されることはなく適用可能であ
り、同様の効果を得ることができる。

【００４０】

【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、逆極性の画素信号が印加された信号線を
１Ｈ期間のブランキング期間中にショートさせるリセッ
トスイッチを、多結晶シリコンを用いた薄膜トランジス
タからなるＣＭＯＳ構成にして基板上に設けたことで、
１Ｈ期間のブランキング期間中に、信号線の電位を中間
電位付近にまで回復させ、次の１Ｈ期間で信号線に印加
する画素信号の電位を半減させることが可能になる。こ
の結果、液晶表示装置（特には水平駆動回路）の消費電
力を削減することが可能になる。しかも、信号線の電位
の遷移幅を半減させて飛び込み電位による画素電位の変
動を小さく抑えるとができるため、縦クロストークの発
生を低減することが可能になる。

【図面の簡単な説明】

【図１】第１実施形態に係る液晶表示装置の要部配線図
である。

【図２】第１実施形態に係る液晶表示装置のレイアウト
図である。

【図３】第１実施形態に係る液晶表示装置に用いるボト
ムゲート型のＴＦＴの断面図である。

【図４】第１実施形態に係る液晶表示装置に用いるトッ
プゲート型のＴＦＴの断面図である。

【図５】第１実施形態に係る液晶表示装置の駆動を説明
するタイミングチャート図である。

【図６】第１実施形態に係る液晶表示装置の効果を説明
するタイミングチャート図である。

【図７】第２実施形態に係る液晶表示装置の要部配線図
である。

【図８】従来の液晶表示装置の配線図である。

【図９】従来の液晶表示装置の課題を説明するタイミン
グチャート図である。

【図１０】従来の液晶表示装置の課題を説明する図であ
る。

【符号の説明】

１…基板、１０…表示領域、１２-1，１２-2，…信号
線、１５-1，１５-2，…出力端子、２９…水平駆動回
路、３１-1，３１-2，…リセットスイッチ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA16 NA31 NA42 NC34 ND10 ND15 5C006 AA22 AC27 AF42 AF73 BB16 BC03 BC12 BC20 BF24 FA22 FA47 5C080 AA10 BB05 CC03 DD10 DD26 FF11 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】基板上に複数行のゲート線と複数列の信
号線とをマトリックス状に配線し、これらの各交点に画
素を配置してなる表示領域と、前記信号線のうち隣り合う信号線に逆極性の画素信号を
出力すると共に、これらの信号線に出力する画素信号の
極性を１水平走査期間毎に反転させる水平駆動回路とを
備えた液晶表示装置において、前記信号線のうち逆極性の画素信号が印加された信号線
を１水平走査期間のブランキング期間中にショートさせ
るためのリセットスイッチとして、多結晶シリコンを用
いた薄膜トランジスタからなるＣＭＯＳ構成のスイッチ
を前記基板上に設けたことを特徴とする液晶表示装置。
【請求項２】前記信号線のうちの複数本を１ブロック
とし、前記水平駆動回路から１水平走査期間に出力され
る時系列の画素信号を当該１ブロック内の各信号線に順
次供給するセレクタスイッチを備えたことを特徴とする
請求項１記載の液晶表示装置。
【請求項３】前記リセットスイッチは、前記水平駆動
回路の出力端子側に設けたことを特徴とする請求項１記
載の液晶表示装置。
【請求項４】前記リセットスイッチは、前記信号線の
うちの隣合う信号線をショートさせることを特徴とする
請求項１記載の液晶表示装置。
【請求項５】前記リセットスイッチは、前記信号線の
うちの同色の画素信号が印加される信号線をショートさ
せることを特徴とする請求項１記載の液晶表示装置。