JPS61223791A - アクテイブマトリツクス基板 - Google Patents
アクテイブマトリツクス基板Info
- Publication number
- JPS61223791A JPS61223791A JP60063401A JP6340185A JPS61223791A JP S61223791 A JPS61223791 A JP S61223791A JP 60063401 A JP60063401 A JP 60063401A JP 6340185 A JP6340185 A JP 6340185A JP S61223791 A JPS61223791 A JP S61223791A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- active matrix
- film transistor
- matrix substrate
- film transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、透光性基板上に薄膜トランジスタをマトリッ
クス状に形成したアクティブマトリックス基板に関する
ものであり、液晶を用いた表示装置等に用いられるもの
である。
クス状に形成したアクティブマトリックス基板に関する
ものであり、液晶を用いた表示装置等に用いられるもの
である。
（従来の技術）
近年、透光性基板に薄膜トランジスタを用いたアクティ
ブマトリックス基板の開発が活発である。
ブマトリックス基板の開発が活発である。
言うまでもなく、これ等のアクティブマトリックス基板
は液晶等を用いた表示装置を目的としたものであるが、
将来的には、大型の一次元或いは二次元イメージセンサ
等の可能性もあり、広い応用が考えられる。
は液晶等を用いた表示装置を目的としたものであるが、
将来的には、大型の一次元或いは二次元イメージセンサ
等の可能性もあり、広い応用が考えられる。
第４図は、薄膜トランジスタを用いた従来のアクティブ
マトリックス基板の回路構成を示すもので、１は多結晶
シリコン或いは非晶質シリコンをその一構成要素とする
透光性基板（図示しない）上に形成した薄膜トランジス
タ、２は薄膜トランジスタ１のドレインに電気的に接続
した透明電極と、カラーフィルタを形成する透光性基板
上の透明な対向電極との間に液晶を注入した液晶表示体
で、この液晶表示体２は映像表示領域３の各画素と対応
する位置に配設されており、液晶による容量以外に、補
助容量としてアクティブマトリックス基板に形成される
容量が付加されることもある。４は薄膜トランジスタ１
のゲートに接続したゲート配線、５は薄膜トランジスタ
１のソースに接続したソース配線である。
マトリックス基板の回路構成を示すもので、１は多結晶
シリコン或いは非晶質シリコンをその一構成要素とする
透光性基板（図示しない）上に形成した薄膜トランジス
タ、２は薄膜トランジスタ１のドレインに電気的に接続
した透明電極と、カラーフィルタを形成する透光性基板
上の透明な対向電極との間に液晶を注入した液晶表示体
で、この液晶表示体２は映像表示領域３の各画素と対応
する位置に配設されており、液晶による容量以外に、補
助容量としてアクティブマトリックス基板に形成される
容量が付加されることもある。４は薄膜トランジスタ１
のゲートに接続したゲート配線、５は薄膜トランジスタ
１のソースに接続したソース配線である。
このように構成された従来例では、ゲート配線４から１
つのゲートラインを選択すると、ソース配線５を通して
薄膜トランジスタ１のドレインと電気的に接続される透
明電極に所定の電位が与えられる。このとき、透明電極
と対向電極との間に注入されている液晶の先部光性が変
化して、２枚の偏光板により光透過率が変化するもので
、以下、同様に、ゲート配線４から１つのゲートライン
を順次選択していくことにより、１フイールドの画面が
形成される。
つのゲートラインを選択すると、ソース配線５を通して
薄膜トランジスタ１のドレインと電気的に接続される透
明電極に所定の電位が与えられる。このとき、透明電極
と対向電極との間に注入されている液晶の先部光性が変
化して、２枚の偏光板により光透過率が変化するもので
、以下、同様に、ゲート配線４から１つのゲートライン
を順次選択していくことにより、１フイールドの画面が
形成される。
（発明が解決しようとする問題点）
ところで、アクティブマトリックス基板と外部駆動回路
との接続は、フレキシブルプリント基板によって各ゲー
ト配線４及びソース配線５と直接接続する（例えば、特
開昭５２−１１６１９５号参照）か。
との接続は、フレキシブルプリント基板によって各ゲー
ト配線４及びソース配線５と直接接続する（例えば、特
開昭５２−１１６１９５号参照）か。
或いは、映像表示領域外にシフトレジスタを設けて、こ
のシフトレジスタでゲート配線４若しくはソース配線５
を選択して、外部回路との接続本数を少なくする方法が
とられる（例えば、特開昭５８−２１９５９５号参照）
。
のシフトレジスタでゲート配線４若しくはソース配線５
を選択して、外部回路との接続本数を少なくする方法が
とられる（例えば、特開昭５８−２１９５９５号参照）
。
しかしながら、前者のフレキシブルプリント基板による
ゲート配線４及びソース配線５との直接接続は、液晶表
示装置の解像度を向上させるために画素数を増加させた
場合には、配線間のピッチが小さくなるので、実装が非
常に困難となる問題があった。又、後者のシフトレジス
タを用いる場合には、映像表示領域３の外周部にシフト
レジスタを設けなければならないので１歩留りが低下す
ると共に、特に、水平操作のためには、高い移動度を有
する半導体材料を用いる必要があるので、薄膜トランジ
スタを形成する材料が限定されるという問題があった。
ゲート配線４及びソース配線５との直接接続は、液晶表
示装置の解像度を向上させるために画素数を増加させた
場合には、配線間のピッチが小さくなるので、実装が非
常に困難となる問題があった。又、後者のシフトレジス
タを用いる場合には、映像表示領域３の外周部にシフト
レジスタを設けなければならないので１歩留りが低下す
ると共に、特に、水平操作のためには、高い移動度を有
する半導体材料を用いる必要があるので、薄膜トランジ
スタを形成する材料が限定されるという問題があった。
本発明は、前述のような問題に鑑みてなされたもので、
歩留りが大幅に向上し、且つ、製造原価が安くなるアク
ティブマトリックス基板を提供することを目的とするも
のである。
歩留りが大幅に向上し、且つ、製造原価が安くなるアク
ティブマトリックス基板を提供することを目的とするも
のである。
（問題を解決するための手段）
本発明は、映像表示領域に配設された薄膜トランジスタ
のソース配線に映像信号を印加するソース配線を数本１
組にして接続するものである。
のソース配線に映像信号を印加するソース配線を数本１
組にして接続するものである。
（作用）
映像表示領域に配設した薄膜トランジスタのゲート配線
に印加する信号と、ソース配線に直列に接続した薄膜ト
ランジスタの信号切換用ゲート配線に印加する信号とを
制御することにより、映像表示領域に配設したどの薄膜
トランジスタに映像信号を印加するかを選択できる。
に印加する信号と、ソース配線に直列に接続した薄膜ト
ランジスタの信号切換用ゲート配線に印加する信号とを
制御することにより、映像表示領域に配設したどの薄膜
トランジスタに映像信号を印加するかを選択できる。
（実施例）
以下図面により、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例におけるアクティブマトリ
ックス基板の回路図であり、６は、コーニング社＃ ７
０５９、石英等の透光性基板（図示しない）上に形成し
た半導体薄膜（図示しない）、ゲート絶縁膜（図示しな
い）、ゲート配線７及びソース配線８からなる薄膜トラ
ンジスタ、９は薄膜トランジスタ６のドレインに接続し
た液晶表示体で、薄膜トランジスタ６と液晶表示体９と
は、それぞれ、映像表示領域１０の各画素と対応する位
置にマトリックス状に配設されており、而も、マトリッ
クス状に配設された各薄膜トランジスタ６のゲートはゲ
ート配線７によって行毎に並列接続され。
ックス基板の回路図であり、６は、コーニング社＃ ７
０５９、石英等の透光性基板（図示しない）上に形成し
た半導体薄膜（図示しない）、ゲート絶縁膜（図示しな
い）、ゲート配線７及びソース配線８からなる薄膜トラ
ンジスタ、９は薄膜トランジスタ６のドレインに接続し
た液晶表示体で、薄膜トランジスタ６と液晶表示体９と
は、それぞれ、映像表示領域１０の各画素と対応する位
置にマトリックス状に配設されており、而も、マトリッ
クス状に配設された各薄膜トランジスタ６のゲートはゲ
ート配線７によって行毎に並列接続され。
ソースはソース配ｌｌＡ３によって列毎に並列接続され
ている。尚、半導体薄膜には、プラズマＣＶＤ法によっ
て形成した水素化非晶質Ｓｉ、若しくは、減圧ＣＶＤ法
或いは電子ビーム蒸着法によって形成した多結晶Ｓｉを
用い、又、ゲート絶縁膜には、プラズマＣＶＤ法によっ
て形成したＳｉＮｘ。
ている。尚、半導体薄膜には、プラズマＣＶＤ法によっ
て形成した水素化非晶質Ｓｉ、若しくは、減圧ＣＶＤ法
或いは電子ビーム蒸着法によって形成した多結晶Ｓｉを
用い、又、ゲート絶縁膜には、プラズマＣＶＤ法によっ
て形成したＳｉＮｘ。
ＳｉＯｘ、ＣＶＤ法によって形成したＳｉｎ、、若しく
は、半導体層の熱酸化膜を用い、更に、ゲート配線７及
びソース配線８には、ＤＣスパッタリング法によって形
成したＭｏ、Ｗ、Ｃｒ或いはＡ１等の金属材料或いはＭ
ｏＳｉ２等の金属硅化物、減圧ＣＶＤ法によって形成し
た多結晶Ｓｉ、若しくは。
は、半導体層の熱酸化膜を用い、更に、ゲート配線７及
びソース配線８には、ＤＣスパッタリング法によって形
成したＭｏ、Ｗ、Ｃｒ或いはＡ１等の金属材料或いはＭ
ｏＳｉ２等の金属硅化物、減圧ＣＶＤ法によって形成し
た多結晶Ｓｉ、若しくは。
ＤＣスパッタリング法或いはＲＦスパッタリング法によ
って形成したＳｎＯ，、Ｉｎｋ、或いはＩｎ、０．（Ｓ
ｎＯ，）等の透°明電極材料を用いればよく、ゲート配
線７及びソース配線８の配線用材料は多層で用いてもよ
い。１１は、それぞれ、映像表示領域１０の外側におい
て各ソース配線８に直列に接続した薄膜トランジスタ、
１２は隣接する３つの薄膜トランジスタ１１のソースを
並列に接続した複数の映像信号入力配線、１３は３つ自
修の薄膜トランジスタ１１のゲートを順次並列に接続し
た複数の信号切換用ゲート配線である。
って形成したＳｎＯ，、Ｉｎｋ、或いはＩｎ、０．（Ｓ
ｎＯ，）等の透°明電極材料を用いればよく、ゲート配
線７及びソース配線８の配線用材料は多層で用いてもよ
い。１１は、それぞれ、映像表示領域１０の外側におい
て各ソース配線８に直列に接続した薄膜トランジスタ、
１２は隣接する３つの薄膜トランジスタ１１のソースを
並列に接続した複数の映像信号入力配線、１３は３つ自
修の薄膜トランジスタ１１のゲートを順次並列に接続し
た複数の信号切換用ゲート配線である。
このように構成された本実施例の動作を、各配線に印加
する駆動パルス及び信号電圧を示した第２図を参照しな
がら、説明する。
する駆動パルス及び信号電圧を示した第２図を参照しな
がら、説明する。
先ず、時間ｔ１では、パルス信号φ。１がゲート配線７
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れると同時に、パルス信号φ６が信号切換用ゲート配線
１３の１３ａを介して薄膜トランジスタｌｌａのゲート
に印加されるので、映像信号入力配線１２を介して各薄
膜トランジスタ１１のソースに印加されているパルス信
号Ｖｓが、薄膜トランジスタｌｌａ及びソース配線８ａ
を介して薄膜トランジスタ６ａ１のソースに印加されて
、薄膜トランジスタ６ａ１のドレイン電圧は所定の設定
電圧となる。
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れると同時に、パルス信号φ６が信号切換用ゲート配線
１３の１３ａを介して薄膜トランジスタｌｌａのゲート
に印加されるので、映像信号入力配線１２を介して各薄
膜トランジスタ１１のソースに印加されているパルス信
号Ｖｓが、薄膜トランジスタｌｌａ及びソース配線８ａ
を介して薄膜トランジスタ６ａ１のソースに印加されて
、薄膜トランジスタ６ａ１のドレイン電圧は所定の設定
電圧となる。
又１時Ｍｔ２では、パルス信号φ６□がゲート配線７の
７．を介して各薄膜トランジスタ６のゲートに印加され
ている状態で、パルス信号φ８が信号切換用ゲート配線
１３の１３トを介して薄膜トランジスタｌｌｂのゲート
に印加されるので、映像信号入力配線１２を介して各薄
膜トランジスタ１１のソースに印加されているパルス信
号Ｖｓが、薄膜トランジスタｌｌｂ及びソース配線８ｂ
を介して薄膜トランジスタ６ｂ工のソースに印加されて
、薄膜トランジスタ６ｂ１のドレイン電圧が所定の設定
電圧となる。
７．を介して各薄膜トランジスタ６のゲートに印加され
ている状態で、パルス信号φ８が信号切換用ゲート配線
１３の１３トを介して薄膜トランジスタｌｌｂのゲート
に印加されるので、映像信号入力配線１２を介して各薄
膜トランジスタ１１のソースに印加されているパルス信
号Ｖｓが、薄膜トランジスタｌｌｂ及びソース配線８ｂ
を介して薄膜トランジスタ６ｂ工のソースに印加されて
、薄膜トランジスタ６ｂ１のドレイン電圧が所定の設定
電圧となる。
更に、時間ｔ、では、パルス信号φｃ１がゲート配線７
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れている状態で、パルス信号φ。が信号切換用ゲート配
線１３の１３ｃを介して薄膜トランジスタｌｌｃのゲー
トに印加されるので、映像信号入力配線１２を介して各
薄膜トランジスタ１１のソースに印加されているパルス
信号Ｖｓが、薄膜トランジスタｌｉｅ及びソース配線８
Ｃを介して薄膜トランジスタ６ｃ、のソースに印加され
て、薄膜トランジスタ６ｃ１のドレイン電圧が所定の設
定電圧となり、第１の水平操作ラインの表示が終了する
。
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れている状態で、パルス信号φ。が信号切換用ゲート配
線１３の１３ｃを介して薄膜トランジスタｌｌｃのゲー
トに印加されるので、映像信号入力配線１２を介して各
薄膜トランジスタ１１のソースに印加されているパルス
信号Ｖｓが、薄膜トランジスタｌｉｅ及びソース配線８
Ｃを介して薄膜トランジスタ６ｃ、のソースに印加され
て、薄膜トランジスタ６ｃ１のドレイン電圧が所定の設
定電圧となり、第１の水平操作ラインの表示が終了する
。
次に、時間ｔ４では、パルス信号φａ２がゲート配線７
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れるが、パルス信号φ、、φ８及びφ０が、前述の如く
、信号切換用ゲート配線１３の１３ａ、 １３ｂ及び１
３ｃを介して薄膜トランジスタ１１ａ。
の７□を介して各薄膜トランジスタ６のゲートに印加さ
れるが、パルス信号φ、、φ８及びφ０が、前述の如く
、信号切換用ゲート配線１３の１３ａ、 １３ｂ及び１
３ｃを介して薄膜トランジスタ１１ａ。
１１ｂ及びｌｌｃのゲートに順次印加されるので、映像
信号入力配線１２を介して各薄膜トランジスタ１１のソ
ースに印加されているパルス信号Ｖｓが、時間ｔ４ｔ
ｔｓ及び１ｓにおいて、時間ｔｘ＊ ｔｌｌ及びｔ２と
同様に、薄膜トランジスタ６ ａ、 、 ６ ｂ、及び
６ｃ。
信号入力配線１２を介して各薄膜トランジスタ１１のソ
ースに印加されているパルス信号Ｖｓが、時間ｔ４ｔ
ｔｓ及び１ｓにおいて、時間ｔｘ＊ ｔｌｌ及びｔ２と
同様に、薄膜トランジスタ６ ａ、 、 ６ ｂ、及び
６ｃ。
のソースに順次印加されて、薄膜トランジスタ６ ａ、
、 ６ ｂ２及び６ｃ、のドレイン電圧が順次所定の
設定電圧になり、第２の水平操作ラインの表示が終了す
る。
、 ６ ｂ２及び６ｃ、のドレイン電圧が順次所定の
設定電圧になり、第２の水平操作ラインの表示が終了す
る。
以下、前述の如き動作が順次繰り返して行なわれて、第
ｎの水平操作ラインの薄膜トランジスタ６ａｌｌ、６ｂ
Ｉｌ及び６ｃｆｉのドレイン電圧が順次所定の設定電圧
になれば、１画面分の走査が完了し、信号表示のため各
画素が選択されて、画像表示が可能となる。
ｎの水平操作ラインの薄膜トランジスタ６ａｌｌ、６ｂ
Ｉｌ及び６ｃｆｉのドレイン電圧が順次所定の設定電圧
になれば、１画面分の走査が完了し、信号表示のため各
画素が選択されて、画像表示が可能となる。
第３図は、本発明の他の実施例の構成を示したもので、
第１図の符号と同一符号のものは同一部分を示している
が、前述の実施例においては、映像信号入力配線１２の
全ての端子Ｖｓ工ｙ Ｖｓ２． Ｖｓ、。
第１図の符号と同一符号のものは同一部分を示している
が、前述の実施例においては、映像信号入力配線１２の
全ての端子Ｖｓ工ｙ Ｖｓ２． Ｖｓ、。
Ｖｓ、、 ・・・を、映像表示領域１０の上部にまと
めて設けたが、本実施例においては、例えば、映像信号
入力配線１２の奇数番目の端子ｖｓ、、 Ｖｓ３． ・
・・を映像表示領域１０の上部に設け、又、映像信号入
力配線１２の偶数番目の端子Ｖｓ、 Ｖｓ４ｔ ・・
・を映像表示領域１０の下部に設けたものであり、本実
施例のアクティブマトリックス基板の動作は、第１の実
施例と全く同様である。
めて設けたが、本実施例においては、例えば、映像信号
入力配線１２の奇数番目の端子ｖｓ、、 Ｖｓ３． ・
・・を映像表示領域１０の上部に設け、又、映像信号入
力配線１２の偶数番目の端子Ｖｓ、 Ｖｓ４ｔ ・・
・を映像表示領域１０の下部に設けたものであり、本実
施例のアクティブマトリックス基板の動作は、第１の実
施例と全く同様である。
尚、実施例において、表示手段に液晶を用いた例で説明
したが、本発明における表示手段は何も液晶に限定され
るものではなく、ＥＬを用いた表示手段にも使用でき、
又、ＰＬＺＴを用いた光シャッタにも使用することがで
きる。更に、液晶の代りに設けた光導電膜のソース配線
に印加する電圧を一定として、ソース配線を流れる電流
の変化を検出するようにすれば、撮像素子にも送用する
ことができる。
したが、本発明における表示手段は何も液晶に限定され
るものではなく、ＥＬを用いた表示手段にも使用でき、
又、ＰＬＺＴを用いた光シャッタにも使用することがで
きる。更に、液晶の代りに設けた光導電膜のソース配線
に印加する電圧を一定として、ソース配線を流れる電流
の変化を検出するようにすれば、撮像素子にも送用する
ことができる。
（発明の効果）
以上説明したように、本発明によれば、アクティブマト
リックス基板を用いた液晶表示装置或いは他の材料を用
いた表示装置において、解像度を向上させるために画素
数が増加しても、複雑なシフトレジスタを形成する必要
がなくなるので、フレキシブルプリント基板による実装
が容易できるようになると共に、外部回路との接続本数
が１７３以下になって、配線ピッチが従来の３〜６倍以
上になるので、大幅な歩留りの向上と、製造原価の低減
を図ることができる効果がある。
リックス基板を用いた液晶表示装置或いは他の材料を用
いた表示装置において、解像度を向上させるために画素
数が増加しても、複雑なシフトレジスタを形成する必要
がなくなるので、フレキシブルプリント基板による実装
が容易できるようになると共に、外部回路との接続本数
が１７３以下になって、配線ピッチが従来の３〜６倍以
上になるので、大幅な歩留りの向上と、製造原価の低減
を図ることができる効果がある。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の回路図、第２図は本発明の一実施例における
アクティブマトリックス基板の駆動方法を説明するため
のタイミングチャート、第３図は本発明の他の実施例に
おけるアクティブマトリックス基板の回路図、第４図は
従来のアクティブマトリックス基板の回路図である。 ６．１１・・・第１の薄膜トランジスタ、 ７・・・ゲ
ート配線、 ８ ・・・ソース配線、 ９・・・映像表
示手段（液晶表示体）、１０・・・映像表示領域、１２
・・・映像信号入力配線、１３・・・信号切換用ゲート
配線。 特許出願人 松下電器産業株式会社 第２図 ＤＩ ル２ ｔｔｓ Ｄ＜ 第３図
クス基板の回路図、第２図は本発明の一実施例における
アクティブマトリックス基板の駆動方法を説明するため
のタイミングチャート、第３図は本発明の他の実施例に
おけるアクティブマトリックス基板の回路図、第４図は
従来のアクティブマトリックス基板の回路図である。 ６．１１・・・第１の薄膜トランジスタ、 ７・・・ゲ
ート配線、 ８ ・・・ソース配線、 ９・・・映像表
示手段（液晶表示体）、１０・・・映像表示領域、１２
・・・映像信号入力配線、１３・・・信号切換用ゲート
配線。 特許出願人 松下電器産業株式会社 第２図 ＤＩ ル２ ｔｔｓ Ｄ＜ 第３図
Claims (4)
- （１）映像表示領域に配設された透明電極からなる複数
の映像表示手段と、前記映像表示手段をドレインに接続
させて、透光性基板上に形成した複数の第１の薄膜トラ
ンジスタと、前記第１の薄膜トランジスタを駆動するた
めの信号が入力するソース配線群及びゲート配線群と、
前記ソース配線群の各線にドレインをそれぞれ接続した
複数の第２の薄膜トランジスタと、前記複数の第２の薄
膜トランジスタのソースに接続した線を複数本毎に束ね
てなる複数の映像信号入力配線と、前記複数の第２の薄
膜トランジスタのゲートに接続した複数の信号切換用ゲ
ート配線とが具備されていることを特徴とするアクティ
ブマトリックス基板。 - （２）前記第２の薄膜トランジスタは、前記映像表示領
域のいずれか一辺で、前記映像信号入力配線と前記ソー
ス配線群とに接続されることを特徴とする特許請求の範
囲第（１）項記載のアクティブマトリックス基板。 - （３）前記第２の薄膜トランジスタは、前記映像表示領
域のいずれか二辺で、前記映像信号入力配線と前記ソー
ス配線群とに接続されることを特徴とする特許請求の範
囲第（１）項記載のアクティブマトリックス基板。 - （４）前記第１及び第２の薄膜トランジスタは、多結晶
シリコン或いは水素化非晶質シリコンを一構成要素とし
て含むことを特徴とする特許請求の範囲第（１）項記載
のアクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063401A JPS61223791A (ja) | 1985-03-29 | 1985-03-29 | アクテイブマトリツクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60063401A JPS61223791A (ja) | 1985-03-29 | 1985-03-29 | アクテイブマトリツクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61223791A true JPS61223791A (ja) | 1986-10-04 |
Family
ID=13228246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60063401A Pending JPS61223791A (ja) | 1985-03-29 | 1985-03-29 | アクテイブマトリツクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61223791A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
| JP2001134245A (ja) * | 1999-11-10 | 2001-05-18 | Sony Corp | 液晶表示装置 |
| JP2002507007A (ja) * | 1998-03-10 | 2002-03-05 | トムソン−エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| JP2003515773A (ja) * | 1999-11-30 | 2003-05-07 | タレス アヴィオニクス エルセーデー ソシエテ アノニム | マトリックス・ディスプレイにおいてアナログ信号を逆多重化することによって生じる摂動を補償するための方法 |
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
| KR100541059B1 (ko) * | 2001-10-03 | 2006-01-10 | 샤프 가부시키가이샤 | 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로 |
| CN1312647C (zh) * | 2003-03-11 | 2007-04-25 | 精工爱普生株式会社 | 显示驱动器及光电装置 |
| JP2007286572A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Sdi Co Ltd | 画素とこれを利用した有機電界発光表示装置及びその駆動方法 |
| US7375709B2 (en) | 2003-03-11 | 2008-05-20 | Seiko Epson Corporation | Display driver and electro-optical device |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7683876B2 (en) | 2004-09-14 | 2010-03-23 | Samsung Electronics Co., Ltd. | Time division driving method and source driver for flat panel display |
| US7903072B2 (en) | 2007-03-14 | 2011-03-08 | Epson Imaging Devices Corporation | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size |
| WO2012099025A1 (ja) * | 2011-01-20 | 2012-07-26 | シャープ株式会社 | 表示装置およびその駆動方法、プログラムならびに記録媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
| JPS61156187A (ja) * | 1984-12-28 | 1986-07-15 | キヤノン株式会社 | アクティブマトリクス回路 |
-
1985
- 1985-03-29 JP JP60063401A patent/JPS61223791A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
| JPS61156187A (ja) * | 1984-12-28 | 1986-07-15 | キヤノン株式会社 | アクティブマトリクス回路 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4727038B2 (ja) * | 1998-03-10 | 2011-07-20 | タレス アヴィオニクス エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| JP2002507007A (ja) * | 1998-03-10 | 2002-03-05 | トムソン−エルセデ | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 |
| JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
| JP2001134245A (ja) * | 1999-11-10 | 2001-05-18 | Sony Corp | 液晶表示装置 |
| JP2003515773A (ja) * | 1999-11-30 | 2003-05-07 | タレス アヴィオニクス エルセーデー ソシエテ アノニム | マトリックス・ディスプレイにおいてアナログ信号を逆多重化することによって生じる摂動を補償するための方法 |
| US8325170B2 (en) | 2001-06-06 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| KR100541059B1 (ko) * | 2001-10-03 | 2006-01-10 | 샤프 가부시키가이샤 | 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로 |
| CN1312647C (zh) * | 2003-03-11 | 2007-04-25 | 精工爱普生株式会社 | 显示驱动器及光电装置 |
| US7375709B2 (en) | 2003-03-11 | 2008-05-20 | Seiko Epson Corporation | Display driver and electro-optical device |
| US7375716B2 (en) | 2003-03-11 | 2008-05-20 | Seiko Epson Corporation | Display driver and electro-optical device |
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
| JP4694134B2 (ja) * | 2004-03-09 | 2011-06-08 | 株式会社 日立ディスプレイズ | 表示装置 |
| US7683876B2 (en) | 2004-09-14 | 2010-03-23 | Samsung Electronics Co., Ltd. | Time division driving method and source driver for flat panel display |
| JP2007286572A (ja) * | 2006-04-17 | 2007-11-01 | Samsung Sdi Co Ltd | 画素とこれを利用した有機電界発光表示装置及びその駆動方法 |
| US9076382B2 (en) | 2006-04-17 | 2015-07-07 | Samsung Display Co., Ltd. | Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof |
| US7903072B2 (en) | 2007-03-14 | 2011-03-08 | Epson Imaging Devices Corporation | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size |
| WO2012099025A1 (ja) * | 2011-01-20 | 2012-07-26 | シャープ株式会社 | 表示装置およびその駆動方法、プログラムならびに記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0444621B1 (en) | Liquid crystal display device having a driving circuit | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| CN110658658B (zh) | 图像显示装置 | |
| GB2126401A (en) | Dot-matrix liquid crystal display | |
| US6392354B1 (en) | Electro-optical element driving circuit, electro-optical device, and electronic device | |
| KR101540072B1 (ko) | 액정표시장치 | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| JP3948883B2 (ja) | 液晶表示装置 | |
| JPS61223791A (ja) | アクテイブマトリツクス基板 | |
| EP1049956B1 (en) | Active matrix liquid crystal display devices | |
| US10698273B2 (en) | Image display device | |
| JP3251401B2 (ja) | 半導体装置 | |
| US20150338692A1 (en) | Display device | |
| EP1570311B1 (en) | Active matrix display devices | |
| US6670936B1 (en) | Liquid crystal display | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH0473929B2 (ja) | ||
| JP2613209B2 (ja) | 画像表示装置 | |
| JPH10161157A (ja) | 表示用半導体装置 | |
| JPS61223792A (ja) | アクテイブマトリツクス基板 | |
| KR20050099972A (ko) | 평면 표시 장치용 어레이 기판 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| KR100686223B1 (ko) | 액정 표시 장치 | |
| JPS61198198A (ja) | 電子制御回路 |