[go: up one dir, main page]

JP2000299354A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000299354A
JP2000299354A JP2000014771A JP2000014771A JP2000299354A JP 2000299354 A JP2000299354 A JP 2000299354A JP 2000014771 A JP2000014771 A JP 2000014771A JP 2000014771 A JP2000014771 A JP 2000014771A JP 2000299354 A JP2000299354 A JP 2000299354A
Authority
JP
Japan
Prior art keywords
semiconductor
polishing
semiconductor device
dicing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000014771A
Other languages
English (en)
Other versions
JP3560888B2 (ja
Inventor
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000014771A priority Critical patent/JP3560888B2/ja
Priority to TW089101815A priority patent/TW473948B/zh
Priority to KR10-2000-0005496A priority patent/KR100435096B1/ko
Priority to US09/499,028 priority patent/US6337257B1/en
Publication of JP2000299354A publication Critical patent/JP2000299354A/ja
Application granted granted Critical
Publication of JP3560888B2 publication Critical patent/JP3560888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 半導体チップまたはこの半導体チップを搭載
したパッケージ部品の薄型化と機械的強度の向上という
２つの相反する課題を解決する。 【解決手段】 一表面３４に半導体素子が形成される半
導体ウエハまたはこの半導体ウエハをダイシングして形
成される半導体チップ３２を、前記一表面３４とは反対
側の他表面３６を研磨して薄膜化し、この研磨によって
生じた研磨傷３５を除去して、他表面３６を平滑化す
る。また前記半導体チップ３２はダイシングによって側
面３８にダイシング傷３７が形成されているため、前記
側面３８を前記他表面３６とともにエッチングして、前
記研磨傷３５とともにダイシング傷３７をも除去して、
他表面３６および側面３８を平滑化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャリアテープに
半導体チップが搭載されるＴＣＰ（Tape CarrierPackag
e) などの表面実装型パッケージに好適に実施すること
ができる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の高機能化、小型化およ
び軽量化に伴って、ＬＳＩ（LargeScale Integration)
パッケージも多ピン化、ファインピッチ化、小型化およ
び薄型化が望まれており、その実現可能性の高い半導体
装置として、表面実装型半導体装置であるテープ・キャ
リア・パッケージ（Tape Carrier Package；略称ＴＣ
Ｐ）が多く用いられている。この半導体装置をより薄型
化するために、チップ基板に搭載される半導体チップ自
体の厚みを低減する必要が生じている。半導体装置の大
部分は、液晶パネルのドライバとも呼ばれる液晶駆動回
路に用いられ、液晶パネルに直接接続される。このよう
な半導体装置を薄型化することによって、この半導体装
置が搭載される液晶パネルを薄型化することができ、し
たがってその液晶パネルが搭載される、たとえばノート
形パソコンとも呼ばれる携帯型パーソナルコンピュータ
および携帯型ワードプロセッサなどの電子機器をも薄型
化することができる。
【０００３】前記半導体装置を薄型化するにあたって
は、チップ幅が１．５ｍｍ以上でチップ長さが１６ｍｍ
以下である、チップ長さとチップ幅とのアスペクト比が
低い半導体チップにおいては、その厚みが４００μｍ程
度まで研磨し、半導体装置を製造している。このように
アスペクト比の低い半導体チップの研磨は、その半導体
チップを形成する前工程で、半導体ウエハを、半導体素
子が形成される一表面とは反対側の他表面側を研磨し、
厚みが４００μｍ程度になった半導体ウエハを使用し
て、前記他表面の研磨後に何ら他表面に対して処理をし
ないでアセンブリし、半導体装置を製造している。
【０００４】図８は、典型的な従来の技術の半導体装置
１を示す断面図である。前述した半導体装置１は、ダイ
パッドはなく、封止樹脂２が図８の紙面に垂直な方向に
長手状の半導体チップ３を被覆している程度であり、機
械的に補強されていない。そのため、半導体チップ３自
体が半導体装置１全体の機械的強度を担っている。した
がって半導体チップ３の薄型化によって、半導体装置１
の機械的強度が低下するが、半導体装置１はＳＳＴ（Su
per Slim TCP）のように、図８の紙面に垂直な長手方向
のチップ長さは大きくなる傾向があり、このチップ長さ
はたとえば２０ｍｍ程度である。また前記半導体チップ
３の図８の左右方向のチップ幅は、前記チップ長さとは
逆に小さくなる傾向があり、このチップ幅はたとえば１
ｍｍ以下である。このように半導体チップ３の機械的強
度は、小さくなる傾向がある。
【０００５】このような半導体チップ３は、入力側配線
４および出力側配線５を有し、ポリイミド基材から成る
キャリアテープ６のインナリード７にインナリード・ボ
ンディング（略称ＩＬＢ）によって接続されている。前
記入力側配線４および出力側配線５は、ソルダレジスト
８，９によって覆われ、半導体チップ３の半導体素子が
形成される一表面１０の端子にはバンプ１１が形成さ
れ、このバンプ１１に前記インナリード７の先端部が接
続される。半導体チップ３は、前記半導体素子が形成さ
れる一表面１０とは反対側の他表面１２に、半導体ウエ
ハの平坦化のための研磨によって生じたクラック１３を
含む研磨傷１４を有し、また側面１５には半導体ウエハ
のダイシングによって生じたダイシング傷１６を有す
る。
【０００６】前記半導体チップ３は、そのチップ幅が
１．５ｍｍ以上であると、半導体チップ３の機械的強度
は比較的高いので、前記他表面１２を研磨しても、強度
的には問題とならないが、チップ幅が１．０ｍｍ程度に
なると、半導体装置１のアセンブリ時および電子機器の
実装基板への実装時にチップ割れが発生する。このよう
な半導体装置１のチップ割れの発生は、他表面１２の研
磨による半導体チップ３自体の断面不足に起因した機械
的強度の低下のほかに、研磨によって発生した研磨傷１
４とダイシング工程で発生するダイシング傷１６とが、
半導体チップ３の機械的強度低下の主要因であることが
本件発明者によって確認されている。
【０００７】上記のように半導体チップ３の機械的強度
が低いと、アセンブリ工程中に他の半導体チップとの接
触による外力が前記半導体チップ３に作用する工程を含
むＩＬＢ（Inner Lead Bonding）工程、およびマーク工
程で、チップ割れが生じる。また半導体装置１を実装基
板に実装するときに、研磨後の半導体チップ３を搭載し
た半導体装置１は僅かな外力で割れてしまい、電子機器
が機能しないという不具合が発生する。
【０００８】図９は、半導体装置１の機械的強度を測定
するための構成を示す断面図である。前記半導体チップ
３の機械的強度の測定では、半導体チップ３を厚み４０
０μｍまで研磨し、チップ幅が１．２ｍｍの半導体チッ
プ３の他表面１２に研磨傷１４がチップ長さ方向に垂直
（図９の左右方向）に形成された半導体装置１を、前記
半導体チップ３の幅方向両側部がステージ１７に支持さ
れた状態で固定し、半導体チップ３の幅方向中央部を上
方から治具１８によって押圧したところ、半導体チップ
３の機械的強度は１．４７Ｎ／ｃｍ（＝１５０ｇｆ／ｃ
ｍ）しかなく、３σ（σは標準偏差）を加味すると、押
圧力Ｆ＝０Ｎで半導体チップが割れることもあり得るこ
とが本件発明者によって確認されている。
【０００９】図１０は、半導体チップ３の半導体ウエハ
１９からの切出位置による研磨傷の相違を説明するため
の図であり、図１０（ａ）は表面研磨後の半導体ウエハ
１９を示す平面図であり、図１０（ｂ）は半導体ウエハ
１９の第１の領域２０から切り出された半導体チップ３
ａがチップ基板６に搭載された状態での研磨傷１４ａと
ダイシング傷１６ａとを示す斜視図であり、図１０
（ｃ）は半導体ウエハ１９の第２の領域２１から切り出
された半導体チップ３ｂがチップ基板６に搭載された状
態での研磨傷１４ｂおよびダイシング傷１６ｂを示す斜
視図である。
【００１０】上述の半導体ウエハ１９の他表面１２の研
磨後に形成される研磨傷１４は、図１０（ａ）に示すよ
うに、渦巻き状の傷が形成され、半導体ウエハ１９上の
切出位置によって半導体チップ３の他表面１２に形成さ
れる研磨傷１４の方向が異なる。図１０（ａ）の半導体
ウエハ１９の参照符２０で示される第１の領域からダイ
シングによって切り出された半導体チップ３ａを、前記
表面研磨後に何ら処理を加えずにチップ基板６にアセン
ブリすると、図１０（ｂ）に示されるように、半導体チ
ップ３ａの他表面１２には、半導体チップ３ａの長手方
向にほぼ平行に研磨傷１４ａが形成される。
【００１１】また、図１０（ａ）に示される半導体ウエ
ハ１９から参照符２１で示される第２の領域からダイシ
ングによって切り出された半導体チップ３ｂを、前記表
面研磨後に何ら処理を加えずにチップ基板６にアセンブ
リすると、図１０（ｃ）に示されるように、半導体チッ
プ３ｂの他表面１２には、半導体チップ３ｂの長手方向
にほぼ垂直に研磨傷１４ｂが形成される。
【００１２】特に、図１０（ｃ）に示されるように、半
導体チップ３ｂの長手方向にほぼ垂直に形成される研磨
傷１４ｂは、半導体チップ３ｂの機械的強度をきわめて
大きく低下させることが本件発明者によって確認されて
いる。なお、図１０（ｂ）に示すような半導体チップ３
ａの長手方向にほぼ平行に形成される研磨傷１４ａであ
る場合は、半導体チップ３ａの機械的強度を大きく低下
させるおそれはない。
【００１３】このように、半導体チップ３の機械的強度
を低下させる要因は、研磨傷１４およびダイシング傷１
６であるが、傷と傷との間の溝に生成されたクラック１
３が大きな原因であることが判明している。
【００１４】以上のように従来の技術では、半導体チッ
プ３の研磨によって半導体装置１を薄型化し、この半導
体装置１を用いる液晶パネルをも薄型化するのに有効で
あるが、半導体装置１の機械的強度を低下させる要因と
なる。そのため半導体装置１を液晶パネルなどの各種の
電子機器に搭載するにあたって、半導体装置１の運搬時
および供給時などにおける外部からの衝撃力の作用、基
板への実装時の内部応力の発生などの点できわめて取扱
いが難しく、このような課題を解消することが望まれて
いる。
【００１５】
【発明が解決しようとする課題】本発明の目的は、半導
体チップまたはこの半導体チップが搭載されたパッケー
ジ部品の薄形化を図り、かつ機械的強度を向上すること
ができるようにした半導体装置およびその製造方法を提
供することである。
【００１６】
【課題を解決するための手段】本発明は、一表面に半導
体素子が形成される半導体基板から成る半導体装置にお
いて、前記半導体基板は、前記一表面とは反対側の他表
面を研磨することによって薄膜化され、この研磨によっ
て生じた研磨傷を除去して平滑な他表面を有することを
特徴とする半導体装置である。
【００１７】また本発明は、一表面に半導体素子が形成
される半導体基板から成る半導体装置の製造方法におい
て、前記半導体基板を、前記一表面とは反対側の他表面
を研磨して薄膜化し、この研磨によって生じた研磨傷を
除去して、他表面を平滑化することを特徴とする半導体
装置の製造方法である。
【００１８】本発明に従えば、拡散工程などを経て一表
面に半導体素子が形成される半導体ウエハまたは半導体
チップのいずれかである半導体基板の他表面の研磨傷が
除去されることによって、半導体基板が薄型化されると
ともに、半導体基板の機械的強度が向上され、半導体基
板に外力が作用しても割れを生じない。このような半導
体基板は、半導体ウエハおよびこの半導体ウエハをダイ
シングした半導体チップのいずれであってもよく、薄型
化と機械的強度の向上という相反する２つの課題を同時
に解決した半導体基板を用いて、最終製品として薄型化
されかつ機械的強度が向上されたパッケージ部品を得る
ことが可能となる。
【００１９】また本発明の前記他表面の研磨によって生
じた研磨傷は、エッチング処理、熔融処理およびＣＭＰ
処理のうちの少なくともいずれか１つの処理によって除
去されることを特徴とする。
【００２０】本発明に従えば、前記半導体基板の他表面
を平滑化するために、エッチング処理、熔融処理および
ＣＭＰ処理という比較的よく利用される周知の技術の１
つまたは複数の併用によって、前記他表面を容易かつ安
定的に平滑化することができる。
【００２１】さらに本発明の前記他表面が平滑化された
半導体基板は、４０μｍ〜４００μｍの厚みを有するこ
とを特徴とする。
【００２２】本発明に従えば、他表面が平滑化された半
導体基板の厚みが４０μｍ〜４００μｍに選ばれるの
で、その半導体基板から成る半導体チップを搭載したパ
ッケージ部品として必要とされる機械的強度を損なうこ
となしに、半導体基板の元の厚みに対して大きく薄型化
することができる。
【００２３】さらに本発明の前記半導体基板は、ダイシ
ングによって形成された半導体チップであり、この半導
体チップは、前記ダイシングによって生じた側面のダイ
シング傷を除去して平滑な側面が形成されていることを
特徴とする。
【００２４】本発明に従えば、半導体基板の他表面の研
磨傷だけではなく、側面のダイシング傷をも除去される
ので、他表面の研磨傷だけを除去した場合に比べて、よ
り確実に機械的強度を向上することができる。
【００２５】さらに本発明の前記半導体チップは、半導
体素子の端子がキャリアテープに形成される配線にイン
ナリードボンディングによって接続されていることを特
徴とする。
【００２６】本発明に従えば、他表面の研磨傷、または
それに加えて側面のダイシング傷をも除去された半導体
チップが前記インナリードボンディングによってキャリ
アテープに接続されるので、インナリードボンディング
時における半導体チップの機械的外力による割れの発生
を防ぎ、これによって歩留りが向上され、信頼性の高
い、より薄型化されたパッケージ部品を得ることができ
る。
【００２７】さらに本発明の前記半導体チップは、キャ
リアテープに樹脂封止されていることを特徴とする。
【００２８】本発明に従えば、上記のように半導体チッ
プがキャリアテープに樹脂封止されることによって、半
導体チップとキャリアテープとの間の耐湿性が向上され
るとともに、耐衝撃性が向上され、これによって機械的
強度をより一層向上することができる。
【００２９】さらに本発明の前記半導体素子は、液晶駆
動用回路であることを特徴とする。さらに本発明の半導
体装置の製造方法は、前記エッチング処理、熔融処理お
よびＣＭＰ処理のうちエッチング処理を選択したとき、
このエッチング処理によるエッチング深さは、３μｍ以
上でかつ５０μｍ以下に選ばれることを特徴とする。
【００３０】本発明に従えば、半導体ウエハまたは半導
体チップの他表面のエッチング深さが３μｍ以上でかつ
５０μｍ以下に選ばれるので、機械的強度を必要以上に
低下させることなしに、前記他表面ので研磨傷を確実に
除去することができる。
【００３１】さらに本発明の半導体装置の製造方法は、
前記エッチング処理、熔融処理およびＣＭＰ処理のうち
エッチング処理を選択したとき、このエッチング処理
は、エッチング処理前の半導体チップの表面にエッチン
グ液を噴霧して供給することを特徴とする。
【００３２】本発明に従えば、エッチング処理前の半導
体チップの表面にエッチング液を噴霧して供給するの
で、浸漬する場合に比べて、多くのエッチング液を必要
とせずに、半導体チップのエッチングしたい箇所だけを
確実にエッチングして除去することができ、低コスト化
を図ることができる。
【００３３】さらに本発明の半導体装置の製造方法は、
前記エッチング処理、熔融処理およびＣＭＰ処理のうち
熔融処理を選択したとき、この熔融処理による熔融深さ
は、３μｍ以上でかつ１５μｍ以下に選ばれることを特
徴とする。
【００３４】本発明に従えば、半導体チップの熔融深さ
が３μｍ以上でかつ１５μｍ以下に選ばれるので、半導
体チップので研磨傷をより確実に除去することができ
る。
【００３５】さらに本発明の半導体装置の製造方法は、
一表面に半導体素子が形成される半導体ウエハの前記一
表面とは反対側の他表面を研磨して、前記半導体ウエハ
を所定の厚さまで薄膜化した後、前記一表面を、後に行
う第１および第２のエッチング処理で用いられるエッチ
ング液に対して耐性を有する保護膜によって覆い、前記
研磨によって生じた研磨傷を、前記第１のエッチング処
理によって除去した後、前記一表面を保護膜によって覆
った状態で、前記他表面を、エッチング液に対して耐性
を有するダイシングテープによって覆ってダイシングし
た後、このダイシングによって生じたダイシング傷を、
前記第２のエッチング処理によって除去することを特徴
とする半導体装置の製造方法である。
【００３６】本発明に従えば、半導体ウエハの他表面の
研磨傷をエッチングによって除去した後、ダイシング傷
をエッチングして除去することができるので、半導体ウ
エハまたは半導体チップの一表面に形成される半導体素
子を損傷せず、他表面および側面が平滑化された半導体
チップを得ることができる。
【００３７】さらに本発明の半導体装置の製造方法は、
一表面に半導体素子が形成される半導体ウエハの前記一
表面に、直接またはレジストを介して、エッチング液に
対して耐性を有する保護テープを貼着した後、前記半導
体ウエハの他表面を所定の厚さまで研磨して薄膜化した
後、前記研磨によって生じた研磨傷を、エッチング処理
して除去することを特徴とする。
【００３８】本発明に従えば、半導体ウエハ状態で他表
面を研磨しても、半導体ウエハの一表面に形成される半
導体素子が前記保護テープによって覆われ、これによっ
て一表面上に露出する半導体素子にエッチング液が付着
することが防がれ、半導体素子を保護することができ
る。
【００３９】さらに本発明の半導体装置の製造方法は、
一表面に半導体素子が形成される半導体ウエハを、ダイ
シングして複数の長手状の半導体チップに分割し、この
半導体チップの前記一表面とは反対側の他表面を研磨し
て、前記半導体チップを薄膜化する半導体装置の製造方
法において、前記研磨は、被研磨部位における研磨方向
が半導体チップの長手方向にほぼ沿うようにして行わ
れ、この研磨によって生じた研磨傷を除去して他表面を
平滑化することを特徴とする半導体装置の製造方法であ
る。
【００４０】本発明に従えば、研磨方向が半導体チップ
の長辺方向に沿うように研磨することによって、研磨傷
を半導体チップの長辺方向にほぼ平行に形成することが
でき、これによって全ての半導体チップの割れに対する
機械的強度を一様に揃えることができ、より安定した割
れに対する強度分布を得ることができる。また研磨傷を
半導体チップの短辺方向にほぼ平行に形成した場合に比
較して、割れに対する機械的強度を大きく向上すること
ができるので、信頼性および歩留りを向上することが可
能となる。
【００４１】
【発明の実施の形態】図１は、本発明の実施の一形態の
半導体装置３１を示す斜視図であり、図２は図１の切断
面線ＩＩーＩＩから見た半導体装置３１を上下方向を反
転して示す拡大断面図である。本実施の形態の半導体装
置３１は、半導体チップ３２と、この半導体チップ３２
が搭載されるチップ基板３３とを含む。半導体チップ３
２は、複数の半導体素子が形成される一表面３４と、こ
の一表面３４とは半導体チップ３２の厚み方向（図２の
上下方向）に反対側の表面であって、後述する研磨傷３
５がエッチングによって除去された平滑な他表面３６
と、後述するダイシング傷３７ａ〜３７ｄ（総称する場
合には、添字ａ〜ｄを省略する）がエッチングによって
除去された平滑な４つの側面３８ａ〜３８ｄ（総称する
場合には、添字ａ〜ｄは省略する）とを有し、図２の紙
面に垂直な方向に長手の四角柱状の外観形状を有する。
【００４２】このような半導体チップ３２は、封止樹脂
３９によって薄板状のチップ基板３３に接着される。チ
ップ基板３３は、たとえば幅３５ｍｍのポリイミドフィ
ルムから成る長尺のキャリアテープの実行パターン領域
を金型によって打ち抜いたものである。チップ基板３３
の一表面４１には、各複数の入力側配線４２および出力
側配線４３が形成され、これらの入力側配線４２および
出力側配線４３には、チップ基板３３のほぼ中央に設け
られる透孔４３内に両側から突出する各複数のインナリ
ード４４，４５がそれぞれ一体的に連なって形成され
る。インナリード４４，４５の前記透孔４３内に突出す
る先端部は、半導体チップ３２の一表面３４上に形成さ
れるバンプ４７，４８を介して前記半導体素子の各端子
または電極に接続される。
【００４３】図３は、半導体チップ３２の他表面３６の
状態を説明するための一部の拡大断面図であり、図３
（ａ）はエッチング処理前の他表面３６の状態を示し、
図３（ｂ）はエッチング処理後の他表面３６の状態を示
す。前記半導体チップ３２は、拡散工程などを経て一表
面３４に半導体素子が形成された半導体ウエハの他表面
３６を、平坦化処理のために研磨を行った後、その研磨
後の半導体ウエハを、格子状のスクライブ線に沿ってダ
イシングソーと呼ばれる極薄の回転丸刃によって切断す
ることによって形成される。したがってダイシング後の
半導体チップ３２には、図３（ａ）に示されるように、
他表面３６に多数の研磨傷３５が残存しており、また各
側面３８にダイシング傷３７が残存している。このよう
な研磨傷３５およびダイシング傷３７を除去すること、
すなわち、図３（ｂ）に示されるように、研磨傷３５の
発生領域４９およびダイシング傷３７の発生領域５０を
除去することによって、前記半導体チップ３２の機械的
強度を向上することができる。
【００４４】前記研磨傷３５を除去する方法としては、
エッチング液に半導体チップ３２を浸漬するウエットエ
ッチングによる方法と、レーザで半導体チップ３２の研
磨傷３５の発生領域４９を熔融する方法と、前記研磨傷
３５の発生領域３７をプラズマでエッチングするドライ
エッチングによる方法とがある。この研磨傷３５のクラ
ックは、その大部分が３μｍ程度の長さがあるので、研
磨傷３５の発生領域３７の除去深さＤは、３μｍ以上必
要となる。この除去深さＤは、エッチングによる場合
は、 ３μｍ＜Ｄ≦５０μｍ …（１） に選ばれる。また熔融による場合は、 ３μｍ＜Ｄ≦１５μｍ …（２） に選ばれる。エッチングによる場合においては、Ｄ＝５
０μｍを超える（Ｄ＞５０μｍ）と、半導体ウエハの厚
みのばらつきが大きくなるという問題が生じる。また熔
融による場合においては、Ｄ＝１５μｍを超える（Ｄ＞
１５μｍ）と、半導体ウエハ全体が加熱され、熱によっ
て半導体素子の破壊などの不具合が生じてしまう。した
がって前記研磨傷３５に対する除去深さＤは、上記の式
（１），式（２）のように選ばれる。
【００４５】このように本実施の形態では、半導体チッ
プ３２の研磨による薄膜化の後に、研磨傷３５の平滑化
を行うことによって、半導体装置３１の機械的強度、具
体的には割れ強度を向上するものである。前記平滑化
は、エッチング処理、熔融処理、およびＣＭＰ（Chemic
al Mechanical Polish）処理のいずれか１つの処理また
は複数の処理の併用が可能であり、このような平滑化処
理によって、研磨傷３５と研磨傷３５に付随するクラッ
ク４０とを他表面３６から除去することができ、薄膜化
と機械的強度の維持または向上という相反する要求を同
時に達成することができる。
【００４６】上記エッチング処理としてプラズマエッチ
ングを行う場合は、半導体ウエハを１枚毎に真空チャン
バに入れて、接地された上部電極に対向して平行におか
れたウエハホルダ上に乗載し、このウエハホルダにバイ
アス用高周波電圧を印加し、エッチングガスをプラズマ
化して、前記他表面３６をエッチング処理することがで
きる。このようなプラズマエッチングは、たとえばエッ
チングガスとしてＣｌ 2＋ＢＣｌ3を用い、反応生成物と
してＡｌＣｌ3を生成する、たとえばアルミ配線のエッ
チング等で用いられる周知のドライエッチング技術が適
用される。
【００４７】エッチング処理後は、図１、図２および図
３（ｂ）に示されるように、他表面３６の表面状態は鏡
面化し、凹凸はほとんどなくなる。研磨傷３５とダイシ
ング傷３７とは両方除去することが好ましく、この場合
の半導体チップ３２の機械的強度は、９．８Ｎ／ｃｍ
（＝１ｋｇｆ／ｃｍ）を超える。研磨傷３５およびダイ
シング傷３７のうちどちらか一方だけをエッチングして
除去した場合であれば、半導体チップ３２の機械的強度
は、４．４１Ｎ／ｃｍ（＝４５０ｇｆ／ｃｍ）となる。
【００４８】また、本実施の形態においては、厚み６２
５μｍの半導体チップ３２およびそのダイシング前の半
導体ウエハを研磨して、４００μｍに薄膜化する各場合
について説明する。たとえば、半導体チップ３２を研磨
する場合は、研磨装置の砥石は、最初は日本工業規格１
２０番程度の砥石によって２００μｍ研磨し、次に２０
００番の砥石で砥石が回転しながら約２５μｍ研磨す
る。また、半導体ウエハ研磨する場合は、砥石は６イン
チのものを用い、半導体チップ３２は１．１ｍｍ×１８
ｍｍ（アスペクト比は１６．４）のものを用いた。な
お、上記の半導体チップ３２および半導体ウエハのサイ
ズならびに研磨砥石の種類は、一例であり、上記のサイ
ズおよび種類に限定されるものではない。
【００４９】（実施例１）図４は、複数の半導体チップ
３２が長尺のキャリアテープ５４に搭載された状態で研
磨する手法を説明するための図である。半導体素子が形
成された半導体ウエハをダイシングシートに貼付けて、
前述したようにダイシングすることによって、前記半導
体チップ３２が形成される。インナリードボンディング
（InnerLead Bonding；略称ＩＬＢ）によって、半導体
チップ３２とキャリアテープ５４とをボンディングし、
液状の封止樹脂３９によって封止した後に、その樹脂表
面３９ａにマークする。ＩＬＢの工程以降は、全てキャ
リアテープ５４をリールに巻取って処理する。
【００５０】前記リールは、キャリアテープ５４を４０
ｍ程度巻取って処理するので、半導体装置３１が図４に
示されるように３ピッチ品であると、１つのリールの中
に半導体装置３１が２８００個程度、存在する。その
後、リールに巻回された状態のままでキャリアテープ５
４のテープ裏面５４ａ側を上にし、研磨装置へ供給す
る。この研磨装置は、１〜３個の半導体チップ３２を同
時に研磨することができるように構成されており、キャ
リアテープ５４は半導体チップ３２を避けてクランパに
よって固定され、この状態で半導体チップ３２に水をか
けながら所定の厚みまで研磨していく。
【００５１】研磨前のチップ厚Ｔ１が６２５μｍの半導
体チップ３２が搭載された半導体装置３１の総厚さＴ２
は、９００μｍ程度である。この場合、半導体装置３１
のアセンブリ工程であるＩＬＢ工程、封止工程、および
マーク工程は、従来と同じ裏面研磨なしの半導体チップ
を取扱うので、アセンブリ工程でのチップ割れ等のトラ
ブルは全く発生していない。このような半導体チップ３
２のチップ厚Ｔ１は、所望する厚みまで自由に研磨する
ことができる。たとえば、チップ厚Ｔ１が２００μｍに
なるまで半導体チップ３２を他表面３６側から研磨して
も、割れなどの問題は発生しないことが、本件発明者に
よって確認された。このときの半導体装置３１の総厚さ
Ｔ２は、４２０μｍである。
【００５２】前記従来の技術に関連して述べたように、
半導体装置３１の実装時においては、特に注意を払って
取扱わなければならないので、たとえば液晶パネルへの
実装前に、研磨傷３５およびダイシング傷３７をエッチ
ング処理によって除去する。この場合、半導体チップ３
２の基材が多結晶シリコンであれば、半導体装置３１を
フッ酸（ＨＦ）＋硝酸（ＨＮＯ3）系エッチング液にそ
のまま浸漬させずに、図４に示すように、半導体チップ
３２の他表面３６を下方にしてキャリアテープ５４をほ
ぼ水平に張架した状態で矢符Ａ方向に搬送し、その下側
からエッチング液５５をノズル５６から噴霧して供給す
る。
【００５３】このように下からエッチング液５５を半導
体チップ３２に向かって噴霧することによって、キャリ
アテープ５４上に形成されたソルダレジスト５７にエッ
チング液５５が付着しないようにして、強酸性の前記エ
ッチング液５５から前記強酸に対して耐性の低いソルダ
レジスト５７を防護し、半導体チップ３２の前記他表面
３６および封止樹脂３９から露出する側面３８に均等に
エッチング液５５を付着させて、等方的にエッチングす
ることができる。
【００５４】このような半導体チップ３２のエッチング
処理は、前述したように、エッチング深さＤを、Ｄ＝３
μｍ程度に設定し、他表面３６と封止樹脂３９から露出
する側面３８とをエッチングする。このときのエッチン
グ時間は５〜６秒とし、エッチングが終了した後、すぐ
に水洗いしてエッチング液５５を洗い流し、常温程度の
ドライエアで乾燥させる。こうして半導体チップ３２の
研磨傷３５の発生領域４９およびダイシング傷３７の発
生領域５０が除去され、半導体チップ３２の他表面３６
および側面３８の封止樹脂３９からの露出部分が平滑化
されて、機械的強度の向上された半導体チップ３２、し
たがって半導体装置３１を得ることができる。
【００５５】本実施例では、半導体チップ３２の他表面
３６の研磨傷３５は完全に除去できるが、半導体チップ
３２の側面３８に形成されたダイシング傷３７は、封止
樹脂３９の被覆部分において残ることになる。しかしな
がら、この被覆部分のダイシング傷内には、前記封止樹
脂３９が浸透して硬化しているため、機械的外力による
負荷は前記封止樹脂３９にも分散しているものと考えら
れる。本件発明者は、チップ厚Ｔ１＝４００μｍ、チッ
プ幅Ｗ＝１．２ｍｍの半導体チップ３２の機械的強度を
検証したところ、その向上効果はきわめて高く、９．８
Ｎ／ｃｍを超え、半導体チップ３２に外力を加えても、
半導体チップ３２がしなって、きわめて割れにくくなっ
ていることが確認された。
【００５６】本発明の他の実施例では、前記エッチング
液５５の噴霧に代えて、半導体チップ３２の他表面３６
側だけを図示しない貯留槽内に貯留されたエッチング液
５５に浸漬するディッピング方式によってエッチングす
るようにしてもよい。この場合、キャリアテープ５４に
形成されたソルダレジスト５７は、比較的強酸には弱い
ので、浸漬はできるだけ避けることが好ましい。
【００５７】本発明の実施のさらに他の形態では、研磨
後の半導体ウエハをダイシングして複数の半導体チップ
３２に分割し、これらの半導体チップ３２を長尺のキャ
リアテープ５４に搭載して樹脂封止し、各半導体チップ
３２毎に金型で必要な外形サイズにキャリアテープ５４
を打抜いて半導体装置３１を形成した後、上述と同様な
手順でエッチングし、半導体チップ３２の他表面３６の
研磨傷３５および側面３８の前記封止樹脂３９から露出
したダイシング傷３７を除去するようにしてもよい。
【００５８】（実施例２）次に、半導体ウエハを研磨
し、研磨傷３５のエッチングによる除去を行った後、ダ
イシングして側面３８のダイシング傷３７をエッチング
によって除去する方法と、半導体ウエハの研磨後にエッ
チングを行わずに、ダイシング後に、別の保護テープに
半導体チップ３２を移換えて、研磨傷３５とダイシング
傷３７とを除去した後に、再び半導体チップ３２をダイ
シングテープに移し換える方法とについて説明する。
【００５９】半導体基板である半導体ウエハの半導体素
子が形成される一表面３４に、耐酸性の保護テープを貼
付けた後、裏面研磨で４００μｍ研磨し、裏面研磨後、
半導体ウエハをＨＦ−ＨＮＯ3系エッチング液に浸漬
し、他表面３６を３μｍ以上エッチングし、研磨傷３５
を除去した。この保護テープによって、前記一表面３４
にエッチング液が侵入しないようにしている。
【００６０】本実施例では、エッチングは１０μｍ狙い
で実施したが、ダイシング後に半導体チップ３２の機械
的強度を測定すると、半導体チップ３２の長手方向に垂
直に研磨傷３５が形成された半導体チップ３２であって
も、その機械的強度は４．４１Ｎ／ｃｍ（＝４５０ｇｆ
／ｃｍ）に向上していた。
【００６１】研磨傷３５をエッチング除去後、保護テー
プを剥がし、ダイシングを行うが、エッチング処理した
半導体ウエハの他表面３６にダイシングテープを貼付
け、ダイシングソーを回転させて、前記半導体ウエハを
チップ個片にカットしていく。カットした半導体チップ
３２は、前記ダイシングによってダイシング傷３７が形
成されている。
【００６２】その後、このダイシングによって形成され
た半導体チップ３２の縁辺の傷は、前記他表面３６の研
磨傷３５と同様に、エッチング液に浸漬させることによ
って除去する。すなわち、ダイシングした後にダイシン
グテープに貼付けたまま、別の保護テープを半導体ウエ
ハの他表面３６に貼付け、ＨＦ−ＨＮＯ3系のエッチン
グ液に約１分程度、浸漬する。浸漬している間、ＨＦ−
ＨＮＯ3系のエッチング液は、エッチングむらが生じな
いように撹拌する。また、エッチング中は、エッチング
反応熱で液温が上昇するので、液温は２５℃〜３０℃の
間を維持するように制御する。
【００６３】本実施例において、１つの半導体チップ３
２に対して４リットルのＨＦ−ＨＮＯ3系エッチング液
をエッチング槽に貯留してエッチングを実施したが、多
数の数を処理する場合には、たとえば２５個の半導体チ
ップを処理するたびにエッチング液を交換してエッチン
グ量の劣化を防ぎ、安定したエッチングができるように
する。なお、上記のエッチング液の量および半導体チッ
プの数については、循環フィルタリングなどを行うこと
によって適宜変更することができる。
【００６４】本実施例では、半導体チップの一表面３４
のパッド部にＡｕバンプが形成されているもので、かつ
半導体チップ表面上にＳｉＮ系のパッシベーション膜が
形成されているものが有効であるが、パッシベーション
膜にＳｉＯ系のものを使用すると、ＨＦ−ＨＮＯ3系の
エッチング液はＳｉＯ系のパッシベーション膜を溶解す
る。
【００６５】図５は、他の実施例の半導体装置の製造方
法を説明するための図であり、図５（ａ）は半導体ウエ
ハ５３の他表面３６の研磨後に上述のエッチング処理を
行わずにダイシングした後の状態を示し、図５（ｂ）は
図５（ａ）に示されるダイシング後の各半導体チップ３
２を他の保護テープ５９に一表面３４が接触するように
移し換えた後の状態を示す。ダイシング前の半導体ウエ
ハ５３には、図５（ａ）に示されるように、円環状のダ
イシング用フレーム６０が嵌め込まれ、一表面３４には
ダイシングテープ５８が貼り付けられた状態で、格子状
のスクライブ線に沿ってダイシングし、複数の半導体チ
ップ３２に分割する。
【００６６】こうして分割された各半導体チップ３２
は、図５（ｂ）に示されるように、ダイシングテープ５
８に密着させたまま他の保護テープ５９に移し換え、エ
ッチング液に浸漬させることにより、半導体チップ３２
の他表面３６の研磨傷３５および半導体チップ縁のダイ
シング傷３７を同時に除去する。次に、純水による洗浄
を１０分行い、乾燥させて、再度、半導体チップ３２の
他表面３６が第２の他の保護テープ（図示せず）に接触
するように、そのまま移し換える。その後、アセンブリ
工程であるＩＬＢ工程を実施する。
【００６７】このようにしてエッチング処理された半導
体チップ３２は、研磨傷３５およびダイシング傷３７が
除去されているため、機械的強度はきわめて高く、９．
８Ｎ／ｃｍ（＝１ｋｇｆ／ｃｍ）を超え、半導体チップ
３２に外力を加えてもしなるので、きわめて割れにくく
なることが確認された。
【００６８】（実施例３）次に、半導体ウエハの研磨お
よびエッチングを、保護テープを表面に貼付けた状態で
行う場合について説明する。まず、予め半導体ウエハの
一表面３４に、エッチング液に対して耐性を有するレジ
スト液を、スピンコート法によって膜厚が２０μｍ程度
まで塗布し、硬化させる。前記レジスト液は、たとえば
アクリル系またはエポキシ系から成る液状樹脂が用いら
れる。次に、硬化したレジスト膜の上から第１の保護テ
ープを貼付ける。この第１の保護テープの厚みは１３０
μｍ〜１５０μｍである。また第１の保護テープには接
着剤が塗布されており、この接着剤によって半導体ウエ
ハの一表面３４上に形成された前記レジスト膜に保護テ
ープを接着する。前記レジスト膜は、後で行うエッチン
グ液が半導体ウエハの一表面３４へ浸透することを防
ぎ、また一表面３４にバンプがある場合は、凹凸を吸収
する。
【００６９】次に、前記半導体ウエハの他表面３６の研
磨を行った後、前記第１の保護テープを引剥がし、強酸
に対して耐性を有するの第２の保護テープを前記一表面
３４に貼着する。これはエッチング液が強酸性であるた
めである。なお、研磨時の第１の保護テープに耐酸性の
ものを用いると、研磨時とエッチング時で保護テープを
取換える必要がない。この耐酸性の保護テープを用いた
場合、他表面３６の研磨時とエッチング時との２つの工
程で同一の保護テープを貼り付けたままで使用できるの
で、各工程の処理時間を短縮し、保護テープ材料を節約
することが可能となる。この保護テープは、上記のよう
にレジスト膜を介さず、直接、半導体ウエハ５３の一表
面３４に貼着するようにしてもよい。
【００７０】この後、上記のようにして保護テープが一
表面３４に貼着された半導体ウエハ５３を、ＨＦ−ＨＮ
Ｏ3系のエッチング液に２分間、浸漬して、水で２０分
間洗浄する。この洗浄後、乾燥させて、前記保護テープ
を引剥がし、レジスト膜にレジスト溶解液を塗布して溶
解して取除き、純水によって２０分間洗浄し、乾燥させ
る。このとき、エッチング液による半導体ウエハの他表
面３６のエッチング量（図３のエッチング深さＤに相当
する）は、約１０μｍである。
【００７１】本実施例のエッチングの後、半島体ウエハ
５３をダイシングして半導体チップ３２を形成する。半
導体チップ３２の機械的強度を測定すると、前述の図５
（ｂ）に示されるように、半導体チップの長手方向に垂
直に研磨傷が形成された半導体チップ３２であっても、
エッチング後の強度は、４．４１Ｎ／ｃｍ（＝４５０ｇ
ｆ／ｃｍ）に向上していることが確認された。
【００７２】本発明の他の実施例として、半導体装置を
アセンブリした後にレーザ光を半導体チップ３２の他表
面３６にスキャンして照射し、他表面３６の研磨傷３５
をエッチングするのではなく熱によって熔融することに
よって、半導体チップ３２の機械的強度を向上させるこ
とができる。この場合の半導体チップ３２の機械的強度
は、約４．４１Ｎ／ｃｍ（＝４５０ｇｆ／ｃｍ）まで上
昇ｒ．ことが本件発明者によって確認されている。な
お、研磨傷３５のレーザ光照射による溶融除去は、アセ
ンブリ後に限定されず、半導体ウエハ５３および半導体
チップ３２のいずれの状態であってもよい。
【００７３】本発明のさらに他の実施例として、半導体
ウエハ５３のエッチングによる研磨傷３５の除去には、
前述のプラズマエッチングを用いるようにしてもよい。
【００７４】（実施例４）図６は、本発明の実施の他の
形態の半導体装置の製造方法を示す他表面３６側から見
た平面図であり、図７は図６の下方から見た側面図であ
る。なお、上述の実施の形態と対応する部分には同一の
参照符を付す。本実施の形態では、半島体装置であるウ
エハ状の半導体基板７１は、個々の半導体チップ３２に
対応する複数のチップ領域６１が予め画定して設定され
る。各領域６１は、複数の長辺方向のスクライブ線６２
と、各スクライブ線６２に直交する複数の短辺方向のス
クライブ線６３とによって規定される。このような半導
体基板７１は、図示しない治具によって被研磨面である
他表面３６を上方にして固定され、この他表面３６は、
研磨材を含む研磨層６４が外周面上に形成された直円筒
状の研磨ローラ６５によって研磨される。
【００７５】この研磨ローラ６５は、回転軸６７に同軸
に固定される。この回転軸６７は、水平な回転軸線６６
まわりに矢符Ｂ方向、すなわち研磨ローラ６５と他表面
３６とが接触する研磨部位６９において、研磨ローラ６
５の後述する移動方向Ｃに対して、研磨ローラ６５の外
周面である研磨面の進行方向が逆向きとなる方向に回転
駆動される。回転軸６７には、モータおよび減速機など
を含んで構成される回転駆動手段６８によって矢符Ｂ方
向への回転力が伝達され、この回転軸６７の回転によっ
て同一方向に前記研磨ローラ６５が回転駆動される。
【００７６】このようにして回転駆動される研磨ローラ
６５は、図示しない移動手段によって予め定める一定の
移動速度Ｖで矢符Ｃ方向（図６および図７の左方）に移
動され、前記他表面３６が前記長辺方向のスクライブ線
６２が延びる方向に沿って、前記一表面３４と平行に研
磨される。このとき、半導体素子が形成されている一表
面３４は、図示しない基台上の研磨用パッドに圧着され
た状態で所定の固定位置に固定されている。このように
半導体基板７１は、固定された状態で研磨されるので、
他表面３６が不所望に変位することが防がれ、他表面３
６を高精度で研磨して平滑化することができる。前記研
磨ローラ６５および回転軸６７の矢符Ｃ方向への移動速
度Ｖは、たとえば２〜１０ｃｍ／ｓに選ばれる。また研
磨ローラ６５の研磨面（すなわち外周面）の周速は、半
導体基板３１への摩擦熱による悪影響が生じす、かつで
きるだけ高い作業効率で研磨されるように設定され、た
とえば２〜１０ｃｍ／ｓに選ばれる。
【００７７】このような他表面３６の研磨によって、半
導体基板７１は研磨前の厚さＴ０から研磨後の厚さＴ１
に研磨されて薄膜化される。前記半導体基板３１は、そ
の基材としてシリコンウエハを用いた場合、前記研磨前
の厚さＴ０は６００μｍ程度であり、研磨後の厚さＴ１
は４０〜４００μｍ程度まで薄膜化が可能である。
【００７８】上記のように半導体基板７１の研磨方向、
すなわち研磨ローラ６５の移動方向Ｃを、半導体チップ
３２の長辺方向に相当するスクライブ線６２に沿うよう
に設定することによって、半導体ウエハの他表面３６の
研磨によって生じる研磨傷３５を、半導体チップ３２の
長辺方向に平行（前述の図１０（ｂ）を参照）に形成す
ることができる。これによって全ての半導体チップ３２
の割れに対する機械的強度をほぼ一様に向上することが
でき、一枚の半導体ウエハから切り出される複数の半導
体チップに対して、より安定した割れ強度分布を得るこ
とができる。また、研磨傷３５を半導体チップ３２の短
辺方向に対してほぼ平行に形成した場合（前述の図１０
（ｃ）を参照）に比較して、割れに対する機械的強度を
大きく向上することができるため、信頼性を向上するこ
とができるとともに、歩留りを向上することが可能とな
る。
【００７９】このようにして半導体ウエハの研磨による
薄膜化の後に、上記の各実施例と同様に、研磨傷３５の
平滑化することによって、半導体チップ３２およびこの
半導体チップ３２を搭載してパッケージ化した電子部品
のいずれの状態であっても、割れに対する機械的強度
を、より一層向上することができる。前記平滑化は、エ
ッチング処理、熔融処理およびＣＭＰ（Chemical Mecha
nical Polish）処理のうちのいずれか１つまたは複数の
処理の併用によって行うことができる。このような平滑
化処理によって、研磨傷３５と、この研磨傷３５に付随
するクラックとを他表面３６から除去し、消去し、また
は低減することができ、半導体チップおよびこの半導体
チップを搭載した電子部品の薄膜化と機械的強度の向上
という相反する効果を同時に達成することができる。
【００８０】
【発明の効果】本発明によれば、半導体基板の薄膜化
と、機械的強度の維持とを両立でき、歩留りを向上し、
信頼性が高く、品質の安定した半導体装置を提供するこ
とができる。
【００８１】また本発明によれば、平滑化をエッチング
工程、熔融工程、またはＣＭＰ工程という比較的よく利
用される技術を用いることによって、容易かつ安定的に
半導体基板を平滑化ができる。
【００８２】さらに本発明によれば、機械的強度を維持
した状態で、元の半導体基板の厚さに比較して大幅に薄
膜化し、半導体装置を薄くすることができる。
【００８３】さらに本発明によれば、半導体基板の他表
面の研磨傷のみならず、側面のダイシング傷をも平滑化
することによって、より確実に半導体装置の機械的強度
を向上することができる。
【００８４】さらに本発明によれば、インナリードボン
ディング工程などの外力が作用する工程での半導体チッ
プの割れを防止でき、歩留りよく、より薄型の半導体装
置を提供することができる。
【００８５】さらに本発明によれば、半導体チップをチ
ップ基板に樹脂封止することによって、機械的強度が大
きく、かつ信頼性の高い半導体装置を提供することがで
きる。
【００８６】さらに本発明によれば、液晶駆動用の半導
体装置をより薄型化することができ、液晶表示装置の薄
型化を可能とする半導体装置を提供することができる。
【００８７】さらに本発明によれば、半導体基板の薄膜
化と、機械的強度の維持とを両立でき、歩留まりよく、
かつ信頼性が高く、安定した半導体装置を提供できる。
【００８８】さらに本発明によれば、エッチング液の供
給を噴霧状にすることにより、半導体基板等をエッチン
グ液に浸漬することなく平滑化ができ、より容易に歩留
まりよく半導体装置を製造できる。
【００８９】さらに本発明によれば、ウエハ状態で研磨
傷のエッチングをした後、ダイシング工程を行っても、
ダイシング傷も除去することができ、製造手順の自由度
が拡大される。
【００９０】さらに本発明によれば、ウエハ状態での研
磨において、ウエハの回路形成面を保護することができ
る。
【００９１】さらに本発明によれば、研磨方向を、チッ
プ長辺に沿うようにして研磨することによって、研磨傷
をチップ長辺方向に平行に形成でき、全ての半導体チッ
プの割れ強度を一律にでき、より安定した割れ強度分布
を得ることができる。また、研磨傷をチップ短辺方向に
平行に形成した場合に比較し、割れ強度を大きく向上で
きることから、信頼性の向上、歩留まりの向上が可能と
なる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の半導体装置３１を示す
斜視図である。
【図２】図１の切断面線ＩＩ−ＩＩから見た半導体装置
３１を上下方向を反転して示す拡大断面図である。
【図３】半導体チップ３２の他表面３６の状態を説明す
るための一部の拡大断面図であり、図３（ａ）はエッチ
ング処理前の他表面３６の状態を示し、図３（ｂ）はエ
ッチング処理後の他表面３６の状態を示す。
【図４】複数の半導体チップ３２が長尺のキャリアテー
プ５４に搭載された状態で研磨する手法を説明するため
の図である。
【図５】他の実施例の半導体装置の製造方法を説明する
ための図であり、図５（ａ）は半導体ウエハの他表面３
６の研磨後に上述のエッチング処理を行わずにダイシン
グした後の状態を示し、図５（ｂ）は図５（ａ）に示さ
れるダイシング後の半導体チップ３２を他の保護テープ
５９に一表面３４が接触するように移し換えた後の状態
を示す。
【図６】本発明の実施の他の形態の半導体装置のの製造
方法を示す他表面３６側から見た平面図である。
【図７】図６の下方から見た側面図である。
【図８】典型的な従来の技術の半導体装置１を示す断面
図である。
【図９】半導体装置１の機械的強度を測定するための構
成を示す断面図である。
【図１０】半導体チップ３の半導体ウエハ１９からの切
出位置による研磨傷の相違を説明するための図であり、
図１０（ａ）は表面研磨後の半導体ウエハ１９を示す平
面図であり、図１０（ｂ）は半導体ウエハ１９の第１の
領域２０から切り出された半導体チップ３ａがチップ基
板６に搭載された状態での研磨傷１４ａとダイシング傷
１６ａとを示す斜視図であり、図１０（ｃ）は半導体ウ
エハ１９の第２の領域２１から切り出された半導体チッ
プ３ｂがチップ基板６に搭載された状態での研磨傷１４
ｂおよびダイシング傷１６ｂを示す斜視図である。
【符号の説明】
３１ 半導体装置 ３２ 半導体チップ ３３ チップ基板 ３４ 一表面 ３５ 研磨傷 ３６ 他表面 ３７，３７ａ〜３７ｄ ダイシング傷 ３８，３８ａ〜３８ｄ 側面 ３９ 封止樹脂 ４０ チップ基板 ５４ キャリアテープ ５５ エッチング液 ５７ ソルダレジスト ５８ ダイシングテープ ５９ 保護テープ ６５ 研磨ローラ ６７ 回転軸

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 一表面に半導体素子が形成される半導体
    基板から成る半導体装置において、 前記半導体基板は、前記一表面とは反対側の他表面を研
    磨することによって薄膜化され、この研磨によって生じ
    た研磨傷を除去して平滑な他表面を有することを特徴と
    する半導体装置。
  2. 【請求項２】 前記他表面の研磨によって生じた研磨傷
    は、エッチング処理、熔融処理およびＣＭＰ処理のうち
    の少なくともいずれか１つの処理によって除去されるこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記他表面が平滑化された半導体基板
    は、４０μｍ〜４００μｍの厚みを有することを特徴と
    する請求項１または２記載の半導体装置。
  4. 【請求項４】 前記半導体基板は、ダイシングによって
    形成された半導体チップであり、この半導体チップは、
    前記ダイシングによって生じた側面のダイシング傷を除
    去して平滑な側面が形成されていることを特徴とする請
    求項１〜３のいずれかに記載の半導体装置。
  5. 【請求項５】 前記半導体チップは、半導体素子の端子
    がキャリアテープに形成される配線にインナリードボン
    ディングによって接続されていることを特徴とする請求
    項４記載の半導体装置。
  6. 【請求項６】 前記半導体チップは、キャリアテープに
    樹脂封止されていることを特徴とする請求項５記載の半
    導体装置。
  7. 【請求項７】 前記半導体素子は、液晶駆動用回路であ
    ることを特徴とする請求項１〜６のいずれかに記載の半
    導体装置。
  8. 【請求項８】 一表面に半導体素子が形成される半導体
    基板から成る半導体装置の製造方法において、 前記半導体基板を、前記一表面とは反対側の他表面を研
    磨して薄膜化し、この研磨によって生じた研磨傷を除去
    して、他表面を平滑化することを特徴とする半導体装置
    の製造方法。
  9. 【請求項９】 前記半導体基板は、ダイシングによって
    形成された半導体チップであり、この半導体チップは、
    前記ダイシングによって生じた側面のダイシング傷を除
    去して、側面を平滑化することを特徴とする請求項８記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記平滑化は、エッチング処理、熔融
    処理およびＣＭＰ処理のうちの少なくともいずれか１つ
    の処理によって行われることを特徴とする請求項８また
    は９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記エッチング処理、熔融処理および
    ＣＰＭ処理のうちエッチング処理を選択したとき、この
    エッチング処理によるエッチング深さは、３μｍ以上で
    かつ５０μｍ以下に選ばれることを特徴とする請求項１
    ０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記エッチング処理、熔融処理および
    ＣＰＭ処理のうちエッチング処理を選択したとき、この
    エッチング処理は、エッチング処理前の半導体チップの
    表面にエッチング液を噴霧して供給することを特徴とす
    る請求項１０または１１記載の半導体装置の製造方法。
  13. 【請求項１３】 前記エッチング処理、熔融処理および
    ＣＰＭ処理のうち熔融処理を選択したとき、この熔融処
    理による熔融深さは、３μｍ以上でかつ１５μｍ以下に
    選ばれることを特徴とする請求項１０記載の半導体装置
    の製造方法。
  14. 【請求項１４】 一表面に半導体素子が形成される半導
    体ウエハの前記一表面とは反対側の他表面を研磨して、
    前記半導体ウエハを所定の厚さまで薄膜化した後、前記
    一表面を、エッチング液に対して耐性を有する保護膜に
    よって覆い、 前記研磨によって生じた研磨傷を、前記第１のエッチン
    グ処理によって除去した後、前記一表面を保護膜によっ
    て覆った状態で、前記他表面を、エッチング液に対して
    耐性を有するダイシングテープによって覆ってダイシン
    グした後、このダイシングによって生じたダイシング傷
    を、前記第２のエッチング処理によって除去することを
    特徴とする半導体装置の製造方法。
  15. 【請求項１５】 一表面に半導体素子が形成される半導
    体ウエハの前記一表面に、直接またはレジストを介し
    て、エッチング液に対して耐性を有する保護テープを貼
    着した後、前記半導体ウエハの他表面を所定の厚さまで
    研磨して薄膜化した後、前記研磨によって生じた研磨傷
    を、エッチング処理して除去することを特徴とする半導
    体装置の製造方法。
  16. 【請求項１６】 一表面に半導体素子が形成される半導
    体ウエハを、ダイシングして複数の長手状の半導体チッ
    プに分割し、この半導体チップの前記一表面とは反対側
    の他表面を研磨して、前記半導体チップを薄膜化する半
    導体装置の製造方法において、 前記研磨は、被研磨部位における研磨方向が半導体チッ
    プの長手方向にほぼ沿うようにして行われ、この研磨に
    よって生じた研磨傷を除去して他表面を平滑化すること
    を特徴とする半導体装置の製造方法。
JP2000014771A 1999-02-09 2000-01-24 半導体装置の製造方法 Expired - Fee Related JP3560888B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000014771A JP3560888B2 (ja) 1999-02-09 2000-01-24 半導体装置の製造方法
TW089101815A TW473948B (en) 1999-02-09 2000-02-02 Semiconductor device and method of manufacturing the same
KR10-2000-0005496A KR100435096B1 (ko) 1999-02-09 2000-02-03 반도체장치 및 그의 제조방법
US09/499,028 US6337257B1 (en) 1999-02-09 2000-02-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-30860 1999-02-09
JP3086099 1999-02-09
JP2000014771A JP3560888B2 (ja) 1999-02-09 2000-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000299354A true JP2000299354A (ja) 2000-10-24
JP3560888B2 JP3560888B2 (ja) 2004-09-02

Family

ID=26369286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000014771A Expired - Fee Related JP3560888B2 (ja) 1999-02-09 2000-01-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6337257B1 (ja)
JP (1) JP3560888B2 (ja)
KR (1) KR100435096B1 (ja)
TW (1) TW473948B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045912A (ja) * 2001-08-02 2003-02-14 Matsushita Electric Ind Co Ltd 表示パネルおよび表示パネルの製造方法
EP1304735A3 (en) * 2001-10-19 2003-06-25 Fujitsu Limited Semiconductor device manufacture method
US6784112B2 (en) 2001-04-05 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method for surface treatment of silicon based substrate
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
JP2008292919A (ja) * 2007-05-28 2008-12-04 Nishiyama Stainless Chem Kk 表示装置
JP2019160884A (ja) * 2018-03-08 2019-09-19 パナソニックＩｐマネジメント株式会社 塗布装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6465353B1 (en) * 2000-09-29 2002-10-15 International Rectifier Corporation Process of thinning and blunting semiconductor wafer edge and resulting wafer
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
TWI309074B (en) * 2002-02-07 2009-04-21 Advanced Epitaxy Technology Method of forming semiconductor device
US20070166852A1 (en) * 2003-09-22 2007-07-19 Snake Creek Lasers Llc Diode-pumped microlasers including resonator microchips and methods for producing the same
US20070121689A1 (en) * 2003-09-22 2007-05-31 Snake Creek Lasers Llc Methods for Producing Diode-Pumped Micro Lasers
KR20060121900A (ko) * 2003-09-22 2006-11-29 스네이크 크리크 레이저스 엘엘씨 다이오드 펌핑된 마이크로 레이저를 생산하기 위한 고밀도방법
JP4509669B2 (ja) * 2004-06-29 2010-07-21 東京エレクトロン株式会社 載置機構及び被処理体の搬出方法
US20060083276A1 (en) * 2004-09-28 2006-04-20 Snake Creek Lasers, Llc. Cryogenically cooled solid state lasers
US20090272722A1 (en) * 2008-05-02 2009-11-05 Maurizio Sbetti Method and device for cleaning the circumferential outer surface of welded metal pipes
CN102074541B (zh) * 2010-11-26 2014-09-03 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
US11121035B2 (en) * 2018-05-22 2021-09-14 Semiconductor Components Industries, Llc Semiconductor substrate processing methods
CN113471069B (zh) * 2021-05-10 2024-12-13 中国电子科技集团公司第十一研究所 红外探测器、混成芯片及其背减薄划痕处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
KR100209782B1 (ko) * 1994-08-30 1999-07-15 가나이 쓰도무 반도체 장치
KR0150998B1 (ko) * 1994-10-27 1998-12-01 김광호 이중 스토퍼를 이용한 소이 웨이퍼 제조방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR0178134B1 (ko) * 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
US5965459A (en) * 1996-10-11 1999-10-12 International Business Machines Corporation Method for removing crevices induced by chemical-mechanical polishing
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784112B2 (en) 2001-04-05 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method for surface treatment of silicon based substrate
JP2003045912A (ja) * 2001-08-02 2003-02-14 Matsushita Electric Ind Co Ltd 表示パネルおよび表示パネルの製造方法
EP1304735A3 (en) * 2001-10-19 2003-06-25 Fujitsu Limited Semiconductor device manufacture method
US6951800B2 (en) 2001-10-19 2005-10-04 Fujitsu Limited Method of making semiconductor device that has improved structural strength
KR100736347B1 (ko) * 2001-10-19 2007-07-06 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
US6876064B2 (en) 2003-01-30 2005-04-05 Nec Electronics Corporation Semiconductor device having superior resistance to moisture
JP2008292919A (ja) * 2007-05-28 2008-12-04 Nishiyama Stainless Chem Kk 表示装置
JP2019160884A (ja) * 2018-03-08 2019-09-19 パナソニックＩｐマネジメント株式会社 塗布装置
JP7122684B2 (ja) 2018-03-08 2022-08-22 パナソニックＩｐマネジメント株式会社 塗布装置

Also Published As

Publication number Publication date
US6337257B1 (en) 2002-01-08
TW473948B (en) 2002-01-21
JP3560888B2 (ja) 2004-09-02
KR20000057928A (ko) 2000-09-25
KR100435096B1 (ko) 2004-06-09

Similar Documents

Publication Publication Date Title
JP3560888B2 (ja) 半導体装置の製造方法
CN100405554C (zh) 半导体装置的制造方法
TWI284960B (en) Manufacturing method of semiconductor device
KR100661042B1 (ko) 반도체 장치의 제조 방법
JP2003031524A (ja) 半導体装置およびその製造方法
JP4848153B2 (ja) 半導体装置の製造方法
CN110828362A (zh) 载板的去除方法
JP2020119952A (ja) キャリア板の除去方法
CN110197794B (zh) 剥离方法
US20220028723A1 (en) Carrier plate removing method
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
CN111293069B (zh) 器件芯片的制造方法
JP2012216565A (ja) 半導体ウエーハの加工方法
JP3179970B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI845749B (zh) 載板之除去方法
JP2001085453A (ja) 半導体装置の製造方法
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP7187115B2 (ja) ウェーハの加工方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
CN100433250C (zh) 半导体装置制造方法、半导体装置、电路基板
TWI882147B (zh) 載板之除去方法
JP2006073577A (ja) 半導体ウエハの薄型加工方法
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP2002120132A (ja) 個片化された半導体チップ厚みの均一化方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees