JP2000206571A - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法Info
- Publication number
- JP2000206571A JP2000206571A JP160A JP2000000160A JP2000206571A JP 2000206571 A JP2000206571 A JP 2000206571A JP 160 A JP160 A JP 160A JP 2000000160 A JP2000000160 A JP 2000000160A JP 2000206571 A JP2000206571 A JP 2000206571A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gate
- line
- data
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴ用薄膜トランジスタ基板の製造工程を
単純化する。 【解決手段】 保護膜を蒸着した後、その上に陽性の感
光膜ＰＲを塗布する。光透過度が画面表示部Ｄと周辺部
Ｐとで異なるマスクを通して感光膜に光を照射してから
現像し、厚さが異なる感光膜パターンを形成する。画面
表示部Ｄの感光膜パターンは薄い部分Ｃと厚い部分Ａと
からなり、周辺部Ｐの感光膜パターンは厚い部分Ａと厚
さがない部分Ｂとからなる。乾式エッチング方法を使用
して、周辺部Ｐの部分Ｂ、即ちゲートパッド２４上の保
護膜７０、半導体層４２、ゲート絶縁膜３０及びデータ
パッド６４の上の保護膜７０を除去すると共に、画面表
示部Ｄの部分Ａ、即ちドレーン電極６６、データ線の一
部以外のデータ配線を覆う部分及びソースとドレーン電
極との間を覆う部分の保護膜７０は残し、部分Ｃの薄い
感光膜とその下部の保護膜７０及び半導体層４２を除去
する。
単純化する。 【解決手段】 保護膜を蒸着した後、その上に陽性の感
光膜ＰＲを塗布する。光透過度が画面表示部Ｄと周辺部
Ｐとで異なるマスクを通して感光膜に光を照射してから
現像し、厚さが異なる感光膜パターンを形成する。画面
表示部Ｄの感光膜パターンは薄い部分Ｃと厚い部分Ａと
からなり、周辺部Ｐの感光膜パターンは厚い部分Ａと厚
さがない部分Ｂとからなる。乾式エッチング方法を使用
して、周辺部Ｐの部分Ｂ、即ちゲートパッド２４上の保
護膜７０、半導体層４２、ゲート絶縁膜３０及びデータ
パッド６４の上の保護膜７０を除去すると共に、画面表
示部Ｄの部分Ａ、即ちドレーン電極６６、データ線の一
部以外のデータ配線を覆う部分及びソースとドレーン電
極との間を覆う部分の保護膜７０は残し、部分Ｃの薄い
感光膜とその下部の保護膜７０及び半導体層４２を除去
する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置用薄膜
トランジスタ基板及びその製造方法に関する。
トランジスタ基板及びその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は現在最も広く使用されて
いる平板表示装置の１つであって、電場を形成するため
の２つの電極が形成されている２枚の基板とその間に挿
入されている液晶層とからなり、電極に電圧を印加して
液晶層の液晶分子を再配列させることで光の透過量を調
節する表示装置である。
いる平板表示装置の１つであって、電場を形成するため
の２つの電極が形成されている２枚の基板とその間に挿
入されている液晶層とからなり、電極に電圧を印加して
液晶層の液晶分子を再配列させることで光の透過量を調
節する表示装置である。
【０００３】２つの電極はそれぞれの基板に全て形成さ
れることもでき、１つの基板に全て形成されることもで
きる。この時、スイッチング素子として、薄膜トランジ
スタを有する基板には少なくとも１つの電極が形成され
ている。一般に、液晶表示装置の薄膜トランジスタ基板
には、多数の画素電極と、画素電極に伝達される画像信
号を制御する多数の薄膜トランジスタが形成されてい
る。このような薄膜トランジスタ基板は多数のマスクを
利用した写真エッチング工程で製作されるが、生産費用
を節減するためには写真エッチング工程の数を減少させ
るのが好ましく、現在は通常５または６回の写真エッチ
ング工程によって完成される。
れることもでき、１つの基板に全て形成されることもで
きる。この時、スイッチング素子として、薄膜トランジ
スタを有する基板には少なくとも１つの電極が形成され
ている。一般に、液晶表示装置の薄膜トランジスタ基板
には、多数の画素電極と、画素電極に伝達される画像信
号を制御する多数の薄膜トランジスタが形成されてい
る。このような薄膜トランジスタ基板は多数のマスクを
利用した写真エッチング工程で製作されるが、生産費用
を節減するためには写真エッチング工程の数を減少させ
るのが好ましく、現在は通常５または６回の写真エッチ
ング工程によって完成される。
【０００４】４回の写真エッチング工程で液晶表示装置
を製造する多様な方法が韓国特許出願第９５−１８９号
で提案されている。しかし、実際に液晶表示装置の基板
を完成するためには、それぞれの薄膜トランジスタに電
気的信号を伝達するための配線が必要であり、各配線を
外部の駆動回路に電気的に接続させるためのパッドが必
ず必要であるため、パッドを含んだ製造工程を提示しな
ければならない。しかし、韓国特許出願第９５−１８９
号にはパッドを形成する方法が記載されていない。
を製造する多様な方法が韓国特許出願第９５−１８９号
で提案されている。しかし、実際に液晶表示装置の基板
を完成するためには、それぞれの薄膜トランジスタに電
気的信号を伝達するための配線が必要であり、各配線を
外部の駆動回路に電気的に接続させるためのパッドが必
ず必要であるため、パッドを含んだ製造工程を提示しな
ければならない。しかし、韓国特許出願第９５−１８９
号にはパッドを形成する方法が記載されていない。
【０００５】また、他の従来の技術として、A TFT Manu
factured by 4Masks Process withNew Photolithograph
y（Chang Wook Hanなど、Proceedings of The 18th Int
ernational Display Research Conference Asia Displa
y 98、p. 1109-1112、1998．9.28-10.1）（以下、“アジ
アディスプレイと称する）に４枚のマスクを用いて薄膜
トランジスタを製造する方法が記載されている。
factured by 4Masks Process withNew Photolithograph
y（Chang Wook Hanなど、Proceedings of The 18th Int
ernational Display Research Conference Asia Displa
y 98、p. 1109-1112、1998．9.28-10.1）（以下、“アジ
アディスプレイと称する）に４枚のマスクを用いて薄膜
トランジスタを製造する方法が記載されている。
【０００６】
【発明が解決しようとする課題】一方、画素に印加され
た電圧を長時間保存するために維持畜電器を形成する場
合が普通である。維持畜電器は、ゲート電極及びゲート
線と同一な層に形成された維持容量電極と、保護膜上に
形成された画素電極とを重畳して形成する。ここで、維
持容量電極はゲート絶縁膜、半導体層及び保護膜で覆わ
れており、画素電極は下部のゲート絶縁膜無しで直接基
板上に形成されている。このため画素電極を維持容量電
極と重畳させるためには画素電極を基板上からゲート絶
縁膜、半導体層及び保護膜からなる三層膜上にあげなけ
ればならないため段差が激しくなって断線が発生するお
それがある。
た電圧を長時間保存するために維持畜電器を形成する場
合が普通である。維持畜電器は、ゲート電極及びゲート
線と同一な層に形成された維持容量電極と、保護膜上に
形成された画素電極とを重畳して形成する。ここで、維
持容量電極はゲート絶縁膜、半導体層及び保護膜で覆わ
れており、画素電極は下部のゲート絶縁膜無しで直接基
板上に形成されている。このため画素電極を維持容量電
極と重畳させるためには画素電極を基板上からゲート絶
縁膜、半導体層及び保護膜からなる三層膜上にあげなけ
ればならないため段差が激しくなって断線が発生するお
それがある。
【０００７】一方、前記韓国出願第９５−１９８号に示
すように、従来の一般的な写真エッチング工程は、感光
膜を２つの部分、即ち、光に照射される部分と照射され
ない部分とに分けて露光させた後に現像することによっ
て、感光膜が全然なかったり一定の厚さで存在したりす
る。これによってエッチング深さも一定である。しか
し、“Han et al.”には特定の部分のみにグリッドが存
在するマスクを使用して陽の感光膜を露光することによ
って、グリッド部分に照射される光の量を減少させて他
の部分より厚さの薄い部分が存在する感光膜パターンを
形成する技術が記載されている。このような状態でエッ
チングを行うと、感光膜の下部膜のエッチング深さが異
なるようになる。しかし、Han et al.の場合にはグリッ
ドマスクで処理し得る領域が限定されているため広範囲
な領域を処理することができなかったり、広範囲な領域
を処理することができても全体的に均一なエッチング深
さを有するように処理することは困難である。
すように、従来の一般的な写真エッチング工程は、感光
膜を２つの部分、即ち、光に照射される部分と照射され
ない部分とに分けて露光させた後に現像することによっ
て、感光膜が全然なかったり一定の厚さで存在したりす
る。これによってエッチング深さも一定である。しか
し、“Han et al.”には特定の部分のみにグリッドが存
在するマスクを使用して陽の感光膜を露光することによ
って、グリッド部分に照射される光の量を減少させて他
の部分より厚さの薄い部分が存在する感光膜パターンを
形成する技術が記載されている。このような状態でエッ
チングを行うと、感光膜の下部膜のエッチング深さが異
なるようになる。しかし、Han et al.の場合にはグリッ
ドマスクで処理し得る領域が限定されているため広範囲
な領域を処理することができなかったり、広範囲な領域
を処理することができても全体的に均一なエッチング深
さを有するように処理することは困難である。
【０００８】また、米国特許第４，２３１、８１１号、
第５，６１８，６４３号、第４，４１５，２６２号及び
日本国特開昭６１−１８１１３０号などにもHan et al.
の技術と類似した製造方法が開示すが、同一な問題点を
有している。本発明は前記問題点を解決するためのもの
であって、その目的は、液晶表示装置用薄膜トランジス
タ基板の製造工程を単純化することによって製造原価を
節減し収率を向上させることにある。
第５，６１８，６４３号、第４，４１５，２６２号及び
日本国特開昭６１−１８１１３０号などにもHan et al.
の技術と類似した製造方法が開示すが、同一な問題点を
有している。本発明は前記問題点を解決するためのもの
であって、その目的は、液晶表示装置用薄膜トランジス
タ基板の製造工程を単純化することによって製造原価を
節減し収率を向上させることにある。
【０００９】本発明の他の目的は、広い面積を互いに異
なる高さにエッチングすると共に１つのエッチング深さ
においては均一なエッチング深さを有するようにするこ
とにある。
なる高さにエッチングすると共に１つのエッチング深さ
においては均一なエッチング深さを有するようにするこ
とにある。
【００１０】
【課題を解決するための手段】本発明は前記のような課
題を解決するために、一度の写真工程で部分的に異なる
厚さを有する感光膜パターンを形成してゲートパッドを
露出させる接触窓を少なくとも１つ以上の他の薄膜と共
にパターニングしたり、データ配線とその下部の半導体
パターンを共にパターニングして形成する。
題を解決するために、一度の写真工程で部分的に異なる
厚さを有する感光膜パターンを形成してゲートパッドを
露出させる接触窓を少なくとも１つ以上の他の薄膜と共
にパターニングしたり、データ配線とその下部の半導体
パターンを共にパターニングして形成する。
【００１１】この時、半導体パターンはデータ配線の外
に出るように形成することができる。具体的には、画面
表示部と周辺部とを含む絶縁基板の上に前記画面表示部
のゲート線及びゲート電極と前記周辺部のゲートパッド
を含むゲート配線と画面表示部の共通電極及び共通信号
線を含む共通配線とを形成する。次いで、ゲートパッド
の少なくとも一部分は覆わず、画面表示部の基板とゲー
ト配線とを覆うゲート絶縁膜パターンの上部に半導体層
パターンと接触層パターンとを形成する。次いで、接触
層パターンの上に画面表示部のデータ線とソース電極及
びドレーン電極と周辺部のデータパッドとを含むデータ
配線を形成し、データ配線の上に保護絶縁膜パターンを
形成する。次いで、ドレーン電極と連結され画素信号線
と画素電極とを含む画素配線を形成する。この時、ゲー
ト絶縁膜パターンは部分に応じて厚さが異なる感光膜パ
ターンを使用して形成し、感光膜パターンを用いたエッ
チング過程で保護絶縁膜パターン及び半導体パターンを
共に形成する。
に出るように形成することができる。具体的には、画面
表示部と周辺部とを含む絶縁基板の上に前記画面表示部
のゲート線及びゲート電極と前記周辺部のゲートパッド
を含むゲート配線と画面表示部の共通電極及び共通信号
線を含む共通配線とを形成する。次いで、ゲートパッド
の少なくとも一部分は覆わず、画面表示部の基板とゲー
ト配線とを覆うゲート絶縁膜パターンの上部に半導体層
パターンと接触層パターンとを形成する。次いで、接触
層パターンの上に画面表示部のデータ線とソース電極及
びドレーン電極と周辺部のデータパッドとを含むデータ
配線を形成し、データ配線の上に保護絶縁膜パターンを
形成する。次いで、ドレーン電極と連結され画素信号線
と画素電極とを含む画素配線を形成する。この時、ゲー
ト絶縁膜パターンは部分に応じて厚さが異なる感光膜パ
ターンを使用して形成し、感光膜パターンを用いたエッ
チング過程で保護絶縁膜パターン及び半導体パターンを
共に形成する。
【００１２】ここで、感光膜パターンは第１部分、第１
部分より厚い第２部分、第２部分より厚い第３部分を有
し、第１部分はゲートパッドの上部に位置し第２部分は
前記画面表示部に位置するように整列するのが好まし
い。感光膜パターンは前記保護絶縁膜の上に形成され、
ゲート絶縁膜パターン、半導体層パターン及び保護絶縁
膜パターンを形成するためには、まず、一度のエッチン
グ工程を通して第１部分の下の保護絶縁膜及び半導体層
をッチングすると共に第２部分をエッチングする。次い
で、アッシング工程を通して第２部分を除去してその下
の保護絶縁膜を露出させた後、感光膜パターンをマスク
として保護絶縁膜及びゲート絶縁膜をエッチングして第
２部分の下の半導体層を露出させると共に第１部分の下
のゲートパッドを露出させる第１接触窓を形成する。次
いで、感光膜パターンをマスクとして第２部分で前記半
導体層を除去する。
部分より厚い第２部分、第２部分より厚い第３部分を有
し、第１部分はゲートパッドの上部に位置し第２部分は
前記画面表示部に位置するように整列するのが好まし
い。感光膜パターンは前記保護絶縁膜の上に形成され、
ゲート絶縁膜パターン、半導体層パターン及び保護絶縁
膜パターンを形成するためには、まず、一度のエッチン
グ工程を通して第１部分の下の保護絶縁膜及び半導体層
をッチングすると共に第２部分をエッチングする。次い
で、アッシング工程を通して第２部分を除去してその下
の保護絶縁膜を露出させた後、感光膜パターンをマスク
として保護絶縁膜及びゲート絶縁膜をエッチングして第
２部分の下の半導体層を露出させると共に第１部分の下
のゲートパッドを露出させる第１接触窓を形成する。次
いで、感光膜パターンをマスクとして第２部分で前記半
導体層を除去する。
【００１３】第１部分の保護絶縁膜及び半導体層をエッ
チングする段階でデータパッドを露出させる第２接触窓
を形成することができ、第１接触窓を形成する段階でデ
ータパッドを露出させる第２接触窓を形成することもで
きる。また、第１接触窓を形成する段階でドレーン電極
を露出させる第２接触窓を形成することができ、第１部
分の保護絶縁膜及び半導体層をエッチングする段階でド
レーン電極を露出させる第２接触窓を形成することもで
きる。
チングする段階でデータパッドを露出させる第２接触窓
を形成することができ、第１接触窓を形成する段階でデ
ータパッドを露出させる第２接触窓を形成することもで
きる。また、第１接触窓を形成する段階でドレーン電極
を露出させる第２接触窓を形成することができ、第１部
分の保護絶縁膜及び半導体層をエッチングする段階でド
レーン電極を露出させる第２接触窓を形成することもで
きる。
【００１４】また、画素電極を形成する段階で露出され
ているゲートパッドとデータパッドとをそれぞれ覆う補
助ゲートパッドと補助データパッドとを形成することが
できる。感光膜パターンは透過率の異なる光マスクを用
いた露光によって形成することができ、第２部分に対応
する光マスクの透過率は第１部分に対応する光マスクの
透過率の２０％ないし６０％であり、第３部分に対応す
る光マスクの透過率は３％未満であるのが好ましい。
ているゲートパッドとデータパッドとをそれぞれ覆う補
助ゲートパッドと補助データパッドとを形成することが
できる。感光膜パターンは透過率の異なる光マスクを用
いた露光によって形成することができ、第２部分に対応
する光マスクの透過率は第１部分に対応する光マスクの
透過率の２０％ないし６０％であり、第３部分に対応す
る光マスクの透過率は３％未満であるのが好ましい。
【００１５】この時、光マスクはマスク基板と少なくと
も１つ以上のマスク層とを有し、第１部分及び第２部分
に対応する部分の光透過率の差はマスク層を光透過率が
互いに異なる物質から形成することによって調節するこ
とができ、マスク層の厚さを変更することによって調節
することができ、マスク層に露光器の分解能より小さな
大きさのスリットまたはグリッドパターンを形成するこ
とによって形成することもできる。
も１つ以上のマスク層とを有し、第１部分及び第２部分
に対応する部分の光透過率の差はマスク層を光透過率が
互いに異なる物質から形成することによって調節するこ
とができ、マスク層の厚さを変更することによって調節
することができ、マスク層に露光器の分解能より小さな
大きさのスリットまたはグリッドパターンを形成するこ
とによって形成することもできる。
【００１６】保護膜パターンはデータ線の一部を露出さ
せる多数の第１接触窓を有しており、画素配線を形成す
る段階で第１接触窓を通してデータ線と連結される補助
データ線を形成することができる。ここで、感光膜パタ
ーンは陽性感光膜であるのが好ましい。本発明による他
の製造方法では、まず、絶縁基板の上にゲート線及びこ
れと連結されるゲート電極を含むゲート配線と共通電極
を含む共通配線とを形成する。次いで、ゲート配線及び
共通配線を覆うゲート絶縁膜、半導体パターン、半導体
パターンの上に抵抗性接触層パターンを形成し、接触層
の上に互いに分離されて形成されているソース電極とド
レーン電極及びソース電極と連結されたデータ線を含む
データ配線を形成する。次いで、ドレーン電極の一部以
外の前記データ配線を覆う保護膜パターンを形成し、ド
レーン電極と連結されて前記共通電極と共に電場を生成
し、前記データ配線と異なる層に画素電極を形成する。
この時、ソース及びドレーン電極の分離は感光膜パター
ンを用いた写真エッチング工程を通して行われ、感光膜
パターンはソース電極及びドレーン電極の間に位置する
第１部分と第１部分より厚い第２部分及び第１部分より
薄い第３部分を含む。
せる多数の第１接触窓を有しており、画素配線を形成す
る段階で第１接触窓を通してデータ線と連結される補助
データ線を形成することができる。ここで、感光膜パタ
ーンは陽性感光膜であるのが好ましい。本発明による他
の製造方法では、まず、絶縁基板の上にゲート線及びこ
れと連結されるゲート電極を含むゲート配線と共通電極
を含む共通配線とを形成する。次いで、ゲート配線及び
共通配線を覆うゲート絶縁膜、半導体パターン、半導体
パターンの上に抵抗性接触層パターンを形成し、接触層
の上に互いに分離されて形成されているソース電極とド
レーン電極及びソース電極と連結されたデータ線を含む
データ配線を形成する。次いで、ドレーン電極の一部以
外の前記データ配線を覆う保護膜パターンを形成し、ド
レーン電極と連結されて前記共通電極と共に電場を生成
し、前記データ配線と異なる層に画素電極を形成する。
この時、ソース及びドレーン電極の分離は感光膜パター
ンを用いた写真エッチング工程を通して行われ、感光膜
パターンはソース電極及びドレーン電極の間に位置する
第１部分と第１部分より厚い第２部分及び第１部分より
薄い第３部分を含む。
【００１７】写真エッチング工程に使用されるマスクは
一番目の部分、一番目の部分より少ない光を透過させる
二番目の部分及び一番目及び二番目の部分より多い光を
透過させる三番目の部分を含むのが好ましい。感光膜パ
ターンは陽性感光膜であるのが好ましく、マスクの一番
目、二番目、三番目の部分は露光過程で感光膜パターン
の第１、第２、第３部分にそれぞれ対応するように整列
されるのが好ましい。
一番目の部分、一番目の部分より少ない光を透過させる
二番目の部分及び一番目及び二番目の部分より多い光を
透過させる三番目の部分を含むのが好ましい。感光膜パ
ターンは陽性感光膜であるのが好ましく、マスクの一番
目、二番目、三番目の部分は露光過程で感光膜パターン
の第１、第２、第３部分にそれぞれ対応するように整列
されるのが好ましい。
【００１８】ここで、一番目の部分は光の一部分のみが
透過されることができ、二番目の部分は光の大部分が遮
断され、三番目の部分は光の大部分が透過されることが
できる。この時、マスクの一番目の部分は光の一部のみ
を透過させるために半透明膜を含むことができ、露光段
階で使用される光源の分解能より大きさが小さいパター
ンを含むことができる。
透過されることができ、二番目の部分は光の大部分が遮
断され、三番目の部分は光の大部分が透過されることが
できる。この時、マスクの一番目の部分は光の一部のみ
を透過させるために半透明膜を含むことができ、露光段
階で使用される光源の分解能より大きさが小さいパター
ンを含むことができる。
【００１９】感光膜パターンの第１部分はリフローを通
して形成することができる。ここで、感光膜パターンの
第１部分の厚さは第２部分の厚さの半以下であるのが好
ましく、感光膜パターンの第２部分の厚さは１μｍない
し２μｍであり、感光膜パターンの第１部分の厚さは
２，０００〜５，０００Åの範囲であるのが好ましい。
して形成することができる。ここで、感光膜パターンの
第１部分の厚さは第２部分の厚さの半以下であるのが好
ましく、感光膜パターンの第２部分の厚さは１μｍない
し２μｍであり、感光膜パターンの第１部分の厚さは
２，０００〜５，０００Åの範囲であるのが好ましい。
【００２０】データ配線と接触層パターン及び半導体パ
ターンを１つのマスクを使用して形成することができ
る。この時、ゲート絶縁膜、前記半導体パターン、前記
接触層パターン及び前記データ配線を形成するために
は、まず、ゲート絶縁膜、半導体層、接触層及び導電層
を蒸着する。次いで、導電層の上に感光膜を塗布し、マ
スクを通して露光し、現像して第２部分がデータ配線の
上部に位置するように感光膜パターンを形成する。次い
で、第３部分の下の導電層とその下部の接触層及び半導
体層、第１部分とその下の導電層及び接触層、そして第
２部分の一部の厚さをエッチングしてそれぞれ導電層、
接触層、半導体層からなるデータ配線、接触層パター
ン、半導体パターンを形成し、感光膜パターンを除去す
る。
ターンを１つのマスクを使用して形成することができ
る。この時、ゲート絶縁膜、前記半導体パターン、前記
接触層パターン及び前記データ配線を形成するために
は、まず、ゲート絶縁膜、半導体層、接触層及び導電層
を蒸着する。次いで、導電層の上に感光膜を塗布し、マ
スクを通して露光し、現像して第２部分がデータ配線の
上部に位置するように感光膜パターンを形成する。次い
で、第３部分の下の導電層とその下部の接触層及び半導
体層、第１部分とその下の導電層及び接触層、そして第
２部分の一部の厚さをエッチングしてそれぞれ導電層、
接触層、半導体層からなるデータ配線、接触層パター
ン、半導体パターンを形成し、感光膜パターンを除去す
る。
【００２１】より詳しくは、データ配線、接触層パター
ン、半導体パターンを形成するためには、まず、第３部
分の下の導電層を湿式または乾式エッチングして接触層
を露出させ、第３部分の下の接触層及びその下の半導体
層を第１部分と共に乾式エッチングして第３部分の下の
ゲート絶縁膜を露出させると共に半導体層からなる半導
体パターンを完成する。次いで、アッシング工程を通し
て第１部分を除去してその下の導電層を露出させ、第１
部分の下の導電層とその下の接触層とをエッチングして
除去することによってデータ配線と接触層パターンとを
完成する。
ン、半導体パターンを形成するためには、まず、第３部
分の下の導電層を湿式または乾式エッチングして接触層
を露出させ、第３部分の下の接触層及びその下の半導体
層を第１部分と共に乾式エッチングして第３部分の下の
ゲート絶縁膜を露出させると共に半導体層からなる半導
体パターンを完成する。次いで、アッシング工程を通し
て第１部分を除去してその下の導電層を露出させ、第１
部分の下の導電層とその下の接触層とをエッチングして
除去することによってデータ配線と接触層パターンとを
完成する。
【００２２】第１部分はデータ配線の周辺部に対応する
部分にも形成することができる。保護膜パターンはデー
タ線を露出させる第１接触窓を有しており、保護膜の上
部に第１接触窓を通して前記データ線と連結され画素電
極と同一な層に補助データ線を形成することができる。
このような方法で製造された液晶表示装置用薄膜トラン
ジスタ基板には、基板の上に横方向に伸びているゲート
線とゲート線に連結されたゲート電極とを含むゲート配
線と；ゲート線と同一な方向に伸びている共通信号線及
び共通信号線に連結された共通電極を含む共通配線と；
共通電極と平行に配列されている画素電極を含む画素配
線とが形成されている。ゲート配線、共通配線及び画素
配線を覆っているゲート絶縁膜の上には半導体からなる
半導体パターンが形成されており、その上には縦方向に
伸びているデータ線、データ線に連結されたソース電
極、ソース電極と分離されてゲート電極を中心にしてソ
ース電極と対向するドレーン電極を含むデータ配線が形
成されている。データ配線の上にはゲート絶縁膜と共に
ドレーン電極及び画素配線を露出させる第１接触窓を有
する保護膜パターンが形成されており、保護膜パターン
の上には第１接触窓を通してドレーン電極と画素配線と
を連結する補助導電膜が形成されている。
部分にも形成することができる。保護膜パターンはデー
タ線を露出させる第１接触窓を有しており、保護膜の上
部に第１接触窓を通して前記データ線と連結され画素電
極と同一な層に補助データ線を形成することができる。
このような方法で製造された液晶表示装置用薄膜トラン
ジスタ基板には、基板の上に横方向に伸びているゲート
線とゲート線に連結されたゲート電極とを含むゲート配
線と；ゲート線と同一な方向に伸びている共通信号線及
び共通信号線に連結された共通電極を含む共通配線と；
共通電極と平行に配列されている画素電極を含む画素配
線とが形成されている。ゲート配線、共通配線及び画素
配線を覆っているゲート絶縁膜の上には半導体からなる
半導体パターンが形成されており、その上には縦方向に
伸びているデータ線、データ線に連結されたソース電
極、ソース電極と分離されてゲート電極を中心にしてソ
ース電極と対向するドレーン電極を含むデータ配線が形
成されている。データ配線の上にはゲート絶縁膜と共に
ドレーン電極及び画素配線を露出させる第１接触窓を有
する保護膜パターンが形成されており、保護膜パターン
の上には第１接触窓を通してドレーン電極と画素配線と
を連結する補助導電膜が形成されている。
【００２３】補助導電膜は共通配線と重畳して維持容量
を形成するのが好ましく、透明な導電性物質であるＩＴ
Ｏ（indium tin oxide）またはＩＺＯ（indium zinc ox
ide）からなるものが好ましい。保護膜パターンはデー
タ線を露出させる第２接触窓を有することができ、第２
接触窓を通してデータ線と連結されており、補助導電膜
と同一な層に補助データ線がさらに形成されることがで
きる。
を形成するのが好ましく、透明な導電性物質であるＩＴ
Ｏ（indium tin oxide）またはＩＺＯ（indium zinc ox
ide）からなるものが好ましい。保護膜パターンはデー
タ線を露出させる第２接触窓を有することができ、第２
接触窓を通してデータ線と連結されており、補助導電膜
と同一な層に補助データ線がさらに形成されることがで
きる。
【００２４】半導体パターンとデータ配線との間には不
純物でドーピングされている抵抗性接触層パターンがさ
らに形成されることができ、接触層パターンはデータ配
線と同一な形態を有することができる。半導体パターン
は、薄膜トランジスタチャンネル部以外はデータ配線と
同一な形態を有することができる。
純物でドーピングされている抵抗性接触層パターンがさ
らに形成されることができ、接触層パターンはデータ配
線と同一な形態を有することができる。半導体パターン
は、薄膜トランジスタチャンネル部以外はデータ配線と
同一な形態を有することができる。
【００２５】この時、半導体パターンはデータ配線の外
に出るように形成されることができる。本発明の他の製
造方法では、絶縁基板の上にゲート線及びこれと連結さ
れたゲート電極を含むゲート配線と共通電極を含む共通
配線とを形成する。ゲート配線及び共通配線を覆うゲー
ト絶縁膜の上部に半導体パターン及び抵抗性接触層パタ
ーンを形成し、接触層の上に互いに分離されて形成され
ているソース電極とドレーン電極及びソース電極と連結
されたデータ線を含むデータ配線を形成する。次いで、
ドレーン電極の一部以外のデータ配線を覆う保護膜パタ
ーンを形成し、ドレーン電極と連結されて共通電極と共
に電場を生成する画素電極を形成する。この時、ソース
及びドレーン電極の分離は感光膜パターンを用いた写真
エッチング工程を通して行われ、前記感光膜パターンは
ソース電極及びドレーン電極の間及び少なくとも画素電
極の周辺部に位置する第１部分と第１部分より厚い第２
部分及び第１部分より薄い第３部分を含む。
に出るように形成されることができる。本発明の他の製
造方法では、絶縁基板の上にゲート線及びこれと連結さ
れたゲート電極を含むゲート配線と共通電極を含む共通
配線とを形成する。ゲート配線及び共通配線を覆うゲー
ト絶縁膜の上部に半導体パターン及び抵抗性接触層パタ
ーンを形成し、接触層の上に互いに分離されて形成され
ているソース電極とドレーン電極及びソース電極と連結
されたデータ線を含むデータ配線を形成する。次いで、
ドレーン電極の一部以外のデータ配線を覆う保護膜パタ
ーンを形成し、ドレーン電極と連結されて共通電極と共
に電場を生成する画素電極を形成する。この時、ソース
及びドレーン電極の分離は感光膜パターンを用いた写真
エッチング工程を通して行われ、前記感光膜パターンは
ソース電極及びドレーン電極の間及び少なくとも画素電
極の周辺部に位置する第１部分と第１部分より厚い第２
部分及び第１部分より薄い第３部分を含む。
【００２６】ここで、半導体パターンの一部は少なくと
も画素電極の外に出るように形成するのが好ましい。感
光膜パターンは感光度が互いに異なる上部膜及び下部膜
からなる二重膜から形成するのが好ましい。このような
方法で形成された液晶表示装置用薄膜トランジスタ基板
には、基板の上に横方向のゲート線及びゲート線の一部
であるゲート電極を含むゲート配線と、ゲート線と平行
な共通信号線及び共通信号線に連結されて縦方向に伸び
ている線形の共通電極を含む共通配線とが形成されてい
る。共通配線及びゲート配線を覆うゲート絶縁膜の上に
は一部は前記ゲート電極と重畳している半導体パターン
が形成されており、半導体パターンの上部には縦方向に
伸びて前記ゲート線と交差するデータ線とデータ線と連
結されているソース電極とソース電極と分離されており
ゲート電極を中心にいてソース電極と対向するドレーン
電極を含むデータ配線及びドレーン電極と連結されてお
り共通電極と平行に対向する線形の画素電極を含む画素
配線が形成されている。この時、少なくとも画素電極の
下部に形成された半導体パターンは画素電極の外に出る
ように形成されている。
も画素電極の外に出るように形成するのが好ましい。感
光膜パターンは感光度が互いに異なる上部膜及び下部膜
からなる二重膜から形成するのが好ましい。このような
方法で形成された液晶表示装置用薄膜トランジスタ基板
には、基板の上に横方向のゲート線及びゲート線の一部
であるゲート電極を含むゲート配線と、ゲート線と平行
な共通信号線及び共通信号線に連結されて縦方向に伸び
ている線形の共通電極を含む共通配線とが形成されてい
る。共通配線及びゲート配線を覆うゲート絶縁膜の上に
は一部は前記ゲート電極と重畳している半導体パターン
が形成されており、半導体パターンの上部には縦方向に
伸びて前記ゲート線と交差するデータ線とデータ線と連
結されているソース電極とソース電極と分離されており
ゲート電極を中心にいてソース電極と対向するドレーン
電極を含むデータ配線及びドレーン電極と連結されてお
り共通電極と平行に対向する線形の画素電極を含む画素
配線が形成されている。この時、少なくとも画素電極の
下部に形成された半導体パターンは画素電極の外に出る
ように形成されている。
【００２７】ここで、半導体パターンは画素電極の外に
０．５μｍ以上出るのが好ましい。ゲート配線はゲート
線と連結されて外部から走査信号の印加を受けるゲート
パッドをさらに含み、データ配線はデータ線と連結され
て外部からデータ信号の印加を受けるデータパッドをさ
らに含み、ゲート絶縁膜と共にゲートパッド及びデータ
パッドをそれぞれ露出させる接触窓を有する保護膜をさ
らに含むことができる。
０．５μｍ以上出るのが好ましい。ゲート配線はゲート
線と連結されて外部から走査信号の印加を受けるゲート
パッドをさらに含み、データ配線はデータ線と連結され
て外部からデータ信号の印加を受けるデータパッドをさ
らに含み、ゲート絶縁膜と共にゲートパッド及びデータ
パッドをそれぞれ露出させる接触窓を有する保護膜をさ
らに含むことができる。
【００２８】画素配線はドレーン電極と画素電極とを連
結する画素信号線をさらに含むことができ、画素信号線
は横方向に伸びているのが好ましい。本発明による他の
液晶表示装置用薄膜トランジスタ基板には、基板の上に
横方向に伸びているゲート線とゲート線に連結されたゲ
ート電極とを含むゲート配線と；ゲート線と同一な方向
に伸びている共通信号線及び共通信号線に連結された共
通電極を含む共通配線とが形成されている。ゲート配線
及び共通配線を覆っているゲート絶縁膜の上部には半導
体からなる半導体パターンが形成されており、その上に
は縦方向に伸びているデータ線、データ線に連結された
ソース電極、ソース電極と分離されてゲート電極を中心
にしてソース電極と対向するドレーン電極を含むデータ
配線が形成されている。データ配線及び半導体パターン
の一部を覆っており、ドレーン電極を露出させる第１接
触窓を有する保護膜パターンの上部には第１接触窓を通
してドレーン電極と連結されており、共通電極と平行に
配列されて電場を形成する画素電極と、画素電極とドレ
ーン電極とを連結する画素信号線を含む画素配線が形成
されている。
結する画素信号線をさらに含むことができ、画素信号線
は横方向に伸びているのが好ましい。本発明による他の
液晶表示装置用薄膜トランジスタ基板には、基板の上に
横方向に伸びているゲート線とゲート線に連結されたゲ
ート電極とを含むゲート配線と；ゲート線と同一な方向
に伸びている共通信号線及び共通信号線に連結された共
通電極を含む共通配線とが形成されている。ゲート配線
及び共通配線を覆っているゲート絶縁膜の上部には半導
体からなる半導体パターンが形成されており、その上に
は縦方向に伸びているデータ線、データ線に連結された
ソース電極、ソース電極と分離されてゲート電極を中心
にしてソース電極と対向するドレーン電極を含むデータ
配線が形成されている。データ配線及び半導体パターン
の一部を覆っており、ドレーン電極を露出させる第１接
触窓を有する保護膜パターンの上部には第１接触窓を通
してドレーン電極と連結されており、共通電極と平行に
配列されて電場を形成する画素電極と、画素電極とドレ
ーン電極とを連結する画素信号線を含む画素配線が形成
されている。
【００２９】画素配線は共通配線と重畳して維持容量を
形成するのが好ましい。保護膜パターンはデータ線を露
出させる第２接触窓を有することができ、第２接触窓を
通してデータ線と連結されており画素配線と同一な層に
形成されている補助データ線をさらに含むことができ
る。
形成するのが好ましい。保護膜パターンはデータ線を露
出させる第２接触窓を有することができ、第２接触窓を
通してデータ線と連結されており画素配線と同一な層に
形成されている補助データ線をさらに含むことができ
る。
【００３０】
【発明の実施の形態】以下、本発明の実施形態例につい
て添付図面に基づいて詳しく説明する。第１実施形態例
では、ゲートパッドを露出させる接触窓を他の１つ或い
は複数の薄膜と同時にパターニングし、画面表示部では
他の薄膜のみをパターニングしゲート絶縁膜を残し、ゲ
ートパッド部ではゲート絶縁膜を完全に除去する。
て添付図面に基づいて詳しく説明する。第１実施形態例
では、ゲートパッドを露出させる接触窓を他の１つ或い
は複数の薄膜と同時にパターニングし、画面表示部では
他の薄膜のみをパターニングしゲート絶縁膜を残し、ゲ
ートパッド部ではゲート絶縁膜を完全に除去する。
【００３１】まず、図１ないし５に基づいて本発明の実
施形態例による薄膜トランジスタ基板の構造について詳
しく説明する。図１に示すように、１つの絶縁基板に同
時に多数の液晶表示装置用パネル領域を形成する。例え
ば、図１のように、１つのガラス基板１に４つの液晶表
示装置用パネル領域１１０、１２０、１３０、１４０を
形成する。形成されるパネルが薄膜トランジスタパネル
である場合、パネル領域１１０、１２０、１３０、１４
０は多数の画素からなる画面表示部１１１、１２１、１
３１、１４１と周辺部１１２、１２２、１３２、１４２
とを含む。画面表示部１１１、１２１、１３１、１４１
には、主に薄膜トランジスタ、配線及び画素電極などが
行列の形態に反復して配置されている。周辺部１１２、
１２２、１３２、１４２には、駆動素子と連結される要
素、即ち、パッドとその外の静電気保護回路などが配置
される。
施形態例による薄膜トランジスタ基板の構造について詳
しく説明する。図１に示すように、１つの絶縁基板に同
時に多数の液晶表示装置用パネル領域を形成する。例え
ば、図１のように、１つのガラス基板１に４つの液晶表
示装置用パネル領域１１０、１２０、１３０、１４０を
形成する。形成されるパネルが薄膜トランジスタパネル
である場合、パネル領域１１０、１２０、１３０、１４
０は多数の画素からなる画面表示部１１１、１２１、１
３１、１４１と周辺部１１２、１２２、１３２、１４２
とを含む。画面表示部１１１、１２１、１３１、１４１
には、主に薄膜トランジスタ、配線及び画素電極などが
行列の形態に反復して配置されている。周辺部１１２、
１２２、１３２、１４２には、駆動素子と連結される要
素、即ち、パッドとその外の静電気保護回路などが配置
される。
【００３２】このような液晶表示装置を形成する時に
は、通常、ステッパー（stepper）露光器を使用する。
この露光器を使用する場合、画面表示部１１１、１２
１、１３１、１４１及び周辺部１１２、１２２、１３
２、１４２を多数の区域に分け、区域別に同一のマスク
または異なる光マスクを使用して薄膜上にコーティング
された感光膜を露光し、露光した後に基板全体を現像し
て感光膜パターンを形成してから、下部の薄膜をエッチ
ングすることによって特定の薄膜パターンを形成する。
このような薄膜パターンを反復して形成することによっ
て液晶表示装置用薄膜トランジスタ基板が完成される。
は、通常、ステッパー（stepper）露光器を使用する。
この露光器を使用する場合、画面表示部１１１、１２
１、１３１、１４１及び周辺部１１２、１２２、１３
２、１４２を多数の区域に分け、区域別に同一のマスク
または異なる光マスクを使用して薄膜上にコーティング
された感光膜を露光し、露光した後に基板全体を現像し
て感光膜パターンを形成してから、下部の薄膜をエッチ
ングすることによって特定の薄膜パターンを形成する。
このような薄膜パターンを反復して形成することによっ
て液晶表示装置用薄膜トランジスタ基板が完成される。
【００３３】しかし、ステッパー露光器を使用せずに一
度に露光することもできる。また、１つの絶縁基板に１
つの液晶表示パネルのみを形成することもできる。図２
は図１の１つのパネル領域に形成された液晶表示装置用
薄膜トランジスタ基板の配置を概略的に示した配置図で
ある。図２に示すように、一点鎖線１に囲まれた画面表
示部には多数の薄膜トランジスタ３と、それぞれの薄膜
トランジスタ３に電気的に連結されている画素電極９０
と、ゲート線２２及びデータ線６２を含む配線などとが
形成されている。画面表示部の外の周辺部には、ゲート
線２２の端に連結されたゲートパッド２４とデータ線６
２の端に連結されたデータパッド６４とが配置されてい
る。静電気放電による素子破壊を防止するために、ゲー
ト線２２及びデータ線６２をそれぞれ電気的に連結して
等電位に形成するためのゲート線短絡バー４及びデータ
線短絡バー５が配置されている。ゲート線短絡バー４及
びデータ線短絡バー５は短絡バー連結部６を通じて電気
的に連結されている。この短絡バー４、５は後で除去さ
れる。これらを除去する時に基板を除去する線が図面の
符号２である。又は、ゲート線短絡バー４及びデータ線
短絡バー５と、絶縁膜（図示していない）を間において
いる短絡バー連結部６とを連結するために絶縁膜に形成
されている。
度に露光することもできる。また、１つの絶縁基板に１
つの液晶表示パネルのみを形成することもできる。図２
は図１の１つのパネル領域に形成された液晶表示装置用
薄膜トランジスタ基板の配置を概略的に示した配置図で
ある。図２に示すように、一点鎖線１に囲まれた画面表
示部には多数の薄膜トランジスタ３と、それぞれの薄膜
トランジスタ３に電気的に連結されている画素電極９０
と、ゲート線２２及びデータ線６２を含む配線などとが
形成されている。画面表示部の外の周辺部には、ゲート
線２２の端に連結されたゲートパッド２４とデータ線６
２の端に連結されたデータパッド６４とが配置されてい
る。静電気放電による素子破壊を防止するために、ゲー
ト線２２及びデータ線６２をそれぞれ電気的に連結して
等電位に形成するためのゲート線短絡バー４及びデータ
線短絡バー５が配置されている。ゲート線短絡バー４及
びデータ線短絡バー５は短絡バー連結部６を通じて電気
的に連結されている。この短絡バー４、５は後で除去さ
れる。これらを除去する時に基板を除去する線が図面の
符号２である。又は、ゲート線短絡バー４及びデータ線
短絡バー５と、絶縁膜（図示していない）を間において
いる短絡バー連結部６とを連結するために絶縁膜に形成
されている。
【００３４】図２では薄膜トランジスタ基板に画素電極
のみが形成されている場合を例としてあげたが、次の具
体的な実施形態例では画素電極及び共通電極の両方が全
て薄膜トランジスタ基板に形成されている場合を例とし
てあげる。図３ないし５は、図２の画面表示部の薄膜ト
ランジスタと画素電極、共通電極及び配線と周辺部のパ
ッドを拡大して示したものであって、図３は配置図であ
り、図４及び５は図３のIV−IV’線及びＶ−Ｖ’線の断
面図である。
のみが形成されている場合を例としてあげたが、次の具
体的な実施形態例では画素電極及び共通電極の両方が全
て薄膜トランジスタ基板に形成されている場合を例とし
てあげる。図３ないし５は、図２の画面表示部の薄膜ト
ランジスタと画素電極、共通電極及び配線と周辺部のパ
ッドを拡大して示したものであって、図３は配置図であ
り、図４及び５は図３のIV−IV’線及びＶ−Ｖ’線の断
面図である。
【００３５】まず、絶縁基板１０の上にアルミニウム
（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリ
ブデン（Ｍｏ）またはモリブデン−タングステン（Ｍｏ
Ｗ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金
属または導電体からなるゲート配線が形成されている。
ゲート配線は、横方向に伸びている走査信号線またはゲ
ート線２２、ゲート線２２の端に連結されて外部からの
走査信号の印加を受けてゲート線２２に伝達するゲート
パッド２４及びゲート線２２の一部である薄膜トランジ
スタのゲート電極２６を含む。
（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリ
ブデン（Ｍｏ）またはモリブデン−タングステン（Ｍｏ
Ｗ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金
属または導電体からなるゲート配線が形成されている。
ゲート配線は、横方向に伸びている走査信号線またはゲ
ート線２２、ゲート線２２の端に連結されて外部からの
走査信号の印加を受けてゲート線２２に伝達するゲート
パッド２４及びゲート線２２の一部である薄膜トランジ
スタのゲート電極２６を含む。
【００３６】また、基板１０の上にはゲート配線と同一
な物質からなる共通配線が形成されている。共通配線は
ゲート線２２と平行に横方向に伸びている共通電極線２
７と、共通電極線２７の縦方向の分枝である共通電極２
８とを含む。図示してはいないが、共通電極線２７の端
に形成されて共通電極信号の印加を受けて共通電極線２
７に伝達する共通電極線パッドが、ゲートパッド２４と
ほぼ同一な形態に形成されている。
な物質からなる共通配線が形成されている。共通配線は
ゲート線２２と平行に横方向に伸びている共通電極線２
７と、共通電極線２７の縦方向の分枝である共通電極２
８とを含む。図示してはいないが、共通電極線２７の端
に形成されて共通電極信号の印加を受けて共通電極線２
７に伝達する共通電極線パッドが、ゲートパッド２４と
ほぼ同一な形態に形成されている。
【００３７】ゲート配線２２、２４、２６は単一層から
形成することもできるが、二重層または三重層から形成
することもできる。二重層以上に形成する場合には、一
層は抵抗の小さい物質から形成し、他の層は他の物質と
の接触特性の良好な物質から形成するのが好ましい。ゲ
ート配線２２、２４、２６及び共通配線２７、２８の上
には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３
０が形成され、ゲート配線２２、２４、２６及び共通配
線２７、２８を覆っている。
形成することもできるが、二重層または三重層から形成
することもできる。二重層以上に形成する場合には、一
層は抵抗の小さい物質から形成し、他の層は他の物質と
の接触特性の良好な物質から形成するのが好ましい。ゲ
ート配線２２、２４、２６及び共通配線２７、２８の上
には窒化珪素（ＳｉＮx）などからなるゲート絶縁膜３
０が形成され、ゲート配線２２、２４、２６及び共通配
線２７、２８を覆っている。
【００３８】ゲート絶縁膜３０の上には水素化アモルフ
ァスシリコン（hydrogenated amorphous silicon）など
の半導体からなる半導体パターン４２、４８が形成され
ている。半導体パターン４２、４８の上にはリン（Ｐ）
などのｎ型不純物で高濃度にドーピングされている接触
層パターン５５、５６が形成されている。接触層パター
ン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、
ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデー
タ配線が形成されている。データ配線は、縦方向に形成
されているデータ線６２と、データ線６２の一端に連結
されて外部からの画像信号の印加を受けるデータパッド
６４と、データ線６２の分枝である薄膜トランジスタの
ソース電極６５とからなるデータ線部を含む。また、デ
ータ線部６２、６４、６５と分離されておりゲート電極
２６に対してソース電極６５の反対側に位置する薄膜ト
ランジスタのドレーン電極６６もデータ配線に含む。
ァスシリコン（hydrogenated amorphous silicon）など
の半導体からなる半導体パターン４２、４８が形成され
ている。半導体パターン４２、４８の上にはリン（Ｐ）
などのｎ型不純物で高濃度にドーピングされている接触
層パターン５５、５６が形成されている。接触層パター
ン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、
ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなるデー
タ配線が形成されている。データ配線は、縦方向に形成
されているデータ線６２と、データ線６２の一端に連結
されて外部からの画像信号の印加を受けるデータパッド
６４と、データ線６２の分枝である薄膜トランジスタの
ソース電極６５とからなるデータ線部を含む。また、デ
ータ線部６２、６４、６５と分離されておりゲート電極
２６に対してソース電極６５の反対側に位置する薄膜ト
ランジスタのドレーン電極６６もデータ配線に含む。
【００３９】データ配線６２、６４、６５、６６もゲー
ト配線２２、２４、２６と同様に単一層から形成するこ
ともできるが、二重層または三重層から形成することも
できる。もちろん、二重層以上に形成する場合には一層
は抵抗の小さい物質から形成し他の層は他の物質との接
触特性が良好な物質から形成するのが好ましい。接触層
パターン５５、５６は、その下部の半導体パターン４
２、４８とその上部のデータ配線６２、６４、６５、６
６との接触抵抗を低下させる役割を果し、データ配線６
２、６４、６５、６６と同一の形態を有する。即ち、デ
ータ線部用の接触層パターン５５はデータ線部６２、６
４、６５と同一であり、ドレーン電極用の接触層パター
ン５６はドレーン電極６６と同一である。
ト配線２２、２４、２６と同様に単一層から形成するこ
ともできるが、二重層または三重層から形成することも
できる。もちろん、二重層以上に形成する場合には一層
は抵抗の小さい物質から形成し他の層は他の物質との接
触特性が良好な物質から形成するのが好ましい。接触層
パターン５５、５６は、その下部の半導体パターン４
２、４８とその上部のデータ配線６２、６４、６５、６
６との接触抵抗を低下させる役割を果し、データ配線６
２、６４、６５、６６と同一の形態を有する。即ち、デ
ータ線部用の接触層パターン５５はデータ線部６２、６
４、６５と同一であり、ドレーン電極用の接触層パター
ン５６はドレーン電極６６と同一である。
【００４０】一方、半導体パターン４２、４８は、画面
表示部内でデータ配線６２、６４、６５、６６及び接触
層パターン５５、５６、５８と類似した形態を有する。
具体的には、薄膜トランジスタのチャンネル部では、デ
ータ線部６２、６４、６５、特にソース電極６５とドレ
ーン電極６６とが分離されており、データ線部用接触層
５５とドレーン電極用接触層パターン５６とが分離され
ている。薄膜トランジスタ用半導体パターン４２はここ
で切れずに連結されて薄膜トランジスタのチャンネルを
生成する。一方、周辺部の半導体パターン４８はゲート
パッド２４部分以外の周辺部全体にわたって形成されて
いる。
表示部内でデータ配線６２、６４、６５、６６及び接触
層パターン５５、５６、５８と類似した形態を有する。
具体的には、薄膜トランジスタのチャンネル部では、デ
ータ線部６２、６４、６５、特にソース電極６５とドレ
ーン電極６６とが分離されており、データ線部用接触層
５５とドレーン電極用接触層パターン５６とが分離され
ている。薄膜トランジスタ用半導体パターン４２はここ
で切れずに連結されて薄膜トランジスタのチャンネルを
生成する。一方、周辺部の半導体パターン４８はゲート
パッド２４部分以外の周辺部全体にわたって形成されて
いる。
【００４１】データ線部６２、６４、６５及びドレーン
電極６６と半導体パターン４２とは、保護膜７０で覆わ
れている。保護膜７０は半導体パターン４２、４８とほ
ぼ同一な形態を有しており、ドレーン電極６６、データ
線６２及びデータパッド６４を露出させる接触窓７１、
７２、７６を有している。また、保護膜７０はゲート絶
縁膜３０及び半導体パターン４２と共にゲートパッド２
４を露出させる接触窓７４を有しており、ゲート線２２
のうちのデータ線６２と重複する部分以外の部分は覆っ
ていない。保護膜７０は窒化珪素またはアクリル系など
の有機絶縁物質からなることができ、半導体パターン４
２のうちの少なくともソース電極６５とドレーン電極６
６との間に位置するチャンネル部分を覆って保護する役
割を果す。
電極６６と半導体パターン４２とは、保護膜７０で覆わ
れている。保護膜７０は半導体パターン４２、４８とほ
ぼ同一な形態を有しており、ドレーン電極６６、データ
線６２及びデータパッド６４を露出させる接触窓７１、
７２、７６を有している。また、保護膜７０はゲート絶
縁膜３０及び半導体パターン４２と共にゲートパッド２
４を露出させる接触窓７４を有しており、ゲート線２２
のうちのデータ線６２と重複する部分以外の部分は覆っ
ていない。保護膜７０は窒化珪素またはアクリル系など
の有機絶縁物質からなることができ、半導体パターン４
２のうちの少なくともソース電極６５とドレーン電極６
６との間に位置するチャンネル部分を覆って保護する役
割を果す。
【００４２】ゲート線２２及びデータ線６２に囲まれた
領域のゲート絶縁膜３０の上には、共通電極線２７と平
行な画素信号線８７及び共通電極２８と平行な画素電極
８８が形成されている。画素信号線８７は保護膜７０の
上に延長され、接触窓７１を通してドレーン電極６６と
物理的・電気的に連結され薄膜トランジスタから画像信
号を受けて共通電極２７と共に電場を生成する。
領域のゲート絶縁膜３０の上には、共通電極線２７と平
行な画素信号線８７及び共通電極２８と平行な画素電極
８８が形成されている。画素信号線８７は保護膜７０の
上に延長され、接触窓７１を通してドレーン電極６６と
物理的・電気的に連結され薄膜トランジスタから画像信
号を受けて共通電極２７と共に電場を生成する。
【００４３】ここで、図面に示されてはいないが、画素
配線８７、８８または共通配線２７、２８を延長して互
いに重畳しないように形成することによって、維持畜電
器を形成することができる。保護膜７０の上にはデータ
線６２に沿って形成されている補助データ線８２が形成
されている。補助データ線８２は保護膜７０に形成され
た接触窓７２を通してデータ線６２と連結されている。
また、補助データ線８２はデータパッド６４の上に延長
され、接触窓７６を通してデータパッド６４と連結され
る補助データパッド８６を形成する。また、ゲートパッ
ド２４の上には接触窓７４を通してこれと連結される補
助ゲートパッド８４が形成されている。補助ゲートパッ
ト８４は、ゲートパッド２４と外部回路装置との接着性
を補完しゲートパッドを保護する役割を果すもので、必
須のものではなく適用如何は選択的である。
配線８７、８８または共通配線２７、２８を延長して互
いに重畳しないように形成することによって、維持畜電
器を形成することができる。保護膜７０の上にはデータ
線６２に沿って形成されている補助データ線８２が形成
されている。補助データ線８２は保護膜７０に形成され
た接触窓７２を通してデータ線６２と連結されている。
また、補助データ線８２はデータパッド６４の上に延長
され、接触窓７６を通してデータパッド６４と連結され
る補助データパッド８６を形成する。また、ゲートパッ
ド２４の上には接触窓７４を通してこれと連結される補
助ゲートパッド８４が形成されている。補助ゲートパッ
ト８４は、ゲートパッド２４と外部回路装置との接着性
を補完しゲートパッドを保護する役割を果すもので、必
須のものではなく適用如何は選択的である。
【００４４】以下、本発明の実施形態例による液晶表示
装置用基板の製造方法について図６ａないし図１９と前
述の図３ないし５とに基づいて詳しく説明する。まず、
図６ａ〜８に示すように、金属などの導電体層をスパッ
タリングなどの方法で１，０００Åないし３，０００Å
の厚さに蒸着し、第１マスクを用いて乾式または湿式エ
ッチングして、基板１０の上にゲート線２２、ゲートパ
ッド２４及びゲート電極２６を含むゲート配線と、共通
電極線２７、共通電極線パッド（図示しない）及び共通
電極２８を含む共通配線とを形成する。
装置用基板の製造方法について図６ａないし図１９と前
述の図３ないし５とに基づいて詳しく説明する。まず、
図６ａ〜８に示すように、金属などの導電体層をスパッ
タリングなどの方法で１，０００Åないし３，０００Å
の厚さに蒸着し、第１マスクを用いて乾式または湿式エ
ッチングして、基板１０の上にゲート線２２、ゲートパ
ッド２４及びゲート電極２６を含むゲート配線と、共通
電極線２７、共通電極線パッド（図示しない）及び共通
電極２８を含む共通配線とを形成する。
【００４５】次に、図９及び１０に示すように、ゲート
絶縁膜３０、半導体層４０、接触層５０をそれぞれ１，
５００〜５，０００Å、５００〜１，５００Å、３００
〜６００Åの厚さで連続して化学気相蒸着法により蒸着
する。次いで、金属などの導電体層６０をスパッタリン
グなどの方法で１，５００〜３，０００Åの厚さに蒸着
する。次いで、第２マスクを用いて導電体層６０及びそ
の下の接触層５０をパターニングし、データ線６２、デ
ータパッド６４、ソース電極６５などデータ線部とその
下部のデータ線部接触層パターン５５と、ドレーン電極
６６と、その下部のドレーン電極用導電体パターン５６
とを形成する。
絶縁膜３０、半導体層４０、接触層５０をそれぞれ１，
５００〜５，０００Å、５００〜１，５００Å、３００
〜６００Åの厚さで連続して化学気相蒸着法により蒸着
する。次いで、金属などの導電体層６０をスパッタリン
グなどの方法で１，５００〜３，０００Åの厚さに蒸着
する。次いで、第２マスクを用いて導電体層６０及びそ
の下の接触層５０をパターニングし、データ線６２、デ
ータパッド６４、ソース電極６５などデータ線部とその
下部のデータ線部接触層パターン５５と、ドレーン電極
６６と、その下部のドレーン電極用導電体パターン５６
とを形成する。
【００４６】図１２、図１８及び図１９に示すように、
窒化珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピ
ンコーティングして３，０００Å以上の厚さを有する保
護膜７０を形成する。その後、第３マスクを用いて保護
膜７０、半導体層４０及びゲート絶縁膜３０をパターニ
ングし、接触窓７１、７２、７４、７６を含むこれらの
パターンを形成する。この時、周辺部Ｐではゲートパッ
ド２４の上の保護膜７０、半導体層４０及びゲート絶縁
膜３０を除去するが（データパッド６４の上の保護膜７
０も除去）、画面表示部Ｄでは保護膜７０及び半導体層
４０のみを除去して（ドレーン電極６６及びデータ線６
２の一部の上の保護膜７０も除去）必要な部分のみにチ
ャンネルが形成されるように半導体層パターンを形成し
なければならない。このために、部分に応じて厚さが異
なる感光膜パターンを形成しこれをエッチングマスクに
して下部の膜を乾式エッチングする。これを図１３〜１
９を通して詳しく説明する。
窒化珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピ
ンコーティングして３，０００Å以上の厚さを有する保
護膜７０を形成する。その後、第３マスクを用いて保護
膜７０、半導体層４０及びゲート絶縁膜３０をパターニ
ングし、接触窓７１、７２、７４、７６を含むこれらの
パターンを形成する。この時、周辺部Ｐではゲートパッ
ド２４の上の保護膜７０、半導体層４０及びゲート絶縁
膜３０を除去するが（データパッド６４の上の保護膜７
０も除去）、画面表示部Ｄでは保護膜７０及び半導体層
４０のみを除去して（ドレーン電極６６及びデータ線６
２の一部の上の保護膜７０も除去）必要な部分のみにチ
ャンネルが形成されるように半導体層パターンを形成し
なければならない。このために、部分に応じて厚さが異
なる感光膜パターンを形成しこれをエッチングマスクに
して下部の膜を乾式エッチングする。これを図１３〜１
９を通して詳しく説明する。
【００４７】まず、保護膜７０の上に感光膜ＰＲ、好ま
しくは、陽性の感光膜を５，０００〜３０，０００Åの
厚さに塗布した後、第３マスク３００、４１０、４２０
を通じて露光する。露光後の感光膜ＰＲは、図１３及び
１６に示すように、画面表示部Ｄと周辺部Ｐとで異な
る。即ち、画面表示部Ｄの感光膜ＰＲのうちの光に露出
された部分Ｃは表面から一定の深さまでのみ光に反応し
て高分子が分解されその下では高分子がそのまま残って
いる。一方、周辺部Ｐの感光膜ＰＲはこれとは異なって
光に露出された部分Ｂが下部まで全て光に反応して高分
子が分解された状態になる。ここで、画面表示部Ｄまた
は周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が
除去される部分である。
しくは、陽性の感光膜を５，０００〜３０，０００Åの
厚さに塗布した後、第３マスク３００、４１０、４２０
を通じて露光する。露光後の感光膜ＰＲは、図１３及び
１６に示すように、画面表示部Ｄと周辺部Ｐとで異な
る。即ち、画面表示部Ｄの感光膜ＰＲのうちの光に露出
された部分Ｃは表面から一定の深さまでのみ光に反応し
て高分子が分解されその下では高分子がそのまま残って
いる。一方、周辺部Ｐの感光膜ＰＲはこれとは異なって
光に露出された部分Ｂが下部まで全て光に反応して高分
子が分解された状態になる。ここで、画面表示部Ｄまた
は周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が
除去される部分である。
【００４８】このためには、画面表示部Ｄに使用するマ
スク３００及び周辺部Ｐに使用するマスク４１０、４２
０の構造を変更する方法を使用することが可能であり、
ここでは３つの方法を提示する。第１の方法は、図１５
（ａ）及び（ｂ）に示すように、マスク３００、４００
は通常、基板３１０、４１０とその上のクロムなどから
なる不透明なパターン層３２０、４２０、パターン層３
２０、４２０及び露出された基板３１０、４１０を覆っ
ているペリクル（pellicle）３３０、４３０からなる。
画面表示部Ｄに使用されるマスク３００のペリクル３３
０の光透過率が、周辺部Ｐに使用されるマスク４００の
ペリクル４３０の光透過率より低いように調節する。画
面表示部Ｄのペリクル３３０の透過率が、周辺部Ｐのペ
リクル４３０の透過率の１０％〜８０％、好ましくは２
０％〜６０％程度の範囲にあるようにする。
スク３００及び周辺部Ｐに使用するマスク４１０、４２
０の構造を変更する方法を使用することが可能であり、
ここでは３つの方法を提示する。第１の方法は、図１５
（ａ）及び（ｂ）に示すように、マスク３００、４００
は通常、基板３１０、４１０とその上のクロムなどから
なる不透明なパターン層３２０、４２０、パターン層３
２０、４２０及び露出された基板３１０、４１０を覆っ
ているペリクル（pellicle）３３０、４３０からなる。
画面表示部Ｄに使用されるマスク３００のペリクル３３
０の光透過率が、周辺部Ｐに使用されるマスク４００の
ペリクル４３０の光透過率より低いように調節する。画
面表示部Ｄのペリクル３３０の透過率が、周辺部Ｐのペ
リクル４３０の透過率の１０％〜８０％、好ましくは２
０％〜６０％程度の範囲にあるようにする。
【００４９】第２の方法は、図１６及び１７に示すよう
に、画面表示部Ｄのマスク３００には全面にわたってク
ロム層３５０を約１００〜３００Åの厚さに残して透過
率を低める。一方、周辺部Ｐのマスク４００にはこのよ
うなクロム層を残さない。この時、画面表示部Ｄに使用
されるマスク３００のペリクル３４０は周辺部Ｐのペリ
クル４３０と同一な透過率を有するようにすることが可
能である。
に、画面表示部Ｄのマスク３００には全面にわたってク
ロム層３５０を約１００〜３００Åの厚さに残して透過
率を低める。一方、周辺部Ｐのマスク４００にはこのよ
うなクロム層を残さない。この時、画面表示部Ｄに使用
されるマスク３００のペリクル３４０は周辺部Ｐのペリ
クル４３０と同一な透過率を有するようにすることが可
能である。
【００５０】ここで、前記２つの方法を混用して使用す
ることができるのは勿論である。前記２つの方法はステ
ッパーを使用した分割露光の場合に適用し得るものであ
って、画面表示部Ｄと周辺部Ｐとが異なるマスクを使用
して露光されるため可能なのである。このように分割露
光する場合にはこれ以外にも画面表示部Ｄと周辺部Ｐと
の露光時間を異なるようにすることによって厚さを調節
することができる。
ることができるのは勿論である。前記２つの方法はステ
ッパーを使用した分割露光の場合に適用し得るものであ
って、画面表示部Ｄと周辺部Ｐとが異なるマスクを使用
して露光されるため可能なのである。このように分割露
光する場合にはこれ以外にも画面表示部Ｄと周辺部Ｐと
の露光時間を異なるようにすることによって厚さを調節
することができる。
【００５１】しかし、画面表示部Ｄと周辺部Ｐとを分割
露光せずに１つのマスクを使用して露光することもでき
る。この場合に適用されることができるマスクの構造を
図１７に基づいて詳しく説明する。台３の方法では、図
１１に示すように、マスク５００の基板５１０の上には
透過率調節膜５５０が形成されている。透過率調節膜５
５０の上にはパターン層５２０が形成されている。透過
率調節膜５５０は画面表示部Ｄではパターン層５２０の
下部だけでなく全面にわたって形成されているが、周辺
部Ｐではパターン層５５０の下部のみに形成されてい
る。つまり、基板５１０の上には高さの異なる２つ以上
のパターンが形成されていることになる。
露光せずに１つのマスクを使用して露光することもでき
る。この場合に適用されることができるマスクの構造を
図１７に基づいて詳しく説明する。台３の方法では、図
１１に示すように、マスク５００の基板５１０の上には
透過率調節膜５５０が形成されている。透過率調節膜５
５０の上にはパターン層５２０が形成されている。透過
率調節膜５５０は画面表示部Ｄではパターン層５２０の
下部だけでなく全面にわたって形成されているが、周辺
部Ｐではパターン層５５０の下部のみに形成されてい
る。つまり、基板５１０の上には高さの異なる２つ以上
のパターンが形成されていることになる。
【００５２】勿論、周辺部Ｐでも透過率調節膜を形成す
ることができるが、この場合には周辺部Ｐの透過率調節
膜の透過率が画面表示部Ｐの透過率調節膜５５０の透過
率より高くなければならない。このような透過率調節膜
５５０を有する光マスク５００を製造する時には、ま
ず、基板５００の上に透過率調節膜５５０と、この透過
率調節膜５５０とはエッチング比が異なるパターン層５
２０とを連続して積層する。全面にわたって感光膜（図
示しない）を塗布し露光、現像した後、感光膜をエッチ
ングマスクにしてパターン層５２０をエッチングする。
残っている感光膜を除去した後、再び周辺部Ｐの接触窓
に対応する位置の透過率調節膜を露出させる新たな感光
膜パターン（図示しない）を形成してから、これをエッ
チングマスクにして透過率調節膜５５０をエッチングす
ることによって光マスク５００を完成する。
ることができるが、この場合には周辺部Ｐの透過率調節
膜の透過率が画面表示部Ｐの透過率調節膜５５０の透過
率より高くなければならない。このような透過率調節膜
５５０を有する光マスク５００を製造する時には、ま
ず、基板５００の上に透過率調節膜５５０と、この透過
率調節膜５５０とはエッチング比が異なるパターン層５
２０とを連続して積層する。全面にわたって感光膜（図
示しない）を塗布し露光、現像した後、感光膜をエッチ
ングマスクにしてパターン層５２０をエッチングする。
残っている感光膜を除去した後、再び周辺部Ｐの接触窓
に対応する位置の透過率調節膜を露出させる新たな感光
膜パターン（図示しない）を形成してから、これをエッ
チングマスクにして透過率調節膜５５０をエッチングす
ることによって光マスク５００を完成する。
【００５３】このような方法以外にも光源の分解能より
小さな大きさのスリットまたは格子形態の微細パターン
を有するマスクを使用して透過率を調節することもでき
る。感光膜ＰＲのうち、下部に反射率の高い金属層、即
ちゲート配線２２、２４、２６、共通配線２７、２８ま
たはデータ配線６２、６４、６５、６６がある部分は、
反射された光によって露光時に他の部分より光の照射量
が多くなるおそれがある。これを防止するために下部か
らの反射光を遮断する層をおいたり着色された感光膜Ｐ
Ｒを使用することができる。
小さな大きさのスリットまたは格子形態の微細パターン
を有するマスクを使用して透過率を調節することもでき
る。感光膜ＰＲのうち、下部に反射率の高い金属層、即
ちゲート配線２２、２４、２６、共通配線２７、２８ま
たはデータ配線６２、６４、６５、６６がある部分は、
反射された光によって露光時に他の部分より光の照射量
が多くなるおそれがある。これを防止するために下部か
らの反射光を遮断する層をおいたり着色された感光膜Ｐ
Ｒを使用することができる。
【００５４】このような方法で感光膜ＰＲを露光した後
で現像すると、図１３及び１４において、メッシュ表示
された部分が除去された感光膜パターンＰＲが形成され
る。即ち、ゲートパッド２４及びデータパッド６４の上
には感光膜が形成されていない。ゲートパッド２４及び
データパッド６４以外の全ての周辺部Ｐ及び画面表示部
Ｄでは、データ線部６２、６４、６５及びドレーン電極
６６と、これらの間の半導体層４０との上部には厚い感
光膜Ａが形成されている。画面表示部Ｄでは、ドレーン
電極６６の上部及びデータ線６２の一部及びその他の部
分には薄い感光膜Ｂが形成される。
で現像すると、図１３及び１４において、メッシュ表示
された部分が除去された感光膜パターンＰＲが形成され
る。即ち、ゲートパッド２４及びデータパッド６４の上
には感光膜が形成されていない。ゲートパッド２４及び
データパッド６４以外の全ての周辺部Ｐ及び画面表示部
Ｄでは、データ線部６２、６４、６５及びドレーン電極
６６と、これらの間の半導体層４０との上部には厚い感
光膜Ａが形成されている。画面表示部Ｄでは、ドレーン
電極６６の上部及びデータ線６２の一部及びその他の部
分には薄い感光膜Ｂが形成される。
【００５５】この時、感光膜ＰＲの薄い部分の厚さは、
最初の厚さの約１／４〜１／７程度、即ち、３５０〜１
０，０００Å程度、より好ましくは、１，０００〜６，
０００Åである。一例をあげると、感光膜ＰＲの最初の
厚さと２５，０００〜３０，０００Åとし、画面表示部
Ｄの透過率を３０％とすることで薄い感光膜の厚さを
３，０００〜５，０００Åとすることができる。しか
し、残す厚さは乾式エッチングの工程条件によって決定
されなければならないので、このような工程条件に応じ
てマスクのペリクル、残留クロム層の厚さまたは透過率
調節膜の透過率や露光時間などを調節しなければならな
い。
最初の厚さの約１／４〜１／７程度、即ち、３５０〜１
０，０００Å程度、より好ましくは、１，０００〜６，
０００Åである。一例をあげると、感光膜ＰＲの最初の
厚さと２５，０００〜３０，０００Åとし、画面表示部
Ｄの透過率を３０％とすることで薄い感光膜の厚さを
３，０００〜５，０００Åとすることができる。しか
し、残す厚さは乾式エッチングの工程条件によって決定
されなければならないので、このような工程条件に応じ
てマスクのペリクル、残留クロム層の厚さまたは透過率
調節膜の透過率や露光時間などを調節しなければならな
い。
【００５６】このような薄い厚さの感光膜は、通常の方
法で感光膜を露光、現像した後にリフローを通じて形成
することもできる。次いで、乾式エッチング方法で感光
膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、
半導体層４０及びゲート絶縁膜３０に対するエッチング
を進める。この時、前記で言及したように、感光膜パタ
ーンＰＲのうちのＡ部分は完全に除去されずに残ってい
なければならず、Ｂ部分の下部の保護膜７０、半導体層
４０及びゲート絶縁膜３０が除去されなければならず、
Ｃ部分の下部では保護膜７０及び半導体層４０のみを除
去しゲート絶縁膜３０は除去されてはならない。
法で感光膜を露光、現像した後にリフローを通じて形成
することもできる。次いで、乾式エッチング方法で感光
膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、
半導体層４０及びゲート絶縁膜３０に対するエッチング
を進める。この時、前記で言及したように、感光膜パタ
ーンＰＲのうちのＡ部分は完全に除去されずに残ってい
なければならず、Ｂ部分の下部の保護膜７０、半導体層
４０及びゲート絶縁膜３０が除去されなければならず、
Ｃ部分の下部では保護膜７０及び半導体層４０のみを除
去しゲート絶縁膜３０は除去されてはならない。
【００５７】このためには、感光膜パターンＰＲとその
下部の膜とを同時にエッチングすることができる乾式エ
ッチング方法を使用するのが好ましい。即ち、乾式エッ
チング方法を使用すると、図１８及び１９に示すよう
に、感光膜のないＢ部分の下部の保護膜７０、半導体層
４０及びゲート絶縁膜３０の３つの層と、Ｃ部分の薄い
厚さの感光膜、保護膜７０及び半導体層４０の３つの層
とを同時にエッチングすることができる。但し、画面表
示部Ｄのデータ線６２の一部及びドレーン電極６６部分
と、周辺部Ｐのデータパッド６４部分とでは、導電体層
６０が除去されないようにエッチング選択性がある条件
を選択しなければならない。この時、感光膜パターンＰ
ＲのＡ部分もある程度の厚さまでエッチングされる。
下部の膜とを同時にエッチングすることができる乾式エ
ッチング方法を使用するのが好ましい。即ち、乾式エッ
チング方法を使用すると、図１８及び１９に示すよう
に、感光膜のないＢ部分の下部の保護膜７０、半導体層
４０及びゲート絶縁膜３０の３つの層と、Ｃ部分の薄い
厚さの感光膜、保護膜７０及び半導体層４０の３つの層
とを同時にエッチングすることができる。但し、画面表
示部Ｄのデータ線６２の一部及びドレーン電極６６部分
と、周辺部Ｐのデータパッド６４部分とでは、導電体層
６０が除去されないようにエッチング選択性がある条件
を選択しなければならない。この時、感光膜パターンＰ
ＲのＡ部分もある程度の厚さまでエッチングされる。
【００５８】従って、一度のマスク工程と乾式エッチン
グ方法とを通して、画面表示部Ｄでは保護膜７０及び半
導体層４０のみを除去して接触窓７１、７２及び半導体
パターン４２を形成することができる。また、周辺部Ｐ
では保護膜７０、半導体層４０及びゲート絶縁膜３０を
全て除去して接触窓７４、７６を形成することができ
る。
グ方法とを通して、画面表示部Ｄでは保護膜７０及び半
導体層４０のみを除去して接触窓７１、７２及び半導体
パターン４２を形成することができる。また、周辺部Ｐ
では保護膜７０、半導体層４０及びゲート絶縁膜３０を
全て除去して接触窓７４、７６を形成することができ
る。
【００５９】最後に、残っているＡ部分の感光膜パター
ンを除去し、図３〜５に示すように、４００〜５００Å
の厚さの導電体層を蒸着し、第４マスクを使用してエッ
チングして画素信号線８７及び画素電極８８、補助デー
タ線８２、補助ゲートパッド８４及び補助データパッド
８６を形成する。このように、本実施形態例ではゲート
パッド２４を露出させる接触窓７４を保護膜パターン７
０及び半導体パターン４２、４８と共に１つのマスクを
用いて形成する場合を説明しているが、接触窓７４はそ
の他の膜をパターニングする時に共に形成することもで
き、これは当業者として当然に考えることができる範疇
にある。特に、本発明は乾式エッチング方法でエッチン
グされる薄膜のパターニングに有効な方法である。
ンを除去し、図３〜５に示すように、４００〜５００Å
の厚さの導電体層を蒸着し、第４マスクを使用してエッ
チングして画素信号線８７及び画素電極８８、補助デー
タ線８２、補助ゲートパッド８４及び補助データパッド
８６を形成する。このように、本実施形態例ではゲート
パッド２４を露出させる接触窓７４を保護膜パターン７
０及び半導体パターン４２、４８と共に１つのマスクを
用いて形成する場合を説明しているが、接触窓７４はそ
の他の膜をパターニングする時に共に形成することもで
き、これは当業者として当然に考えることができる範疇
にある。特に、本発明は乾式エッチング方法でエッチン
グされる薄膜のパターニングに有効な方法である。
【００６０】本発明の第２及び第３実施形態例では、同
一層に形成されるソース電極とドレーン電極とを分離す
る時に２つの電極の間に薄い感光膜パターンを形成する
ことによって、半導体パターンとデータ配線とを共に形
成する製造工程を単純化する。まず、図２０〜２２に基
づいて本発明の第２実施形態例による液晶表示装置用薄
膜トランジスタ基板の構造について詳しく説明する。
一層に形成されるソース電極とドレーン電極とを分離す
る時に２つの電極の間に薄い感光膜パターンを形成する
ことによって、半導体パターンとデータ配線とを共に形
成する製造工程を単純化する。まず、図２０〜２２に基
づいて本発明の第２実施形態例による液晶表示装置用薄
膜トランジスタ基板の構造について詳しく説明する。
【００６１】図２０は本発明の第２実施形態例による液
晶表示装置用薄膜トランジスタ基板の配置図である。図
２１及び２２はそれぞれ図２０に示す薄膜トランジスタ
基板のＸIV−ＸIV’線及びＸＶ−ＸＶ’線の断面図であ
る。まず、絶縁基板１０の上にゲート配線２２、２４、
２６、共通配線２７、２８及び画素配線が形成される。
画素配線は、共通電極２８と平行に対向し、画像信号が
伝達される画素電極２５及び画素電極２５の下端に連結
されている。画素配線は、後述するドレーン電極６６と
連結されて画像信号の伝達を受ける画素電極連結部また
は画素信号線２３を含む。
晶表示装置用薄膜トランジスタ基板の配置図である。図
２１及び２２はそれぞれ図２０に示す薄膜トランジスタ
基板のＸIV−ＸIV’線及びＸＶ−ＸＶ’線の断面図であ
る。まず、絶縁基板１０の上にゲート配線２２、２４、
２６、共通配線２７、２８及び画素配線が形成される。
画素配線は、共通電極２８と平行に対向し、画像信号が
伝達される画素電極２５及び画素電極２５の下端に連結
されている。画素配線は、後述するドレーン電極６６と
連結されて画像信号の伝達を受ける画素電極連結部また
は画素信号線２３を含む。
【００６２】ゲート配線２２、２４、２６、共通配線２
７、２８及び画素配線２３、２５は、単一層から形成す
ることもできるが、二重層または三重層から形成するこ
ともできる。二重層以上に形成する場合には一層は抵抗
の小さな物質から形成し、他の層は他の物質から形成す
るのが好ましい。特にパッド用物質として使用されるＩ
ＴＯとの接触特性が良好な物質は好ましく用いられる。
その理由は、外部と電気的に連結されるパッド部を補強
するために、パッド部は配線用物質とパッド用物質とを
共に形成するためである。パッド用物質をＩＴＯから形
成する場合、ＩＴＯとの接触特性が良好な物質としては
クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔ
ｉ）、タンタル（Ｔａ）などがあり、Ｃｒ／Ａｌ（また
はＡｌ合金） の二重層またはＡｌ／Ｍｏの二重層をそ
の例としてあげることができる。
７、２８及び画素配線２３、２５は、単一層から形成す
ることもできるが、二重層または三重層から形成するこ
ともできる。二重層以上に形成する場合には一層は抵抗
の小さな物質から形成し、他の層は他の物質から形成す
るのが好ましい。特にパッド用物質として使用されるＩ
ＴＯとの接触特性が良好な物質は好ましく用いられる。
その理由は、外部と電気的に連結されるパッド部を補強
するために、パッド部は配線用物質とパッド用物質とを
共に形成するためである。パッド用物質をＩＴＯから形
成する場合、ＩＴＯとの接触特性が良好な物質としては
クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタニウム（Ｔ
ｉ）、タンタル（Ｔａ）などがあり、Ｃｒ／Ａｌ（また
はＡｌ合金） の二重層またはＡｌ／Ｍｏの二重層をそ
の例としてあげることができる。
【００６３】ゲート配線２２、２４、２６、共通配線２
７、２８及び画素配線２３、２５の上は、窒化珪素（Ｓ
ｉＮx）などからなるゲート絶縁膜３０で覆われてい
る。ゲート絶縁膜３０の上には、薄膜トランジスタチャ
ンネルが形成されるチャンネル部Ｃを含む半導体パター
ン４２が形成されている。半導体パターン４２の上には
接触層パターン５５、５６が形成されている。
７、２８及び画素配線２３、２５の上は、窒化珪素（Ｓ
ｉＮx）などからなるゲート絶縁膜３０で覆われてい
る。ゲート絶縁膜３０の上には、薄膜トランジスタチャ
ンネルが形成されるチャンネル部Ｃを含む半導体パター
ン４２が形成されている。半導体パターン４２の上には
接触層パターン５５、５６が形成されている。
【００６４】接触層パターン５５、５６の上にはデータ
は緯線６２、６４、６５、６６が形成されている。ここ
で、ドレーン電極６６は画素電極連結部２３の上部まで
延長されている。一方、半導体パターン４２は、薄膜ト
ランジスタのチャンネル部Ｃを除き、データ配線６２、
６４、６５、６６及び接触層パターン５５、５６と同一
な形態を有する。具体的には、薄膜トランジスタ用半導
体パターン４２はデータ配線及び接触層パターンの残り
の部分と僅かに異なる。即ち、薄膜トランジスタのチャ
ンネル部Ｃでデータ線部６２、６４、６５、特にソース
電極６５とドレーン電極６６とが分離さており、データ
線部の中間層５５とドレーン電極用接触層パターン５６
とが分離されている。しかし、薄膜トランジスタ用半導
体パターン４２はここで切れずに連結されて薄膜トラン
ジスタのチャンネルを生成する。
は緯線６２、６４、６５、６６が形成されている。ここ
で、ドレーン電極６６は画素電極連結部２３の上部まで
延長されている。一方、半導体パターン４２は、薄膜ト
ランジスタのチャンネル部Ｃを除き、データ配線６２、
６４、６５、６６及び接触層パターン５５、５６と同一
な形態を有する。具体的には、薄膜トランジスタ用半導
体パターン４２はデータ配線及び接触層パターンの残り
の部分と僅かに異なる。即ち、薄膜トランジスタのチャ
ンネル部Ｃでデータ線部６２、６４、６５、特にソース
電極６５とドレーン電極６６とが分離さており、データ
線部の中間層５５とドレーン電極用接触層パターン５６
とが分離されている。しかし、薄膜トランジスタ用半導
体パターン４２はここで切れずに連結されて薄膜トラン
ジスタのチャンネルを生成する。
【００６５】データ配線６２、６４、６５、６６及びデ
ータ配線で覆われない半導体パターン４２を覆う保護膜
７０は、ゲート絶縁膜３０と共にデータ線６２、データ
パッド６４及びゲートパッド２４を露出させる接触窓７
２、７６、７４を有している。また、ゲート絶縁膜３０
と共にドレーン電極６６と画素信号線２３とを露出させ
る接触窓７１を有している。
ータ配線で覆われない半導体パターン４２を覆う保護膜
７０は、ゲート絶縁膜３０と共にデータ線６２、データ
パッド６４及びゲートパッド２４を露出させる接触窓７
２、７６、７４を有している。また、ゲート絶縁膜３０
と共にドレーン電極６６と画素信号線２３とを露出させ
る接触窓７１を有している。
【００６６】保護膜７０の上には、データ配線と電気的
に連結されている補助データ配線が形成されている。補
助データ配線は、接触窓７２、７６を通してデータ配線
６２、６４と連結されている補助データ線部８２、８６
を含む。さらに、補助データ配線は、接触窓７１を通し
てドレーン電極６６及び画素電極連結部２３と連結され
てこれらを電気的に連結し、共通電極２８と一部重畳し
て維持容量を形成する補助導電膜として補助画素信号線
８７を含む。ここでは、補助画素信号線８７を共通電極
２８と重畳させて維持容量を形成したが、ドレーン電極
６６のみを利用して維持容量を形成することもできる。
また、維持容量を充分に確保するために、共通電極２８
とドレーン電極６６とを、または補助画素信号線８７
を、多様に変形された構造から形成することができる。
この時、補助データ配線８２、８４、８６、８７はＩＴ
Ｏ（indium tin oxide）やＩＺＯ（indium zinc oxid
e）などの透明な導電物質または不透明な導電物質から
形成されることができる。
に連結されている補助データ配線が形成されている。補
助データ配線は、接触窓７２、７６を通してデータ配線
６２、６４と連結されている補助データ線部８２、８６
を含む。さらに、補助データ配線は、接触窓７１を通し
てドレーン電極６６及び画素電極連結部２３と連結され
てこれらを電気的に連結し、共通電極２８と一部重畳し
て維持容量を形成する補助導電膜として補助画素信号線
８７を含む。ここでは、補助画素信号線８７を共通電極
２８と重畳させて維持容量を形成したが、ドレーン電極
６６のみを利用して維持容量を形成することもできる。
また、維持容量を充分に確保するために、共通電極２８
とドレーン電極６６とを、または補助画素信号線８７
を、多様に変形された構造から形成することができる。
この時、補助データ配線８２、８４、８６、８７はＩＴ
Ｏ（indium tin oxide）やＩＺＯ（indium zinc oxid
e）などの透明な導電物質または不透明な導電物質から
形成されることができる。
【００６７】以下、本発明の第２実施形態例による液晶
表示装置用基板の製造方法について図２３〜３９と前述
の図２０〜２２とに基づいて詳しく説明する。まず、図
２３〜２５に示すように、金属などの導電体層をスパッ
タリングなどの方法で１，０００〜３，０００Åの厚さ
に蒸着し、第１マスクを用いて乾式または湿式エッチン
グして、ゲート線２２、ゲートパッド２４及びゲート電
極２６を含むゲート配線と、共通信号線２７及び共通電
極２８を含む共通配線と、画素電極２５及び画素電極連
結部２３を含む画素配線とを基板１０の上に形成する。
表示装置用基板の製造方法について図２３〜３９と前述
の図２０〜２２とに基づいて詳しく説明する。まず、図
２３〜２５に示すように、金属などの導電体層をスパッ
タリングなどの方法で１，０００〜３，０００Åの厚さ
に蒸着し、第１マスクを用いて乾式または湿式エッチン
グして、ゲート線２２、ゲートパッド２４及びゲート電
極２６を含むゲート配線と、共通信号線２７及び共通電
極２８を含む共通配線と、画素電極２５及び画素電極連
結部２３を含む画素配線とを基板１０の上に形成する。
【００６８】その次、図２６及び２７に示すように、ゲ
ート絶縁膜３０、半導体層４０及び中間層５０を、それ
ぞれ１，５００〜５，０００Å、５００〜２，０００
Å、３００〜６００Åの厚さに化学気相蒸着法を用いて
連続して蒸着する。次いで、金属などの導電体層６０を
スパッタリングなどの方法で１，５００〜３，０００Å
の厚さに蒸着した後、その上に感光膜１１０を１〜２μ
ｍの厚さに塗布する。
ート絶縁膜３０、半導体層４０及び中間層５０を、それ
ぞれ１，５００〜５，０００Å、５００〜２，０００
Å、３００〜６００Åの厚さに化学気相蒸着法を用いて
連続して蒸着する。次いで、金属などの導電体層６０を
スパッタリングなどの方法で１，５００〜３，０００Å
の厚さに蒸着した後、その上に感光膜１１０を１〜２μ
ｍの厚さに塗布する。
【００６９】その後、第２マスクを通じて感光膜１１０
に光を照射した後で現像し、図２８〜３０に示すよう
に、感光膜パターン１１２、１１４を形成する。この
時、感光膜パターン１１２、１１４のうちの薄膜トラン
ジスタのチャンネル部Ｃ、即ちソース電極６５とドレー
ン電極６６との間に位置した第１部分１１４は、データ
配線部Ａ、即ちデータ配線６２、６４、６５、６６が形
成される部分に位置した第２部分１１２より厚さが小さ
くなるようにし、その他の部分Ｂの感光膜は全て除去す
る。この時、チャンネル部Ｃに残っている感光膜１１４
の厚さとデータ配線部Ａに残っている感光膜１１２の厚
さとの比は、後述するエッチング工程における工程条件
に応じて異なるようにしなければならない。具体的に
は、第１部分１１４の厚さを第２部分１１２の厚さの１
／２以下とするのが好ましい。また、第２部分の厚さは
１．６〜１．９μｍ程度に形成し、第１部分１１４の厚
さは２，０００〜５，０００Å以下、さらには３，００
０〜４，０００Å程度に形成するのが好ましい。ここ
で、感光膜が陽性である場合、データ配線部Ａの透過率
は３％以下が好ましい。チャンネル部Ｃの透過率は２０
〜６０％、より好ましくは３０〜４０％が好ましい。そ
の他の部分Ｂの透過率は９０％以上になるようにマスク
を製作するのが好ましい。
に光を照射した後で現像し、図２８〜３０に示すよう
に、感光膜パターン１１２、１１４を形成する。この
時、感光膜パターン１１２、１１４のうちの薄膜トラン
ジスタのチャンネル部Ｃ、即ちソース電極６５とドレー
ン電極６６との間に位置した第１部分１１４は、データ
配線部Ａ、即ちデータ配線６２、６４、６５、６６が形
成される部分に位置した第２部分１１２より厚さが小さ
くなるようにし、その他の部分Ｂの感光膜は全て除去す
る。この時、チャンネル部Ｃに残っている感光膜１１４
の厚さとデータ配線部Ａに残っている感光膜１１２の厚
さとの比は、後述するエッチング工程における工程条件
に応じて異なるようにしなければならない。具体的に
は、第１部分１１４の厚さを第２部分１１２の厚さの１
／２以下とするのが好ましい。また、第２部分の厚さは
１．６〜１．９μｍ程度に形成し、第１部分１１４の厚
さは２，０００〜５，０００Å以下、さらには３，００
０〜４，０００Å程度に形成するのが好ましい。ここ
で、感光膜が陽性である場合、データ配線部Ａの透過率
は３％以下が好ましい。チャンネル部Ｃの透過率は２０
〜６０％、より好ましくは３０〜４０％が好ましい。そ
の他の部分Ｂの透過率は９０％以上になるようにマスク
を製作するのが好ましい。
【００７０】このように、位置に応じて感光膜の厚さを
異にする方法として多様なものがあり得、ここでは陽性
感光膜を使用する場合に対して２つの方法を提示する。
この場合、感光膜の厚さは通常的な厚さより厚い１．６
〜２μｍ程度に形成するのがよく、これは現像後に残っ
た膜を容易に調節するようにするためである。そのうち
の第１の方法は、マスクに解像度より小さいパターン、
例えばスリットまたは格子形態のパターンを形成した
り、半透明膜をおいて光の照射量を調節することであ
る。この時、スリットパターンの線幅または間隔は露光
時に使用される露光器の分解能より小さいようにして透
過率のみを調節することができるようにしなければなら
ない。一方、半透明膜を利用する場合にはマスクを製作
する時に膜の厚さを調節して光の透過率を調節すること
ができ、異なる透過率を有する多数の膜を多層膜として
形成して光の透過率を調節することができる。この時、
光の照射量を調節するためにはクロム（Ｃｒ）、Ｍｇ
Ｏ、ＭｏＳｉ、ａ−Ｓｉなどを利用することができる。
異にする方法として多様なものがあり得、ここでは陽性
感光膜を使用する場合に対して２つの方法を提示する。
この場合、感光膜の厚さは通常的な厚さより厚い１．６
〜２μｍ程度に形成するのがよく、これは現像後に残っ
た膜を容易に調節するようにするためである。そのうち
の第１の方法は、マスクに解像度より小さいパターン、
例えばスリットまたは格子形態のパターンを形成した
り、半透明膜をおいて光の照射量を調節することであ
る。この時、スリットパターンの線幅または間隔は露光
時に使用される露光器の分解能より小さいようにして透
過率のみを調節することができるようにしなければなら
ない。一方、半透明膜を利用する場合にはマスクを製作
する時に膜の厚さを調節して光の透過率を調節すること
ができ、異なる透過率を有する多数の膜を多層膜として
形成して光の透過率を調節することができる。この時、
光の照射量を調節するためにはクロム（Ｃｒ）、Ｍｇ
Ｏ、ＭｏＳｉ、ａ−Ｓｉなどを利用することができる。
【００７１】このように光の透過率を調節し得るスリッ
トパターンまたは半透明膜が形成されているマスクを通
して感光膜に光を照射すると、感光膜の高分子は光によ
って分解され、光の照射量が増加するほど高分子の分解
程度が異なるようになる。光に完全に露出される部分の
高分子が完全に分解される時に露光を終了すると、光に
直接露出される部分に比べてスリットまたは半透明膜が
形成されている部分の照射量が少ないので、この部分で
感光膜分子は分解されない状態である。この時、露光時
間を長くすると、全ての部分の高分子が完全に分解され
るのでそのようにならないようにしなければならない。
次いで、感光膜を現像すると、高分子が分解されない部
分の感光膜はほぼ初期状態の厚さとして残り、スリット
パターンまたは半透明膜によって光が少なく照射される
部分には中間厚さの感光膜が残り、光によって完全に分
解された部分には感光膜がほとんど残らない。このよう
な方法を利用すると、部分的に異なる厚さを有する感光
膜パターン１１２、１１４を形成することができる。
トパターンまたは半透明膜が形成されているマスクを通
して感光膜に光を照射すると、感光膜の高分子は光によ
って分解され、光の照射量が増加するほど高分子の分解
程度が異なるようになる。光に完全に露出される部分の
高分子が完全に分解される時に露光を終了すると、光に
直接露出される部分に比べてスリットまたは半透明膜が
形成されている部分の照射量が少ないので、この部分で
感光膜分子は分解されない状態である。この時、露光時
間を長くすると、全ての部分の高分子が完全に分解され
るのでそのようにならないようにしなければならない。
次いで、感光膜を現像すると、高分子が分解されない部
分の感光膜はほぼ初期状態の厚さとして残り、スリット
パターンまたは半透明膜によって光が少なく照射される
部分には中間厚さの感光膜が残り、光によって完全に分
解された部分には感光膜がほとんど残らない。このよう
な方法を利用すると、部分的に異なる厚さを有する感光
膜パターン１１２、１１４を形成することができる。
【００７２】第２の方法は、感光膜のリフローを用いる
ことである。この場合には、光が完全に透過し得る部分
と光が完全に透過し得ない部分とに区分された通常のマ
スクを使用して感光膜が全然なかったり一定の厚さで残
っている通常の感光膜パターンを形成する。次いで、こ
のような感光膜パターンをリフローさせて残っている感
光膜が無い部分に流れるようにして中間厚さを有する新
たな感光膜パターンを形成する。
ことである。この場合には、光が完全に透過し得る部分
と光が完全に透過し得ない部分とに区分された通常のマ
スクを使用して感光膜が全然なかったり一定の厚さで残
っている通常の感光膜パターンを形成する。次いで、こ
のような感光膜パターンをリフローさせて残っている感
光膜が無い部分に流れるようにして中間厚さを有する新
たな感光膜パターンを形成する。
【００７３】このような方法を通じて位置に応じて厚さ
が互いに異なる感光膜パターン１１２、１１４が形成さ
れる。次いで、感光膜パターン１１２、１１４及びその
下部の膜、即ち導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層のみが残っていなけ
ればならない。また、残りの部分Ｂには上記３つの層６
０、５０、４０が全て除去されてゲート絶縁膜３０が露
出されなければならない。
が互いに異なる感光膜パターン１１２、１１４が形成さ
れる。次いで、感光膜パターン１１２、１１４及びその
下部の膜、即ち導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層のみが残っていなけ
ればならない。また、残りの部分Ｂには上記３つの層６
０、５０、４０が全て除去されてゲート絶縁膜３０が露
出されなければならない。
【００７４】まず、図３１及び３２に示すように、残り
の部分Ｂの露出されている導電体層６０を除去してその
下部の中間層５０を露出させる。この過程では乾式エッ
チングまたは湿式エッチング方法を全て使用することが
できる。エッチングは、導電体層６０はエッチングされ
感光膜パターン１１２、１１４はほとんどエッチングさ
れない条件下で行うのが良い。しかし、乾式エッチング
の場合、導電体層６０のみをエッチングし感光膜パター
ン１１２、１１４をエッチングしない条件を探すのが難
しいので、感光膜パターン１１２、１１４も共にエッチ
ングされる条件下で行うことができる。この場合には湿
式エッチングの場合より第１部分１１４の厚さを厚くす
ることにより、この過程で第１部分１１４が除去されて
下部の導電体層６０が露出されることが発生しないよう
にする。
の部分Ｂの露出されている導電体層６０を除去してその
下部の中間層５０を露出させる。この過程では乾式エッ
チングまたは湿式エッチング方法を全て使用することが
できる。エッチングは、導電体層６０はエッチングされ
感光膜パターン１１２、１１４はほとんどエッチングさ
れない条件下で行うのが良い。しかし、乾式エッチング
の場合、導電体層６０のみをエッチングし感光膜パター
ン１１２、１１４をエッチングしない条件を探すのが難
しいので、感光膜パターン１１２、１１４も共にエッチ
ングされる条件下で行うことができる。この場合には湿
式エッチングの場合より第１部分１１４の厚さを厚くす
ることにより、この過程で第１部分１１４が除去されて
下部の導電体層６０が露出されることが発生しないよう
にする。
【００７５】導電体層６０がＭｏまたはＭｏＷ合金、Ａ
ｌまたはＡｌ合金、Ｔａのうちのいずれかである場合に
は、乾式エッチングまたは湿式エッチングのうちのいず
れのものでも可能である。しかし、Ｃｒは乾式エッチン
グ方法では除去されにくいため、導電体層６０がＣｒで
あれば湿式エ ッチングのみを用いるのが良い。導電体
層６０がＣｒである湿式エッチングの場合にはエッチン
グ液としてＣｅＮＨＯ 3を使用することができる。ま
た、導電体層６０がＭｏまたはＭｏＷである乾式エッチ
ングの場合のエッチング気体としては、ＣＦ4とＨＣｌ
との混合気体またはＣＦ4とＯ2との混合気体を使用する
ことができる。後者の場合には感光膜に対するエッチン
グ比もほぼ類似している。
ｌまたはＡｌ合金、Ｔａのうちのいずれかである場合に
は、乾式エッチングまたは湿式エッチングのうちのいず
れのものでも可能である。しかし、Ｃｒは乾式エッチン
グ方法では除去されにくいため、導電体層６０がＣｒで
あれば湿式エ ッチングのみを用いるのが良い。導電体
層６０がＣｒである湿式エッチングの場合にはエッチン
グ液としてＣｅＮＨＯ 3を使用することができる。ま
た、導電体層６０がＭｏまたはＭｏＷである乾式エッチ
ングの場合のエッチング気体としては、ＣＦ4とＨＣｌ
との混合気体またはＣＦ4とＯ2との混合気体を使用する
ことができる。後者の場合には感光膜に対するエッチン
グ比もほぼ類似している。
【００７６】このようにすると、図３１及び３２に示す
ように、チャンネル部Ｃ及びデータ配線部Ｂの導電体
層、即ち、ソース／ドレーン用導電体パターン６７のみ
が残りその他の部分Ｂの導電体層６０は全て除去される
ことによってその下部の中間層５０が露出される。この
時、残った導電体パターン６７はソース及びドレーン電
極６５、６６が分離されずに連結されている点以外はデ
ータ配線６２、６４、６５、６６の形態と同一である。
また、乾式エッチングを使用する場合、感光膜パターン
１１２、１１４もある程度の厚さでエッチングされる。
ように、チャンネル部Ｃ及びデータ配線部Ｂの導電体
層、即ち、ソース／ドレーン用導電体パターン６７のみ
が残りその他の部分Ｂの導電体層６０は全て除去される
ことによってその下部の中間層５０が露出される。この
時、残った導電体パターン６７はソース及びドレーン電
極６５、６６が分離されずに連結されている点以外はデ
ータ配線６２、６４、６５、６６の形態と同一である。
また、乾式エッチングを使用する場合、感光膜パターン
１１２、１１４もある程度の厚さでエッチングされる。
【００７７】次いで、図３３及び３４に示すように、そ
の他の部分Ｂの露出された中間層５０及びその下部の半
導体層４０を感光膜の第１部分１１４と共に乾式エッチ
ング方法で同時に除去する。この時のエッチングは感光
膜パターン１１２、１１４と中間層５０及び半導体層４
０（半導体層及び中間層はエッチング選択性がほとんど
無い）が同時にエッチングされ、ゲート絶縁膜３０はエ
ッチングされない条件下で行わなければならない。とり
わけ、特に、感光膜パターン１１２、１１４と半導体層
４０とに対するエッチング比がほぼ同一な条件でエッチ
ングするのが好ましい。例えば、ＳＦ6とＨＣｌとの混
合気体またはＳＦ6とＯ2との混合気体を使用すれば、ほ
ぼ同一な厚さで２つの膜をエッチングすることができ
る。感光膜パターン１１２、１１４と半導体層４０とに
対するエッチング比が同一な場合、第１部分１１４の厚
さは半導体層４０の厚さと中間層５０の厚さとの和と同
一であるかそれより小さくなければならない。
の他の部分Ｂの露出された中間層５０及びその下部の半
導体層４０を感光膜の第１部分１１４と共に乾式エッチ
ング方法で同時に除去する。この時のエッチングは感光
膜パターン１１２、１１４と中間層５０及び半導体層４
０（半導体層及び中間層はエッチング選択性がほとんど
無い）が同時にエッチングされ、ゲート絶縁膜３０はエ
ッチングされない条件下で行わなければならない。とり
わけ、特に、感光膜パターン１１２、１１４と半導体層
４０とに対するエッチング比がほぼ同一な条件でエッチ
ングするのが好ましい。例えば、ＳＦ6とＨＣｌとの混
合気体またはＳＦ6とＯ2との混合気体を使用すれば、ほ
ぼ同一な厚さで２つの膜をエッチングすることができ
る。感光膜パターン１１２、１１４と半導体層４０とに
対するエッチング比が同一な場合、第１部分１１４の厚
さは半導体層４０の厚さと中間層５０の厚さとの和と同
一であるかそれより小さくなければならない。
【００７８】このようにすると、図３３及び３４に示す
ように、チャンネル部Ｃの第１部分１１４が除去されて
ソース／ドレーン用導電体パターン６７が露出され、そ
の他の部分Ｂの中間層５０及び半導体層４０が除去され
てその下部のゲート絶縁膜３０が露出される。一方、デ
ータ配線部Ａの第２部分１１２もエッチングされるので
厚さが薄くなる。また、この段階で半導体パターン４２
が完成される。図面符号５７はそれぞれソース／ドレー
ン用導電体パターン６７の下部の中間層パターンを指
す。
ように、チャンネル部Ｃの第１部分１１４が除去されて
ソース／ドレーン用導電体パターン６７が露出され、そ
の他の部分Ｂの中間層５０及び半導体層４０が除去され
てその下部のゲート絶縁膜３０が露出される。一方、デ
ータ配線部Ａの第２部分１１２もエッチングされるので
厚さが薄くなる。また、この段階で半導体パターン４２
が完成される。図面符号５７はそれぞれソース／ドレー
ン用導電体パターン６７の下部の中間層パターンを指
す。
【００７９】次いで、アッシング（ashing）を通じてチ
ャンネル部Ｃのソース／ドレーン用導電体パターン６７
の表面に残っている感光膜の残りものを除去する。アッ
シングする方法としてはプラズマ気体を利用したりマイ
クロ波（microwave）を利用することができ、主に使用
する組成物としては酸素をあげることができる。次い
で、図３５及び３６に示すように、チャンネル部Ｃのソ
ース／ドレーン用導電体パターン６７及びその下部のソ
ース／ドレーン用中間層パターン５７をエッチングして
除去する。この時、エッチングはソース／ドレーン用導
電体パターン６７及び中間層パターン５７の両方に対し
て乾式エッチングのみを行うことができ、ソース／ドレ
ーン用導電体パターン６７に対しては湿式エッチング、
中間層パターン５７に対しては乾式エッチングを行うこ
とができる。前者の場合、ソース／ドレーン用導電体パ
ターン６７及び中間層パターン５７のエッチング選択比
が大きい条件下でエッチングを行うのが好ましい。エッ
チング選択比が大きくない場合にはエッチング終点を探
すことが難しいため、チャンネル部Ｃに残る半導体パタ
ーン４２の厚さを調節しにくいからである。例えば、Ｓ
Ｆ6とＯ2との混合気体を使用してソース／ドレーン用導
電体パターン６７をエッチングする。湿式エッチングと
乾式エッチングとを交互に行う後者の場合、湿式エッチ
ングされるソース／ドレーン用導電体パターン６７の側
面はエッチングされるが、乾式エッチングされる中間層
パターン５７はほとんどエッチングされないので階段形
態に形成される。中間層パターン５７及び半導体パター
ン４２をエッチングする時に使用するエッチング気体の
例としては、前記で言及したＣＦ4とＨＣｌとの混合気
体またはＣＦ4とＯ2との混合気体をあげることができ
る。ＣＦ4とＯ2との混合気体を使用すれば均一な厚さで
半導体パターン４２を残ることができる。この時、図３
６に示すように、半導体パターン４２の一部が除去され
て厚さが薄くなることもでき感光膜パターンの第２部分
１１２もこの時にある程度の厚さでエッチングされる。
この時のエッチングはゲート絶縁膜３０がエッチングさ
れない条件で行わなければならず、第２部分１１２がエ
ッチングされてその下部のデータ配線６２、６４、６
５、６６が露出されないように感光膜パターンが厚いの
が好ましい。
ャンネル部Ｃのソース／ドレーン用導電体パターン６７
の表面に残っている感光膜の残りものを除去する。アッ
シングする方法としてはプラズマ気体を利用したりマイ
クロ波（microwave）を利用することができ、主に使用
する組成物としては酸素をあげることができる。次い
で、図３５及び３６に示すように、チャンネル部Ｃのソ
ース／ドレーン用導電体パターン６７及びその下部のソ
ース／ドレーン用中間層パターン５７をエッチングして
除去する。この時、エッチングはソース／ドレーン用導
電体パターン６７及び中間層パターン５７の両方に対し
て乾式エッチングのみを行うことができ、ソース／ドレ
ーン用導電体パターン６７に対しては湿式エッチング、
中間層パターン５７に対しては乾式エッチングを行うこ
とができる。前者の場合、ソース／ドレーン用導電体パ
ターン６７及び中間層パターン５７のエッチング選択比
が大きい条件下でエッチングを行うのが好ましい。エッ
チング選択比が大きくない場合にはエッチング終点を探
すことが難しいため、チャンネル部Ｃに残る半導体パタ
ーン４２の厚さを調節しにくいからである。例えば、Ｓ
Ｆ6とＯ2との混合気体を使用してソース／ドレーン用導
電体パターン６７をエッチングする。湿式エッチングと
乾式エッチングとを交互に行う後者の場合、湿式エッチ
ングされるソース／ドレーン用導電体パターン６７の側
面はエッチングされるが、乾式エッチングされる中間層
パターン５７はほとんどエッチングされないので階段形
態に形成される。中間層パターン５７及び半導体パター
ン４２をエッチングする時に使用するエッチング気体の
例としては、前記で言及したＣＦ4とＨＣｌとの混合気
体またはＣＦ4とＯ2との混合気体をあげることができ
る。ＣＦ4とＯ2との混合気体を使用すれば均一な厚さで
半導体パターン４２を残ることができる。この時、図３
６に示すように、半導体パターン４２の一部が除去され
て厚さが薄くなることもでき感光膜パターンの第２部分
１１２もこの時にある程度の厚さでエッチングされる。
この時のエッチングはゲート絶縁膜３０がエッチングさ
れない条件で行わなければならず、第２部分１１２がエ
ッチングされてその下部のデータ配線６２、６４、６
５、６６が露出されないように感光膜パターンが厚いの
が好ましい。
【００８０】このようにすると、ソース電極６５とドレ
ーン電極６６とが分離されながらデータ配線６２、６
４、６５、６６とその下部の接触層パターン５５、５６
とが完成される。最後に、データ配線部Ａに残っている
感光膜第２部分１１２を除去する。しかし、第２部分１
１２の除去を、チャンネル部Ｃのソース／ドレーン用導
電体パターン６７を除去した後にその下の中間層パター
ン５７を除去する前に行うこともできる。
ーン電極６６とが分離されながらデータ配線６２、６
４、６５、６６とその下部の接触層パターン５５、５６
とが完成される。最後に、データ配線部Ａに残っている
感光膜第２部分１１２を除去する。しかし、第２部分１
１２の除去を、チャンネル部Ｃのソース／ドレーン用導
電体パターン６７を除去した後にその下の中間層パター
ン５７を除去する前に行うこともできる。
【００８１】また、データ配線を乾式エッチングの可能
な物質から形成する場合には、前述のように数度の中間
工程を経ず、感光膜パターンの厚さを調節して一度のエ
ッチング工程で接触層パターン、半導体層パターン、デ
ータ配線を形成することができる。即ち、Ｂ部分の金属
層６０、接触層５０及び半導体層４０をエッチングする
間、Ｃ部分では感光膜パターン１１４及びその下部の接
触層５０をエッチングし、かつＡ部分では感光膜パター
ン１１２の一部のみをエッチングする条件を選択して、
１度の工程で形成することもできる。
な物質から形成する場合には、前述のように数度の中間
工程を経ず、感光膜パターンの厚さを調節して一度のエ
ッチング工程で接触層パターン、半導体層パターン、デ
ータ配線を形成することができる。即ち、Ｂ部分の金属
層６０、接触層５０及び半導体層４０をエッチングする
間、Ｃ部分では感光膜パターン１１４及びその下部の接
触層５０をエッチングし、かつＡ部分では感光膜パター
ン１１２の一部のみをエッチングする条件を選択して、
１度の工程で形成することもできる。
【００８２】前述のように、湿式エッチングと乾式エッ
チングとを交互に行ったり乾式エッチングのみを使用す
ることができる。後者の場合には１種類のエッチングの
みを使用するので工程が比較的簡便であるが、適したエ
ッチング条件を探すことが難しい。反面、前者の場合に
はエッチング条件を探すことが比較的容易であるが、工
程が後者に比べて複雑である。
チングとを交互に行ったり乾式エッチングのみを使用す
ることができる。後者の場合には１種類のエッチングの
みを使用するので工程が比較的簡便であるが、適したエ
ッチング条件を探すことが難しい。反面、前者の場合に
はエッチング条件を探すことが比較的容易であるが、工
程が後者に比べて複雑である。
【００８３】このようにしてデータ配線６２、６４、６
５、６６を形成した後、図３７〜３９に示すように窒化
珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコ
ーティングし、厚さ２、０００Å以上の保護膜７０を形
成する。次いで、第３マスクを用いて保護膜７０をゲー
ト絶縁膜３０と共にエッチングし、データ線６２、ゲー
トパッド２４、データパッド６４及びドレーン電極６６
と画素信号線２３とをそれぞれ露出させる接触窓７２、
７４、７６及び７１を形成する。
５、６６を形成した後、図３７〜３９に示すように窒化
珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコ
ーティングし、厚さ２、０００Å以上の保護膜７０を形
成する。次いで、第３マスクを用いて保護膜７０をゲー
ト絶縁膜３０と共にエッチングし、データ線６２、ゲー
トパッド２４、データパッド６４及びドレーン電極６６
と画素信号線２３とをそれぞれ露出させる接触窓７２、
７４、７６及び７１を形成する。
【００８４】最後に、図２０〜２２に示すように、透明
な導電物質または不透明な導電物質を蒸着し第４マスク
を用いてエッチングして補助データ配線８２、８４、８
７及び補助ゲートパッド８６を形成する。このように本
実施形態例ではデータ配線６２、６４、６５、６６とそ
の下部の接触層パターン５５、５６及び半導体パターン
４２を１つのマスクを用いて形成して製造工程を単純化
することができる。また、データ配線を二重に形成して
配線の断線を防止することができる。
な導電物質または不透明な導電物質を蒸着し第４マスク
を用いてエッチングして補助データ配線８２、８４、８
７及び補助ゲートパッド８６を形成する。このように本
実施形態例ではデータ配線６２、６４、６５、６６とそ
の下部の接触層パターン５５、５６及び半導体パターン
４２を１つのマスクを用いて形成して製造工程を単純化
することができる。また、データ配線を二重に形成して
配線の断線を防止することができる。
【００８５】また、本発明の実施形態例ではデータ配線
６２、６４、６５、６６を形成した後で補助データ線８
２、８４、８７を形成したが、順序を変えて形成するこ
ともできる。本発明の第２実施形態例ではチャンネル部
Ｃ以外の半導体パターン４２とデータ配線６２、６４、
６５、６６を同一の形態に形成したが、半導体パターン
４２がデータ配線６２、６４、６５、６６の外に出るよ
うに形成することもできる。これについて図面に基づい
て詳しく説明する。
６２、６４、６５、６６を形成した後で補助データ線８
２、８４、８７を形成したが、順序を変えて形成するこ
ともできる。本発明の第２実施形態例ではチャンネル部
Ｃ以外の半導体パターン４２とデータ配線６２、６４、
６５、６６を同一の形態に形成したが、半導体パターン
４２がデータ配線６２、６４、６５、６６の外に出るよ
うに形成することもできる。これについて図面に基づい
て詳しく説明する。
【００８６】図４０は本発明の第３実施形態例による液
晶表示装置用薄膜トランジスタ基板の配置図である。図
４１は図４０のＸＸIV−ＸＸIV’線の断面図であり、図
４２は図４０のＸＸＶ−ＸＸＶ’線の断面図である。図
４０〜４２に示すように、第３実施形態例による薄膜ト
ランジスタ基板の構造は第２実施形態例と類似してい
る。但し、半導体パターン４２がデータ配線６２、６
４、６５、６６の外に出るように形成されている次い
で、このような本発明の第３実施形態例による液晶表示
装置用基板の製造方法について図４３〜４７と前述の図
４０〜４２とに基づいて詳しく説明する。図４３〜４５
は本発明の第３実施形態例による液晶表示装置用薄膜ト
ランジスタ基板の製造工程を示した図面であって、図２
６及び２７の次の段階を示したものである。
晶表示装置用薄膜トランジスタ基板の配置図である。図
４１は図４０のＸＸIV−ＸＸIV’線の断面図であり、図
４２は図４０のＸＸＶ−ＸＸＶ’線の断面図である。図
４０〜４２に示すように、第３実施形態例による薄膜ト
ランジスタ基板の構造は第２実施形態例と類似してい
る。但し、半導体パターン４２がデータ配線６２、６
４、６５、６６の外に出るように形成されている次い
で、このような本発明の第３実施形態例による液晶表示
装置用基板の製造方法について図４３〜４７と前述の図
４０〜４２とに基づいて詳しく説明する。図４３〜４５
は本発明の第３実施形態例による液晶表示装置用薄膜ト
ランジスタ基板の製造工程を示した図面であって、図２
６及び２７の次の段階を示したものである。
【００８７】本発明の第３実施形態例による製造方法の
大部分は第２実施形態例の製造方法と類似している。し
かし、第２実施形態例と異なって、図４３及び４４に示
すように、感光膜１１０を塗布し第２マスクを用いた写
真工程で感光膜パターン１１２、１１４を形成し、薄い
厚さを有する感光膜パターン１１４を薄膜トランジスタ
のチャンネル部Ｃだけでなくデータ配線部Ａの周りの周
辺にも形成する。
大部分は第２実施形態例の製造方法と類似している。し
かし、第２実施形態例と異なって、図４３及び４４に示
すように、感光膜１１０を塗布し第２マスクを用いた写
真工程で感光膜パターン１１２、１１４を形成し、薄い
厚さを有する感光膜パターン１１４を薄膜トランジスタ
のチャンネル部Ｃだけでなくデータ配線部Ａの周りの周
辺にも形成する。
【００８８】次いで、図４６及び４７に示すように、第
２実施形態例と同様に感光膜パターン１１２、１１４を
用いて半導体パターン４２を形成し、感光膜パターン１
１２を用いてデータ配線６２、６４、６５、６６を半導
体パターン４２の内側に形成し、データ配線６２、６
４、６５、６６または感光膜パターン１１２をマスクに
して中間層５０をエッチングして中間層パターン５５、
５６を完成する。この時、半導体パターン４２の一部が
エッチングされ得る。
２実施形態例と同様に感光膜パターン１１２、１１４を
用いて半導体パターン４２を形成し、感光膜パターン１
１２を用いてデータ配線６２、６４、６５、６６を半導
体パターン４２の内側に形成し、データ配線６２、６
４、６５、６６または感光膜パターン１１２をマスクに
して中間層５０をエッチングして中間層パターン５５、
５６を完成する。この時、半導体パターン４２の一部が
エッチングされ得る。
【００８９】以後の製造工程を第２実施形態例と同様に
進め、図４０〜４２に示すように、保護膜７０と補助デ
ータ配線８２、８４、８７及び補助ゲートパッド８６と
を形成する。本発明の第４実施形態例では半導体パター
ンが少なくともデータ配線及び画素配線の外に出るよう
に形成しながら、３枚のマスクを用いて薄膜トランジス
タ基板を製造する。まず、図４８及び４９に基づいて３
枚のマスクを用いて製造された本発明の第４実施形態例
による液晶表示装置用薄膜トランジスタ基板の構造につ
いて詳しく説明する。
進め、図４０〜４２に示すように、保護膜７０と補助デ
ータ配線８２、８４、８７及び補助ゲートパッド８６と
を形成する。本発明の第４実施形態例では半導体パター
ンが少なくともデータ配線及び画素配線の外に出るよう
に形成しながら、３枚のマスクを用いて薄膜トランジス
タ基板を製造する。まず、図４８及び４９に基づいて３
枚のマスクを用いて製造された本発明の第４実施形態例
による液晶表示装置用薄膜トランジスタ基板の構造につ
いて詳しく説明する。
【００９０】図４８は本発明の第４実施形態例による液
晶表示装置用薄膜トランジスタ基板である。図４９は図
４８に示す薄膜トランジスタ基板のＸＸIX−ＸＸIX’線
の断面図であって、薄膜トランジスタ部、画素部、ゲー
トパッド部及びデータパッド部を示す。絶縁基板１０の
上にゲート配線２２、２４、２６及び共通配線２７、２
８が形成されている。
晶表示装置用薄膜トランジスタ基板である。図４９は図
４８に示す薄膜トランジスタ基板のＸＸIX−ＸＸIX’線
の断面図であって、薄膜トランジスタ部、画素部、ゲー
トパッド部及びデータパッド部を示す。絶縁基板１０の
上にゲート配線２２、２４、２６及び共通配線２７、２
８が形成されている。
【００９１】ゲート配線２２、２４、２６及び共通配線
２７、２９を覆うゲート絶縁膜３０の上部には半導体パ
ターン４２が形成されており、半導体パターン４２の上
には接触層５５、５６が形成されている。接触層５５、
５６の上には、金属の単一膜やＩＴＯ（indium tin oxi
de）またはＩＺＯ（indium zinc oxide）を含む多重膜
などからなるデータ配線６２、６４、６５、６６及び画
素配線６８、６９が形成されている。
２７、２９を覆うゲート絶縁膜３０の上部には半導体パ
ターン４２が形成されており、半導体パターン４２の上
には接触層５５、５６が形成されている。接触層５５、
５６の上には、金属の単一膜やＩＴＯ（indium tin oxi
de）またはＩＺＯ（indium zinc oxide）を含む多重膜
などからなるデータ配線６２、６４、６５、６６及び画
素配線６８、６９が形成されている。
【００９２】ここで、接触層５５、５６とデータ配線６
２、６４、６５、６６及び画素配線６８、６９は互いに
同一の形態に形成されている。これらは、図４８及び４
９に示すように、半導体パターン４２の内側に半導体パ
ターン４２の幅より狭く半導体パターン４２と類似した
形態に形成されている。半導体パターン４２とデータ配
線６２、６４、６５、６６及び画素配線６８、６９との
端部の段差は階段状に二重に形成される。特に、画像が
表示される画素部で画素電極６８とその下部に形成され
ている半導体パターン４２との端部の段差を階段状に形
成することによって以後に形成される保護膜のプロファ
イルを緩慢に形成してラビング不良による光漏れ現象を
最少化することができる。
２、６４、６５、６６及び画素配線６８、６９は互いに
同一の形態に形成されている。これらは、図４８及び４
９に示すように、半導体パターン４２の内側に半導体パ
ターン４２の幅より狭く半導体パターン４２と類似した
形態に形成されている。半導体パターン４２とデータ配
線６２、６４、６５、６６及び画素配線６８、６９との
端部の段差は階段状に二重に形成される。特に、画像が
表示される画素部で画素電極６８とその下部に形成され
ている半導体パターン４２との端部の段差を階段状に形
成することによって以後に形成される保護膜のプロファ
イルを緩慢に形成してラビング不良による光漏れ現象を
最少化することができる。
【００９３】データ配線６２、６４、６５、６６及び画
素配線６８、６９とこれらで覆われない半導体パターン
４２を覆う保護膜７０とには、データパッド６４を露出
させる接触窓７４が形成されている。この時、図４９に
示すように、半導体パターン４２及びデータ配線６２、
６４、６５、６６と画素配線６８、６９との端部の段差
が階段状に二重に形成され、半導体パターン４２とデー
タ配線６２、６４、６５、６６とを覆う保護膜７０が緩
慢に形成される。このように保護膜７０で発生する傾斜
が緩慢であれば、以後に形成される配向膜をラビング
（rubbing）する時に発生するラビング不良を最少化し
て光漏れ現象を減少させることができる。
素配線６８、６９とこれらで覆われない半導体パターン
４２を覆う保護膜７０とには、データパッド６４を露出
させる接触窓７４が形成されている。この時、図４９に
示すように、半導体パターン４２及びデータ配線６２、
６４、６５、６６と画素配線６８、６９との端部の段差
が階段状に二重に形成され、半導体パターン４２とデー
タ配線６２、６４、６５、６６とを覆う保護膜７０が緩
慢に形成される。このように保護膜７０で発生する傾斜
が緩慢であれば、以後に形成される配向膜をラビング
（rubbing）する時に発生するラビング不良を最少化し
て光漏れ現象を減少させることができる。
【００９４】次いで、このような本発明の第４実施形態
例による構造の液晶表示装置用薄膜トランジスタ基板の
製造方法について図４８及び４９と図５０〜５５に基づ
いて詳しく説明する。図５０及び５２は本発明の実施形
態例によって製造する中間過程における薄膜トランジス
タ基板の配置図であって、製造順序によって順に示した
ものである。図５１、図５３、図５４及び図５５はそれ
ぞれ図５０及び５２のＸＸＸｂ−ＸＸＸｂ’及びＸＸＸ
Ｉｂ−ＸＸＸＩｂ’線の断面図である。
例による構造の液晶表示装置用薄膜トランジスタ基板の
製造方法について図４８及び４９と図５０〜５５に基づ
いて詳しく説明する。図５０及び５２は本発明の実施形
態例によって製造する中間過程における薄膜トランジス
タ基板の配置図であって、製造順序によって順に示した
ものである。図５１、図５３、図５４及び図５５はそれ
ぞれ図５０及び５２のＸＸＸｂ−ＸＸＸｂ’及びＸＸＸ
Ｉｂ−ＸＸＸＩｂ’線の断面図である。
【００９５】まず、図５０〜５１に示すように、絶縁基
板１０の上部に第１マスクを用いた写真工程でパターニ
ングし、ゲート線２２、ゲート電極２６及びゲートパッ
ド２４を含むゲート配線と、横方向の共通電極線２７及
び共通電極線２７の分枝である縦の共通電極２８を含む
共通配線とを形成する。その次に、図５２及び図５５に
示すように、ゲート絶縁膜３０と、アモルファスシリコ
ンからなる半導体層４０と、ドーピングされたアモルフ
ァスシリコン層５０と、データ配線用金属あるいはＩＴ
ＯまたはＩＺＯを含む多重膜からなるデータ用導体層６
０との４重層を連続して積層する。その後、第２マスク
を用いた１度の写真工程でパターニングし、半導体パタ
ーン４２と接触層５５、５６とデータ配線６２、６４、
６５、６６と画素配線６８、６９とを形成する。この
時、図５２及び５５に示すように、データ配線６２、６
４、６５、６６と画素配線６８、６９、とりわけ画素電
極６８の外に出るように半導体パターン４２を形成し、
データパターンと半導体パターンとが二重の階段状段差
を有するように形成するのが好ましい。その理由は、以
後に形成される保護膜のプロファイル（profile）を緩
慢にするためである。このためには部分的に厚さが異な
る感光膜パターンを形成し、これをエッチングマスクに
して下部の膜をエッチングしなければならない。これを
図５３及び５４に基づいて詳しく説明する。
板１０の上部に第１マスクを用いた写真工程でパターニ
ングし、ゲート線２２、ゲート電極２６及びゲートパッ
ド２４を含むゲート配線と、横方向の共通電極線２７及
び共通電極線２７の分枝である縦の共通電極２８を含む
共通配線とを形成する。その次に、図５２及び図５５に
示すように、ゲート絶縁膜３０と、アモルファスシリコ
ンからなる半導体層４０と、ドーピングされたアモルフ
ァスシリコン層５０と、データ配線用金属あるいはＩＴ
ＯまたはＩＺＯを含む多重膜からなるデータ用導体層６
０との４重層を連続して積層する。その後、第２マスク
を用いた１度の写真工程でパターニングし、半導体パタ
ーン４２と接触層５５、５６とデータ配線６２、６４、
６５、６６と画素配線６８、６９とを形成する。この
時、図５２及び５５に示すように、データ配線６２、６
４、６５、６６と画素配線６８、６９、とりわけ画素電
極６８の外に出るように半導体パターン４２を形成し、
データパターンと半導体パターンとが二重の階段状段差
を有するように形成するのが好ましい。その理由は、以
後に形成される保護膜のプロファイル（profile）を緩
慢にするためである。このためには部分的に厚さが異な
る感光膜パターンを形成し、これをエッチングマスクに
して下部の膜をエッチングしなければならない。これを
図５３及び５４に基づいて詳しく説明する。
【００９６】まず、図５３に示すように、データ用導体
層６０の上部に陽性の感光膜１００を塗布した後、第２
マスク２００を用いて露光する。この時、第２マスク２
００には、現像後に残る感光膜の厚さが異なるように形
成するために、光の透過率が部分的に異なるものを使用
する。第２マスク２００において、データ配線及び画素
配線に対応する第１部分Ａの光透過率は０〜３％程度で
あり、第１部分Ａ以外の半導体パターンに対応する第２
部分Ｃの光透過率は２０〜６０％程度、好ましくは３０
〜４０％程度であり、第１及び第２部分Ａ、Ｃ以外の第
３部分Ｂの光透過率は９０％以上であるのが好ましい。
図５３に太線で示した部分は現像後に残る感光膜１００
の厚さを示す。この時、Ｂに対応する部分の感光膜１０
０は完全に除去してもよい。Ｃに対応する部分の感光膜
１００は２，０００〜５，０００Å、好ましくは３，０
００〜４，０００Å程度残し、Ａに対応する部分では１
μｍ以上残すのが好ましい。
層６０の上部に陽性の感光膜１００を塗布した後、第２
マスク２００を用いて露光する。この時、第２マスク２
００には、現像後に残る感光膜の厚さが異なるように形
成するために、光の透過率が部分的に異なるものを使用
する。第２マスク２００において、データ配線及び画素
配線に対応する第１部分Ａの光透過率は０〜３％程度で
あり、第１部分Ａ以外の半導体パターンに対応する第２
部分Ｃの光透過率は２０〜６０％程度、好ましくは３０
〜４０％程度であり、第１及び第２部分Ａ、Ｃ以外の第
３部分Ｂの光透過率は９０％以上であるのが好ましい。
図５３に太線で示した部分は現像後に残る感光膜１００
の厚さを示す。この時、Ｂに対応する部分の感光膜１０
０は完全に除去してもよい。Ｃに対応する部分の感光膜
１００は２，０００〜５，０００Å、好ましくは３，０
００〜４，０００Å程度残し、Ａに対応する部分では１
μｍ以上残すのが好ましい。
【００９７】この時、陽性の感光膜を使用することもで
き、Ｃに対応する部分とＢに対応する部分とで感光膜の
厚さを均一に形成するために、感光度の異なる上部膜及
び下部膜からなる二重の感光膜を使用することもでき
る。また、透過される光の強さを異なるように調節する
ためにモザイク形態の凹凸や、透明または透明のパター
ン、スリットパターンを形成することができ、このよう
な形態が形成されているコーティング膜を形成すること
もできる。また、光透過率の異なる薄膜を使用すること
もでき、薄膜の厚さを異にして透過率が異なるように調
節することもできる。
き、Ｃに対応する部分とＢに対応する部分とで感光膜の
厚さを均一に形成するために、感光度の異なる上部膜及
び下部膜からなる二重の感光膜を使用することもでき
る。また、透過される光の強さを異なるように調節する
ためにモザイク形態の凹凸や、透明または透明のパター
ン、スリットパターンを形成することができ、このよう
な形態が形成されているコーティング膜を形成すること
もできる。また、光透過率の異なる薄膜を使用すること
もでき、薄膜の厚さを異にして透過率が異なるように調
節することもできる。
【００９８】この時、パターンまたは凹凸の大きさは露
光段階で使用される光源の分解能より小さくなければな
らない。次いで、図５４に示すように、部分的に異なる
厚さを有する感光膜パターン１００をエッチングマスク
にして乾式エッチングでデータ用導体層６０、ドーピン
グされたアモルファスシリコン層５０及び半導体層４０
をエッチングし、半導体パターン４２を完成する。ここ
で、ゲート絶縁膜３０を露出させ半導体パターン４２を
完成する間に、Ａ及びＣに対応する部分でも感光膜は一
部エッチングされる。この時、半導体パターン４２の縁
の上部Ｃに対応する部分では感光膜１００が完全に除去
されないように、図５３の工程で感光膜パターン１００
を十分な厚さで残すのが好ましい。
光段階で使用される光源の分解能より小さくなければな
らない。次いで、図５４に示すように、部分的に異なる
厚さを有する感光膜パターン１００をエッチングマスク
にして乾式エッチングでデータ用導体層６０、ドーピン
グされたアモルファスシリコン層５０及び半導体層４０
をエッチングし、半導体パターン４２を完成する。ここ
で、ゲート絶縁膜３０を露出させ半導体パターン４２を
完成する間に、Ａ及びＣに対応する部分でも感光膜は一
部エッチングされる。この時、半導体パターン４２の縁
の上部Ｃに対応する部分では感光膜１００が完全に除去
されないように、図５３の工程で感光膜パターン１００
を十分な厚さで残すのが好ましい。
【００９９】次いで、アッシング工程を実施して半導体
パターン４２の縁の上部に薄く残っている感光膜１００
を除去し、残されたＡ部分の感光膜１００をエッチング
マスクにしてデータ導体層６０を乾式エッチングして、
図５２及び５５に示すように、データ配線６２、６４、
６５、６６及び画素配線６８、６９を完成する。このよ
うに、透過率が異なるように調節することができるマス
クを用いて感光膜の厚さを部分的に異なるように形成
し、これをエッチングマスクとして使用すれば一つのマ
スクを用いたパターニング工程で半導体パターン４２を
データ配線６２、６４、６５、６６及び画素配線６８、
６９の外に、好ましくは０．５ μｍ以上、出るように
形成することができる。
パターン４２の縁の上部に薄く残っている感光膜１００
を除去し、残されたＡ部分の感光膜１００をエッチング
マスクにしてデータ導体層６０を乾式エッチングして、
図５２及び５５に示すように、データ配線６２、６４、
６５、６６及び画素配線６８、６９を完成する。このよ
うに、透過率が異なるように調節することができるマス
クを用いて感光膜の厚さを部分的に異なるように形成
し、これをエッチングマスクとして使用すれば一つのマ
スクを用いたパターニング工程で半導体パターン４２を
データ配線６２、６４、６５、６６及び画素配線６８、
６９の外に、好ましくは０．５ μｍ以上、出るように
形成することができる。
【０１００】次いで、データ配線６２、６４、６５、６
６及び画素配線６８、６９またはその上部に残っている
感光膜をマスクにして、露出されたドーピングされたア
モルファスシリコン層５０をエッチングしてデータ配線
及び画素配線と同一な形態の接触層５５、５６を完成
し、残留する感光膜をアッシング工程によって完全に除
去する。
６及び画素配線６８、６９またはその上部に残っている
感光膜をマスクにして、露出されたドーピングされたア
モルファスシリコン層５０をエッチングしてデータ配線
及び画素配線と同一な形態の接触層５５、５６を完成
し、残留する感光膜をアッシング工程によって完全に除
去する。
【０１０１】最後に、図４８及び４９に示すように、基
板１０の上部に保護膜７０を積層し、ゲート絶縁膜３０
と共にパターニングして、ゲートパッド２４及びデータ
パッド６４を露出させる接触窓７４、７６を形成する。
本発明の第５実施形態例では部分的に異なる厚さを有す
る感光膜パターンをエッチングマスクとして用いてデー
タ配線と半導体パターンとを共に形成し、画素配線は保
護膜の上部に形成する。まず、図５６及び５７に基づい
て本発明の第４実施形態例による液晶表示装置用薄膜ト
ランジスタ基板の構造について詳しく説明する。
板１０の上部に保護膜７０を積層し、ゲート絶縁膜３０
と共にパターニングして、ゲートパッド２４及びデータ
パッド６４を露出させる接触窓７４、７６を形成する。
本発明の第５実施形態例では部分的に異なる厚さを有す
る感光膜パターンをエッチングマスクとして用いてデー
タ配線と半導体パターンとを共に形成し、画素配線は保
護膜の上部に形成する。まず、図５６及び５７に基づい
て本発明の第４実施形態例による液晶表示装置用薄膜ト
ランジスタ基板の構造について詳しく説明する。
【０１０２】図５６は本発明の第５実施形態例による液
晶表示装置用薄膜トランジスタ基板であり、図５７は図
５６に示した薄膜トランジスタ基板のＸＸＸＶ−ＸＸＸ
Ｖ’線の断面図であって、薄膜トランジスタ部、画素
部、ゲートパッド部及びデータパッド部を示す。絶縁基
板１０の上にゲート配線２２、２４、２６及び共通配線
２７、２８が形成されている。
晶表示装置用薄膜トランジスタ基板であり、図５７は図
５６に示した薄膜トランジスタ基板のＸＸＸＶ−ＸＸＸ
Ｖ’線の断面図であって、薄膜トランジスタ部、画素
部、ゲートパッド部及びデータパッド部を示す。絶縁基
板１０の上にゲート配線２２、２４、２６及び共通配線
２７、２８が形成されている。
【０１０３】ゲート配線２２、２４、２６及び共通配線
２７、２９を覆うゲート絶縁膜３０の上部には半導体パ
ターン４２が形成されており、半導体パターン４２の上
には接触層５５、５６が形成されている。接触層５５、
５６の上にはデータ配線６２、６４、６５、６６が形成
されている。ここで、接触層５５、５６とデータ配線６
２、６４、６５、６６とは互いに同一の形態に形成され
ている。第２実施形態例のように薄膜トランジスタのチ
ャンネル部以外の半導体パターン４２は、データ配線６
２、６４、６５、６６及び接触層パターン５５、５６と
同一な形態を有する。勿論、第３及び第４実施形態例の
ように半導体パターン４２がデータ配線６２、６４、６
５、６６の外に出るように形成されて階段状の段差を有
するように形成されることもできる。
２７、２９を覆うゲート絶縁膜３０の上部には半導体パ
ターン４２が形成されており、半導体パターン４２の上
には接触層５５、５６が形成されている。接触層５５、
５６の上にはデータ配線６２、６４、６５、６６が形成
されている。ここで、接触層５５、５６とデータ配線６
２、６４、６５、６６とは互いに同一の形態に形成され
ている。第２実施形態例のように薄膜トランジスタのチ
ャンネル部以外の半導体パターン４２は、データ配線６
２、６４、６５、６６及び接触層パターン５５、５６と
同一な形態を有する。勿論、第３及び第４実施形態例の
ように半導体パターン４２がデータ配線６２、６４、６
５、６６の外に出るように形成されて階段状の段差を有
するように形成されることもできる。
【０１０４】データ配線６２、６４、６５、６６とこれ
らで覆われない半導体パターン４２を覆う保護膜７０と
には、データ線６２、ドレーン電極６６及びデータパッ
ド６４をそれぞれ露出させる接触窓７１、７２及び７６
が形成されている。ゲート絶縁膜３０と共にゲートパッ
ド２４を露出させる接触窓７４も形成されている。ゲー
ト線２２及びデータ線６２に囲まれた領域の保護膜７０
の上には、共通電極線２７と平行で接触窓７１を通して
ドレーン電極と連結されている画素信号線８７及び共通
電極２８と平行な画素電極８８を含む画素配線が形成さ
れている。
らで覆われない半導体パターン４２を覆う保護膜７０と
には、データ線６２、ドレーン電極６６及びデータパッ
ド６４をそれぞれ露出させる接触窓７１、７２及び７６
が形成されている。ゲート絶縁膜３０と共にゲートパッ
ド２４を露出させる接触窓７４も形成されている。ゲー
ト線２２及びデータ線６２に囲まれた領域の保護膜７０
の上には、共通電極線２７と平行で接触窓７１を通して
ドレーン電極と連結されている画素信号線８７及び共通
電極２８と平行な画素電極８８を含む画素配線が形成さ
れている。
【０１０５】ここで、図面に図示してはいないが、画素
配線８７、８８または共通配線２７、２８を延長して互
いに重畳するように形成することによって、維持畜電器
を形成することができる。保護膜７０の上には、データ
線６２と重畳し接触窓７２を通してデータ線６２と連結
されている補助データ線８２、補助データ線８２に連結
されており接触窓７６を通してデータパッド６４と連結
される補助データパッド８６及び接触窓７４を通してゲ
ートパッド７４と連結されている補助ゲートパッド８４
を含む補助配線が形成されている。ここで、補助パッド
８４、８６は外部回路装置との接着性を補完しパッドを
保護する役割を果すものであって必須のものではなく、
適用如何は選択的である。
配線８７、８８または共通配線２７、２８を延長して互
いに重畳するように形成することによって、維持畜電器
を形成することができる。保護膜７０の上には、データ
線６２と重畳し接触窓７２を通してデータ線６２と連結
されている補助データ線８２、補助データ線８２に連結
されており接触窓７６を通してデータパッド６４と連結
される補助データパッド８６及び接触窓７４を通してゲ
ートパッド７４と連結されている補助ゲートパッド８４
を含む補助配線が形成されている。ここで、補助パッド
８４、８６は外部回路装置との接着性を補完しパッドを
保護する役割を果すものであって必須のものではなく、
適用如何は選択的である。
【０１０６】次いで、本発明の第５実施形態例による構
造の液晶表示装置用薄膜トランジスタ基板の製造方法に
ついて図５６及び５７と図５８〜６３に基づいて詳しく
説明する。図５８，６０及び６４は本発明の実施形態例
によって製造する中間過程における薄膜トランジスタ基
板の配置図で、製造順序によって順に示したものであ
る。図５９及び図６１と、図６２と、図６３と及び６５
とは、それぞれ図５８のＸＸＸVIｂ−ＸＸＸVIｂ’線の
断面図と、図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断
面図と、図６４のＸＸＸＸｂ−ＸＸＸＸｂ’線の断面図
とである。
造の液晶表示装置用薄膜トランジスタ基板の製造方法に
ついて図５６及び５７と図５８〜６３に基づいて詳しく
説明する。図５８，６０及び６４は本発明の実施形態例
によって製造する中間過程における薄膜トランジスタ基
板の配置図で、製造順序によって順に示したものであ
る。図５９及び図６１と、図６２と、図６３と及び６５
とは、それぞれ図５８のＸＸＸVIｂ−ＸＸＸVIｂ’線の
断面図と、図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断
面図と、図６４のＸＸＸＸｂ−ＸＸＸＸｂ’線の断面図
とである。
【０１０７】まず、図５８〜５９に示すように、第４実
施形態例のように絶縁基板１０の上部に第１マスクを用
いた写真エッチング工程で、ゲート線２２、ゲート電極
２６及びゲートパッド２４を含むゲート配線と共通電極
線２７及び共通電極２８を含む共通配線とを形成する。
次に、図６０及び図６３に示すように、ゲート絶縁膜３
０、アモルファスシリコンからなる半導体層４０、ドー
ピングされたアモルファスシリコン層５０及びデータ用
導体層６０の４重層を連続して積層する。その後、第２
マスクを用いた一度の写真工程でパターニングし、半導
体パターン４２、接触層５５、５６及びデータ配線６
２、６４６５、６６を形成する。この時にも半導体パタ
ーン４２と接触層５５、５６とデータ配線６２、６４、
６５、６６とを１つのマスクを用いた写真エッチング工
程で形成するためには、第１ないし第４実施形態例と同
様な方法で部分的に厚さが異なる感光膜パターンを形成
し、これをエッチングマスクにして下部の膜をエッチン
グしなければならない。これを図６１及び図６２を通じ
て詳しく説明する。
施形態例のように絶縁基板１０の上部に第１マスクを用
いた写真エッチング工程で、ゲート線２２、ゲート電極
２６及びゲートパッド２４を含むゲート配線と共通電極
線２７及び共通電極２８を含む共通配線とを形成する。
次に、図６０及び図６３に示すように、ゲート絶縁膜３
０、アモルファスシリコンからなる半導体層４０、ドー
ピングされたアモルファスシリコン層５０及びデータ用
導体層６０の４重層を連続して積層する。その後、第２
マスクを用いた一度の写真工程でパターニングし、半導
体パターン４２、接触層５５、５６及びデータ配線６
２、６４６５、６６を形成する。この時にも半導体パタ
ーン４２と接触層５５、５６とデータ配線６２、６４、
６５、６６とを１つのマスクを用いた写真エッチング工
程で形成するためには、第１ないし第４実施形態例と同
様な方法で部分的に厚さが異なる感光膜パターンを形成
し、これをエッチングマスクにして下部の膜をエッチン
グしなければならない。これを図６１及び図６２を通じ
て詳しく説明する。
【０１０８】まず、図６１に示すように、データ用導体
層６０の上部に感光膜を塗布した後、第２実施形態例と
同様な方法で第２マスクを用いて露光し現像して、感光
膜パターン１１２、１１４を形成する。ここで、感光膜
が陽性である場合、データ配線に対応する第１部分Ａの
光透過率は０〜３％程度であり、薄膜トランジスタのチ
ャンネル部である第２部分Ｃの光透過率は２０〜６０％
程度、好ましくは３０〜４０％程度であり、第１及び第
２部分Ａ、Ｃ以外の第３部分Ｂの光透過率は９０％以上
であるマスクを使用するのが好ましい。この時、Ｃ部分
の感光膜パターン１１４は２，０００〜５，０００Å、
好ましくは３，０００〜４、０００Å程度残し、Ａ部分
１１２には１μｍ以上残すのが好ましい。
層６０の上部に感光膜を塗布した後、第２実施形態例と
同様な方法で第２マスクを用いて露光し現像して、感光
膜パターン１１２、１１４を形成する。ここで、感光膜
が陽性である場合、データ配線に対応する第１部分Ａの
光透過率は０〜３％程度であり、薄膜トランジスタのチ
ャンネル部である第２部分Ｃの光透過率は２０〜６０％
程度、好ましくは３０〜４０％程度であり、第１及び第
２部分Ａ、Ｃ以外の第３部分Ｂの光透過率は９０％以上
であるマスクを使用するのが好ましい。この時、Ｃ部分
の感光膜パターン１１４は２，０００〜５，０００Å、
好ましくは３，０００〜４、０００Å程度残し、Ａ部分
１１２には１μｍ以上残すのが好ましい。
【０１０９】この時にも、それぞれの感光膜パターン１
１２、１１４の厚さを均一に形成するために感光度の異
なる上部膜及び下部膜からなる二重の感光膜を使用する
ことができる。次いで、図６２に示すように、部分的に
異なる厚さを有する感光膜パターン１１２、１１４をエ
ッチングマスクとして使用し、乾式エッチングでデータ
用導体層６０、ドーピングされたアモルファスシリコン
層５０及び半導体層４０をエッチングしてまず半導体パ
ターン４２を完成する。ここで、ゲート絶縁膜３０を露
出させ半導体パターン４２を完成する間に感光膜パター
ン１１２、１１４も一部エッチングされる。この時、感
光膜パターン１１４が完全に除去されないように図３７
ｂの工程で感光膜パターン１１４を十分な厚さで残すの
が好ましい。
１２、１１４の厚さを均一に形成するために感光度の異
なる上部膜及び下部膜からなる二重の感光膜を使用する
ことができる。次いで、図６２に示すように、部分的に
異なる厚さを有する感光膜パターン１１２、１１４をエ
ッチングマスクとして使用し、乾式エッチングでデータ
用導体層６０、ドーピングされたアモルファスシリコン
層５０及び半導体層４０をエッチングしてまず半導体パ
ターン４２を完成する。ここで、ゲート絶縁膜３０を露
出させ半導体パターン４２を完成する間に感光膜パター
ン１１２、１１４も一部エッチングされる。この時、感
光膜パターン１１４が完全に除去されないように図３７
ｂの工程で感光膜パターン１１４を十分な厚さで残すの
が好ましい。
【０１１０】次いで、アッシング工程を実施して感光膜
パターン１１４を除去し、残されたＡ部分の感光膜パタ
ーン１１２をエッチングマスクにしてデータ導体層６０
をエッチングして、図５８及び図６３に示すように、デ
ータ配線６２、６４、６５、６６を完成する。ここで
も、半導体パターン４２を第４実施形態例のようにデー
タ配線６２、６４、６５、６６の外に出るように形成す
ることができる。
パターン１１４を除去し、残されたＡ部分の感光膜パタ
ーン１１２をエッチングマスクにしてデータ導体層６０
をエッチングして、図５８及び図６３に示すように、デ
ータ配線６２、６４、６５、６６を完成する。ここで
も、半導体パターン４２を第４実施形態例のようにデー
タ配線６２、６４、６５、６６の外に出るように形成す
ることができる。
【０１１１】次いで、データ配線６２、６４、６５、６
６またはその上部に残っている感光膜をマスクにして、
露出されたドーピングされたアモルファスシリコン層５
０をエッチングして接触層５５、５６を完成する。残留
する感光膜をアッシング工程を通じて完全に除去する。
その次に、図６４及び６５に示すように、基板１０の上
部に保護膜７０を積層しゲート絶縁膜３０と共にパター
ニングしてデータ線６２、ドレーン電極６６、ゲートパ
ッド２４及びデータパッド６４をそれぞれ露出させる接
触窓７２、７１、７４及び７６を形成する。
６またはその上部に残っている感光膜をマスクにして、
露出されたドーピングされたアモルファスシリコン層５
０をエッチングして接触層５５、５６を完成する。残留
する感光膜をアッシング工程を通じて完全に除去する。
その次に、図６４及び６５に示すように、基板１０の上
部に保護膜７０を積層しゲート絶縁膜３０と共にパター
ニングしてデータ線６２、ドレーン電極６６、ゲートパ
ッド２４及びデータパッド６４をそれぞれ露出させる接
触窓７２、７１、７４及び７６を形成する。
【０１１２】最後に、図５６及び５７に示すように、基
板１０の上部に透明または不透明導電物質を積層しパタ
ーニングして、補助データ線８２、補助データパッド８
６及び補助ゲートパッド８４を含む補助配線と、画素信
号線８７及び画素電極８８を含む画素配線とを形成す
る。また、このような本発明の実施形態例による製造方
法では平面駆動方式の液晶表示装置を例としてあげた
が、反射膜を通して自然光を用いて画像を表示する反射
型液晶表示装置の製造方法にも適用することが可能であ
る。
板１０の上部に透明または不透明導電物質を積層しパタ
ーニングして、補助データ線８２、補助データパッド８
６及び補助ゲートパッド８４を含む補助配線と、画素信
号線８７及び画素電極８８を含む画素配線とを形成す
る。また、このような本発明の実施形態例による製造方
法では平面駆動方式の液晶表示装置を例としてあげた
が、反射膜を通して自然光を用いて画像を表示する反射
型液晶表示装置の製造方法にも適用することが可能であ
る。
【０１１３】
【発明の効果】以上のように、本発明は薄膜の新たな写
真エッチング方法を通じて液晶表示装置用薄膜トランジ
スタ基板の製造工程数を減少させ、工程を単純化して製
造原価を低下させることができる。また、広い面積を互
いに異なる深さにエッチングしながら１つのエッチング
深さに対しては均一なエッチング深さを有するようにす
る。また、配線を二重に形成することによって配線の断
線を防止することができ、データ配線と画素配線とを半
導体パターンの内側に形成してこれらの段差を階段状に
形成することによって上部に形成される保護膜のプロフ
ァイルを緩慢にしてラビング工程の際に発生する配向不
良を最少化することができる。
真エッチング方法を通じて液晶表示装置用薄膜トランジ
スタ基板の製造工程数を減少させ、工程を単純化して製
造原価を低下させることができる。また、広い面積を互
いに異なる深さにエッチングしながら１つのエッチング
深さに対しては均一なエッチング深さを有するようにす
る。また、配線を二重に形成することによって配線の断
線を防止することができ、データ配線と画素配線とを半
導体パターンの内側に形成してこれらの段差を階段状に
形成することによって上部に形成される保護膜のプロフ
ァイルを緩慢にしてラビング工程の際に発生する配向不
良を最少化することができる。
【図１】本発明の実施形態例による液晶表示装置用薄膜
トランジスタ基板を製造するための基板の領域を区分し
て示した図面である。
トランジスタ基板を製造するための基板の領域を区分し
て示した図面である。
【図２】本発明の実施形態例による１つの液晶表示装置
用薄膜トランジスタ基板に形成された素子及び配線を概
略的に示した配置図である。
用薄膜トランジスタ基板に形成された素子及び配線を概
略的に示した配置図である。
【図３】本発明の第１実施形態例による液晶表示装置用
薄膜トランジスタ基板の配置図であって、図２の１つの
画素及びパッドを中心にして拡大した図面である。
薄膜トランジスタ基板の配置図であって、図２の１つの
画素及びパッドを中心にして拡大した図面である。
【図４】図３に示す薄膜トランジスタ基板のIV−IV’線
の断面図である。
の断面図である。
【図５】図３に示す薄膜トランジスタ基板のＶ−Ｖ’線
の断面図である。
の断面図である。
【図６】本発明の実施形態例によって製造する第１段階
における薄膜トランジスタ基板の配置図である。
における薄膜トランジスタ基板の配置図である。
【図７】図４のIVｂ−IVｂ’線の断面図である。
【図８】図４のIVｃ−IVｃ’線の断面図である。
【図９】図６〜８の次の段階における薄膜トランジスタ
基板の配置図である。
基板の配置図である。
【図１０】図９のVII−VIIｂ’線の断面図である。
【図１１】図９のVIIｃ−VIIｃ’線の断面図である。
【図１２】図９〜１１の次の段階における薄膜トランジ
スタ基板の配置図である。
スタ基板の配置図である。
【図１３】図１２のVIIIｂ−VIIIｂ’線の断面図であ
る。
る。
【図１４】図１２のVIIIｃ−VIIIｃ’線の断面図であ
る。
る。
【図１５】図１２〜１４の段階で使用される光マスクの
構造を示した断面図である。
構造を示した断面図である。
【図１６】図１２〜１４の段階で使用される光マスクの
構造を示した断面図である。
構造を示した断面図である。
【図１７】図１２〜１４の段階で使用される光マスクの
構造を示した断面図である。
構造を示した断面図である。
【図１８】図１２のVIIIｂ−VIIIｂ’線の断面図であっ
て、図１３及び１４の次の段階における断面図である。
て、図１３及び１４の次の段階における断面図である。
【図１９】図１２のVIIIｃ−VIIIｃ’の断面図であっ
て、図１３及び１４の次の段階における断面図である。
て、図１３及び１４の次の段階における断面図である。
【図２０】本発明の第２実施形態例による液晶表示装置
用薄膜トランジスタ基板の配置図である。
用薄膜トランジスタ基板の配置図である。
【図２１】図２０に示す薄膜トランジスタ基板のＸIV−
ＸIV’線の断面図である。
ＸIV’線の断面図である。
【図２２】図２０に示す薄膜トランジスタ基板のＸＶ−
ＸＶ’線の断面図である。
ＸＶ’線の断面図である。
【図２３】本発明の第２実施形態例による薄膜トランジ
スタ基板を製造する第１段階における薄膜トランジスタ
基板の配置図である。
スタ基板を製造する第１段階における薄膜トランジスタ
基板の配置図である。
【図２４】図２３のＸVIｂ−ＸVIｂ’線の断面図であ
る。
る。
【図２５】図２３のIVｃ−IVｃ’線の断面図である。
【図２６】図２３のＸVIｂ−ＸVIｂ’線の断面図であっ
て、図２４及び２５の次の段階における断面図である。
て、図２４及び２５の次の段階における断面図である。
【図２７】図２３のＸVIｃ−ＸVIｃ’線の断面図であっ
て、図２４及び２５の次の段階における断面図である。
て、図２４及び２５の次の段階における断面図である。
【図２８】図２６及び２７の次の段階における薄膜トラ
ンジスタ基板の配置図である。
ンジスタ基板の配置図である。
【図２９】図２８のＸVIIIｂ−ＸVIIIｂ’線の断面図で
ある。
ある。
【図３０】図２８のＸVIIIｃ−ＸVIIIｃ’線の断面図で
ある。
ある。
【図３１】図２８のＸVIIIｂ−ＸVIIIｂ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３２】図２８のＸVIIIｃ−ＸVIIIｃ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３３】図２８のＸVIIIｂ−ＸVIIIｂ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３４】図２８のＸVIIIｃ−ＸVIIIｃ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３５】図２８のＸVIIIｂ−ＸVIIIｂ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３６】図２８のＸVIIIｃ−ＸVIIIｃ’線の断面図で
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
あって、図２９及び３０の次の段階における工程順序に
よって示した図面である。
【図３７】図３５及び３６の次の段階における薄膜トラ
ンジスタ基板の配置図である。
ンジスタ基板の配置図である。
【図３８】図３７のＸＸIIｂ−ＸＸIIｂ’線の断面図で
ある。
ある。
【図３９】図３７のＸＸIIｃ−ＸＸIIｃ’線の断面図で
ある。
ある。
【図４０】本発明の第３実施形態例による液晶表示装置
用薄膜トランジスタ基板の配置図である。
用薄膜トランジスタ基板の配置図である。
【図４１】図４０に示した薄膜トランジスタ基板をＸＸ
IV−ＸＸIV’線の断面図である。
IV−ＸＸIV’線の断面図である。
【図４２】図４０に示した薄膜トランジスタ基板をＸＸ
Ｖ−ＸＸＶ’の断面図である。
Ｖ−ＸＸＶ’の断面図である。
【図４３】本発明の第３実施形態例による液晶表示装置
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
【図４４】本発明の第３実施形態例による液晶表示装置
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
【図４５】本発明の第３実施形態例による液晶表示装置
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
用薄膜トランジスタ基板を製造する方法を示した図面で
あって、図２６及び２７の次の段階における図面であ
る。
【図４６】図４４及び４５の次の段階における断面図で
ある。
ある。
【図４７】図４４及び４５の次の段階における断面図で
ある。
ある。
【図４８】本発明の実施形態例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図４９】図４８に示した薄膜トランジスタ基板のＸＸ
ＩＸ−ＸＸＩＸ’線の薄膜トランジスタ部及び画素部の
断面図である。
ＩＸ−ＸＸＩＸ’線の薄膜トランジスタ部及び画素部の
断面図である。
【図５０】本発明の実施形態例によって製造する中間過
程における薄膜トランジスタ基板の配置図である。
程における薄膜トランジスタ基板の配置図である。
【図５１】図５０及び図５２のＸＸＸｂ−ＸＸＸｂ’線
の断面図である。
の断面図である。
【図５２】本発明の実施形態例によって製造する中間過
程における薄膜トランジスタ基板の配置図である。
程における薄膜トランジスタ基板の配置図である。
【図５３】図５０及び図５２のＸＸＸＩｂ−ＸＸＸＩ
ｂ’線の断面図である。
ｂ’線の断面図である。
【図５４】図５２のＸＸＸＩｂ−ＸＸＸＩｂ’線の断面
図であって、図５３の次の工程を示した断面図である。
図であって、図５３の次の工程を示した断面図である。
【図５５】図５２のＸＸＸＩｂ−ＸＸＸＩｂ’線の断面
図であって、図５３の次の工程を示した断面図である。
図であって、図５３の次の工程を示した断面図である。
【図５６】本発明の第５実施形態例による液晶表示装置
用薄膜トランジスタ基板の配置図である。
用薄膜トランジスタ基板の配置図である。
【図５７】図５６に示す薄膜トランジスタ基板のＸＸＸ
Ｖ−ＸＸＸＶ’線断面図であって薄膜トランジスタ部及
び画素部の断面図である。
Ｖ−ＸＸＸＶ’線断面図であって薄膜トランジスタ部及
び画素部の断面図である。
【図５８】本発明の実施形態例によって製造する中間過
程における薄膜トランジスタ基板の配置図である。
程における薄膜トランジスタ基板の配置図である。
【図５９】図５８のＸＸＸVIｂ−ＸＸＸVIｂ’線の断面
図である。
図である。
【図６０】本発明の実施形態例によって製造する中間過
程における薄膜トランジスタ基板の配置図である。
程における薄膜トランジスタ基板の配置図である。
【図６１】図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断
面図である。
面図である。
【図６２】図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断
面図であって、図６１の次の工程を示した断面図であ
る。
面図であって、図６１の次の工程を示した断面図であ
る。
【図６３】図６０のＸＸＸVIIｂ−ＸＸＸVIIｂ’線の断
面図であって、図６１の次の工程を示した断面図であ
る。
面図であって、図６１の次の工程を示した断面図であ
る。
【図６４】本発明の実施形態例によって製造する中間過
程における薄膜トランジスタ基板の配置図である。
程における薄膜トランジスタ基板の配置図である。
【図６５】図６４のＸＸＸＸｂ−ＸＸＸＸｂ線の断面図
である。
である。
３ 薄膜トランジスタ ４ ゲート線短絡バー ５ データ線短絡バー ６ 短絡バー連結部 ２２ ゲート線 ２４ ゲートパッド ２６ ゲート電極 ２７ 共通電極線 ２８ 共通電極 ３０ ゲート絶縁膜 ６２ データ線 ６４ データパッド ６５ ソース電極 ６６ ドレーン電極 ７０ 保護膜 ７１、７２、７４、７６ 接触窓 ９０ 画素電極 １１０、１２０、１３０、１４０ 液晶表示装置用パネ
ル領域 １１１、１２１、１３１、１４１ 画面表示部 １１２、１２２、１３２、１４２ 周辺部
ル領域 １１１、１２１、１３１、１４１ 画面表示部 １１２、１２２、１３２、１４２ 周辺部
Claims (53)
- 【請求項１】画面表示部と周辺部とを含む絶縁基板上
に、前記画面表示部のゲート線、ゲート電極及び前記周
辺部のゲートパッドを含むゲート配線と、画面表示部の
共通電極及び共通信号線を含む共通配線とを形成する段
階と、 前記ゲートパッドの少なくとも一部分を露出し、かつ前
記画面表示部内の前記基板及び前記ゲート配線とを覆う
ゲート絶縁膜パターンを形成する段階と、 前記ゲート絶縁膜パターン上に半導体層パターンを形成
する段階と、 前記半導体層パターン上に接触層パターンを形成する段
階と、 前記接触層パターン上に前記画面表示部内にデータ線、
ソース電極及びドレーン電極とを、前記周辺部内にデー
タパッドを、それぞれ含むデータ配線を形成する段階
と、 前記データ配線の上に保護絶縁膜パターンを形成する段
階と、 前記ドレーン電極と連結され、かつ画素信号線と画素電
極とを含む画素配線を形成する段階とを含み、 部分に応じて厚さが異なる感光膜パターンを使用して前
記ゲート絶縁膜パターンを形成し、前記感光膜パターン
を用いたエッチング過程で前記保護絶縁膜パターン及び
前記半導体パターンを共に形成する液晶表示装置用薄膜
トランジスタ基板の製造方法。 - 【請求項２】前記感光膜パターンは第１部分、前記第１
部分より厚い第２部分、前記第２部分より厚い第３部分
を有し、前記第１部分は前記ゲートパッドの上部に位置
し、前記第２部分は前記画面表示部に位置する請求項１
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項３】前記感光膜パターンは前記保護絶縁膜の上
に形成され、 前記ゲート絶縁膜パターン、前記半導体層パターン及び
前記保護絶縁膜パターンを形成する段階は、 一度のエッチング工程を通して前記第１部分の下の前記
保護絶縁膜及び前記半導体層をッチングすると共に前記
第２部分をエッチングする段階と、 アッシング工程を通して前記第２部分を除去し、第２部
分の下の前記保護絶縁膜を露出させる段階と、 前記感光膜パターンをマスクとして前記保護絶縁膜及び
前記ゲート絶縁膜をエッチングして前記第２部分の下の
前記半導体層を露出させると共に前記第１部分の下のゲ
ートパッドを露出させる第１接触窓を形成する段階と、 前記感光膜パターンをマスクとして用い、前記第２部分
の下の前記半導体層を除去する段階と、 を含む請求項２に記載の液晶表示装置用薄膜トランジス
タ基板の製造方法。 - 【請求項４】前記第１部分の下の前記保護絶縁膜及び前
記半導体層をエッチングする段階で、前記データパッド
を露出させる第２接触窓を形成する請求項３に記載の液
晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項５】前記第１接触窓を形成する段階で、前記デ
ータパッドを露出させる第２接触窓を形成する請求項３
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項６】前記第１接触窓を形成する段階で、前記ド
レーン電極を露出させる第２接触窓を形成する請求項３
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項７】前記第１部分の下の前記保護絶縁膜及び前
記半導体層をエッチングする段階で、前記ドレーン電極
を露出させる第２接触窓を形成する請求項３に記載の液
晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項８】前記画素電極を形成する段階で、露出され
ている前記ゲートパッドと前記データパッドとをそれぞ
れ覆う補助ゲートパッドと補助データパッドとを形成す
る請求項１に記載の液晶表示装置用薄膜トランジスタ基
板の製造方法。 - 【請求項９】前記感光膜パターンを透過率の異なる光マ
スクを用いた露光によって形成し、前記第２部分に対応
する前記光マスクの透過率は前記第１部分に対応する前
記光マスクの透過率の２０％ないし６０％であり、前記
第３部分に対応する前記光マスクの透過率は３％未満で
ある請求項１に記載の液晶表示装置用薄膜トランジスタ
基板の製造方法。 - 【請求項１０】前記光マスクはマスク基板と少なくとも
１つ以上のマスク層とを有し、前記第１部分及び前記第
２部分に対応する部分の光透過率の差は前記マスク層を
光透過率が互いに異なる物質から形成することによって
調節する請求項９に記載の液晶表示装置用薄膜トランジ
スタ基板の製造方法。 - 【請求項１１】前記光マスクはマスク基板と少なくとも
１つ以上のマスク層とを有し、前記第１部分及び前記第
２部分に対応する部分の光透過率の差は前記マスク層の
厚さを変更することによって調節する請求項９に記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１２】前記光マスクはマスク基板と少なくとも
１つ以上のマスク層とを有し、前記第１部分及び前記第
２部分に対応する部分の光透過率の差は前記マスク層に
露光器の分解能より小さな大きさのスリットまたはグリ
ッドパターンを形成することによって調節する請求項９
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項１３】前記保護膜パターンは前記データ線の一
部を露出させる第１接触窓を有しており、前記画素配線
を形成する段階で、前記第１接触窓を通して前記データ
線と連結される補助データ線を形成する請求項１に記載
の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１４】前記感光膜パターンは陽性感光膜である
請求項１に記載の液晶表示装置用薄膜トランジスタ基板
の製造方法。 - 【請求項１５】ゲート線及びゲート線と連結されるゲー
ト電極を含むゲート配線と、共通電極を含む共通配線と
を絶縁基板の上に形成する段階と、 前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成
する段階と、 前記ゲート絶縁膜の上に半導体パターンを形成する段階
と、 前記半導体パターンの上に接触層パターンを形成する段
階と、 前記接触層の上に互いに分離されて形成されているソー
ス電極及びドレーン電極と、前記ソース電極と連結され
たデータ線を含むデータ配線とを形成する段階と、 前記ドレーン電極の一部以外の前記データ配線を覆う保
護膜パターンを形成する段階と、 前記ドレーン電極と連結されて前記共通電極と共に電場
を生成する画素電極を、前記データ配線と異なる層に形
成する段階と、 を含み、 前記ソース及びドレーン電極の分離は感光膜パターンを
用いた写真エッチング工程を通して行われ、前記感光膜
パターンは前記ソース電極及びドレーン電極の間に位置
する第１部分と前記第１部分より厚い第２部分と前記第
１部分より薄い第３部分とを含む液晶表示装置用薄膜ト
ランジスタ基板の製造方法。 - 【請求項１６】前記写真エッチング工程に使用されるマ
スクは、一番目の部分、前記一番目の部分より少ない光
を透過させる二番目の部分及び前記一番目及び二番目の
部分より多い光を透過させる三番目の部分を含み、 前記感光膜パターンは陽性感光膜であり、 前記マスクの一番目、二番目及び三番目の部分は、前記
感光膜パターンの第１、第２及び第３部分にそれぞれ対
応するように露光過程で整列される請求項１５に記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１７】前記一番目の部分は光の一部分を透過さ
せ、前記二番目の部分は光の大部分を遮断し、前記三番
目の部分は光の大部分を透過させる請求項１６に記載の
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１８】前記マスクの一番目の部分は、半透明膜
を含む請求項１７に記載の液晶表示装置用薄膜トランジ
スタ基板の製造方法。 - 【請求項１９】前記マスクの一番目の部分は、前記露光
段階で使用される光源の分解能より大きさが小さいパタ
ーンを含む請求項１７に記載の液晶表示装置用薄膜トラ
ンジスタ基板の製造方法。 - 【請求項２０】前記感光膜パターンの第１部分を、リフ
ローを通して形成する請求項１５に記載の液晶表示装置
用薄膜トランジスタ基板の製造方法。 - 【請求項２１】前記感光膜パターンの第１部分の厚さは
前記第２部分の厚さの半分以下である請求項１５に記載
の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項２２】前記感光膜パターンの第２部分の厚さは
１μｍないし２μｍである請求項２１に記載の液晶表示
装置用薄膜トランジスタ基板の製造方法。 - 【請求項２３】前記感光膜パターンの第１部分の厚さは
２，０００〜５，０００Åの範囲である請求項２２に記
載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項２４】前記データ配線、前記接触層パターン及
び前記半導体パターンを、１つのマスクを使用して形成
する請求項１５に記載の液晶表示装置用薄膜トランジス
タ基板の製造方法。 - 【請求項２５】前記ゲート絶縁膜、前記半導体パター
ン、前記接触層パターン及び前記データ配線の形成段階
は、 前記ゲート絶縁膜、半導体層、接触層及び導電層を蒸着
する段階と、 前記導電層の上に感光膜を塗布する段階と、 前記感光膜を、前記マスクを通して露光する段階と、 前記感光膜を現像して前記第２部分が前記データ配線の
上部に位置するように前記感光膜パターンを形成する段
階と、 前記第３部分の下の前記導電層と当該導電層の下部の接
触層と半導体層、前記第１部分と当該第１部分の下の前
記導電と接触層及び前記第２部分の一部をエッチング
し、それぞれ前記導電層、前記接触層、前記半導体層か
らなる前記データ配線、前記接触層パターン及び前記半
導体パターンを形成する段階と、 前記感光膜パターンを除去する段階とを含む請求項２４
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項２６】前記データ配線、前記接触層パターン及
び前記半導体パターンの形成段階は、 前記第３部分の下の前記導電層を湿式または乾式エッチ
ングして前記接触層を露出させる段階と、 前記第３部分の下の接触層及び当該接触層の下の前記半
導体層を前記第１部分と共に乾式エッチングし、前記第
３部分の下の前記ゲート絶縁膜と前記第１部分の下の前
記導電層とを露出させると共に、前記半導体層からなる
前記半導体パターンを完成する段階と、 前記第１部分の下の前記導電層と当該導電層の下の前記
接触層とをエッチングして除去することによって、前記
データ配線と前記接触層パターンと、 を完成する段階とを含む請求項２５に記載の液晶表示装
置用薄膜トランジスタ基板の製造方法。 - 【請求項２７】前記第１部分は前記データ配線の周辺部
に対応する部分をさらに含む請求項２６に記載の液晶表
示装置用薄膜トランジスタ基板の製造方法。 - 【請求項２８】前記ゲート配線は前記ゲート線に連結さ
れて外部から信号の伝達を受けるゲートパッドをさらに
含み、前記データ配線は前記データ線に連結されて外部
から信号の伝達を受けるデータパッドをさらに含み、 前記保護膜パターン及び前記ゲート絶縁膜は前記ゲート
パッド及び前記データパッドを露出させる第１及び第２
接触窓を有しており、 前記第１及び第２接触窓を通して前記ゲートパッド及び
前記データパッドと連結され前記画素電極と同一な層に
補助ゲートパッド及び補助データパッドを形成する段階
をさらに含む請求項１５に記載の液晶表示装置用薄膜ト
ランジスタ基板の製造方法。 - 【請求項２９】前記保護膜パターンは前記データ線を露
出させる第１接触窓を有しており、 前記第１接触窓を通して前記データ線と連結される補助
データ線を、前記保護膜の上部に形成する段階をさらに
含む請求項１５に記載の液晶表示装置用薄膜トランジス
タ基板の製造方法。 - 【請求項３０】基板と、 前記基板の上に形成されており、横方向に伸びているゲ
ート線と前記ゲート線に連結されたゲート電極とを含む
ゲート配線と、 前記基板の上に形成されており、前記ゲート線と同一な
方向に伸びている共通信号線及び前記共通信号線に連結
された共通電極を含む共通配線と、 前記基板の上に形成されており、前記共通電極と平行に
配列されている画素電極を含む画素配線と、 前記ゲート配線、共通配線及び画素配線を覆っているゲ
ート絶縁膜と、 前記ゲート絶縁膜の上に形成されており、半導体からな
る半導体パターンと、 前記半導体パターンの上に形成されており縦方向に伸び
ているデータ線と、前記データ線に連結されたソース電
極と、前記ソース電極と分離されて前記ゲート電極を中
心にして前記ソース電極と対向するドレーン電極とを含
むデータ配線と、 前記データ配線の上に形成されており、前記ゲート絶縁
膜と共に前記ドレーン電極及び前記画素配線を露出させ
る第１接触窓を形成する保護膜パターンと、 前記保護膜パターンの上に形成されており、前記第１接
触窓を通して前記ドレーン電極と前記画素配線とを連結
する補助導電膜と、 を含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項３１】前記ゲート配線は前記ゲート線に連結さ
れて外部から信号の伝達を受けるゲートパッドをさらに
含み、前記データ配線は前記データ線に連結されて外部
から信号の伝達を受けるデータパッドをさらに含み、 前記保護膜パターン及び前記ゲート絶縁膜は前記ゲート
パッド及び前記データパッドを露出させる第２及び第３
接触窓を有しており、 前記第２及び第３接触窓を通して前記ゲートパッド及び
前記データパッドと連結され、かつ前記補助導電膜と同
一な層に形成されている補助ゲートパッド及び補助デー
タパッドをさらに含む、請求項３０に記載の液晶表示装
置用薄膜トランジスタ基板。 - 【請求項３２】前記補助導電膜は、前記共通配線と重畳
して維持容量を形成し透明な導電性物質であるＩＴＯ
（indium tin oxide）またはＩＺＯ（indium zinc oxid
e）からなる請求項３０に記載の液晶表示装置用薄膜ト
ランジスタ基板。 - 【請求項３３】前記保護膜パターンは前記データ線を露
出させる第２接触窓を有しており、 前記第２接触窓を通して前記データ線と連結されてお
り、前記補助導電膜と同一な層に形成されている補助デ
ータ線をさらに含む請求項３０に記載の液晶表示装置用
薄膜トランジスタ基板。 - 【請求項３４】前記補助データ線及び前記補助導電膜
は、透明な導電物質からなる請求項３３に記載の液晶表
示装置用薄膜トランジスタ基板。 - 【請求項３５】前記半導体パターンと前記データ配線と
の間に形成されており、不純物がドーピングされている
接触層パターンをさらに含む、請求項３０に記載の液晶
表示装置用薄膜トランジスタ基板。 - 【請求項３６】前記接触層パターンは前記データ配線と
同一な形態を有する、請求項３５に記載の液晶表示装置
用薄膜トランジスタ基板。 - 【請求項３７】前記半導体パターンは薄膜トランジスタ
のチャンネル部以外は前記データ配線と同一な形態であ
る請求項３０に記載の液晶表示装置用薄膜トランジスタ
基板。 - 【請求項３８】前記半導体パターンは前記データ配線の
外に出るように形成されている請求項３０に記載の液晶
表示装置用薄膜トランジスタ基板。 - 【請求項３９】ゲート線及びゲート線と連結されたゲー
ト電極を含むゲート配線と、共通電極を含む共通配線と
を、絶縁基板の上に形成する段階と、 前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成
する段階と、 前記ゲート絶縁膜の上に半導体パターンを形成する段階
と、 前記半導体パターンの上に接触層パターンを形成する段
階と、 前記接触層の上に、互いに分離されて形成されているソ
ース電極及びドレーン電極と前記ソース電極と連結され
たデータ線とを含むデータ配線を形成する段階と、 前記ドレーン電極の一部を除いて前記データ配線を覆う
保護膜パターンを形成する段階と、 前記ドレーン電極と連結されて前記共通電極と共に電場
を生成する画素電極を形成する段階とを含み、 前記ソース及びドレーン電極の分離は感光膜パターンを
用いた写真エッチング工程を通して行われ、前記感光膜
パターンは前記ソース電極及びドレーン電極の間及び少
なくとも前記画素電極の周辺部に位置する第１部分と、
前記第１部分より厚い第２部分と、前記第１部分より薄
い第３部分とを含む液晶表示装置用薄膜トランジスタ基
板の製造方法。 - 【請求項４０】前記半導体パターンの一部は少なくとも
前記画素電極の外に出るように形成する、請求項３９に
記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項４１】前記感光膜パターンを感光度が互いに異
なる上部膜及び下部膜からなる二重膜から形成する、請
求項３９に記載の液晶表示装置用薄膜トランジスタ基板
の製造方法。 - 【請求項４２】絶縁基板と、 前記基板の上に形成されており、横方向のゲート線及び
前記ゲート線の一部であるゲート電極を含むゲート配線
と、前記ゲート線と平行な共通信号線及び前記共通信号
線に連結されて縦方向に伸びている線形の共通電極を含
む共通配線と、 前記共通配線及び前記ゲート配線を覆うゲート絶縁膜
と、 前記ゲート絶縁膜の上部に形成されており、一部は前記
ゲート電極と重畳している半導体パターンと、 前記半導体パターンの上部に形成されており、縦方向に
形成されて前記ゲート線と交差するデータ線と、前記デ
ータ線と連結されているソース電極と、前記ソース電極
と分離されており前記ゲート電極を中心にいて前記ソー
ス電極と対向するドレーン電極とを含むデータ配線及び
前記ドレーン電極と連結されており前記共通電極と平行
に対向する線形の画素電極を含む画素配線とを含み、 少なくとも前記画素電極の下部に形成された前記半導体
パターンは前記画素電極の外に出るように形成されてい
る、液晶表示装置用薄膜トランジスタ基板。 - 【請求項４３】前記半導体パターンは前記画素電極の外
に０．５μｍ以上出るように形成されている、請求項４
２に記載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項４４】前記ゲート配線は前記ゲート線と連結さ
れて外部から走査信号の印加を受けるゲートパッドをさ
らに含み、 前記データ配線は前記データ線と連結されて外部からデ
ータ信号の印加を受けるデータパッドをさらに含み、 前記ゲート絶縁膜と共に前記ゲートパッド及び前記デー
タパッドをそれぞれ露出させる接触窓を有する保護膜を
さらに含む、請求項４２に記載の液晶表示装置用薄膜ト
ランジスタ基板。 - 【請求項４５】前記ドレーン電極と前記画素電極とを連
結する画素信号線をさらに含み、 前記画素信号線は横方向に伸びている、請求項４４に記
載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項４６】基板と、 前記基板の上に形成されており、横方向に伸びているゲ
ート線と前記ゲート線に連結されたゲート電極とを含む
ゲート配線と、 前記基板の上に形成されており、前記ゲート線と同一な
方向に伸びている共通信号線及び前記共通信号線に連結
された共通電極を含む共通配線と、 前記ゲート配線及び共通配線を覆っているゲート絶縁膜
と、 前記ゲート絶縁膜の上に形成されており、半導体からな
る半導体パターンと、 前記半導体パターンの上に形成されており、かつ縦方向
に伸びているデータ線と、前記データ線に連結されたソ
ース電極と、前記ソース電極と分離されて前記ゲート電
極を中心にして前記ソース電極と対向するドレーン電極
とを含むデータ配線と、 前記データ配線及び前記半導体パターンの一部を覆って
おり、前記ドレーン電極を露出させる第１接触窓を有す
る保護膜パターンと、 前記保護膜パターンの上に形成され前記共通電極と平行
に配列されて電場を形成する画素電極と、前記第１接触
窓を通して前記画素電極と前記ドレーン電極とを連結す
る画素信号線とを含む画素配線と、 を含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項４７】前記ゲート配線は前記ゲート線に連結さ
れて外部から信号の伝達を受けるゲートパッドをさらに
含み、前記データ配線は前記データ線に連結されて外部
から信号の伝達を受けるデータパッドをさらに含み、 前記保護膜パターン及び前記ゲート絶縁膜は前記ゲート
パッド及び前記データパッドを露出させる第２及び第３
接触窓を有しており、 前記第２及び第３接触窓を通して前記ゲートパッド及び
前記データパッドと連結され、かつ前記画素配線と同一
な層に形成されている補助ゲートパッド及び補助データ
パッドをさらに含む、請求項４６に記載の液晶表示装置
用薄膜トランジスタ基板。 - 【請求項４８】前記画素配線は前記共通配線と重畳して
維持容量を形成する、請求項４７に記載の液晶表示装置
用薄膜トランジスタ基板。 - 【請求項４９】前記保護膜パターンは前記データ線を露
出させる第２接触窓を有しており、 前記第２接触窓を通して前記データ線と連結されてお
り、前記画素配線と同一な層に形成されている補助デー
タ線をさらに含む、請求項４６に記載の液晶表示装置用
薄膜トランジスタ基板。 - 【請求項５０】前記半導体パターンと前記データ配線と
の間に形成されており、不純物がドーピングされている
接触層パターンをさらに含む、請求項４６に記載の液晶
表示装置用薄膜トランジスタ基板。 - 【請求項５１】前記接触層パターンは前記データ配線と
同一な形態を有する、請求項５０に記載の液晶表示装置
用薄膜トランジスタ基板。 - 【請求項５２】前記半導体パターンは薄膜トランジスタ
のチャンネル部以外は前記データ配線と同一な形態であ
る、請求項４６に記載の液晶表示装置用薄膜トランジス
タ基板。 - 【請求項５３】前記半導体パターンは前記データ配線の
外に出るように形成されている、請求項４６に記載の液
晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063759A KR100283519B1 (ko) | 1998-12-31 | 1998-12-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR1019990006602A KR100590753B1 (ko) | 1999-02-27 | 1999-02-27 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| KR1999P6602 | 1999-11-11 | ||
| KR1998P63759 | 1999-11-11 | ||
| KR1999P50048 | 1999-11-11 | ||
| KR1019990050048A KR100670050B1 (ko) | 1999-11-11 | 1999-11-11 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009297604A Division JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297573A Division JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000206571A true JP2000206571A (ja) | 2000-07-28 |
| JP4761600B2 JP4761600B2 (ja) | 2011-08-31 |
Family
ID=27349881
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000160A Expired - Lifetime JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297573A Expired - Fee Related JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297604A Pending JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009297573A Expired - Fee Related JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2009297604A Pending JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6287899B1 (ja) |
| JP (3) | JP4761600B2 (ja) |
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
| JP2003029297A (ja) * | 2001-07-13 | 2003-01-29 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
| JP2003107509A (ja) * | 2001-09-25 | 2003-04-09 | Hannstar Display Corp | 同平面切換モードの液晶表示素子の製造方法 |
| JP2003202595A (ja) * | 2002-01-07 | 2003-07-18 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003207804A (ja) * | 2002-01-11 | 2003-07-25 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
| JP2004102282A (ja) * | 2002-09-06 | 2004-04-02 | Samsung Electronics Co Ltd | 液晶表示装置及びその薄膜トランジスタ表示板 |
| US6767694B2 (en) | 2001-03-02 | 2004-07-27 | Nec Lcd Technologies, Ltd. | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern |
| JP2004212992A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2004213004A (ja) * | 2002-12-28 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2004212996A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
| JP2004212994A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2005018082A (ja) * | 2003-06-26 | 2005-01-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| JP2005062889A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005189671A (ja) * | 2003-12-26 | 2005-07-14 | Sony Corp | ディスプレイ装置 |
| JP2005257712A (ja) * | 2004-03-09 | 2005-09-22 | Hoya Corp | グレートーンマスク及びその製造方法 |
| JP2005530348A (ja) * | 2002-06-12 | 2005-10-06 | サムスン エレクトロニクス カンパニー リミテッド | 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006018281A (ja) * | 2004-06-29 | 2006-01-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006080505A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006154127A (ja) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | 表示装置の製造方法及びパターン形成方法 |
| JP2006189768A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
| US7166498B2 (en) | 2002-12-31 | 2007-01-23 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and manufacturing method of the same |
| JP2007183615A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US7253882B2 (en) | 2003-12-26 | 2007-08-07 | Fujifilm Corporation | Exposure method and exposure system |
| JP2007304554A (ja) * | 2006-05-12 | 2007-11-22 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US7304427B2 (en) | 2002-12-31 | 2007-12-04 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent device with pixel regions and dummy pixel regions and method of fabricating the same |
| CN100385328C (zh) * | 2005-02-24 | 2008-04-30 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
| CN100392507C (zh) * | 2005-06-09 | 2008-06-04 | 友达光电股份有限公司 | 可降低光漏电流的薄膜晶体管显示组件及其制造方法 |
| JP2008134593A (ja) * | 2006-11-28 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| JP2009037254A (ja) * | 2008-10-06 | 2009-02-19 | Hoya Corp | グレートーンマスクの製造方法及び被処理体の製造方法 |
| JP2009069852A (ja) * | 2001-11-02 | 2009-04-02 | Samsung Electronics Co Ltd | 反射−透過型液晶表示装置の製造方法 |
| US7580088B2 (en) | 2001-10-22 | 2009-08-25 | Samsung Electronics Co., Ltd. | Contact for semiconductor and display devices |
| US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
| JP2010033090A (ja) * | 2009-11-16 | 2010-02-12 | Sony Corp | ディスプレイ装置 |
| JP2012108332A (ja) * | 2010-11-18 | 2012-06-07 | Hitachi Displays Ltd | 液晶表示装置およびその製造方法 |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| KR101251375B1 (ko) | 2005-12-30 | 2013-04-05 | 엘지디스플레이 주식회사 | 듀얼패널타입 유기전계발광 소자 |
| US8420463B2 (en) | 2008-01-25 | 2013-04-16 | Au Optronics Corporation | Method for manufacturing pixel structure |
| JP2013080231A (ja) * | 2012-11-15 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置 |
| US8481351B2 (en) | 2008-12-19 | 2013-07-09 | Sharp Kabushiki Kaisha | Active matrix substrate manufacturing method and liquid crystal display device manufacturing method |
| US8681307B2 (en) | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
Families Citing this family (107)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167155B1 (en) | 1995-07-20 | 2007-01-23 | E Ink Corporation | Color electrophoretic displays |
| US6704133B2 (en) | 1998-03-18 | 2004-03-09 | E-Ink Corporation | Electro-optic display overlays and systems for addressing such displays |
| US7075502B1 (en) | 1998-04-10 | 2006-07-11 | E Ink Corporation | Full color reflective display with multichromatic sub-pixels |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US7030412B1 (en) * | 1999-05-05 | 2006-04-18 | E Ink Corporation | Minimally-patterned semiconductor devices for display applications |
| JP4627843B2 (ja) | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| CN1163964C (zh) * | 1999-11-05 | 2004-08-25 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列面板 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6876405B1 (en) | 2000-02-10 | 2005-04-05 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100503128B1 (ko) * | 2000-09-04 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
| KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
| JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| KR100450701B1 (ko) * | 2001-12-28 | 2004-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100652047B1 (ko) * | 2001-12-29 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| KR20040050245A (ko) * | 2002-12-09 | 2004-06-16 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법 |
| TWI230292B (en) * | 2002-12-09 | 2005-04-01 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same |
| TWI242671B (en) * | 2003-03-29 | 2005-11-01 | Lg Philips Lcd Co Ltd | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof |
| KR100470208B1 (ko) * | 2003-04-03 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
| KR100560401B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI366054B (en) * | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100980010B1 (ko) * | 2003-07-14 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100560468B1 (ko) * | 2003-09-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| KR100566816B1 (ko) * | 2003-11-04 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100560405B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100710164B1 (ko) * | 2003-12-30 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정 표시 장치 |
| JP4627148B2 (ja) * | 2004-04-09 | 2011-02-09 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101026982B1 (ko) * | 2004-06-03 | 2011-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
| KR20060016920A (ko) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| KR101088384B1 (ko) * | 2004-09-16 | 2011-12-01 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 및 그 제조방법 |
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP2006216822A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi High-Technologies Corp | ウェハ処理装置およびウェハ処理方法 |
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
| JP2007003861A (ja) * | 2005-06-24 | 2007-01-11 | Fujifilm Holdings Corp | 露光方法および装置 |
| KR100629596B1 (ko) * | 2005-06-30 | 2006-09-27 | 엘지이노텍 주식회사 | 정전방전 내성이 개선된 ｌｃｄ 장치 |
| KR101219037B1 (ko) * | 2005-07-01 | 2013-01-09 | 삼성디스플레이 주식회사 | 박막 표시판 및 그 제조 방법 |
| KR101189271B1 (ko) * | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4926063B2 (ja) * | 2005-08-03 | 2012-05-09 | シャープ株式会社 | 液晶表示装置およびそれを備えた電子機器 |
| KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| TWI301554B (en) * | 2005-11-16 | 2008-10-01 | Prime View Int Co Ltd | Electronic ink display device |
| JP2007183629A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示基板及びその製造方法 |
| CN100578267C (zh) * | 2006-02-17 | 2010-01-06 | 友达光电股份有限公司 | 彩色滤光片基板及液晶显示器用基板的制作方法 |
| TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| WO2007108268A1 (ja) | 2006-03-23 | 2007-09-27 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| KR101255307B1 (ko) * | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| JPWO2008001595A1 (ja) * | 2006-06-30 | 2009-11-26 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
| KR101246024B1 (ko) * | 2006-07-21 | 2013-03-26 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| US8111356B2 (en) | 2006-09-12 | 2012-02-07 | Sharp Kabushiki Kaisha | Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device |
| JP4903807B2 (ja) * | 2006-10-18 | 2012-03-28 | シャープ株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
| WO2008047517A1 (fr) | 2006-10-18 | 2008-04-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage à cristaux liquides et procédé de fabrication de celui-ci |
| US9645457B2 (en) * | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
| EP2124093A4 (en) * | 2006-12-14 | 2010-06-30 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR PRODUCING LIQUID CRYSTAL DISPLAY DEVICE |
| JP4943454B2 (ja) * | 2007-01-24 | 2012-05-30 | シャープ株式会社 | 液晶表示装置 |
| WO2008093467A1 (ja) * | 2007-01-31 | 2008-08-07 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
| EP2144109B1 (en) | 2007-04-13 | 2012-05-23 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing liquid crystal display |
| US8384860B2 (en) | 2007-06-26 | 2013-02-26 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing liquid crystal display device |
| US7795104B2 (en) * | 2008-02-13 | 2010-09-14 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating device structures having a variation in electrical conductivity |
| TWI376544B (en) * | 2008-06-16 | 2012-11-11 | Wintek Corp | Liquid crystal display panel |
| US8247276B2 (en) * | 2009-02-20 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
| KR101050461B1 (ko) * | 2009-04-23 | 2011-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법 |
| CN102437114B (zh) * | 2010-09-29 | 2014-05-07 | 薛英家 | 薄膜晶体管基板的制造方法 |
| TWI467673B (zh) * | 2011-06-09 | 2015-01-01 | Chunghwa Picture Tubes Ltd | 配線裝置與顯示器 |
| KR101843872B1 (ko) * | 2011-06-27 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102059785B1 (ko) * | 2013-04-30 | 2019-12-27 | 엘지디스플레이 주식회사 | 네로우 베젤 타입 액정표시장치용 어레이 기판 |
| CN103887236B (zh) * | 2014-03-17 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN104950539B (zh) * | 2015-07-15 | 2018-10-19 | 深圳市华星光电技术有限公司 | 一种显示面板的制作方法 |
| KR102423678B1 (ko) * | 2015-09-25 | 2022-07-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102454383B1 (ko) * | 2015-12-28 | 2022-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 액정 표시장치 |
| JP6634302B2 (ja) * | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN107844001B (zh) * | 2017-09-04 | 2020-07-24 | 深圳市华星光电技术有限公司 | 一种显示面板 |
| CN109991817A (zh) * | 2017-12-29 | 2019-07-09 | 上海视涯信息科技有限公司 | 一种硅基显示面板及其形成方法以及其曝光工艺的光罩 |
| CN108281468B (zh) * | 2018-01-23 | 2022-03-15 | 京东方科技集团股份有限公司 | 一种显示基板的制造方法、显示基板、显示装置 |
| CN109868452B (zh) * | 2019-03-19 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 冷却板和真空蒸镀装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
| WO1998027454A1 (fr) * | 1996-12-18 | 1998-06-25 | Hitachi, Ltd. | Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JPH10301150A (ja) * | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | 液晶表示装置と製造方法． |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2000164584A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH073872B2 (ja) * | 1986-06-30 | 1995-01-18 | キヤノン株式会社 | 薄膜トランジスタを用いた半導体装置の製造方法 |
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
| FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
| JP2643022B2 (ja) * | 1990-11-28 | 1997-08-20 | シャープ株式会社 | アクティブマトリクス液晶表示装置及びその製造方法 |
| EP1061404A1 (en) * | 1992-09-18 | 2000-12-20 | Hitachi, Ltd. | A liquid crystal display device |
| TW237563B (en) * | 1993-12-28 | 1995-01-01 | United Microelectronics Corp | Process for static random access device |
| TW274147B (en) * | 1995-02-23 | 1996-04-11 | Nat Science Committee | Amorphous silicon thin film transistor structure and fabrication process thereof |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| USRE44267E1 (en) * | 1995-10-03 | 2013-06-04 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
| JPH09103684A (ja) * | 1995-10-13 | 1997-04-22 | Ngk Insulators Ltd | 並列発熱型ハニカムヒーター |
| KR0181781B1 (ko) * | 1995-12-30 | 1999-05-01 | 구자홍 | 액정표시장치의 배열기판 및 그 제조방법 |
| US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| JP2790127B2 (ja) | 1996-06-27 | 1998-08-27 | 日本電気株式会社 | フォトマスク及びその製造方法 |
| JPH1039333A (ja) * | 1996-07-19 | 1998-02-13 | Sharp Corp | アクティブマトリクス型表示装置およびその欠陥修正方法 |
| JP3148129B2 (ja) * | 1996-08-07 | 2001-03-19 | 株式会社日立製作所 | アクティブマトリクス基板とその製法および液晶表示装置 |
| JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
| KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JPH10206857A (ja) * | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
| JP2842426B2 (ja) * | 1997-01-28 | 1999-01-06 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| KR100252309B1 (ko) * | 1997-03-03 | 2000-04-15 | 구본준, 론 위라하디락사 | 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조 |
| JPH10260400A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | 液晶表示素子 |
| JPH10268321A (ja) | 1997-03-24 | 1998-10-09 | Toshiba Corp | 電極基板の製造方法 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| JPH112828A (ja) * | 1997-06-10 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| TW476856B (en) * | 1997-06-27 | 2002-02-21 | Toshiba Corp | Liquid crystal display device |
| US6335770B1 (en) * | 1997-07-22 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode |
| JPH1152421A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
| KR100477130B1 (ko) * | 1997-09-25 | 2005-08-29 | 삼성전자주식회사 | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 |
| US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| JP3267224B2 (ja) * | 1997-12-26 | 2002-03-18 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
-
1999
- 1999-12-29 US US09/474,070 patent/US6287899B1/en not_active Expired - Lifetime
-
2000
- 2000-01-04 JP JP2000000160A patent/JP4761600B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-24 US US09/910,808 patent/US6611309B2/en not_active Expired - Lifetime
-
2002
- 2002-12-09 US US10/314,254 patent/US6806937B2/en not_active Expired - Lifetime
-
2004
- 2004-09-03 US US10/933,521 patent/US7978292B2/en not_active Expired - Fee Related
-
2009
- 2009-12-28 JP JP2009297573A patent/JP5238923B2/ja not_active Expired - Fee Related
- 2009-12-28 JP JP2009297604A patent/JP2010085998A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
| WO1998027454A1 (fr) * | 1996-12-18 | 1998-06-25 | Hitachi, Ltd. | Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture |
| WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JPH10301150A (ja) * | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | 液晶表示装置と製造方法． |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2000066240A (ja) * | 1998-08-17 | 2000-03-03 | Sakae Tanaka | 液晶表示装置とその製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2000164584A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
Cited By (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP4694671B2 (ja) * | 1999-06-03 | 2011-06-08 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| USRE42670E1 (en) | 1999-06-03 | 2011-09-06 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
| US6767694B2 (en) | 2001-03-02 | 2004-07-27 | Nec Lcd Technologies, Ltd. | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern |
| JP2003029297A (ja) * | 2001-07-13 | 2003-01-29 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
| JP2003107509A (ja) * | 2001-09-25 | 2003-04-09 | Hannstar Display Corp | 同平面切換モードの液晶表示素子の製造方法 |
| US7580088B2 (en) | 2001-10-22 | 2009-08-25 | Samsung Electronics Co., Ltd. | Contact for semiconductor and display devices |
| JP2009069852A (ja) * | 2001-11-02 | 2009-04-02 | Samsung Electronics Co Ltd | 反射−透過型液晶表示装置の製造方法 |
| JP2003202595A (ja) * | 2002-01-07 | 2003-07-18 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003207804A (ja) * | 2002-01-11 | 2003-07-25 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
| JP2005530348A (ja) * | 2002-06-12 | 2005-10-06 | サムスン エレクトロニクス カンパニー リミテッド | 金属パターンの形成方法及びこれを用いる薄膜トランジスタ基板の製造方法 |
| JP4621417B2 (ja) * | 2002-09-06 | 2011-01-26 | 三星電子株式会社 | 液晶表示装置及びその薄膜トランジスタ表示板 |
| JP2004102282A (ja) * | 2002-09-06 | 2004-04-02 | Samsung Electronics Co Ltd | 液晶表示装置及びその薄膜トランジスタ表示板 |
| JP2004212992A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2004212994A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2004212996A (ja) * | 2002-12-26 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
| US7259395B2 (en) | 2002-12-26 | 2007-08-21 | Lg.Philips Lcd Co., Ltd. | Dual panel type organic electroluminescent display device and manufacturing method for the same |
| US8071978B2 (en) | 2002-12-26 | 2011-12-06 | Lg Display Co., Ltd. | Organic electroluminescent device comprising power supply line on same layer as gate line |
| US7232702B2 (en) | 2002-12-26 | 2007-06-19 | Lg.Philips Lcd Co., Ltd. | Dual panel type organic electroluminescent device and method of fabricating the same |
| JP2007329138A (ja) * | 2002-12-26 | 2007-12-20 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| JP2004213004A (ja) * | 2002-12-28 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
| US7411217B2 (en) | 2002-12-31 | 2008-08-12 | Lg Display Co., Ltd. | Thin film transistor array substrate and manufacturing method of the same |
| US7311577B2 (en) | 2002-12-31 | 2007-12-25 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent device with pixel regions and dummy pixel regions and method or fabricating the same |
| US7166498B2 (en) | 2002-12-31 | 2007-01-23 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and manufacturing method of the same |
| US7304427B2 (en) | 2002-12-31 | 2007-12-04 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent device with pixel regions and dummy pixel regions and method of fabricating the same |
| JP2005018082A (ja) * | 2003-06-26 | 2005-01-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| JP4732722B2 (ja) * | 2003-08-19 | 2011-07-27 | 三星電子株式会社 | 薄膜トランジスタ表示板及びその製造方法 |
| JP2005062889A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| US7253882B2 (en) | 2003-12-26 | 2007-08-07 | Fujifilm Corporation | Exposure method and exposure system |
| JP2005189671A (ja) * | 2003-12-26 | 2005-07-14 | Sony Corp | ディスプレイ装置 |
| JP4599840B2 (ja) * | 2003-12-26 | 2010-12-15 | ソニー株式会社 | ディスプレイ装置 |
| JP2005257712A (ja) * | 2004-03-09 | 2005-09-22 | Hoya Corp | グレートーンマスク及びその製造方法 |
| JP4521694B2 (ja) * | 2004-03-09 | 2010-08-11 | Ｈｏｙａ株式会社 | グレートーンマスク及び薄膜トランジスタの製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006018281A (ja) * | 2004-06-29 | 2006-01-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板の製造方法 |
| KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| TWI404213B (zh) * | 2004-07-27 | 2013-08-01 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| US8089072B2 (en) | 2004-07-27 | 2012-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006080505A (ja) * | 2004-09-08 | 2006-03-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006154127A (ja) * | 2004-11-26 | 2006-06-15 | Nec Lcd Technologies Ltd | 表示装置の製造方法及びパターン形成方法 |
| JP2006189768A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
| US7553707B2 (en) | 2005-02-24 | 2009-06-30 | Quanta Display, Inc. | Method for manufacturing a Liquid crystal display device |
| CN100385328C (zh) * | 2005-02-24 | 2008-04-30 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
| CN100392507C (zh) * | 2005-06-09 | 2008-06-04 | 友达光电股份有限公司 | 可降低光漏电流的薄膜晶体管显示组件及其制造方法 |
| US8305536B2 (en) | 2005-12-30 | 2012-11-06 | Lg Display Co., Ltd. | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer |
| KR101251375B1 (ko) | 2005-12-30 | 2013-04-05 | 엘지디스플레이 주식회사 | 듀얼패널타입 유기전계발광 소자 |
| JP2007183615A (ja) * | 2005-12-30 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP4680879B2 (ja) * | 2006-05-12 | 2011-05-11 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置及びその製造方法 |
| US7876390B2 (en) | 2006-05-12 | 2011-01-25 | Lg Display Co., Ltd. | Liquid crystal display fabrication method |
| JP2007304554A (ja) * | 2006-05-12 | 2007-11-22 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US8325317B2 (en) | 2006-05-12 | 2012-12-04 | Lg Display Co., Ltd. | Liquid crystal display fabrication method |
| US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
| JP2008134593A (ja) * | 2006-11-28 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| US8426894B2 (en) | 2008-01-25 | 2013-04-23 | Au Optronics Corporation | Pixel structure |
| US8420463B2 (en) | 2008-01-25 | 2013-04-16 | Au Optronics Corporation | Method for manufacturing pixel structure |
| JP2009037254A (ja) * | 2008-10-06 | 2009-02-19 | Hoya Corp | グレートーンマスクの製造方法及び被処理体の製造方法 |
| US8481351B2 (en) | 2008-12-19 | 2013-07-09 | Sharp Kabushiki Kaisha | Active matrix substrate manufacturing method and liquid crystal display device manufacturing method |
| US8681307B2 (en) | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
| JP2010033090A (ja) * | 2009-11-16 | 2010-02-12 | Sony Corp | ディスプレイ装置 |
| CN102540600A (zh) * | 2010-11-18 | 2012-07-04 | 株式会社日立显示器 | 液晶显示装置及其制造方法 |
| JP2012108332A (ja) * | 2010-11-18 | 2012-06-07 | Hitachi Displays Ltd | 液晶表示装置およびその製造方法 |
| CN102540600B (zh) * | 2010-11-18 | 2015-10-14 | 株式会社日本显示器 | 液晶显示装置及其制造方法 |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| JP2013080231A (ja) * | 2012-11-15 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7978292B2 (en) | 2011-07-12 |
| JP4761600B2 (ja) | 2011-08-31 |
| US6611309B2 (en) | 2003-08-26 |
| JP5238923B2 (ja) | 2013-07-17 |
| JP2010087527A (ja) | 2010-04-15 |
| US20030133067A1 (en) | 2003-07-17 |
| US20010046016A1 (en) | 2001-11-29 |
| US6806937B2 (en) | 2004-10-19 |
| JP2010085998A (ja) | 2010-04-15 |
| US20050082536A1 (en) | 2005-04-21 |
| US6287899B1 (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761600B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3625598B2 (ja) | 液晶表示装置の製造方法 | |
| JP5355531B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4373789B2 (ja) | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2000164886A (ja) | 薄膜トランジスタ―基板及びその製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100601177B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060901 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4761600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |