FR2894095A1 - Amplificateur rf ou hf a gain variable - Google Patents

Abstract

La présente invention concerne un amplificateur à gain variable (160) avec une plage de réglage linéaire étendue, utilisant un dispositif cascode symétrique à balancement étendu formé par deux transistors cascode (M3, M4) et deux transistors de gain (M1, M2). Les deux transistors cascode se suivent l'un l'autre, de la même façon que les deux transistors de gain, et les transistors de gain opèrent dans la région de saturation.

Description

DESCRIPTION La présente invention concerne un amplificateur, et en

particulier un amplificateur à gain variable. Selon un aspect de l'invention, un circuit d'amplificateur est proposé avec un gain linéaire ajustable, comprenant : un premier transistor de gain comprenant une grille, une première extrémité, et une seconde extrémité ; un second transistor de gain comprenant une grille, une première extrémité et une seconde extrémité ; un circuit miroir de courant agencé pour recevoir un courant de contrôle d'entrée et pour produire un premier courant de référence vers le premier transistor de gain pour contrôler une différence de tension entre la grille et la première extrémité du premier transistor de gain, le circuit miroir de courant étant également agencé pour produire un second courant de référence vers le second transistor de gain pour contrôler une différence de tension entre la grille et la première extrémité du second transistor de gain ; un premier transistor cascode comprenant une première extrémité et une seconde extrémité, le premier transistor cascode étant capable de générer un premier courant de sortie à la seconde extrémité, le premier transistor cascode étant relié à sa première extrémité à la seconde extrémité du premier transistor de gain ; et un second transistor cascode comprenant une première extrémité et une seconde extrémité, le second transistor cascode étant capable de générer un second courant de sortie à la seconde extrémité, le second transistor cascode étant relié à sa première extrémité à la seconde extrémité du second transistor de gain ; dans lequel le premier courant de sortie et le second courant de sortie sont liés linéairement au courant de contrôle.

En accord avec une caractéristique de l'invention, le circuit d'amplificateur peut comprendre également : un premier condensateur couplé à la grille du premier transistor de gain ; et un second condensateur couplé à la grille du second transistor de gain, dans lequel le premier condensateur est capable de recevoir une première tension d'entrée de courant alternatif et le second condensateur est capable de recevoir une seconde tension d'entrée de courant alternatif. En accord avec une autre caractéristique additionnelle de l'invention, le circuit symétrique de courant comprend également un transistor symétrique, ledit transistor symétrique comprenant une gri[le et une première extrémité, dans lequel la grille du transistor symétrique est couplé à la grille du premier transistor de gain et la grille du second transistor de gain, et la grille du transistor symétrique est couplée à la première extrémité du transistor symétrique. Préférentiellement, le transistor symétrique fonctionne dans une 15 région de saturation. En accord avec une autre caractéristique additionnelle de l'invention, le circuit symétrique de courant comprend également : un premier transistor symétrique comprenant une grille, une première extrémité, et une seconde extrémité ; 20 un second transistor symétrique comprenant une grille, une première extrémité, et une seconde extrémité ; et un troisième transistor symétrique comprenant une grille, une première extrémité, et une seconde extrémité ; dans lequel la grille du premier transistor symétrique est couplée à la grille du 25 premier transistor de gain, la grille du second transistor de gain, et la première extrémité du troisième transistor de gain, la seconde extrémité du premier transistor symétrique est couplée à la première extrémité du second transistor symétrique ; et la grille du troisième transistor symétrique est couplée à la seconde 30 extrémité du second transistor symétrique ; et la grille du troisième transistor symétrique est couplée à la seconde extrémité du second transistor symétrique. En accord avec une autre caractéristique de l'invention, le circuit d'amplificateur peut comprendre également : un transistor de référence comprenant une grille, une première extrémité, et une seconde extrémité, dans lequel la grille du transistor de référence est couplée à la grille du second transistor symétrique, la grille du premier transistor cascode, et la grille du second transistor cascode, et l'extrémité de drain du transistor de référence, la seconde extrémité du transistor de référence étant capable de recevoir un courant de référence ; et une résistance de référence est couplée à la première extrémité du transistor de référence. En accord avec une autre caractéristique additionnelle de l'invention, chaque transistor dans le circuit d'amplificateur est soit : un transistor de type n, dans lequel la première extrémité de chaque transistor est une source et la seconde extrémité de chaque transistor est un drain ; ou un transistor de type p, dans lequel la première extrémité de chaque transistor est un drain et la seconde extrémité de chaque transistor est une 20 source. Selon un autre aspect de l'invention, il est proposé un circuit d'amplificateur RF ou HF de gain variable pour permettre le contrôle linéaire d'un courant de gain de sortie, comprenant : un convertisseur de tension en courant linéaire pour transformer une tension de contrôle 25 linéairement en courant intermédiaire, dans lequel le courant intermédiaire est linéairement proportionnel à la tension de contrôle ; un circuit de contrôle du courant pour séparer le courant intermédiaire en un premier courant de contrôle et un second courant de contrôle, dans lequel le courant intermédiaire est égal à une différence entre le premier courant de contrôle 30 et un second courant de contrôle ; et un circuit amplificateur pour produire

4 un courant de gain de sortie selon le premier courant de contrôle et le second courant de contrôle. En accord avec une autre caractéristique de l'invention, l'amplificateur RF ou HF à gain variable peut comprendre : un premier amplificateur destiné à recevoir le premier courant de contrôle et à recevoir une première tension d'entrée, le premier amplificateur étant capable de transformer la première tension d'entrée en premier courant de sortie selon ladite différence ; et un second amplificateur destiné à recevoir le second courant de contrôle et à recevoir une seconde tension d'entrée, le second amplificateur étant capable de transformer la seconde tension d'entrée en second courant de sortie selon ladite différence, la différence entre le premier et le second courant de sortie étant proportionnelle au courant de gain de sortie. De manière avantageuse, le premier amplificateur peut être identique au second amplificateur. En accord avec une autre caractéristique de l'invention, il peut être prévu que le premier amplificateur comprenne un premier transistor de gain comprenant une grille, une première extrémité, et une seconde extrémité, le premier transistor de gain étant capable de recevoir la première tension d'entrée, dans lequel le premier courant de contrôle peut passer de la seconde extrémité du premier transistor de gain à la première extrémité du premier transistor de gain ; et un premier transistor cascode comprenant une extrémité étirée et une première extrémité ; le premier transistor cascode étant capable de produire le premier courant de sortie, dans lequel la première extrémité du premier transistor cascode est reliée à la seconde extrémité du premier transistor de gain, et que le second amplificateur comprenne également : un second transistor de gain comprenant une extrémité de grille, une 30 première extrémité, et une seconde extrémité, le second transistor de gain étant capable de recevoir la seconde tension d'entrée. dans lequel le second courant de contrôle peut passer de la seconde extrémité du second transistor de gain à la première extrémité du second transistor de gain ; et un second transistor cascode comprenant une extrémité de drain et une première extrémité ; le second transistor cascode étant capable de produire le second courant de sortie, dans lequel la première extrémité du second transistor cascode est reliée à la seconde extrémité du second transistor de gain. En accord avec une autre caractéristique additionnelle de l'invention, le convertisseur de tension en courant linéaire est capable de recevoir un premier courant de référence, et de générer le courant de décibel en fonction du premier courant de référence et de la tension de contrôle. En accord avec une autre caractéristique additionnelle de l'invention, chaque transistor dans l'amplificateur à gain variable RF ou HF est soit : un transistor de type n, dans lequel la première extrémité de chaque transistor est une source et la seconde extrémité de chaque transistor est un drain ; ou un transistor de type p, dans lequel la première extrémité de chaque transistor est un drain et la seconde extrémité de chaque transistor est une 20 source. Enfin, l'invention propose également un procédé pour permettre le contrôle linéaire d'un courant de gain de sortie, comprenant les étapes consistant à : transformer une tension de contrôle linéairement en un courant intermédiaire, ledit courant intermédiaire étant linéairement 25 proportionnel à ladite tension de contrôle ; convertir ledit courant intermédiaire en un premier courant de contrôle et un second courant de contrôle, dans lequel ledit courant intermédiaire est égal à la différence entre ledit premier courant de contrôle et ledit second courant de contrôle ; et produire ledit courant de gain de sortie selon ladite différence.

En accord avec une caractéristique additionnelle de l'invention, l'étape de production dudit courant de gain de sortie comprend également les étapes consistant à recevoir le premier courant de contrôle et le second courant de 5 contrôle ; recevoir une première tension d'entrée et une seconde tension d'entrée ; transformer la première tension d'entrée en un premier courant de sortie selon ladite différence ; et 10 transformer la seconde tension d'entrée en un second courant de sortie selon ladite différence ; la différence entre le premier courant de sortie et le second courant de sortie étant proportionnelle au courant de gain de sortie. En accord avec une autre caractéristique additionnelle de l'invention, 15 l'étape de transformation d'une tension de contrôle en courant de décibel comprend également l'étape consistant à recevoir un premier courant de référence, dans lequel ledit courant de décibel dépend dudit premier courant de référence et de ladite tension de contrôle. En accord avec une autre caractéristique de l'invention, l'étape de 20 production peut également comprendre les étapes consistant à : refléter un courant de polarisation continu vers un premier transistor de gain et un second transistor de gain, ledit courant de polarisation continu étant proportionnel à ladite différence ; relier une première extrémité d'un premier transistor cascocle à une 25 seconde extrémité dudit premier transistor de gain ; relier une première extrémité d'un second transistor cascode à une seconde extrémité dudit second transistor de gain ; et dans lequel le gain du premier transistor cascode et le gain du second transistor de gain est défini par le courant de polarisation continu.

Enfin l'étape de production peut également comprendre les étapes consistant à : recevoir un second courant de référence pour produire une tension fixe ; et saturer ledit premier transistor cascode et ledit second transistor cascode, pour agrandir une plage de réglage utilisable dudit courant de polarisation continu. Sur les dessins joints : les figures la et lb illustrent les architectures pour un émetteur à 10 accès multiple par répartition en code à large bande (WCDMA) à un étage, et un émetteur WCDMA à deux étages, respectivement ; les figures 2a et 2b illustrent les signaux à différents noeuds d'un émetteur WCDMA à deux étages ; la figure 3 illustre un transistor à gain variable selon une formation 15 translinéaire ; la figure 4 illustre un transistor à gain variable dans une formation de direction du courant ; la figure 5 illustre un schéma fonctionnel pour un contrô Leur à gain variable RF ou HF ; 20 la figure 6 illustre un exemple de sortie qui présente une relation entre les courants de gain et de contrôle ; la figure 7 illustre une comparaison entre un contrôle de gain idéal et un contrôle de gain non linéaire ; la figure 8 illustre un AGV (Amplificateur à Gain Variable) RF ou 25 HF selon un mode de réalisation de l'invention ; la figure 9 représente une transconductance (g,,) par rapport au courant (I) d'un AGV RF ou HF à différentes températures et selon différents procédés de fabrication ; la figure 10 illustre un AGV RF ou HF selon un autre mode de 30 réalisation de l'invention ; la figure 1l présente une comparaison des tracés de la transconductance par rapport au courant entre deux modes de réalisation de l'invention ; la figure 12 illustre un convertisseur de tension en courant linéaire en 5 dB ; la figure 13 illustre un circuit de compensation de température qui utilise un multiplicateur de courant et un circuit PTAT ; la figure 14 illustre un convertisseur de tension en courant linéaire en dB avec compensation de la température. 10 Dans la présente, RF signifie radiofréquence ou haute fréquence (HF) et AGV signifie amplificateur à gain variable. L'une des difficultés majeures des systèmes d'accès multiple par répartition en code à large bande (WCDMA), par exemple, est le besoin d'un contrôle du gain linéaire en dB précis sur une plage de réglage de 74 15 dB de gain. Pour un émetteur (TX) WCDMA, les deux architectures de système illustrées sur la figure 1 sont communément utilisées : conversion directe 100, et conversion à deux étages 150. En comparaison avec la conversion à deux étages 150, la conversion directe 100 offre une meilleure solution à la fois pour les perspectives de l'affaiblissement sur la fréquence 20 image (bande latérale) et d'économie d'énergie. La sortie d'un mélangeur comprend un signal désiré et une bande latérale non désirée. Cependant, les exigences de contrôle de gain pour la plage de réglage de grande précision et étendue nuisent à la popularité de la conversion directe. L'architecture de la conversion directe 100 sur la figure la peut être utilisée pour offrir une 25 plage de contrôle de gain de 90 dB. Les entrées de bande de base IQ sont reçues par les amplificateurs de gain variable de bande de base 102 avec des caractéristiques de passe-bas, modulées par des signaux de radiofréquence ou de haute fréquence (RF ou HF) sur des mélangeurs de modulation RF 104 combinés dans un combineur 106, et enfin envoyées au travers d'un 30 amplificateur à gain variable RF (AGV RF) 108. Le contrôle du gain est -9-généralement partagé entre les filtres passe-bas (LPF) de bande de base IQ 102 et l'AGV RF 108. Pour l'AGV RF 108, la plage de contrôle de gain maximal est d'environ 30 dB à cause de l'isolation limitée du dispositif à l'AGV RF 108. Par conséquent, un contrôle de gain d'au moins 60 dB doit être affecté aux amplificateurs passe-bas 102. Cela fixe une exigence très stricte de fuite d'oscillateur local (LO) pour les mélangeurs IQ 106, qui doivent avoir une réjection LO d'au moins 80 dB afin d'obtenir un niveau de porteuse de ù 20 dBc au réglage de gain minimal. Des techniques de calibrage de fuite de la porteuse peuvent être utilisées, mais la plupart des techniques nécessite un détecteur RF très précis et sensible et un processeur de signal numérique (DSP), faisant de la conversion directe une solution moins attractive. Pour atténuer le besoin d'un contrôle de gain élevé dans 1.e LPF IQ, une architecture utilisant un AGV de fréquence intermédiaire (;[F) illustré sur la figure lb peut être ajoutée pour offrir un contrôle de gain supplémentaire et un réglage du gain plus précis. En outre, cette architecture résout également le problème de fuite LO par un filtrage externe. Sur la figure lb, les entrées de bande de base IQ sont reçues par les filtres passe-bas 154 de gain variable de bande de base, modulées par les signaux de fréquence intermédiaire (IF) sur les mélangeurs de modulation IF 145, combinées dans le combineur 158, et enfin envoyées au travers d'un amplificateur de gain variable IF (AGV IF) 160. Après l'AGV IF 160, une conversion de second étage commence avec un mélangeur de conversion vers le haut RF 162, dans lequel le signal du premier étage est mélangé avec la RF, et le résultat traverse un AGV RF 162. Les signaux sur les noeuds avant et après le mélangeur RF 162 (noeuds X et Y, respectivement) sont présentés sur la figure 2, où la porteuse est représentée par une flèche 202 et le signal est représenté par un triangle 204. Après l'AGV IF en X, le signal 204 et la porteuse 202 sont échelonnés selon le gain AGV, et la réjection LO IF reste la même quand l'atténuation survient après l'étape de mélange IF. La réjection LO est la différence entre le signal et la fuite de porteuse et l'AGV après l'atténuation par le mélangeur RF 162 du signal et de la fuite de porteuse de la même valeur, la réjection LO restant donc la même. Par exemple, pour un gain 5 AGV = - 10 dB, signal = 10 dBm, porteuse = - 10 dBm : 1. sans l'AGV, la réjection LO = 10 dBm ù (- 10 dBm, porteuse) = 20 dB ; 2. si l'AGV est placé avant le mélangeur, réjection LO = 10 dBm ù 10 dB (à cause de l'AGV) ù (- 10 dBm, puissance de la porteuse) _ - 10 10 dBm ; 3. si l'AGV est placé après le mélangeur, réjection LO = 10 dBm ù 10 dB (à cause de l'AGV) ù [(- 10 dBm, porteuse) - 10 dB (à cause de l'AGV)] = 20 dB ; Le résultat est le même que dans le premier cas étant donné que le 15 signal ainsi que la porteuse sont atténués par l'AGV. Un mélangeur RF 162 introduit une tonalité LO RF, qui est à une IF du signal, étant donné que si la fréquence au mélangeur est IF, la sortie sera LO + IF et LO ù IF. En choisissant une IF assez large (par exemple 400 MHz), la tonalité LO RF peut être retirée par un filtre SAW extérieur avant 20 l'amplificateur de puissance. En théorie, l'ensemble du contrôle de gain peut être affecté à l'AGV IF, mais cela nécessite que l'excitateur de RF offre des performances de bruit très réduit. Par conséquent, l'affectation du gain variable est toujours affectée dans les trois étages (LPF, AGV IF et AGV RF) dans une mise en oeuvre pratique, qui rend le réglage difficile. 25 Deux autres architectures de gain variable communément utilisées sont : (a) une cellule translinéaire (figure 3), et (b) un circuit de direction de courant (figure 4). Cependant, les deux offrent des performances relativement médiocres en termes d'isolation à haute fréquence. L'isolation est une considération importante étant donné que la plage de réglage totale 30 de l'AGV est de 90 dB, et donc une isolation d'au moins 90 dB est nécessaire dans la chaîne du TX. L'isolation inverse du dispositif traditionnelle est d'environ 30 dB pour les dispositifs à haute fréquence (dispositifs RF), rendant les circuits illustrés sur les figures 3 et 4 moins attractifs pour les applications RF à cause de l'isolation limitée.

Par conséquent, la présente invention concerne principalement un AGV RF qui permet une plage de réglage de gain linéaire précise sans augmenter le problème d'isolation. Selon une description rapide, l'invention est un amplificateur de gain variable RF CMOS avec une plage de réglage linéaire étendue.

L'amplificateur de gain variable utilise un miroir cascode avec un balancement étendu formé par deux transistors cascode et deux transistors de gain, et l'opération du transistor de gain sur la région de saturation. Les deux transistors cascode se suivent l'un l'autre ; il en va de même pour les deux transistors de gain.

La présente invention utilise de préférence un AGV à semi-conducteur à oxyde de métal complémentaire (CMOS) RF qui est capable de fournir une plage de contrôle de gain linéaire précise sur une variation de température à 2 GHz. Un AGV RF est généralement composé de trois composants de circuit majeurs : un AGV central qui fonctionne à 2 GHz sur 650 dB de plage de réglage de gain (autorisant une marge de tra~[tement de 15 dB), un contrôle de courant linéaire qui fournit un courant de contrôle sur chaque cellule de l'AGV, et un convertisseur de tension en courant linéaire en dB (LDB). Avec cet AGV CMOS RF, la fonction linéaire en dB peut être mise en oeuvre facilement en utilisant des transistors bipolaires verticaux pour les applications WCDMA, et l'architecture de conversion directe peut être utilisée étant donné que l'AGV RF est placé après l'étape de mélange. Un schéma fonctionnel de premier niveau de l'AGV RF est illustré sur la figure 5. Une tension de contrôle et un courant de référence sont reçus par un convertisseur de tension en courant (LDB) linéaire 506 et un courant - 12 intermédiaire (décibel), qui dépend du courant de référence et de la tension de contrôle, est émis par le convertisseur LDB 506. La tension de contrôle est transformée au travers d'une fonction linéaire en courant intermédiaire, et elle est séparée par un circuit de contrôle de courant en deux courants de contrôle. Ces deux courants sont alimentés séparément vers deux circuits d'amplificateur 502 et 504. Les courants de contrôle sont alimentés séparément vers deux circuits d'amplificateur 502 et 504. Chacun des circuits d'amplificateur prend deux entrées de tension et le courant de contrôle et émet deux courants de sortie. Chacun des circuits de l'amplificateur est développé davantage sur les figures 8 et 10. En reliant les deux amplificateurs identiques 502 et 504 en parallèle, l'AGV RF ne compte pas sur l'isolation inverse du dispositif pour fournir l'isolation requise. Tout signal à action directe est annulé par la contrepartie différentielle négative à la sortie, permettant la mise en oeuvre de la RF. En utilisant cet agencement de circuit, la sortie de l'AGV RF est donnée par :

Tout ù (gml ù gm2)•Vin (1)

où gmi et gm2 sont les transconductances des deux amplificateurs 502 20 et 504, respectivement, et gm dépend du courant. Le circuit de la figure 5 offre un avantage significatif par rapport à d'autres tels que la cellule translinéaire illustrée sur la figure 3 et le circuit de direction du courant présenté sur la figure 4 en termes d'isolation. Cependant, l'AGV RF ne compte pas sur l'isolation inverse du dispositif 25 pour offrir l'isolation requise. Tout signal d'action directe est principalement annulé par la contrepartie différentielle négative à la sortie, mais pas totalement, parce que (a) les signaux d'entrées ne sont pas parfaitement différentiels, et (b) l'isolation inverse du dispositif dépend de la polarisation, de telle sorte que le signal de fuite différentiel ne peut pas être annulé 30 totalement quand ils sont ajoutés. Néanmoins, cet agencement fournit des performances d'isolation supérieures par rapport aux deux autres agencements illustrés sur les figures 3 et 4. A partir de l'équation (1), l'AGV RF compte sur la différence de transconductance gm entre les deux amplificateurs pour réaliser le contrôle du gain. Cependant, à l'inverse du gain d'un transistor bipolaire, gm dans le MOSFET est régi par une loi quadratique :

gm = 1I(2Kp.Ictrl) où kp est une constante donnée par : kp = ,,.C"X.W/L

où go est la mobilité, C"X est la capacitance d'oxyde de grille par 15 surface, et W/L est le rapport de la largeur sur la longueur du MOSFET. Les courants de contrôle Ictrlp et Ictrm sont donnés par :

Ictrlp ' Ictrlm Idb (4)

20 où Idb est le courant intermédiaire, ou "décibel". Les gains maximal et minimal surviennent à : (2) (3) Ictrlp = IdB ; Ictrlm ù 0 Ictrlp ù Ictrlm 0,5 Idb (gain maximal) (gain minimal) 25 Une courbe de sortie d'échantillon qui présente la relation entre les courants de gain et de contrôle est présentée sur la figure 6. Afin de fournir un gain linéaire, une relation g,,, ù I linéaire est nécessaire pour le contrôle du gain. Si l'AGV est construit sur la base des équations (1) et (2), à 30 l'inverse des transistors bipolaires dans lesquels gm est linéairement proportionnel au courant, la relation de racine carrée entraîne un écart de contrôle du gain illustré sur la figure 7. Comme il est possible de le voir sur la figure 7, la plage de contrôle linéaire utilisable est d'environ 70 % à un gain de 50 %. La plage de contrôle linéaire utilisable est réduite de 30 %, et la moitié du gain est gaspillée. Cela n'est pas souhaitable dans les circuits RF mobiles étant donné que le gaspillage du gain à la RF entraîne une dissipation élevée de la puissance qui est inacceptable. La réduction du gain et de la plage de réglage utilisables peut être résolue en utilisant un programme de polarisation du miroir de courant.

Pour l'amplificateur cascode illustré sur la figure 8, dans lequel M1 et M2 sont les transistors de gain, M3 et M4 sont les transistors cascocle, et M5 est le MOSFET-diodes qui reflète le courant de référence aux transistors M1 et M2. Les transistors M3 et M4 sont dans une formation cascode par rapport aux M1 et M2, respectivement. Les grilles des transistors M1 et M2 sont reliées au MOSFET M5 au travers des résistances R2 et R1, respectivement. Les transistors M1 et M2 sont également reliés à V;,,p et Vinm au travers des condensateurs C 1 et C2, respectivement. Les résistances R1 et R2 sont les blocs de courant alternatif et les condensateurs C1 et C2 servent de blocs de courant continu. L'impédance visible dans le MOSFET- diodes M5 en X du point de vue du courant alternatif au courant continu est :

Zx = wgs5/lctrl = 1/gm5 (5) où Vgs5 est la tension entre la grille et la source du transistor M5, et lctrl peut être exprimé en termes de Vgs5, donné par :

lctrl ù Kp (Vgs5 ù Vth)2 (6) où Vt1, est la tension de seuil du transistor M5. La sensibilité de Vgs5 due à Ictrl est donc donnée par :

dVgs5/dlctrl = 1/[2kp (Vgs5 ù Vth)] (7) Si kp oo, Vgs5 peut être considéré comme une constante. L'application de cela à l'équation (5) donne une relation gm_I linéaire donnée par :

10 gm5 = kl•Ictrl (8)

où kt est la constante 1/Vgs5. Si les transistors M1, M2 et M5 sont suivis, les transconductances des transistors de gain de courant M1 et M2 sont données par : gml = gm2 = ngm5 = n.kt.Ictrl (9)

où n est le rapport de doigt numérique entre les transistors M1, M2 et M5. Le rapport de doigt représente un rapport de taille, c'est-à-dire que la 20 taille d'un MOSFET peut être exprimée comme n x W/L. Quand deux transistors se suivent l'un l'autre, si le W/L d'un transistor est égal à cinq fois le W/L d'un autre transistor, le courant du premier transistor est égal à cinq fois le courant du second transistor. Pour contrôler l'hypothèse kp (Do, il faut considérer un transistor de gain RF 25 formé par les transistors M1 et M2 pour obtenir le gain en RF ; un rapport W/L élevé, une longueur de grille minimale Lmin et un oxyde de grille mince (C0X élevé) sont utilisés pour ces transistors. Ils optimisent tous le kp, faisant de l'équation (8) une approximation valable. Cela peut être vérifié par une simulation ainsi que cela est illustré sur la figure 9. 15 Le circuit de la figure 8 améliore la plage de contrôle linéaire, mais elle a toujours des limites. La figure 9 est une illustration d'un tracé gm-I pour le transistor M5 sur les angles de température et de traitement. L'équation (9) considère que les transistors M1, M2 et M5 sont suivis. Cependant, le suivi en utilisant les dispositifs Län;,, est difficile à cause de la modulation de canal donnée par : Lctrl = kp (Vgs Vth)2 (1 + XVds) (10) où 7^., est l'indice de modulation de canal, qui est inversement proportionnel à la longueur du canal, et Vds est la tension entre le drain et la source. A partir de l'équation (10), il est évidentque pour le suivi des dispositifs de canal court, non seulement leurs Vgs mais ausslL leurs Vds doivent être les mêmes pour une symétrie précise du courant.

Pour forcer les transistors M1, M2 et M5 à se suivre les uns les autres dans Vgs et Vds, l'amplificateur peut utiliser les transistors cascode (M3, M4) pour former un cascode de balancement étendu symétrique comme illustré sur la figure 10. Dans le circuit présenté sur la figure 10, les transistors M1 et M3 restent dans le même agencement de cascode, et les transistors M2 et M4 restent également dans le même agencement de cascode. Un autre transistor cascode M6 est introduit pour former un agencement cascode avec le transistor M5. Les grilles des transistors M3, M4 et M6 sont reliées ensemble et ces grilles sont reliées à un MOSFET-diodes M8. Un transistor M6 est introduit pour définir le Vds de M5. Les transistors {M1, M2, M5} ont la même longueur de grille e1: la même densité de courant. Les transistors {M3, M4, M6, M8} ont également la même longueur de grille et la même densité de courant. Etant donné que les transistors cascode {M3, M4, M6} sont échelonnés (suivis), le Vgs dans ces transistors est le même pour un Ic,ri donné. Cela pousse le Vds dans les transistors {M1, M2, M5} à être le même tant que les MOSFET M3, M4, -17- M6 et M8 opèrent dans la région de saturation. Le transistor M7 est utilisé pour forcer le transistor M6 à opérer dans la région de saturation, et LRFF x R1EF définit le Vds des transistors {Ml, M2, M5} pour assurer l'opération de saturation. Il faut noter que pour une opération à basse tension, M8, LREF et RI F peuvent être retirés avec VREF porté directement à VDD. Sur la figure 10, deux courants de contrôle Ictr,p et Ietrin, sont reçus et deux tensions d'entrée, V,np et V,nnä sont reçues. Deux courants de sortie Ioum, et Iontp, sont émis par le circuit de la figure 10. Un courant de polarisation de courant continu est reflété vers deux transistors de gain, Ml et M2. L'amélioration de l'utilisation de la polarisation de cascode à balancement étendu par rapport à la polarisation de la symétrie du courant peut être examinée par la simulation, comme illustré sur la figure 11. La polarisation de cascode comprend une plage de réglage utilisable au moins 5 fois plus grande que celle de la polarisation de symétrie du courant. Il faut noter qu'avec une région Ietri réduite, les performances sont à peu près les mêmes étant donné le Vds réduit (rappel Vgs = Vds pour M5). Le convertisseur de tension en courant (LDB) linéaire en dB illustré sur la figure 5 peut prendre une tension de contrôle d'entrée externe Vctrl et 20 émettre un courant de contrôle échelonné logarithmique Idb donné par :

Idb = Iref.exp (KLDB Vctri)

où KLDB est la pente de jeu du convertisseur. Pour générer la fonction 25 exponentielle, un transistor bipolaire NPN vertical (VNPN) est utilisé étant donné qu'il a la forme : le = Is.exp (Vbe/VT) (12) - 18 où le est le courant au collecteur, Is est le courant de saturation, Vbe est la tension de l'émetteur de base, et VT est la tension thermique donnée par : VT = kT/q

où k est la constante de Boltzmann, T est la température et q est la constante de charge unitaire. Une architecture symétrique du courant, illustrée sur la figure 12, peut être utilisée pour mettre en oeuvre le convertisseur. OP1, OP2 et OP3 sont des amplificateurs opérationnels, Q1 et Q2 sont des transistors VNPN, et MI et M2 sont des PMOS. Le courant de contrôle de sortie est donné par :

IdB = Is.exp [(Vbel + AV)/VT] (14) où AT est la baisse de tension donnée par Iadd.R2 étant donné que l'OP2 est une masse analogique. En choisissant Ml et M2 identiques, Iadd est donné par Vetd/R1, et donc :

20 AV = Vctr,.R2/Rt

en remplaçant (15) de nouveau en (14), on obtient : 'etri = Is.exp [(VbeI/VT) + (R2/Ri)•(Vctri/VT)] 25 = Iref.exp [(R2/R1)•(Vetrt/VT)]

Cela donne l'équation (11) Idb = Iref.exp (KLDB.Vctrl) (15) (16) -19- Avec KLDB donné par :

KLDB = R2/(VT.RI) (17) 5 L'amplificateur opérationnel OP 1 est un suiveur d'entrée qui copie V~tri vers la borne positive de R1 ; les amplificateurs opérationnels OP2 et OP3 sont des tampons de gain unitaires pour compenser le (3 réduit dans les transistors VNPN. 10 Il faut noter que KLDB dépend de la température, mais que le contrôle de gain automatique (AGC) du WCDMA nécessite un KLDB constant sur la température. La réexpression du terme de l'exposant KLDB.V;tri en (16) donne :

15 KLDB .Vctrl= (R2Ri).VctrdNT) _ ladd.R2)/VT (18)

Par conséquent, la dépendance de la température peut être compensée en rendant ladd proportionnel à la température. Cela peut être obtenu en multipliant lads par un courant de température proportionnelle à 20 absolue (PTAT) ainsi que cela est illustré sur le circuit présenté sur la figure 13. Le courant avec compensation de la température IaddT (figure 13) est donné par :

IaddT = ladd•(IPTAT/IBG) (19) où IBG est le courant de bande interdite indépendant de la température. IPTAT (figure 13) est donné par :

IPTAT = KPTAT•VT (20) 25 30 où KPTAT, indépendant de la température, est donné par :

KPTAT = (1/R) 1 n(Jc i/Jc2) (21.) où 41 et .42 sont les densités de courant de Q1 et Q2, respectivement. Le remplacement de IaddT dans l'équation (18) donne :

KLDB•Vctrl = (IaddT•R2)/VT Iadd•(KPTAT•VT)/IBG.(R2/VT) = Iadd•(KPTAT•R2)/IBG

qui est indépendant de la température. Le circuit LDB final avec compensation de la température est présenté sur la figure 14 avec KLDB donné par :

KLDB = (R2•KPTA r)/(RI •IBG) (22)

Le circuit LDB avec compensation de la température est simulé et le résultat montre que la plage de réglage Vctri visée est de 0,4 V à 1,4 V, et la sortie Ictri visée est de 1 A à 100 A. La variation de la pente totale est 20 seulement de 2 dB ( 1 dB) de 0 à 120 C, mais la variation se dégrade à 6 dB si le circuit est utilisé aussi bas que ù 40 C. Cela est dû au fait que (3 baisse de plus de 3 fois de la température de 120 C à ù 40 C. Par conséquent, la précision de l'AGV se dégrade à des températures extrêmement basses.

25 Bien que l'invention ait été présentée et décrite en particulier en référence à un mode de réalisation de celle-ci, les hommes du métier comprendront que de nombreuses modifications et de nombreux autres modes de réalisation de l'invention peuvent être présentés. En particulier, bien qu'elle soit décrite en utilisant des transistors MOSFET, l'invention 30 peut également être mise en oeuvre avec d'autres types de transistors.

15 Chaque transistor décrit dans l'invention peut être un transistor de type N ou de type P. Bien que l'invention soit motivée par les problèmes rencontrés au cours des développements du projet WCDMA, les hommes du métier comprendront que la solution présentée par l'invention est également 5 applicable au système mondial de communication avec les mobiles (GSM), au réseau local sans fil (WLAN), et à d'autres applications dans lesquelles le contrôle linéaire en dB est important.

Claims (12)

REVENDICATIONS

1. Circuit d'amplificateur avec un gain ajustable linéaire, caractérisé en ce qu'il comprend : un premier transistor de gain (M 1) comprenant une grille, une première extrémité, et une seconde extrémité ; un second transistor de gain (M2) comprenant une grille, une première extrémité et une seconde extrémité ; un circuit miroir de courant agencé pour recevoir un courant de contrôle d'entrée et pour produire un premier courant de référence vers le premier transistor de gain (Ml) pour contrôler une différence de tension entre la grille et la première extrémité du premier transistor de gain (Ml), le circuit miroir de courant étant également agencé pour produire un second courant de référence vers le second transistor de gain (M2) pour contrôler une différence de tension entre la grille et la première extrémité du second transistor de gain (M2) ; un premier transistor cascode (M3) comprenant une première extrémité et une seconde extrémité, le premier transistor cascode (M3) étant capable de générer un premier courant de sortie à la seconde extrémité, le premier transistor cascode (M3) étant relié à sa première extrémité à la seconde extrémité du premier transistor de gain (Ml) ; et un second transistor cascode (M4) comprenant une première extrémité et une seconde extrémité, le second transistor cascode (M4) étant capable de générer un second courant de sortie à la seconde extrémité, le second transistor cascode (M4) étant relié à sa première extrémité à la seconde extrémité du second transistor de gain (M2) ; le premier courant de sortie et le second courant de sortie étant liés linéairement au courant de contrôle.

2. Circuit d'amplificateur selon la revendication 1, caractérisé en ce qu'il comprend également : un premier condensateur (Cl) couplé à la grille du premier transistor de gain ; et un second condensateur (C2) couplé à la grille du second transistor de gain, dans lequel le premier condensateur est capable de recevoir une première tension d'entrée de courant alternatif et le second condensateur est capable de recevoir une seconde tension d'entrée de courant alternatif.

3. Circuit d'amplificateur selon la revendication 1, caractérisé en ce que le circuit symétrique de courant comprend également un transistor symétrique (M5), ledit transistor symétrique comprenant une grille et une première extrémité, dans lequel la grille du transistor symétrique est couplé à la grille du premier transistor de gain (Ml) et la grille du second transistor de gain (M2), et la grille du transistor symétrique (M5) est couplée à la première extrémité du transistor symétrique (M5).

4. Circuit d'amplificateur selon la revendication 3, caractérisé en ce que le transistor symétrique fonctionne dans une région de saturation.

5. Circuit d'amplificateur selon la revendication 1, caractérisé en ce que le circuit symétrique de courant comprend également : un premier transistor symétrique (M5) comprenant une grille, une première extrémité, et une seconde extrémité ; un second transistor symétrique (M6) comprenant une grille, une première extrémité, et une seconde extrémité ; et un troisième transistor symétrique (M7) comprenant une grille, une 25 première extrémité, et une seconde extrémité ; dans lequel la grille du premier transistor symétrique (M5) est couplée à la grille du premier transistor de gain (Ml), la grille du second transistor de gain (M2), et la première extrémité du troisième transistor de gain (M7), la seconde extrémité du premier transistor symétrique (M5) est 30 couplée à la première extrémité du second transistor symétrique (M6) ; et 2894095 - 24 - la grille du troisième transistor symétrique (M7) est couplée à la seconde extrémité du second transistor symétrique (M6) ; et la grille du troisième transistor symétrique (M7) est couplée à la seconde extrémité du second transistor symétrique (M6). 5

6. Circuit d'amplificateur selon la revendication 5, caractérisé en ce qu'il comprend également : un transistor de référence (M8) comprenant une grille, une première extrémité, et une seconde extrémité, dans lequel la grille du transistor de référence (M8) est couplée à la grille du second transistor symétrique (M6), 10 la grille du premier transistor cascode (M3), et la grille du second transistor cascode (M4), et l'extrémité de drain du transistor de référence (M8), la seconde extrémité du transistor de référence (M8) étant capable de recevoir un courant de référence ; et une résistance de référence est couplée à la première extrémité du 15 transistor de référence (M8).

7. Circuit d'amplificateur selon la revendication 1, caractérisé en ce que chaque transistor dans le circuit d'amplificateur est soit : un transistor de type n, dans lequel la première extrémité de chaque transistor est une source et la seconde extrémité de chaque transistor est un 20 drain ; ou un transistor de type p, dans lequel la première extrémité de chaque transistor est un drain et la seconde extrémité de chaque transistor est une source.

8. Procédé destiné à permettre le contrôle linéaire d'un courant de gain de sortie, caractérisé en ce qu'il comprend les étapes consistant à : transformer linéairement une tension de contrôle en un courant intermédiaire, ledit courant intermédiaire étant linéairement proportionnel à ladite tension de contrôle ; convertir ledit courant intermédiaire en un premier courant de 30 contrôle et un second courant de contrôle, dans lequel ledit courantintermédiaire est égal à la différence entre ledit premier courant de contrôle et ledit second courant de contrôle ; et produire ledit courant de gain de sortie selon ladite différence.

9. Procédé selon la revendication 8, caractérisé en ce que l'étape de 5 production dudit courant de gain de sortie comprend également les étapes consistant à : recevoir le premier courant de contrôle et le second courant de contrôle ; recevoir une première tension d'entrée et une seconde tension 10 d'entrée ; transformer la première tension d'entrée en un premier courant de sortie selon ladite différence ; et transformer la seconde tension d'entrée en un second courant de sortie selon ladite différence ; 15 la différence entre le premier courant de sortie et le second courant de sortie étant proportionnelle au courant de gain de sortie.

10. Procédé selon la revendication 8, caractérisé en ce que l'étape de transformation d'une tension de contrôle en courant de décibel comprend également l'étape consistant à recevoir un premier courant de référence, 20 dans lequel ledit courant de décibel dépend dudit premier courant de référence et de ladite tension de contrôle.

11. Procédé selon la revendication 8, caractérisé en ce que l'étape de production comprend également les étapes consistant à : refléter un courant de polarisation continu vers un premier transistor 25 de gain et un second transistor de gain, ledit courant de polarisation continu étant proportionnel à ladite différence ; relier une première extrémité d'un premier transistor cascode à une seconde extrémité dudit premier transistor de gain ; relier une première extrémité d'un second transistor cascode à une 30 seconde extrémité dudit second transistor de gain ; etdans lequel le gain du premier transistor cascode et le gain du second transistor de gain est défini par le courant de polarisation continu.

12. Procédé selon la revendication 11, caractérisé en ce que l'étape de production comprend également les étapes consistant à : recevoir un second courant de référence pour produire une tension fixe ; et saturer ledit premier transistor cascode et ledit second transistor cascode, pour agrandir une plage de réglage utilisable dudit courant de polarisation continu.