FR2487605A1 - Circuit de commande de gain - Google Patents

Abstract

A.CIRCUIT DE COMMANDE DE GAIN. B.CIRCUIT COMPORTANT UNE ENTREE 12 ATTAQUANT DEUX AMPLIFICATEURS DIFFERENTIELS 21, 22 DONT LES SORTIES SONT RELIEES A DEUX PAIRES DE TRANSISTORS 33, 34 ET 35, 36, L'UN DES TRANSISTORS 33, 35 DE CHAQUE PAIRE ETANT UN TRANSISTOR DE REACTION RELIE A LA SORTIE 19, AINSI QU'UN MOYEN DE POLARISATION CONSTANT 13, 14, 17, 18. C.L'INVENTION S'APPLIQUE AU TRAITEMENT DES SIGNAUX AUDIO NOTAMMENT A LEUR EXPANSION ET A LEUR COMPRESSION.

Description

La présente invention concerne un circuit de commande de gain et notamment

un circuit à commande par tension dont le gain varie suivant une fonction exponentielle de la

tension de commande qui lui est appliquée.

Les circuits de commande de gain connus, pour commander de façon électrique le gain utilisent de faibles signaux de changement d'impédance pour obtenir des changements correspondants de tension ou de courant de polarisation pour des éléments non linéaires tels que des diodes semiconductrices,

des transistors bipolaires ou des transistors à effet de champ.

Toutefois les caractéristiques de commande ainsi que les caractéristiques entrée/sortie de tels circuits sont beaucoup plus faibles que cela ne serait souhaitable pour des équipements audio haute fidélité; de tels circuits ne conviennent pas en général pour des applications comme circuits réducteurs de bruit

de signaux audio.

On a déjà proposé un circuit de commande de gain par tension, ayant de meilleures caractéristiques comme

par exemple le circuit décrit au brevet U.S 3 714 462. Ce cir-

cuit utilise avantageusement la caractéristique exponentielle tension/intensité, bien connue de la jonction base-émetteur d'un transistor bipolaire. Ce circuit comporte un transistor

de conversion logarithmique et un transistor de conversion anti-

logarithmique (conversion inverse). Malheureusement l'intensité

statique totale qui traverse ces transistors varie considérable-

ment suivant la variation du signal de commande de gain appliqué à ce transistor, comme cela sera décrit de façon plus détaillée ultérieurement. Etant donné les variations significatives du courant statique dans un tel circuit, un fort courant statique

est accompagné par des influences inverses telles que l'augmen-

tation du débit du signal de commande, un bruit plus important (essentiellement un bruit de claquement) et une consommation plus importante de courant. Inversement, un faible courant statique présente des inconvénients tels que la génération d'une distorsion de diaphonie. Cela résulte de la réduction de la

conductance mutuelle du transistor au voisinage du point de pas-

sage à zéro du courant d'entrée. Un autre inconvénient du cou-

rant statique faible est la génération d'une distorsion non linéaire. Cela résulte du fonctionnement en chemin de réaction

et en chemin de sortie formés par les transistors complémentai-

res PNP et NPN qui fonctionnent de façon voisine à la classe B lorsque le courant collecteur-émetteur est faible. Une autre difficulté liée au courant statique faible est la limite de la largeur de bande due à la réduction de la fréquence de coupure de ces transistors, à l'instabilité du circuit de polarisation en fonction de la température et des fluctuations de la tension d'alimentation.

Le courant statique réel dans un circuit de com-

mande de gain par tension, selon l'art antérieur est ainsi choisi comme compris entre les conditions antagonistes d'un courant statique faible et d'un courant statique élevé. Toutefois comme indiqué, les variations du courant statique en fonction du gain

sont relativement importantes. En conséquence, la plage disponi-

ble de sélection mentionnée ci-dessus est inévitablement main-

tenue faible. En outre, les effets adverses déjà mentionnés ne peuvent pas tous être évités étant donné les très importantes

fluctuations de courant statique que l'on peut avoir.

La présente invention a pour but de créer un

circuit de commande de gain permettant de remédier aux inconvé-

nients des circuits mentionnés assurant la commande par tension, dans lequel le courant statique total soit maintenu à une valeur constante quelles que soient les variations de gain déterminées

par la tension de commande de gain.

L'invention a également pour but de créer un circuit de commande de gain par tension dans lequel la fréquence de coupure du transistor soit réduite de façon à augmenter la

plage de réponse en fréquence et à réduire le débit (c'est-à-

dire la fuite du signal de commande) et le bruit (en particulier

le bruit de claquement) tout en assurant une linéarité satis-

faisante des caractéristiques de commande de gain et des

caractéristiques entrée/sortie.

L'invention a également pour but de créer un circuit de commande de gain par tension, susceptible d'être

réalisé sous forme de circuit semi-conducteur intégré, permet-

tant une fabrication économique sans nécessiter d'amplificateur opérationnel, ayant comme indiqué une caractéristique de fréquence à grande largeur de bande, à plage de commande de gain importante et à linéarité satisfaisante dans toute la plage de commande

et enfin des caractéristiques entrée/sortie, à linéarité satis-

3 2487605

faisante ne présentant pratiquement pas de distorsion importante.

A cet effet l'invention concerne un circuit de commande de gain par tension formé d'un étage d'entrée recevant le signal d'entrée, d'un premier amplificateur différentiel dont l'entrée est couplée à l'étage d'entrée et d'une première

et d'une seconde sorties différentielles, d'un second amplifi-

cateur différentiel dont l'entrée est couplée à l'étage d'entrée ainsi qu'une première et une seconde sorties différentielles,

une première paire de transistors d'un premier type de conducti-

vité dont les émetteurs sont réunis à la première sortie diffé-

rentielle du premier amplificateur différentiel, ces transistors ayant également des bases et des collecteurs, une seconde paire de transistors de conductivité opposée à celle de la première paire, dont les émetteurs sont réunis à la première sortie différentielle du second amplificateur différentiel, et dont les collecteurs sont couplés de façon que le collecteur de l'un des transistors de la première paire soit relié au collecteur d'un transistor de la seconde paire, le collecteur de l'autre transistor de la première paire étant couplé au collecteur de

l'autre transistor de la seconde paire, avec des bases respecti-

ves, la base de l'un des transistors de chaque paire étant réunie à la base de l'autre transistor de la paire restante, un

circuit de réaction reliant les collecteurs de l'un des transis-

tors à l'étage d'entrée, un circuit reliant les secondes sorties

différentielles du premier et du second amplificateurs diffé-

rentiels, l'une à l'autre et un point commun, ainsi qu'un cir-

cuit de sortie couplé au collecteur des autres transistors de

la première et de la seconde paires.

De façon préférentielle, les amplificateurs différentiels sont formés chacun de deux transistors de même

type de conductivité que celle de la paire de transistors associés.

Dans ce montage, les émetteurs sont réunis à une source de cou-

rant constant et les collecteurs des transistors constituent respectivement la première et la seconde bandes de sortie différentielles. Les bases sont reliées à l'étage d'entrée et à un point de référence. L'étage d'entrée peut comporter un

amplificateur opérationnel suivi par une résistance de linéari-

sation. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels:

- la figure 1 est un schéma d'un circuit de com-

mande de gain connu.

tiques de courar de réalisation d tiques de courar

- la figure 2 est un graphique des caractéris-

it statique du circuit de la figure 1.

- la figure 3 est un schéma d'un premier mode

le l'invention.

- la figure 4 est un graphique des caractéris-

tt statique du mode de réalisation de la figure 3.

réalisation de de réalisation de réalisation de réalisation de réalisation de réalisation - la figure 5 l'invention. - la figure 6

de l'invention.

- la figure 7

de l'invention.

- la figure 8

de l'invention.

- la figure 9

de l'invention.

- la figure 10

de l'invention.

est un schéma d'un second mode de est un schéma d'un troisième mode est un schéma d'un quatrième mode est un schéma d'un cinquième mode est un schéma d'un sixième mode ) est un schéma d'un septième mode

DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERENTIELS:

La description concerne tout d'abord un circuit

de commande de gain connu, représenté à la figure 1, permettant

de souligner les caractéristiques avantageuses de l'invention.

Le circuit connu qui est à commande par tension présente une caractéristique entrée/sortie, logarithmique; ce

circuit est utilisé comme élément à gain variable dans un cir-

cuit de réduction de bruit par exemple pour l'enregistrement

et la lecture de bandes magnétiques ou la lecture d'enregistre-

ment audio. Une description du principe de réduction de bruit

de ce circuit est par exemple faite dans le brevet US 3 789 143.

Selon la figure 1, le circuit à commande de

gain connu se compose d'une source de signaux d'entrée 1 repré-

sentée par une source de courant; cette source est couplée à l'entrée inversée d'un amplificateur opérationnel 2 dont l'entrée

non inversée est reliée à la masse. Les collecteurs d'un transis-

tor de réaction 3 de type NPN et d'un transistor de réaction 4

de type PNP sont couplés à la borne d'entrée inversée de l'am-

plificateur opérationnel 2; les émetteurs de ces transistors

sont respectivement couplés par une source de tension de polari-

sation négative 5 et une source de tension de polarisation positive 6 à la borne de sortie de l'amplificateur opérationnel 2. Les transistors 3, 4 donnent le courant de réaction pour

l'amplificateur opérationnel 2 qui fonctionne comme amplifica-

teur d'erreur ou de différence. Ce circuit de commande de gain connu comporte en outre un transistor de sortie 7, de type NPN et un transistor de sortie 8 de type PNP. Les émetteurs des transistors 7 et 8 sont couplés respectivement aux émetteurs des transistors 3 et 4. Les collecteurs des transistors 7 et 8 sont réunis à une borne de la résistance de charge 9 de sortie, dont l'autre borne est reliée à la masse. Les première et seconde entrées de signaux de commande lOa, lOb sont respectivement couplées aux

bases des transistors 3, 8 et aux bases des transistors 4, 7.

Dans ce circuit, une tension de commande VC, équilibrée, est appliquée entre les deux entrées de signaux de commande l0a,

lOb, si bien qu'une tension de commande égale à -Vc est appli-

quée à la base de chacun des transistors 3, 8; une tension de commande complémentaire +Vc est appliquée à chacune des bases

des transistors 4, 7.

Dans le circuit de commande de gain connu, selon la figure 1, la source de signal 1 donne un courant de signal d'entrée iin; un courant de sortie, résultant iout passe dans la résistance de charge 9. De même, les courants il, i2, i3, i4 traversent les collecteurs des transistors 3, 4, 7, 8

respectifs. Pour tout signal de courant d'entrée iin' particu-

lier, l'amplificateur opérationnel 2 donne à sa sortie de sortie une tension vl. Chacune des sources de tension de polarisation , 6 donne une différence de tension de polarisation VB. Si le courant de saturation base-émetteur traversant chacun des transistors 3, 4, 7, 9 (ce courant étant le même pour chacun des transistors) est désigné par I., et si la charge unitaire d'un électron, la constante de Boltzmann et

la température absolue en degrés Kelvin de la jonction base-

émetteur sont respectivement représentées par les grandeurs k, k, T, les courants de collecteur il, i2, i3, i4 sont donnés par les formules suivantes: i1 iS [exp i2 = IS lexp i3 =IS I exp

i4 = IS [exp -

(VB - VC/2-v1l) kT J ij (VB - VC/2+vl) l_ kT (VB + VC/2Pv)iÀ kT) (VB + Vc/2+vl))_ kT J il 1_1I

A la température normale (T = 300 K), 1'expres-

sion kT/q est approximativement égale à 26mV.

Ainsi, le courant d'entrée iin peut s'écrire comme suit: iin = i1 + i2 = 2IS exp q (VB - VC/2) kT * sinh qvl kT De même le courant de sortie iout peut s'écrire comme suit: iout = i3 + i out 13 4 = -2IS exp q (VB + Vc/2) kT qv1 sinh kT (6) Ainsi la relation entre les courants d'entrée et de sortie est donnée par la formule suivante:

iu in expqV-

lout inexp kT (7) En conséquence, le gain en intensité du circuit connu de la figure 1 varie suivant une fonction exponentielle

de la tension de commande VC.

Toutefois comme indiqué ci-après, dans le cir-

cuit de la figure 1, le courant statique également appelé cou-

rant erratique, qui traverse les transistors 3, 4, 7, 8 en l'absence de signal d'entrée (c'est-à-dire pour iin = 0) varie de façon importante en amplitude lorsque la tension de commande (1) (2) (3) (4) (5) de gain Vc varie. A la figure 1 et dans le diagramme de la figure 2, le courant statique traversant les transistors de réaction 3, 4 est représenté par ID.; le courant statique in traversant les transistors de sortie 7, 8 est représenté par IDout. La variation des courants statiques IDin et IDout avec la tension de commande de gain Vc présente un effet adverse sur la caractéristique du circuit de commande de gain connu

comme cela découle de l'exposé suivant.

Lorsque le signal d'entrée iin est nul et que le courant de sortie iout est nul par conséquence, le courant statique IDin passant par le chemin de réaction et le courant

statique IDout passant par le chemin de sortie sont respective-

ment donnés par les formules suivantes: IDin = il i2;

IDout =i3 =i4.

En conséquence, on a: IDin =s I [ exp q B 2_Is exp kT.... (8) IDt =I [exp t q (VB C/2Y _ =I[exp q (VB + V /2) Les expressions précédentes peuvent se réduire en utilisant les symboles I et A définis comme suit: Inou Io = IS exp (qVB/kT) A = exp (qVC/kT) On voit ainsi que l'expression A est le gain en courant donné par l'équation (7). Les expressions (8) et (9) peuvent s'écrire comme suit: IDin = IO A -1/2.... (10) IDot = Io * A +1/2.

. (11) Ainsi les courants statiques IDin et IDout passant par le chemin de réaction et le chemin de sortie varient respectivement en fonction du gain comme représenté par la ligne..DTD: en trait plein à la figure 2. En conséquence, la somme des cou-

rants statiques IDin + ID ut représentés par la courbe en poin- tillés à la figure 2 varie à partir d'une valeur égale à 2I jusqu'à une valeur égale approximativement à 50 10 En d'autres termes, le rapport entre la valeur maximale de la somme ID. + ID et la valeur minimale de cette somme est de l'ordre onout de 17dB. De plus, un circuit de commande de gain tel que celui de la figure.l présente l'inconvénient d'une alimentation trop importante par le signal de commande et d'un bruit augmenté

(principalement dû à un bruit de claquement) ainsi qu'à une con-

sommation d'énergie augmentée lorsque le courant statique est important. Inversement, lorsque le courant statique est faible, le circuit de commande de gain de la figure 1 présente des difficultés telles que la distorsion de diaphonie par suite de la réduction de la conductance mutuelle des transistors 3, 4, 7, 8 au voisinage des points de passage à zéro du courant d'entrée Iin. En outre, lorsque le courant statique est faible,

on peut avoir une distorsion non linéaire du fait que les che-

mins de réaction et de sortie formés par les transistors complé-

mentaires 3, 4, 7, 8 de type PNP et NPN travaillent de façon voisine à la classe B. En outre-lorsque le courant statique est faible, la fréquence de coupure des transistors 3, 4, 7, 8 est réduite et le circuit de polarisation 5, 6 devient instable par suite des variations de température et de fluctuation de la

tension d'alimentation; il en résulte une réduction de la lar-

geur de bande du circuit de la figure 1.

En conséquence le courant statique réel choisi

pour le circuit de la figure 1 est un compromis entre les condi-

tions extrêmes mentionnées. Toutefois comme les variations du courant statique en fonction du gain sont importantes comme représenté à la figure 2, la plage des valeurs appropriées pour le courant statique est relativement faible. De plus, on ne peut éviter les difficultés ci-dessus lorsque le courant statique

varie du fait des variations du gain.

La présente invention se propose de remédier à ces difficultés et au lieu de créer un circuit de commande de gain dans lequel le courant statique total est maintenu pratiquement constant quelles que soient les variations de gain du circuit par suite de la tension de commande de gain Vc qui

lui est appliqué.

La figure 3 montre un premier mode de réalisa-

tion de l'invention. Une source de signaux d'entrée 11 repré- sentée sous forme de source de courant est reliée à l'entrée inversée d'un amplificateur opérationnel 12 constitué par un

amplificateur de signal d'erreur; la borne d'entrée non inver-

sée de cet amplificateur est à la masse. La borne de sortie de l'amplificateur opérationnel 12 est couplée par les sources de polarisation 13, 14 aux entrées respectives d'un premier et d'un

second amplificateurs différentiels 21, 22. Les sources de cou-

rant constantes 15, 16 sont respectivement couplées aux ampli-

ficateurs différentiels 21, 22 et les sources de polarisation 17, 18 sont respectivement couplées aux bornes de commande.' Une résistance de charge 19 reçoit le signal de

courant de sortie iout.

Un premier amplificateur différentiel 21 est formé des transistors PNP 23, 24 dont les émetteurs sont reliés

en commun à la source de courant 15 et dont les bases sont res-

pectivement couplées aux sources de polarisation 13, 17. De même, le second amplificateur différentiel est formé d'une paire de transistors 25, 26 de type NPN dont les émetteurs sont réunis en commun à la source de courant 16 et dont les bases sont couplées respectivement aux sources de polarisation 14, 18. Les

collecteurs des transistors 23, 25 sont mis à la masse.

Les sources de polarisation 13, 14, 17, 18 appliquent une tension de polarisation +VB à la base de chacun

des transistors 23, 24 de type PNP et une tension de polarisa-

tion -VB à la base de chacun des transistors 25, 26 de type NPN.

En outre, le circuit comporte une première paire de transistors formée par un transistor de réaction 33 de type PNP et un transistor de sortie 34 de type PNP ainsi qu'une seconde paire de transistors formée d'un transistor de réaction 35 de type NPN et d'un transistor de sortie 36 de type NPN. Les émetteurs des transistors 33, 34 sont réunis l'un à

l'autre ainsi qu'au collecteur du transistor 24 du premier ampli-

ficateur différentiel 21. De m9me, les émetteurs des transistors , 36 de la seconde paire 32 sont réunis l'un à l'autre et au collecteur du transistor 26 du second amplificateur différentiel 22. Les collecteurs des transistors de réaction 33, sont réunis et sont couplés par un conducteur de réaction 37 à l'entrée inversée de l'amplificateur opérationnel 12. Les collecteurs des transistors de sortie 34, 26 sont réunis à la résistance de charge 19 de sortie. Le circuit comporte également une paire d'entrées de signaux de commande 38, 39; l'entrée 38 est reliée à la base du transistor de sortie 34 de la première paire 31 ainsi qu'à la base du transistor de réaction 35 de la

seconde paire 32; l'entrée 39 est couplée à la base du transis-

tor de réaction 33 de la première paire 31 et à la base du

transistor de sortie 36 de la seconde paire 32.

Dans le circuit de commande de gain par tension selon la figure 3, les transistors de sortie 34, 36 ont des courants respectifs collecteurémetteur il, i2; les transistors

de réaction 33, 35 ont des courants collecteur-émetteur res-

pectifs i3, i4. Les transistors 24, 26 ont des courants collec-

teur-émetteur i5, i6; les transistors 23, 25 ont des courants de collecteur-émetteur i7, i8. Les tensions des émetteurs de la

première et de la seconde paire de transistors 31, 32 sont res-

pectivement données par vy, v2;les tensionssur les émetteurs des transistors 23, 24 du premier amplificateur différentiel

et sur les émetteurs des transistors 25, 26 du second amplifi-

cateur différentiel 22 sont respectivement données par v3 et v4.

La tension sur les collecteurs des transistors 23, 25 (c'est-à-

dire la tension de masse) est représentée par v5. Les sources de polarisation 13, 14, 17, 18 fournissent chacune une tension

de polarisation v8.

Ainsi, le courant d'entrée de la source de signal d'entrée 11 est donné par la formule suivante: Ii =i4 - i3.... (12) Le courant de sortie iout dans la résistance 19 est donné par la formule suivante iout =i1 i2.... (13) Le courant i5 traversant le transistor 24 du premier amplificateur différentiel 21 vers la première paire de transistors 31 est donné par la formule suivante: i5 = il+ i3.... (14) De même, le courant i6 qui passe par la seconde paire de transistors 32 et ainsi par le transistor 26 du second amplificateur différentiel 22 est donné par la formule suivante i6 i2 + i4.... (15) Le courant de saturation dans les transistors 24, 26, 33, 34, 35, 36 est chaque fois égal à IS; le courant de saturation dans les transistors 23, 25 est un multiple du courant ci-dessus c'est-à-dire KIs (K est une constante). Le coefficient d'amplification a du courant dans la base mise à la masse pour tous les transistors 23, 24, 25, 26, 33, 34, 35, 36

est pris égal à l'unité.

Le transistor de sortie 34 et le transistor de réaction 35 de la première et de la seconde paires de transistors 31, 32 peuvent être supposés reliés à la masse, si bien que la tension de commande de gain Vc est appliquée totalement à la

base du transistor de réaction 33 et du transistor de sortie 36.

En conséquence, les intensités il-i4 mentionnées ci-dessus peuvent s'exprimer par les formules suivantes: i1l = IS exp.... (16)

[exp(C (- 1v....

2 =IS [exp (v - 13 (17) i3 = IS [xp) -].... (18) i4 = Is [exp (-) 1].... (19)

dans ces formules, on a VT = kT/q.

En substituant les équations (14) (15) dans les équations (16) à (19), on obtient les relations suivantes: i5 =i1 + i3

13 V

I [exp () - 13 + ISexpxp ( V T -

S VT VT

IS exp (V) + exP(-- VT) - 2.... (20)

VT VT

En conséquence, on a -

vI (i5/zS) + 2 exp ( - v1.... =(21) VT 1 + exp (- V /VT>) De plus: i = i2

6 2

= is [exp ( vc V 2) - l S s exp (_ V) 1 + exp =Iep { + Is _exp (-V)

(Vó)}-

En conséquence, on a v V2 (i6/IS) + 2 1 + exp (Vc/VT) En substituant les équations (20) et (22) dans les équations (16) à (19), on obtient: il = ( i5 + 2IS) 1 + exp ( - VC/VT) = ( i5 + 2Is) +A S l+A i2 = ( i 6 + 2IS) exp (vc/vT) 1 + exp (Vc/VT) = (i6 + 2IS) - A

6 S 1+A

i = ( i + 21)..exp (- C/VT) 3= (i5+ 2IS' 1 + exp (- Vc/VT) = (i5 + 2IS)

i4 = ( i6 + 2IS) -

1+A l+A 1 + exp (Vc/VT) = ( i + 2Is) i+A....(27)

6 S 1 +A

Dans ce cas, on a le coefficient A: A = exp (Vc/VT)-

Il en résulte que le gain net G du circuit est égal au rapport entre le courant de sortie iout et le courant d'entrée iin s'obtient par substituticn des équations (24) à (27) dans les équations (12) et (13), ce qui donne: i -i V G = 4 2 = _ A = - exp (v)

4 3 VT

(28) - 1i (22) (23) (24) (25) (26) La formule ci-dessus montre que le gain net en courant est une fonction exponentielle de la tension de commande VC. Lorsque le signal d'entrée est nul, c'est-à-dire pour un courant d'entrée i. = 0, le courant libre statique ID. qui passe du transistor 33 dans le transistor 35 est le suivant IDin = i3 = i4. En conséquence, le courant statique IDin peut

s'exprimer soit par l'équation (26), soit par l'équation (27).

Pour les expressions i5 + 2IS = i6 + 2IS = IT pendant l'absence de tout signal d'entrée iin le courant statique IDin est le suivant

ID. =1...(9

in T l+A (29> En outre en l'absence de tout signal d'entrée, le courant de sortie iout est aussi égal à zéro; le courant statique IDout qui passe du transistor 34 dans le transistor 36 est égal à IDout = il = i2, si bien que les équations (24) et (25) peuvent s'écrire comme suit: ID I t A. (30) out T ' (30 /... Il est clair que la somme des équations (29), (30) est constante. Cela signifie que la somme des courants statiques IDin + ID out a une valeur constante IT quelles que soient les variations du gain de courant A. A la figure 4, le courant statique IDin et le courant statique IDout sont représentés par des lignes en trait plein; la somme de ces courbes est représentée par une courbe en pointillés; le courant statique total IT présente un tracé plat par rapport aux variations de gain A. Normalement, comme le courant de saturation IS a une faible valeur, le courant statique total IT est pratiquement égal au courant de collecteur i5 ou i6. En conséquence, le courant statique total IT peut s'exprimer grossièrement comme une fonction du courant I0 fourni par les sources de courant constant 15, 16 au première et au second amplificateurs différentiels 21, 22 ainsi que comme fonction du coefficient de courant de saturation K pour les différents transistors = 0

T 1 + K (31)

La valeur du courant I0 fourni par les sources de courant cons-

tant 15 et 16 est choisie en fonction des valeurs maximales du

courant d'entrée iin et du courant de sortie i out En consé-

quence, le courant statique total est déterminé par le choix du rapport de courant de saturation K. Comme dans un circuit de commande de gain à commande par tension selon l'invention, le courant statique est maintenu constant quel que soit le gain A, il est possible de choisir le courant statique optimum qui évite les inconvénients ci-dessus se présentant lorsque le courant statique est fixé à une valeur trop élevée ou trop faible. Il est ainsi possible d'arriver à la caractéristique de fréquence en bande large en minimisant la réduction de la fréquence de coupure de n'importe quel transistor. Il est également possible d'augmenter la plage de commande du circuit par une caractéristique de commande de linéarité satisfaisante en réduisant ainsi toute distorsion de la linéarité de la caractéristique entrée/sortie. En outre, le circuit de commande de gain de l'invention réduit toute fuite du signal de tension de commande Vc, réduit au minimum tout bruit de claquement ou tout autre bruit aléatoire et supprime la génération de la distorsion de diaphonie au voisinage des passages à zéro du signal d'entrée i.in En outre, le courant statique total IT peut être fixé à une valeur suffisamment élevée pour que les sources de tension 15 et 16 donnent un courant constant, fiable et que les sources de polarisation 13, 14, 17, 18 donnent des tensions de polarisation constantes, fiables quelles que soient les fluctuations de température et

de tension de la source.

La figure 5 représente un second mode de réali-

sation d'un circuit de commande de gain selon l'invention. Ce mode de réalisation est en fait le montage pratique du mode de réalisation de la figure 3. A la figure 5, les éléments et les composants correspondant à ceux de la figure 3 portent les mêmes

références; la description détaillée de ces éléments n'a pas

été reprise.

Dans le second mode de réalisation, les sources de polarisation 13, 14sont remplacées par un montage en série formé des sources de courant 51, 52, d'un transistor PNP 53 et d'un transistor NPN 54. L'émetteur du transistor 53 est relié à la source de courant 51 ainsi qu'à la base du transistor 23 de l'amplificateur différentiel 21. De même, l'émetteur du transistor 54 est relié à la source de courant 52 ainsi qu'à

la base du transistor 25 de l'amplificateur différentiel 22.

Les collecteurs des transistors 53, 54 sont reliés chacun à la masse; les bases des transistors 53, 54 sont reliées chacune

à la borne de sortie de l'amplificateur opérationnel 12.

Les sources de polarisation 17, 18 sont rempla-

cées par le montage en série formé des sources de courant 55,

56, du transistor PNP 57 et du transistor NPN 58. Les transis-

tors 57, 58 sont branchés en diode, les collecteurs et les bases étant reliés à la masse. L'émetteur du transistor 57 est relié à la source de courant 55 et à la base du transistor 24 du premier amplificateur différentiel 21. De même, l'émetteur du transistor 58 est relié à la source de courant 56 et à la

base du transistor 26 du second amplificateur différentiel 22.

Il est clair que les transistors 53, 54 donnent une différence de tension essentiellement constante entre les émetteurs et les bases respectives. De même, les transistors

57, 58 montés en diode donnent une différence de tension essen-

tiellement constante entre les émetteurs respectifs et la masse.

Le procédé d'établissement du courant statique IT dans le mode de réalisation de la figure 5 sera explicité ci-après: Comme dans le mode de réalisation précédent de la figure 3, la constante K correspondant au courant statique IT a été définie pour correspondre au rapport du courant de saturation des transistors 34, 36 et des transistors 24, 26 pour le premier et le second amplificateurs différentiels 21, 22. Les tensions des sources de tension de polarisation 13, 14, 17, 19 de la figure 3 sont supposées être identiques. La valeur du coefficient K que l'on obtient en fait dans l'équation (31) est normalement comprise entre une valeur allant de l'unité à plusieurs dizaines; cette valeur est en fait déterminée par

l'une des diverses conditions qui peuvent influencer la polari-

sation des transistors 24, 26, 34, 36.

Toutefois il est possible également de définir la valeur du coefficient K dans une plage comprise entre un et cinq en choisissant le rapport des courants de saturation des transistors 34, 36 et les transistors 24, 26. Dans un circuit intégré réalisé en pratique, on détermine le coefficient K par

le rapport des surfaces réelles des émetteurs. Toutefois lors-

que le coefficient K dépasse environ la valeur de dix, le simple

rapport des courants de saturation seuls demanderait des sur-

faces trop importantes pour les transistors, ce qui augmente-

rait la surface de la plaquette du circuit intégré. On peut

éviter cette difficulté à l'aide d'une tension de décalage en-

* tre les sources de tension de polarisation 13, 14 et entre les sources 17, 18. Dans le mode de réalisation de la figure 5, on

réalise cela en utilisant les transistors 53, 54, 57, 58.

De façon plus particulière, la densité du cou-

rant de l'émetteur dans les transistors 53, 54 couplés entre

les bases des transistors 23, 25 est réglée à une valeur infé-

rieure à la densité du courant d'émetteur des transistors 55,

58 eux-mêmes reliés à la base des autres transistors 24, 26.

Pour cela, le courant de saturation des transistors 53, 54 peut se fixer à une valeur relativement élevée par comparaison à celle des transistors 57, 58. En variante, le courant des sources de courant constant 55, 56 peut se fixer à une valeur

plus élevée que celle des sources de courant constant 51, 52.

La constant K dans l'équation (31) correspond au rapport de distribution des courants dans les transistors 23, 25 du premier et du second amplificateurs différentiels 21,

22 par rapport aux transistors 24, 26 des amplificateurs diffé-

rentiels 21, 22. Si le rapport des courants de saturation des transistors 23, 25 et des transistors 24, 26 est appelé cons-

tante K1, et si le rapport des courants de saturation des tran-

sistors 57, 58 et des transistors 53, 54 est appelé constanteK2, et si le rapport des courants des sources de courant constant , 56 des sources de courant constant 51, 52 est désigné par une autre constante K3, le rapport de distribution des courants appelés K0 est donné par la formule suivante:

KO = K1 * K2 K3.... (32)

Comme le rapport de distribution des courants K0 est un produit de trois facteurs, il est possible d'arriver à un rapport K de l'ordre de cent en fixant les différents

coefficient K1, K2, K3 à des valeurs égales à cinq ou moins.

Le reste du montage du second mode de réalisa-

tion est pratiquement le même que celui du premier mode de

réalisation représenté à la figure 3.

Comme conséquence du montage ci-dessus, le second mode de réalisation non seulement permet d'obtenir les

résultats du premier mode de réalisation mais également d'arri-

ver à une structure de circuit qui convient bien pour une réali-

sation sous forme de circuit semi-conducteur intégré, puisque les sources de tension de polarisation constante se réalisent sans grande difficulté en utilisant la chute de tension sur la

jonction PN dans les transistors 53, 54, 57, 58.

La figure 6 montre un troisième mode de réali-

sation d'un circuit de commande de gain selon l'invention. Dans ce troisième mode de réalisation, les éléments communs à ceux des modes de réalisation précédents portent les mêmes références

numériques et ne seront pas décrits une nouvelle fois.

Dans ce troisième mode de réalisation, la borne d'entrée non inversée de l'amplificateur opérationnel 12 est reliée à la source de signal 11 ainsi qu'au conducteur de réaction 37; l'entrée inversée de cet amplificateur 12 est

reliée à la masse. Contrairement aux modes de réalisation précé-

dents, les émetteurs de la première paire de transistors 31 sont reliés au collecteur du transistor 23; les émetteurs de la seconde paire de transistors 32 sont reliés au collecteur du

transistor 25. Les collecteurs des transistors 24, 26 du pre-

mier et du second amplificateurs différentiels sont reliés à la masse. Dans ce mode de réalisation comme dans celui de la figure 5, il est possible d'utiliser les différences de tension base-émetteur des transistors à la place des sources de tension

de polarisation 13, 14, 17, 18.

La figure 7 représente un quatrième mode de réalisation de l'invention. A la figure 7, les éléments communs à ceux du mode de réalisation de la figure 5 portent les mêmes

références numériques et leur description ne sera pas reprise.

Dans ce mode de réalisation, il est prévu une résistance 59 entre la borne de sortie de l'amplificateur opérationnel 12 et chaque base des transistors 53, 54. De même, les collecteurs des transistors 23, 24 du premier et du second amplificateurs différentiels 21, 22 sont reliés à la résistance 59 et non à la masse. Ainsi, le courant de collecteur des transistors 23, 25 est appliqué en retour sur les transistors 53, 55 constituant des sources de tension de polarisation d'entrée pour le premier et le second amplificateurs différentiels 21, 22. La résistance 59 et la jonction des collecteurs des transistors 23, 25 des bases des transistors 53, 54 assurent que la caractéristique de

transfert sur la borne de sortie de l'amplificateur opération-

nel 12 soit linéarisée. Ainsi, la tension de sortie de l'ampli-

ficateur opérationnel 12 varie linéairement en fonction du courant d'entrée fourni par la source d'entrée 11. Il est clair que l'on peut prévoir une adaptation analogue pour les autres modes de réalisation tels que le troisième mode de réalisation

(figure 6).

La figure 8 montre un cinquième mode de réali-

sation du circuit de commande de gain selon l'invention. La figure 8 montre en particulier une structure déterminée d'un circuit de l'invention qui convient bien pour une réalisation sous forme de circuit semi-conducteur intégré. A la figure 8, les éléments communs à ceux de la figure 7 portent les mêmes

références et leur description détaillée ne sera pas reprise.

Dans ce mode de réalisation, on utilise des transistors à émetteurs multiples pour les transistors 23, 25 du premier et du second amplificateurs différentiels 21, 22, si bien que le rapport de distribution de courant se détermine en rendant le courant de saturation des transistors 23, 25 supérieur à celui des autres transistors 24, 26. Par exemple, pour les transistors 23, 25 à quatre émetteurs comme cela est représenté, le courant de saturation à travers les transistors 23, 25 est pratiquement égal à quatre fois celui dans des transistors 24, 26 à émetteur unique. Ainsi la constante K1 de

l'équation (32) est égale à 4. De même dans ce mode de réalisa-

tion, les transistors 53, 54 sont constitués par des transistors

à quatre émetteurs qui forment les sources de tension de polari-

sation de base les transistors 23, 25. La constante K2 de l'équa-

tion (32) est de même fixée à 4. En outre dans ce mode de réalisation, la constante K3 de l'équation (32) est fixée à 2 en établissant le courant d'émetteur à travers les transistors

53, 54 à la moitié de celui qui traverse les transistors 57, 58.

Pour cela, on utilise des transistors à émetteurs multiples comme sources de courant constant, par exemple dans le montage

de la figure 8 qui sera décrit ci-après.

Selon la figure 8, les transistors 61, 62 cons-

tituent des sources de courant pour les transistors 53, 54 res-

pectifs. Les transistors 61, 62 ont leurs émetteurs respective-

ment couplés sur la tension positive V0c et sur la tension négative VEE; leurs collecteurs sont couplés sur les émetteurs des transistors 53, 54. De même, les transistors 63, 64 à deux émetteurs peuvent être branchés entre les sources de tension

Vcc, VEE et les émetteurs des transistors 57, 58. Les transis-

tors 65, 66 à quatre émetteurs sont prévus entre les sources

de tension VCC, VEE et les émetteurs des transistors 23, 25.

Un premier montage en série formé des transistors 67, 68 montés en diode et dont les collecteurs sont réunis par une résistance

en série 69 donne les tensions de polarisation pour les transis-

tors 61, 63, 65 et les transistors 62, 64, 66. Comme cela

découle facilement de la description précédente, le courant

d'émetteur à travers les transistors 57, 58 est double de celui traversant les transistors 53, 54 puisque les transistors 63, 64 ont une surface d'émetteur double de celle des transistors

61, 62.

En conséquence, dans le cinquième mode de réali-

sation, la constante Ko dans l'équation (32) est fixée à trente-

deux. Les transistors 65, 66 à quatre émetteurs qui constituent la source de courant et le puits de courant pour les émetteurs du premier et du second amplificateurs différentiels 21, 22

donnent un courant de collecteur plus important aux amplifica-

teurs différentiels 21, 22.

De même dans ce mode de réalisation, un conver-

tisseur intensité/tension est couplé sur les collecteurs des transistors de sortie 34, 36. Le convertisseur intensité/tension comporte un amplificateur différentiel 70 dont la borne d'entrée non inversée est à la masse et dont la borne d'entrée inversée est reliée aux collecteurs des transistors 34, 36; la borne de sortie est reliée au circuit de sortie 710 Une résistance de

réaction 72 est branchée entre la borne de sortie de l'amplifi-

cateur opérationnel 70 et sa borne d'entrée non inversée.

Dans ce mode de réalisation, on utilise les transistors 23, 25, 53, 54, 65, 66 à quatre émetteurs et des transistors 63, 64 à deux émetteurs; il est également possible d'utiliser des transistors à- émetteurs multiples prévus suivant

divers montages pour obtenir la valeur appropriée de la cons-

tante K0.

Les figures 9 et 10 montrent d'autres modes de

réalisation de l'invention dans lesquels l'amplificateur opéra-

tionnel 12 des cinq premiers modes de réalisation a été suppri-

mé. Dans le sixième mode de réalisation représenté à la figure 9, les éléments communs à ceux précédemment décrits portent les mêmes références augmentées de la valeur 100; leur

description détaillée ne sera pas reprise.

Dans le sixième mode de réalisation, la source de signaux d'entrée 111 est reliée à l'entrée 110 elle-même reliée par l'intermédiaire d'une première et d'une seconde

sources de tension de polarisation 113, 114 à la base des tran-

sistors 123, 125 du premier et du second amplificateurs diffé-

rentiels 121, 122. Comme pour le troisième mode de réalisation

(figure 6), les collecteurs des transistors 123, 125 des ampli-

ficateurs différentiels 121, 122 sont couplés de façon combinée aux émetteurs des transistors 133, 134 de la première paire de transistors 131 alors que le collecteur du transistor 125 du

second amplificateur différentiel 122 est couplé de façon com-

mune aux émetteurs des transistors 135, 136 de la seconde paire 132. Les collecteurs des autres transistors 124, 126 du premier et du second amplificateurs différentiels 121, 122 sont tous deux couplés à la masse. Le conducteur de réaction 137 couple les collecteurs des transistors de réaction 133, 135 à l'entrée

; la résistance de charge 119 est montée entre les collec-

teurs des transistors de sortie 134, 136 et la masse.

Le mode de réalisation de la figure 9 qui ne

comporte pas d'amplificateur opérationnel 12 convient parfaite-

ment pour des réalisations à faible prix.

La figure 10 représente un septième mode de réalisation de l'invention; dans ce mode de réalisation, les

éléments communs à ceux des modes de réalisation précédents por-

tent les mêmes références augmentées de la valeur 100: la des-

cription détaillée de ces éléments ne sera pas reprise. Le septième mode de réalisation correspond à la version pratique du mode de réalisation de la figure 9; ce mode de réalisation comporte des éléments de polarisation à émetteurs multiples et

des sources de courant comme dans le cinquième mode de réalisa-

tion (figure 8). Le mode de réalisation de la figure 10 convient bien pour être réalisé sous forme de circuit semi-conducteur intégré. Dans ce mode de réalisation, les transistors 124, 126 des amplificateurs différentiels 121, 122 sont réalisés sous la forme de transistors à deux émetteurs; les transistors de polarisation 157, 158 branchés en diode sont également réalisés

sous la forme de transistors à deux émetteurs.

Le rapport K du courant traversant les transis-

tors 124, 126 et le courant traversant les transistors 123, 125

est défini par l'utilisation des transistors à émetteurs multi-

ples 124, 126 et par l'utilisation des transistors à émetteurs multiples 157, 158 pour donner la tension de polarisation. La constante Ko de l'équation (32) se détermine facilement par la réalisation de ces différents transistors sous la forme de

transistors à émetteurs multiples.

Ainsi la tension de sortie de la borne 171 varie en fonction du courant d'entrée de la source 111; le gain du circuit varie suivant une fonction exponentielle de la tension de commande Vc appliquée entre la base des transistors 133, 136

et la base des transistors 134, 135.

Claims (6)

R E V E N D I C A T I 0 N S ) Circuit de commande de gain caractérisé en ce qu'il comporte une entrée (11, 12) recevant un signal d'en- trée (Iin), un premier amplificateur différentiel (21) dont l'entrée est reliée à l'entrée (12) ainsi qu'une première et une seconde sorties différentielles, un second amplificateur différentiel (22) dont l'entrée est reliée à l'entrée (12) et ayant une première et une seconde sorties différentielles, une première paire de transistors (33, 34) d'un type de conductivité dont les émetteurs sont réunis à la première sortie différen tielle (24) du premier amplificateur différentiel (21) et qui ont respectivement des bases et des collecteurs, une seconde paire de transistors (35, 36) de conductivité opposée de celle de la première paire (33, 34) dont les émetteurs sont réunis à la première sortie différentielle (26) du second amplifica- teur différentiel (22) et dont les collecteurs sont couplés de façon que le collecteur d'un transistor (33, 34) de la première paire soit relié au collecteur d'un transistor (35, 36) de la seconde paire et que le collecteur de l'autre transistor de la première paire soit relié au collecteur de l'autre transistor de la seconde paire, les bases étant reliées de façon que celle d'un transistor (33, 34) de chaque paire soit couplée à celle de l'un des transistors de la paire restante (35, 36), un moyen de réaction (33, 35) couplé au collecteur d'un transistor du moyen d'entrée, un moyen de couplage du second amplificateur différentiel sur un point de référence commun, un moyen de sortie (19) relié aux collecteurs des autres transistors (34, 36) de la première et de la seconde paires ainsi qu'un moyen d'entrée de commande (38, 39) donnant une tension de commande entre la base des transistors de la première et de la seconde paires (33, 34, 35, 36). 2>) Circuit de commande selon la revendication 1, caractérisé en ce que le premier amplificateur différentiel comporte une paire de transistors (23, 24) d'un type de conduc- tivité, et dont les émetteurs sont réunis, l'une des bases (23) constituant l'entrée, et des collecteurs constituant la première et la seconde sorties différentielles, le second amplificateur différentiel comporte une paire de transistors (25, 26) de con- ductivité opposée dont les émetteurs respectifs sont réunis, la base de l'un d'eux constituant l'entrée et les collecteurs constituant la première et la seconde sorties différentielles, et le circuit de commande de gain comporte un moyen (17, 18) polarisant les autres bases à un niveau prédéterminé et un moyen donnant un débit de courant constant des émetteurs du premier amplificateur différentiel (23, 24) vers les émetteurs du second amplificateur différentiel (25, 26. ) Circuit de commande selon la revendication 2, caractérisé en ce que le moyen qui fait passer le courant constant comporte une première source de courant constant (15) reliée à l'émetteur du premier amplificateur différentiel (21) et une seconde source de courant constant (16) reliée à l'émet- teur du second amplificateur différentiel (22). ) Circuit de commande selon la revendication 2,caractérisé en ce que chaque source de courant constant com- porte (15, 16) un transistor dont le collecteur est relié à l'émetteur de l'amplificateur différentiel respectif, plusieurs émetteurs étant couplés à la source de tension, et une base ainsi qu'un moyen de polarisation relié à la base. ) Circuit de commande selon la revendication 2, caractérisé en ce que le moyen d'entrée comporte un amplifi- cateur d'erreur (12) recevant le signal d'entrée (I in) et dont la sortie est reliée à l'entrée de chacun des amplificateurs différentiels (21, 22) ainsi qu'un moyen de couplage du moyen de réaction.
1. 60) Circuit de commande selon la revendication , caractérisé en ce que le moyen d'entrée comporte une impé- dance de linéarisation (59) entre la sortie de l'amplificateur

   d'erreur (12) et les entrées du premier et du second amplifica-

   teurs différentiels (21, 22).
2. 7 ) Circuit de commande selon la revendication 2, caractérisé en ce que le transistor respectif (23, 25) de chacun des premier et second amplificateurs différentiels (21, 22) dont la base constitue l'entrée, a uSn collecteur qui forme

   la sortie des amplificateurs différentiels (21, 22).
3. 8 ) Circuit de commande selon la revendication

   7, caractérisé en ce que le moyen d'entrée comporte un amplifi-

   cateur opérationnel (12) dont l'entrée non inversée reçoit le signal d'entrée, ce moyen étant également relié au moyen de réaction, la borne d'entrée inversée étant reliée au point de référence commun et la borne de sortie étant reliée aux entrées

   du premoer et du second amplificateurs différentiels.

   ) Circuit de commande selon la revendication 2, caractérisé en ce que le transistor respectif de chacun des deux premiers amplificateurs différentiels (21, 22) dont la base constitue l'entrée, a un collecteur qui forme la seconde

   sortie différentielle.

   ) Circuit de commande selon la revendication 9, caractérisé en ce que l'entrée se compose d'un amplificateur opérationnel (12) dont l'entrée inversée reçoit le signal d'entrée et qui est également reliée au moyen de réaction,

   l'entrée non inversée étant reliée au point de référence com-

   mun, et la borne de sortie étant reliée à l'entrée du premier

   et du second amplificateur différentiels.

   ) Circuit de commande selon la revendication

   10, caractérisé en ce que l'entrée comporte en outre une résis-

   tance de linéarisation (59) branchée entre la borne de sortie

   et les entrées du premier d du second amplificateurs différen-

   tiels (21, 22).

   ) Circuit de commande selon la revendication 1, caractérisé en ce que l'entrée comporte un amplificateur opérationnel (12) avec une entrée inversée et une entrée non inversée, l'une des entrées recevant le signal d'entrée tout en étant reliée au moyen de réaction, l'autre entrée étant reliée a un point de référence commun, la sortie étant reliée aux entrées du premier et du second amplificateurs différentiels

   (21, 22).
4. 13 ) Circuit de commande selon la revendication 12, caractérisé en ce que l'entrée comporte en outre un premier et un second moyens de polarisation (13, 14; 53, 54) montés respectivement entre la sortie de sortie de l'amplificateur

   opérationnel (12) et les entrées du premier et du second ampli-

   ficateurs différentiels (21, 22) pour maintenir une différence

   de tension essentiellement constante.

   ) Circuit de commande selon la revendication 13, caractérisé en ce que le premier et le second moyens de polarisation comportent chacun un transistor (53, 54) dont

   l'émetteur est couplé à l'entrée de l'amplificateur différen-

   tiel respectif (21, 22), la base étant reliée à la sortie de l'amplificateur opérationnel et le collecteur étant relié à un

   point de référence commun.

   ) Circuit de commande de gain, selon la revendication 14, caractérisé en ce que les transistors (53, 54) du premier et du second moyens de polarisation ont une oenductivit

   de type complémentaire, le premier et le second moyens de pola-

   risation ayant chacun une source de courant constant (51, 52)

   reliée à l'émetteur du transistor respectif (53, 54).
5. 16 ) Circuit de commande selon la revendication

   1, caractérisé en ce que le moyen de sortie comporte un conver-

   tisseur intensité/tension (70) dont l'entrée est reliée aux collecteurs des autres transistors et dont la sortie donne un

   signal dont le gain est réglé.
6. 17 ) Circuit de commande selon la revendication 16, caractérisé en ce que le convertisseur intensité/tension comporte un amplificateur opérationnel (70) dont la borne d'entrée constitue l'entrée, la borne de sortie constituant la sortie (71) et une impédance de réaction (72) reliant l'entrée

   et la sortie.