FR2590697A1 - Circuit repetiteur de tension a bas decalage. - Google Patents

Abstract

Circuit répétiteur de tension à bas décalage comprenant un premier M1 et un second transistor MOS (M2), à canaux N essentiellement identiques, ayant les électrodes de "source" reliées au pôle négatif (VSS) d'un générateur de tension d'alimentation par l'intermédiaire d'un troisième transistor MOS (M3) à canal N dont l'électrode de "porte" est reliée à une première référence de tension (VB1) et dont les électrodes de "drain" sont reliées au pôle positif (VDD) du générateur de tension d'alimentation par l'intermédiaire, respectivement, d'un quatrième (M4) et d'un cinquième transistor MOS (M5) à canaux P, dont les électrodes de "porte" sont reliées à une seconde référence de tension (VB2). L'électrode de "porte" du premier transistor (M1) constitue une borne d'entrée (EN) du circuit ; les électrodes de "porte" et de "drain" du second transistor (M2) sont reliées ensemble pour constituer une borne de sortie (S) du circuit. Le circuit comprend un sixième transistor MOS (M6) à canal P dont les électrodes de "source", de "porte" et de "drain" sont reliées respectivement à l'électrode de "drain" du premier transistor (M1), aux électrodes de "source" du premier (M1) et du second transistor (M2) et au pôle négatif (Vss). (CF DESSIN DANS BOPI)

Description

1 2590697

L'invention concerne des circuits répétiteurs de tension et, en particulier, un circuit répétiteur de tension & bas "décalage", spécialement adapté pour être incorporé dans un circuit intégré réalisé de façon monolithique par une technologie de type MOS (semi-conducteur à oxyde métallique). Il se présente, en particulier dans un circuit intégré, l'exigence d'appliquer & une charge à impédance relativement basse, de type purement ou essentiellement capacitive, une tension fournie par un générateur de tension à haute impédance

de sortie.

Pour satisfaire & cette exigence, on interpose généralement, entre le générateur de tension et la charge un circuit répétiteur de tension qui reproduit ("répète"), à la sortie, la tension d'entrée et présente une haute impédance d'entrée et une basse impédance de sortie, ce qui réalise ainsi un découplage d'impédance entre le générateur de tension et la charge. Les circuits répétiteurs de tension trouvent un emploi, par exemple, dans les amplificateurs complexes des circuits

intégrés monolithiques.

Les exigences essentiellement demandées à un circuit répétiteur de tension de ce type sont les suivantes: - gain de tension essentiellement unitaire, - tension de décalage (c'est-à-dire différence entre la tension continue de sortie et la tension continue d'entrée) essentiellement nulle, réduction maximale de la distorsion non-linéaire

introduite dans le signal de sortie.

2 2590697

Les autres exigences importantes sont les suivantes: - faible occupation de la zone d'intégration, - facilité d'intégration & l'intérieur d'une circuiterie plus complexe, - dissipation de puissance limitée, avec vitesse de réponse adéquate, - absence de surmodulation de tension, tant positive que négative, dans la réponse à un signal de tension d'entrée ayant

une forme d'onde en gradins.

Les circuits connus, à charge d'émetteur et & source chargée, qui précisément répètent & la sortie avec un gain à peu près voisin de l'unité la tension des-signaux appliqués à l'entrée, peuvent être utilisés comme des circuits répétiteurs de tension. Ces circuits connus présentent toutefois, entre la tension de sortie et la tension d'entrée un décalage qui, en

valeur absolue, est égal, respectivement à une tension base-

émetteur <VBE) d'un transistor bipolaire ou à peu près à une tension de seuil (VTH) d'un transistor & effet de champ, ainsi

que le savent les experts en la matière.

Un autre circuit répétiteur de tension connu, présenté sur la figure 1 des dessins Joints, comprend un amplificateur à gain de tension élevé en boucle ouverte, A, représenté par un bloc identifié par le symbole A1, qui comporte une borne de sortie et deux bornes d'entrée, l'une inverseuse et l'autre non-inverseuse. La borne d'entrée non-inverseuse constitue une borne d'entrée, EN, du circuit répétiteur de tension. La borne de sortie de l'amplificateur A1 est reliée à la borne d'entrée inverseuse par l'intermédiaire d'un conducteur, 101, de manière à réaliser une "contre-réaction à réaction unitaire', et constitue une borne de sortie, S. du circuit répétiteur de tension. Une tension & répéter, VEN est appliquée entre la borne d'entrée EN et une borne de référence désignée par VR sur la figure 1. La tension de sortie VS est alors fournie par le

3 2590697

circuit répétiteur entre la borne de sortie S et la borne de référence V R ' Cette dernière peut éventuellement représenter le pôle négatif Vss d'un générateur de tension d'alimentation

ou une borne de masse.

D5 Une charge, non désignée sur la figure 1, peut être

appliquée entre la borne de sortie S et la borne VR.

Si la valeur du gain A est suffisamment élevée, la tension de sortie VSrépète, avec une approximation optimale, la tension d'entrée VEN <le gain de tension du circuit répétiteur s'avère en fait être égal à A/(1 + A)), et la configuration du circuit présenté satisfait de manière adéquate aux trois premières

conditions indiquées précédemment.

Afin d'obtenir, pour la tension de signal, un gain voisin de l'unité, on pourrait employer un amplificateur opérationnel à deux étages de gain de tension, dans lequel le gain de

tension en boucle ouverte A est relativement élevé.

En utilisant un amplificateur opérationnel de ce type, comme le sait un homme de l'art, on obtient toutefois un système qui comporte facilement un risque d'instabilité et dans lequel on ne peut exclure la possibilité d'une surélongation ou surmodulation de tension, même importante, dans la réponse a un signal de tension ayant une forme d'onde en gradins, appliquée

à la borne d'entrée EN.

Ce type d'amplificateur nécessite donc un condensateur de compensation pour assurer la stabilité du circuit et réduire à une valeur tolérable la surélongation de tension dans la réponse du circuit à un signal de tension d'entrée ayant une forme d'onde en gradins. Ceci détermine une notable aggravation de l'occupation de la zone d'intégration, qui croît lors de l'augmentation de la valeur capacitive de la charge que le

circuit répétiteur de tension doit piloter.

De même, la dissipation de puissance d'un circuit d'une telle structure peut s'avérer excessive étant donné qu'un amplificateur opérationnel à deux étages comporte différentes

"sections" de circuit qui absorbent du courant d'alimentation.

Il ne faut pas oublier à cet égard que la présence du condensateur de compensation doit être prise en compte, même pour le dimensionnement des courants de polarisation des deux étages de l'amplificateur, afin d'obtenir une vitesse de

réponse adéquate.

Un tel circuit se prête mal enfin à son insertion dans une structure de circuit plus complète, intégrée de façon

monolithique.

C'est la raison pour laquelle on utilise essentiellement des amplificateurs à un seul étage, même si le circuit

répétiteur résultant n'est pas exempt d'inconvénients.

Considérons maintenant une réalisation type, particulièrement simple, d'un amplificateur à un seul étage, & transistors & effet de champ de type XOS, utilisé dans des circuits répétiteurs de tension. L'amplificateur, dans ce cas, comprend un premier et un second transistor MOS, égaux entre eux et ayant le même type de conductibilité (par exemple, des transistors à canal J), dont les électrodes de "source" respectives sont connectées ensemble dans un montage constituant ainsi une structure de circuit communément définie par "coupe différentiel à "source" accouplée) (voir par exemple "Basic NOS Operational Amplifier Design - An Overview" (Conception de base d'un amplificateur opérationnel MOS - Une vue d'ensemble") de P.R.Gray, dans "Analog NOS INTEGRATED Circuits" (Circuits intégrés MOS analogiques) de P.R.Gray, D.A.Hodges & R.W. Brodersen, IEEE PRESS, New York, EUA, 1980,

pages 31, 32).

Un tel montage est relié au pôle négatif d'un générateur de tension d'alimentation par l'intermédiaire d'un générateur de courant constant, tandis que les électrodes de "drain' (collecteur) du premier et du second transistor sont reliées au

2590697

pôle positif de ce générateur de tension d'alimentation par l'intermédiaire, respectivement, d'un premier et d'un second

élément de charge, essentiellement égaux entre eux.

Les électrodes de "porte" (gachette) de ce premier et de ce second transistor constituent, respectivement, une borne d'entrée non-inverseuse et une borne d'entrée inverseuse de l'amplificateur dont la borne de sortie est alors constituée

par l'électrode de "drain" du second transistor.

Les deux transistors travaillent en zone de saturation.

Le gain de tension en boucle ouverte, A, de cet amplificateur est: A = gm ZS / 2 <1) s' o gm est la transconductance des deux transistors (lesquels ont, évidemment, une transconductance égale) et ZS, est l'impédance d'ensemble, présente entre la borne de sortie et le

pôle négatif du générateur de tension d'alimentation.

La complexité de cette structure de circuit est déterminée par la technique de la circuiterie utilisée pour la réalisation des éléments de charge. Ces éléments de charge sont, en général, réalisés avec deux résistances égales (éventuellement réalisées avec des transistors de type MOS) ou avec deux générateurs de courant constant, égaux, à haute impédance de sortie, ou au moyen d'un circuit à "miroir de courant" comprenant, si le circuit est réalisé avec des transistors complémentaires de type MOS, deux transistors à canal P, égaux

entre eux.

Toutefois, dans le premier cas, le gain de tension en boucle ouverte de l'amplificateur ne peut être très élevé dans la pratique, ce qui fait que le gain de tension du circuit répétiteur tend sensiblement vers l'unité. C'est pour cette même raison en outre que le "décalage" entre la tension de

6 2590697

sortie et la tension d'entrée peut s'avérer ne pas être négligeable. Dans le second cas, il se produit par contre de graves problèmes de polarisation des transistors incorporés au circuit, problèmes qui peuvent conduire & un fonctionnement déffectueux dudit circuit <en particulier, le premier transistor du couple différentiel peut être amené à fonctionner en dehors de la zone de saturation), et qui tend à créer un décalage" systématique entre la tension de sortie et la tension d'entrée du circuit répétiteur, pour des valeurs de la tension d'entrée situées en dehors d'un intervalle déterminé,

très restreint.

Dans le troisième cas, la structure d'ensemble du circuit répétiteur de tension résultant, qui comprend Justement cet amplificateur à miroir de courant, ne permet pas sauf pour des valeurs de la tension d'entrée appartenant à un intervalle déterminé, assez réduit, d'obtenir des conditions de polarisation identiques pour les deux transistors du couple différentiel, de sorte qu'il se produit un 'décalage"

systématique entre la tension de sortie et la tension d'entrée.

En outre, la présence à l'intérieur du circuit répétiteur d'une boucle complète de réaction constituée par les deux transistors du couple différentiel et la structure de circuit à miroir de courant, conduit, d'une façon analogue à celle soulignée précédemment au sujet du circuit utilisant un amplificateur & deux étages de gain de tension, à une instabilité possible et & des sur-allongements dans la réponse aux signaux de tension

d'entrée ayant une forme d'onde en gradins.

La présente invention a pour objet de réaliser un circuit répétiteur de tension à bas 'décalage' qui, à 'égalité de prix, présente par rapport aux circuits connus, des caractéristiques

de fonctionnement nettement améliorées dans l'ensemble.

7 2590697

Cet objet est réalisé, selon l'invention, par le circuit répétiteur de tension & bas "décalage", & gain de tension essentiellement unitaire, comprenant au moins une borne d'entrée pour le raccordement à un générateur de tension et au moins une borne de sortie pour le raccordement à une charge, ledit circuit étant réalisé avec des transistors complémentaires de type MOS, caractérisé en ce qu'il comprend un premier, un second et un troisième transistor ayant un premier type de conductibilité, et un quatrième, un cinquième et un sixième transistor ayant un second type de conductibilité, opposé au premier, les électrodes de "source" du premier et du second transistor étant reliées à l'électrode de "drain" du troisième transistor, dont les électrodes de "source" et de "porte" sont reliées, respectivement, & une première borne d'un générateur de tension d'alimentation et à une première référence de tension apte à maintenir cette électrode de "porte" à un potentiel constant par rapport à cette première borne du générateur de tension d'alimentation, l'électrode de "porte" du premier transistor constituant la borne d'entrée du circuit répétiteur, les électrodes de "source" du quatrième et du cinquième transistor étant reliées & une seconde borne du générateur de tension d'alimentation, les électrodes de "porte" du quatrième et du cinquième transistor étant reliées toutes deux à une seconde référence de tension apte à maintenir ces électrodes de "porte" à un potentiel constant par rapport à cette seconde borne du générateur de tension d'alimentation, l'électrode de "drain" du quatrième transistor étant reliée à l'électrofde de "drain" du premier transistor et à l'électrode de "source" du sixième transistor, dont les électrodes de "drain" et de "source" sont reliées respectivement a la première borne du générateur de tension d'alimentation et aux électrodes de "source" du premier et du second transistor, les électrodes de "drain" et de

8 2590697

porte' du second transistor étant connectées & l'électrode de "drain" du cinquième transistor, en un point de Jonction du

circuit qui constitue la borne de sortie du circuit répétiteur.

On comprendra mieux la présente invention par la

description détaillée suivante, donnée purement à titre

d'exemple, et donc nullement à caractère limitatif, en se référant aux dessins joints dans lesquels: La figure 1 est un schéma du circuit répétiteur de tension connu, comprenant un amplificateur à contreréaction, décrit

précédemment.

La figure 2 est un schéma d'un circuit répétiteur de

tension à bas 'décalage", selon l'invention.

Le schéma représenté sur la figure 2 concerne un circuit incorporé dans un circuit intégré utilisant des transistors

complémentaires de type NOS.

Le circuit comprend un premier, X1l, un second, X2, et un troisième transistor, X3, à canal N et un quatrième, X4, un cinquième, X5, et un sixième transistor, M6, à canal P. Les électrodes de "source" des transistors Nl et M2 et l'électrode de "drain" du transistor X3 sont reliées ensemble en un premier point de Jonction, D. Les électrodes de "source" et de "porte" du transistor M3 sont reliées, respectivement, au pale négatif, VSs ' d'un générateur de tension d'alimentation et à une première borne de référence de tension, VB1, activée par des moyens en forme de circuit, non représentés sur la figure 2 et qui maintiennent cette électrode de "porte" à un potentiel constant par rapport au pâle négatif ES L'électrode de "porte" du transistor N1 constitue une borne

d'entrée EN du circuit répétiteur de tension. -

Les électrodes de "source' des transistors X4 et X5 sont reliées au pôle positif VDD du générateur de tension d'alimentation. Les électrodes de "porte" des transistors X4 et]5 sont reliées à une seconde borne de référence de tension, V2 activée par des moyens en forme de circuit non représentés sur la figure 2 et qui maintiennent ces électrodes de "porte" & un potentiel constant par rapport au pôle positif VDD. Les électrodes de "drain" des transistors M4 et Xl et l'électrode de source du transistor K6 sont reliées ensemble en un second point de jonction E. Les électrodes de "drain" (collecteur) et de "porte" du transistor R6 sont reliées, respectivement, au pôle négatif VSS et au point de jonction D. Les électrodes de "drain" et de "porte" du transistor M2 sont reliées à l'électrode de "drain" du transistor M5, de manière & former un troisième point de jonction qui constitue une borne de sortie S du circuit répétiteur de tension. Entre cette borne de sortie et le pôle négatif VSS, est connectée une

charge CL de type capacitif, ceci uniquement & titre d'exemple.

Les transistors X1 et >2 ont, de préférence, selon l'invention, des caractéristiques physiques et électriques identiques. Leurs électrodes de substrat, non désignées sur la figure 2, sont reliées ensemble et connectées aux électrodes de

source des deux transistors en question ou au pôle négatifVs.

Tous les transistors fonctionnent en zone de saturation.

Une tension d'entrée, VEN, peut être appliquée entre la borne d'entrée EN et le pôle négatif Vss. La tension résultante, entre la borne de sortie S et le pôle négatifvy' ss

est la tension de sortie, V S du circuit répétiteur de tension.

Il est aussi représenté sur la figure 2, sous forme d'une ligne en tirets, une capacité parasite Cp existant généralement entre le point de Jonction D et le pôle négatif Vss d'un dispositif conforme & l'invention, intégré monolithiquement.

2590697

En fonctionnement, les deux transistors X4 et M5, sous l'application d'une tension fixe entre leurs électrodes respectives de "porte" et de "source", sont traversés par un courant constant. Le rapport entre la largeur V et la longueur L ("facteur V/L") du transistor M4 est dimensionné de manière à être égal à n fois celui du transistor M5,o n est supérieur à 1, ce qui fait que le transistor N4 est traversé par un courant IN égal à n fois le courant IB qui traverse X5. En exploitant les techniques de conception normales des générateurs de tension de référence, connues de l'homme de l'art, on impose aux tensions de référence VB1 et VB2 des valeurs telles que le courant IT qui traverse le transistor M3 est le double de celui

qui traverse le transistor 15.

Au repos, le courant qui traverse le transistor M2 est

évidemment égal au courant IB qui traverse le transistor M5.

Le courant qui traverse le transistor M1 est égal à la différence entre le courant qui traverse le transistor N3 (égal & 2 IB) et celui qui traverse le transistor 12, et il est donc égal à IB, ce qui fait que les transistors M1 et X2 sont traverses exactement par le même courant IB. Le transistor X6 est donc traversé par le coura&nt (n - 1)IB Les transistors X4 et M6 sont dimensionnés de telle sorte qu'en condition de repos, la tension entre les électrodes de "drain" et de "source" du transistor Xl est égale à la tension entre les électrodes de "drain" et de "source" du transistor N2. La relation entre la tension de signal résultante vD entre le point de jonction D et le pôle négatif VSS et la tension de signal yEN, appliquée entre la borne d'entrée EN et le pôle négatif VSS peut être exprimée comme suit: VD =1 + mZD ( 2) il 2590697 o gm1 est la transconductance du transistor Ni et ZD l'impédance totale existant entre le point de jonction D et le pôle négatif VSS La relation (2) n'est strictement valable que dans le cas o l'électrode de substrat du transistor M1 est reliée au point de jonction D. Ceci peut toutefois être considéré comme valable, & toutes fins pratiques, avec une bonne approximation, même dans le cas o l'électrode de substrat du transistor M1 est reliée au pôle négatif Vss Si l'on pose gml "l/ZD,ce que l'on peut facilement obtenir avec des transistors de dimensions géométriques courantes, pour des fréquences de travail inférieures à la fréquence de coupure du circuit, f,on obtient: VDM.vEN,ce qui fait que le gain de tension G1 entre la borne d'entrée EN et le point de jonction D est essentiellement

unitaire.

La loi de tension/intensité du transistor M1, comme le savent les spécialistes en la matière est, en première approximation: I = k,(W/L) I(VaN - VD - VT1)211 +,1(V - VD- VDS.atl)] (3) o k'1 est le facteur de conduction du transistor Ml (W/L)1 et son facteur V/L, VTlest sa tension de seuil,

VDS sat 1 est sa tension "drain-source" de saturation (c'est-&-

dire la valeur minimale de la tension entre le "drain" et la "source", nécessaire pour que le transistor travaille en zone de saturation pour une valeur déterminée de la tension entre la "porte" et la "source") etAlet son coefficient de modulation du courant dû à la variation de la longueur effective du canal lors de la variation de la tension appliquée entre les électrodes de "drain" et de "source" dudit transistor. Dans la relation <3) VENest la tension totale appliquée entre la borne d'entrée EN et le pôle négatif VSS,et VD et VE sont les tensions totales résultantes, respectivement entre les points

de Jonction D et E et le pôle négatif VSS.

12 2590697

Entre l'électrode de "source" et l'électrode de "porte" du transistor N1, il existe donc une tension au repos Vo01égal à:

V.1 = VD - EN = -VT1 - =/L)1+V - (4)

Y f(WLail + 11(VE - VD - VDS..tl) Cette tension représente la tension de "décalage" résultante entre le point de jonction D et la borne d'entrée du

circuit EN.

Si l'on examine maintenant le transistor M2, la relation entre la tension de signal vD entre le point de jonction D et le pâle négatif Vsset la tension de signal vS entre la borne de sortie S et le pôle négatif VsSpeut être exprimée comme suit: Z3 (I +g+2zs=) (5) uS D 5Z +1+Zg Z. J &S Ym2 o Z2 et 9m2 sont, respectivement, l'impédance de sortie et la transconductance du transistor 12 dans la configuration à source' commune, et 7 est l'impédance totale de charge, présente entre la borne S et le pôle négatif VSS, comprenant l'impédance de sortie du transistor 15. La relation (5) est rigoureusement valable dans le cas o l'électrode de substrat du transistor N2 est reliée au point de Jonction D. Si l'on pose, pour le transistor 32, comme cela a déjà été fait pour le transistor MXl, gm2>>"l/Z2, et si l'on pose en outre gm2 >>1/ZS,on obtient vS e VD, ce qui fait que le gain de tension entre le point de Jonction D et la borne de sortie S du

circuit, G2 est essentiellement unitaire.

La loi tension-courant du transistor M2 est, en première approximation: I =,2(W/L)2(Vs - VD - V)1 + i - VD - VDst.,,2)] (6)

13 2590697

o, pour les grandeurs relatives au transistor M2, on utilise les mêmes symboles que ceux utilisés dans l'équation (3) pour les mêmes grandeurs relatives au transistor M1, mais en

changeant l'indice.

Entre la borne S et le point de jonction D, il existe ainsi une tension au repos V02égale à: V02 = vs -v = +vT2 + (/ + 7V +1-) \/4W/D2 1+ A(VS-VDVDS..t2) Cette tension représente la tension de "décalage" résultante entre la borne de sortie S du circuit et le point de Jonction

D.

La parfaite équivalence des conditions de polarisation et des caractéristiques physiques et électriques des transistors

M1 et M2 fait que l'on a Vo2= -Vol.

Le circuit de la figure 2 présente par suite un gain de tension essentiellement unitaire (ce gain, GT, est en fait égal au produit G1. G2) et une tension de "décalage" entre l'entrée et la sortie essentiellement nulle (la tension de "décalage" totale Vo étant égale en fait à la somme des

tensions V1let Vo2).

En ce qui concerne la tension de signal, la fréquence de coupure de la structure, en supposant la capacité de chargeCL bien supérieure à la capacité parasite Cp du point de Jonction D comme cela se produit normalement, s'avère être ft gmj/4DCL si l'on tient compte du fait que la transconductance du transistor M2 est égale & celle du transistor M1 et que, par suite, l'impédance totale de sortie du circuit répétiteur de

tension est essentiellement égale à 2/gml.

Pour des fréquences inférieures à la fréquence de coupure, le courant qui traverse le transistor M2 est -essentiellement égal à celui qui traverse le transistor XM. Les connexions du transistor M6 sont en outre telles que la tension de signal

14 2590697

entre le point de Jonction E et le pôle négatif VSS suit la tension designal vD entre le point de jonction D et le pôle négatif V S tension qui, de son côté, comme indiqué plus haut, suit la tension de signal VEN appliquée entre la borne d'entrée EN et le pôle négatif VSS. Par suite, pour celui qui considère le comportement du circuit lorsqu'une tension de signal est appliquée entre sa borne d'entrée et le pôle négatif V SS, les deux transistors X1 et M2 fonctionnent toujours exactement dans les mêmes conditions, ce qui assure un comportement optimal du

circuit.

Il faut noter que le gain de tension du circuit représenté sur la figure 2 est indépendant du point de travail, et donc de la valeur des tensions d'entrée et de sortie, dans tout l'intervalle des valeurs de tension d'entrée admises <"gamme"

dynamique d'entrée).

Cette caractéristique d'un circuit conforme à l'invention fait que, même en présence de larges signaux d'entrée, la distorsion harmonique introduite dans le signal de sortie est

réduite au minimum.

L'occupation de la zone d'intégration demandée par un circuit répétiteur de tension conforme à l'invention est minimale et ne comprend même essentiellement que deux sections' de circuit seulement, sans nécessiter de

condensateurs de compensation encombrants.

La dissipation de puissance du circuit, qui dépend en pratique de la vitesse de réponse demandée et de la charge existant dans l'application dans laquelle le circuit est utilisé, est limitée étant donné que le circuit n'est constitué

que deux "sections" de circuit seulement.

Il est opportun enfin de souligner que dans le circuit représenté sur la figure 2, il n'existe aucun amplificateur en contre-réaction, du type représenté sur le schéma de la figure 1. L'absence dans ce circuit d'une boucle de réaction entre

2590697

l'entrée et la sortie, contenant un élément à gain élevé de tension en boucle ouverte empéche tout phénomène d'instabilité du système et toute possibilité de 'sur-allongement dans la réponse & un signal de tension appliqué à l'entrée, ayant une forme d'onde en gradins. Dans un circuit conforme à l'invention une variation, même faible, des courants de polarisation IB, IT et IN permet de changer la valeur de l'impédance de sortie, sans introduire de problème d'instabilité du système ou de surallongement dans la réponse à un signal de tension appliqué à l'entrée, ayant une

forme d'onde en gradins.

Ceci permet de contrôler plus facilement l'impédance de sortie du circuit répétiteur. Par exemple, on peut obtenir un système dans lequel les courants de polarisation, et donc la valeur de l'impédance de sortie du circuit, peuvent être contrôlés par une programmation de la valeur des deux tensions

de référence, %1et VB2.

On peut de même contrôler également la vitesse de réponse du système, qui dépend évidemment de la valeur du courantI5

traversant la section de sortie en condition de repos.

Dans le cas ou la charge que le circuit doit piloter comprend également une composante résistive (éventuellement active) il est donc possible de dimensionner les transistors et les courants de polarisation de telle manière que les conditions de polarisation des transistors 1Xl et M2 soient essentiellement identiques, et que par suite les conditions requises d'un circuit répétiteur de tension soient pleinement satisfaites, même avec une éventuelle aggravation de faible

importance de la puissance dissipée.

Quoiqu'il n'ait été illustré et décrit qu'un seul exemple de réalisation de l'invention, il est évident qu'il existe de

nombreuses variantes, sans sortir du cadre de ladite invention.

16 2590697

Par exemple, dans un circuit selon l'invention, les deux transistors Xl et M2 peuvent avoir la même longueur et des largeurs différentes. Le dimensionnement des autres transistors du circuit doit, dans ce cas, être tel que les valeurs des courants qui traversent au repos, respectivement les transistors 1Xl et 12, soient proportionnelles aux largeurs des deux transistors. Ainsi, les densités des courants qui traversent chacun des deux transistors sont essentiellement égales, ce qui fait que toutes les considérations faites pour le circuit décrit précédemment sont valables pour ce circuit, et donc que ce circuit répétiteur de tension satisfait également & toutes les conditions citées dans le préambule.

Un autre circuit selon l'invention peut être réalisé d'une façon exactement complémentaire de celle représentée sur la figure 2. Les transistors M4 et M5, dans ce cas, doivent être deux transistors & canal N, avec l'électrode de "source' reliée au pôle négatif du générateur de tension d'alimentation au lieu du pôle positif. Les transistors X1 et M2 doivent être deux transistors à canal P, de même que le transistor M3 dont l'électrode de *source' est reliée au pâle positif du générateur de tension d'alimentation. N6, enfin, doit être un transistor à canal J, et son électrode de 'drain' est reliée au pôle positif du générateur de tension d'alimentation. Les électrodes de "porte" des transistors N4 et X5 sont reliées à un source de référence de tension qui maintient ces électrodes à un potentiel constant par rapport au pôle négatif du générateur de tension d'alimentation. L'électrode de #porte" du transistor X3 est reliée & une source de référence de tension qui le maintient & un potentiel constant par rapport au pâle

positif du générateur de tension d'alimentation.

A partir du circuit de la figure 2, on peut également obtenir, au moyen de simples modifications de circuiterie, un circuit qui n'utilise que des transistors MOS de même polarité (c'est-&-dire, uniquement des transistors à canal N ou

uniquement des transistors & canal P).

18 2590697

Claims (8)

REVENDICATIONS

1.- Circuit répétiteur de tension & bas 'décalage", à gain de tension essentiellement unitaire, comprenant au moins une borne d'entrée (EN) pour le raccordement à un générateur de tension et au moins une borne de sortie (S) pour le raccordement à une charge, ledit circuit étant réalisé avec des transistors complémentaires de type XOS, caractérisé en ce qu'il comprend un premier (X1), un second (N2) et un troisième transistor <(3) ayant un premier type de conductibilité, et un quatrième (M4), un cinquième (X5) et un sixième transistor <X6) ayant un second type de conductibilité, opposé au premier, les électrodes de 'source U du premier (Xl) et du second transistor <(N2) étant reliées à l'électrode de "drain" du troisième transistor (X3>). dont les électrodes de "source et de 'porte" sont reliées, respectivement. à une première borne (VSs) d'un générateur de tension d'alimentation et à une première référence de tension (VB1) apte à maintenir cette électrode de Iporte" à un potentiel constant par rapport à cette première borne (VSS) du générateur de tension d'alimentation, l'électrode de "porte" du premier transistor (Xl) constituant la borne d'entrée <EN) du circuit répétiteur, les électrodes de "source' du quatrième (M4) et du cinquième transistor <(5) étant reliées à une seconde borne <(V DD) du générateur de tension d'alimentation, les électrodes de "porte" du quatrième (M4) et du cinquième transistor (X5) étant reliées toutes deux à& une seconde référence de tension (VB2) apte à maintenir ces

19 2590697

électrodes de "porte" à un potentiel constant par rapport à cette seconde borne <V DD) du générateur de tension d'alimentation, l'électrode de "drain" du quatrième transistor <X4) étant reliée & l'électrode de "drain" du premier transistor (M1) et à l'électrode de "source" du sixième transistor <(M6), dont les électrodes de "drain" et de "porte" sont reliées respectivement à la première borne (Vss) du générateur de tension d'alimentation et aux électrodes de "source" du premier <(Ml) et du second transistor (M2), les électrodes de "drain" et de "porte" du second transistor <N2) étant connectées à l'électrode de "drain" du cinquième transistor (M5), en un point de jonction du circuit qui

constitue la borne de sortie (S) du circuit répétiteur.

2.- Circuit répétiteur de tension selon la revendication 1, caractérisé en ce que le premier (M1) et le second transistor (N2) ont des caractéristiques physiques et

électriques essentiellement identiques.

3.- Circuit répétiteur de tension selon la revendication 1, caractérisé en ce que les électrodes de substrat-du premier

(M1) et du second transistor (<2) sont reliées ensemble.

4.- Circuit répétiteur de tension selon la revendication 1, caractérisé en ce que les conditions de polarisation dans le circuit du premier (Ml) et du second transistor (142) sont

essentiellement identiques.

5.- Circuit répétiteur de tension selon l'une quelconque

des précédentes revendications, caractérisé en ce que le

premier (M1), le second (M2) et le troisième transistor (M3) sont du type à "canal N" et que le quatrième <(M4), le cinquième

(X5) et le sixième transistor (M6) sont du type "à canal P".

6.- Circuit répétiteur de tension selon l'une quelconque

des précédentes revendications, caractérisé en ce que le

premier (Ml), le second M2) et le troisième transistor (M3)

2590697

sont du type à "canal P" et que le quatrième (M4), le cinquième

(15), et le sixième transistor (M6) sont du type & "canal N'".

7.- Circuit répétiteur de tension selon l'une quelconque

des précedentes revendications, caractérisé en ce que

l'impédance de sortie et la vitesse de réponse du circuit sont programmables par régulation des valeurs de la première (V B)

et de la seconde tension de référence (VB2).

8.- Circuit répétiteur de tension selon l'une quelconque

des précédentes revendications, caractérisé en ce qu'il est

incorporé dans un circuit intégré monolithiquement.