FR2761548A1 - Etage differentiel a faible bruit et grande dynamique d'entree - Google Patents

Abstract

L'invention concerne un étage différentiel comprenant deux premiers transistors (Q1, Q2) commandés respectivement par deux composantes (V+v, V-v) d'une tension d'entrée différentielle, ces transistors étant reliés à une source de courant commune (15) et formant deux branches de sortie différentielles. L'étage comprend un transistor auxiliaire (Q6) commandé par le mode commun (V) de la tension d'entrée différentielle et connecté pour prélever sur chacune des branches de sortie une partie du courant établi par la source de courant commune.

Description

STAGE DIFFÉRENTIEL Á FAIBLE BRUIT ET GRANDE DYNAMIQUE D'ENTREZ
La présente invention concerne un amplificateur à gain variable et plus généralement un étage différentiel à grande dynamique d'entrée.

Un étage différentiel classique comprend généralement deux transistors dont les émetteurs (ou sources) sont dizoetement reliés l'un à l'autre et polarisés par une source de courant canule. Il présente l'avantage d'avoir un gain élevé et un faible bruit. Toutefois, il a une faible dynamique d'entrée, c'est-à-dire qu'il sature pour une tension d'entrée différentielle partliculièrement faible (quelques millivolts).

Si l'on veut appliquer des tensions différentielles plus élevées à un étage différentiel, celui-ci est dégradé par l'insertion de résistances d'émetteur (ou de source). On obtient alors un étage différentiel de faible gain et ayant un bruit élevé dû à la présence des résistances d'émetteur dans le chemin du signal.

A l'aide d'un étage différentiel, on constitue facilement un amplificateur à gain variable. Pour cela, il suffit de régler le gain par l'intermédiaire du courant de polarisation des émetteurs. Dans le cas des transistors bipolaires, le gain varie proportionnellement au courant de polarisation.

Dans la plupart des cas où l'on veut utiliser un amplificateur à gain variable, la tension d'entrée est susceptible de varier dans une grande plage. Pour les faibles niveaux de signal, le gain est élevé, tandis que le gain est faible pour les niveaux de signal élevés, ceci afin de fournir un signal de sortie d'amplitude pratiquement constante.

Alors, parme 1 l'étage différentiel est susceptible de recevoir des tensions d'entrée d'amplitude élevée, cet étage différentiel est généralement du type comprenant des résistances d'émetteur. Si les résistances d'émetteur sont fixes, le gain obtenu pour les tensions de faible niveau est particulièrement faible et nécessite l'utilisation d'un étage de gain supplémentaire. Par ailleurs, le bruit de l'étage, particulièrement gênant aux faibles niveaux de signal, se trouve augmenté par les résis tacees d'émetteur.

La figure 1 représente un étage à gain variable classique qui présente un gain particulièrement élevé pour des signaux de faible niveau, tout en ayant une grande dynamique d'entrée.

Cet étage comprend deux transistors bipolaires de type
NPN Ol et Q2 dont les bases sont ccxl'mandées respectivement par les oomposantes (V1 et V2) d'une tension d'entrée différentielle.

Le signal de sortie de l'étage est prélevé entre les collecteurs des transistors Qi et Q2, qui sont par ailleurs reliés à un potentiel d'alimentation haut Vcc par l'intermédiaire de résistances respectives 10 et 11.

Les émetteurs des transistors Q1 et Q2 sont reliés 1 'un à l'autre par l'intermédiaire d'une chaîne de résistance 13a à 13f connectées en série. Chaque point de connexion entre deux résistances 13 successives est relié à une source de courant xlmune 15 par l'intemédiaire d'une diode D. La source de courant 15 est par ailleurs reliée à un potentiel d'alimentation bas, tel que la masse GND. Le point de connexion entre les résistances 13c et 13d est relié au potentiel Voc par une résistance 17.

Le gain de cet étage est réglé par l'intermédiaire de la source de courant 15, carme pour un étage classique. Si le courant de la source 15 est faible, ce courant passe préférentiellement dans les résistances 13, d'où il résulte que les transistors Q1 et Q2 voient entre leurs émetteurs une forte impé- dance. Ainsi, le gain de l'étage est rendu faible à la fois par le faible courant de polarisation de la souci 15 et par la forte irnpédance d'émetteur.

Si le courant de la source 15 augmente, ce courant a tendance à passer préférentiellement par les diodes D, qui présentent des faibles impédances. Lorsque le courant de la source 15 atteint un certain seuil, ce courant passe seulement par les diodes D d'extrémité de chaîne et par les résistances 13a et 13f.

Ainsi, l'impédance vue par les transistors Q1 et Q2 entre leurs émetteurs est minimale. Le gain de l'étage est alors élevé du fait que le courant de polarisation est élevé et que les imp6- dances d'émetteur sont minimales.

Toutefois, l'étage de la figure 1 présente un bruit élevé pour les faibles gains du fait de la présence d'une impédace d'émetteur élevée. Par ailleurs, les diodes D étant des éléments non-linéaires qui se trouvent sur le chemin du signal d'entrée, l'étage introduit une distorsion élevée.

Un objet de la présente invention est de prévoir un étage différentiel ayant une dynamique élevée, tout en ayant un gain élevé, un faible bruit, et une faible distorsion.

Cet objet est atteint selon l'invention grâce à un étage différentiel comprenant deux premiers transistors camrandés respectivement par deux composantes d'une tension d'entrée différentielle, ces transistors étant reliés à une source de courant catEnune et formant deux branches de sortie différentielles.

L'étage comprend un transistor auxiliaire caiw par le mode canut de la tension d'entrée différentielle et onecté pour prélever sur chacune des branches de sortie une partie du courant établi par la source de courant ocxnaune.

Selon un mode de réalisation de la présente invention, le transistor auxiliaire a une trasscnductance supérieure à celle des premiers transistors.

Selon un mode de réalisation de la présente invention, la transconductance du transistor auxiliaire est choisie pour que le gain de 1 'étage différentiel soit observé lorsque la tension d'entrée différentielle excède un seuil où 1 'un des premiers transistors se bloque.

Selon un mode de réalisation de la présente invention, la transonductance du transistor auxiliaire est 5 à 6 fois supérieure à celle des premiers transistors.

Selon un mode de réalisation de la présente invention, le transistor auxiliaire est relié entre la source de courant coeuuns et le point milieu d'un pont diviseur connecté entre les deux branches de sortie, et est commandé par le point milieu d'un deuxième pont diviseur aux bornes duquel est appliquée la tension d 'entrée différentielle.

Selon un mode de réalisation de la présente invention, la transconducte du transistor auxiliaire est réglée par un signal appliqué sur le point milieu du deuxième pont diviseur.

La présente invention vise également un amplificateur à gain variable comprenant un étage différentiel du type susmentionné, et des moyens pour modifier le gain par le réglage du courant de la sorce de courant coeKfln'e.

Selon un mode de réalisation de la présente invention, l'amplificateur à gain variable comprend des moyens pour faire varier la transconductacce du transistor auxiliaire en sens inverse par rapport à la variation du gain de l'étage.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
la figure 1, précédemeent décrite, représente un étage différentiel classique à gain variable et grande dynamique d'entrée ; et
la figure 2 représente un mode de réalisation d'étage différentiel selon l'invention.

Dans la figure 2, des éléments similaires à ceux de la figure 1 sont désignés par des mêmes références. Ainsi, l'étage différentiel de la figure 2 comprend deux transistors Q1 et 92, par exemple de type bipolaire NPN, dont les collecteurs sont couplés au potentiel d'alimentation haut Vcc par I'intermédiaire de résistances de charge respectives 10 et 11. Les émetteurs des transistors Ol et Q2 sont directement reliés 1 'un à 1 'autre, c'est-à-dire sans résistances d'émetteur, et polarisés par une source de courant 15 reliée à la masse D. Les bases des transistors Q1 et Q2 reçoivent les composantes respectives V+v et V-v d ' une tension d 'entrée différentielle.

De préférence, les collecteurs des transistors Q1 et Q2 sont reliés aux résistances 10 et 11 par 1'intermédiaire de transistors cascode respectifs Q4 et 05. Les collecteurs des transistors 91 et Q2 sont reliés aux émetteurs des transistors Q4 et Q5, tandis que les collecteurs des transistors O4 et Q5, entre lesquels est prélevée la sortie différentielle de 1 'étage, sont reliés aux résistances 10 et 11. Les bases des transistors Q4 et
Q5 sont polarisées par une même tension fixe Vd comprise entre la valeur maximale des tensions d' entrée et le potentiel Vcc.

L'étage différentiel décrit jusqu'à maintenant est tout à fait classique et est du type à gain élevé et à faible bruit, du fait de l'absence de résistances d'émetteur. Les éléments non encore décrits permettent, selon l'invention, de considérablement étendre la dynamique d'entrée de l'étage sans nuire significativement à ses caractéristiques, notamment sans introduire de bruit ni de distorsion.

Selon l'invention, un transistor auxiliaire Q6, de type
NPN dans cet exemple, est connecté directement par son émetteur aux émetteurs des transistors Ql et Q2. Il reçoit sur sa base la tension de mode comun V des canposantes de la tension d'entrée différentielle. Pour cela, la base du transistor 06 peut être connectée au point milieu d'un pont de deux résistances de même valeur 20 et 21, reliées entre les bases des transistors Q1 et 02. Par ailleurs, le collecteur du transistor Q6 est cott'tcté pour prélever du courant sur les collecteurs des transistors Q1 et Q2. Pour cella, il peut être connecté au point milieu d'un pont de deux résistacees de même valeur 23 et 24, reliées entre les collecteurs des transistors Q1 et Q2.

Pour des raisons qui apparaîtront ultérieurwnt, la surface d'émetteur du transistor Q6 est supérieure à celle des transistors Q1 et Q2. Les surfaces d'émetteur normalisées de ces transistors sont indiquées entre parenthèses à la figure 2.

Ainsi, par exemple, les transistors Q1 et Q2 ont une surface nor malis de 1 tandis que le transistor Q6 a une surface normalisée de 6.

L'étage différentiel de la figure 2 présente deux plages de fonctionnement.

Dans une première plage, la tension d'entrée différentielle 2v est de faible niveau (quelques millivolts). Le transistor Q6 n'intervient pas et le fonctionnement est celui d'un étage différentiel classique.

Les valeurs de courant indiquées dans la figure 2 ne sont pas celles correspondant à la première plage de fonction- nement.

Au repos (2v = O), les tensions de base des transistors
Q1 et Q2 sont égales à leur valeur de mode c snun V. La tension de base du transistor Q6 est aussi égale à V.

Les courants de collecteur des transistors Ol et 02 sont égaux à IO, tandis que le courant de collecteur du transistor Q6 est égal à 6IO, puisque la surface d'émetteur du transistor Q6 est six fois supérieure à celle des transistors 91 et 02.

Ainsi, la source de courant 15 dérive un courant 8IO.

Les tensions d'émetteur des transistors cascode Q4 et OS étant égales, le courant de collecteur 610 du transistor Q6 se répartit de manière équilibrée entre les résistances 23 et 24.

Ainsi, chacune des résistances 23 et 24 est parcourue par un courant 3IO, et les courants dans les transistors 04 et 95, et donc dans les branches de sortie de l'étage, s'établissent à 4IO.

Lorsque la tension d'entrée différentielle 2v augmente, les courants de collecteur des transistors Qi et Q2 s'établissent à IO+i et IO-i, où i est un courant inférieur à IO et égal au produit de la transoonductance de étage par la valeur v. Le courant de collecteur du transistor Q6 reste égal à 6IO et se répartit toujours de manière équilibrée entre les résistances 23 et 24, puisque les tensions d'émetteur des transistors 04 et OS restent sensiblement égales. Ainsi, les courants dans les transistors 04 et Q5, et donc les courants dans les résistacces 10 et 11, s'établissent à 4IO+i et 410-i. La tension de sortie dif férentielle prélevée entre les collecteurs des transistors Q4 et OS est donc proportionnelle à i.

Dans cette première plage de fonctionnement, le gain de 1 'étage est proportionnel à la somme des courants de repos des transistors Qi et Q2, c'est-à-dire à 2IO.

Si la tension v continue à augmenter, il arrive un point où le courant i est égal à IO, d'où il résulte que le courant de collecteur du transistor Q2 s'annule. Ce point correspond à la saturation d' un étage différentiel classique et au début de la deuxième phase de fonctionnement de 1'étage selon l'invention.

Toutefois, lorsque l'étage selon l'invention arrive à ce point, le transistor Q6 prélève toujours un courant 310 sur chacun des émetteurs des transistors 04 et 05. Le courant de collecteur du transistor Q2 étant nul, le courant d'émetteur du transistor Q5 est égal à 310. Le courant de collecteur du transistor Q1 étant égal à 2IO, le courant d'émetteur du transistor O4 est égal à 5IO.

Si la tension v continue à augmenter, le transistor 06 prend le relais du transistor Q2, définitivement bloqué, et réagit aux variations de la tension d'entrée différentielle 2v.

Les transistors Q1 et Q6 constituent un nouvel étage différentiel particulier qui reçoit la moitié v de la tension d'entrée différentielle du fait du pont de résistances 20, 21. En outre, il divise par 2 le courant différentiel dans les branches de sortie du fait que le courant de collecteur du transistor Q6 est toujours réparti de manière équilibrée entre les résistances 23 et 24. En effet, une première moitié de la canposante du courant différentiel -2i naissant dans le collecteur du transistor Q6 constitue la composante -i de la branche de sortie contenant la résistance 11, mais la deuxième moitié diminue la composante 2i créée par le transistor Q1 dans l'autre branche de sortie.

Concrètement, comme cela est indiqué en figure 2, le courant de collecteur du transistor Q1 s'établit à 2I0+2i et le courant de collecteur du transistor Q6 s'établit à 6IO-2i. Le courant dans chacune des résistances 23 et 24 est égal à 310-i et les courants dans les transistors Q4 et OS, donc dans les branches de sortie, s'établissent à 5IO+i et 3IO-i.

Le gain global de 1 'étage semble être divisé par 4 par rapport au gain de l'étage dans la première plage de fonctionnement. En fait, la somme des courants de repos des transistors Qi et Q6 (8IO) est quatre fois supérieure à la somme des courants de repos des transistors Q1 et Q2 dans la première plage de fonctionnement, ce qui augmente la transconductance d' un facteur 4.

Ainsi, le gain global de l'étage différentiel reste en théorie constant sur les deux plages de fonctionneent.

La tension v peut continuer à augmenter jusqu'à ce que le courant du transistor Q6 s'annule et que la totalité du courant de la source 15 passe dans le transistor Q1.

La dynamique ainsi obtenue à l'aide d'un étage selon l'invention est près de dix fois supérieure à celle d'un étage classique sans résistances d'émetteur. La dynamique peut être étendue davantage en augmentant la surface d'émetteur du transistor Q6. Toutefois, le gain de l'étage n'est alors pas constant sur l'ensemble de la plage dynamique d'entrée.

En réalité, la carmutation de la première plage de fonctioeeement à la deuxième n'est pas brutale et s'effectue progressivement avant le blocage du transistor Q2. Ceci provoque une augmentation locale du gain qui affecte la linéarité de la réponse de l'étage. Dans la deuxième plage, le courant du transistor Q2 tend vers zéro sans s' annuler.

Pour tenir compte de ce fonctionnement et ainliorer la linéarité, la surface d'émetteur normalise du transistor Q6 est de préférence voisine de 5 et non de 6.

Selon une variante, la surface d'émetteur du transistor
Q6 est choisie égale à celle des transistors Qi et Q2 et sa transconductance est augmentée jusqu'à la valeur souhaitée, comme cela est représenté en pointillés, en injectant un courant de nde Ic au niveau de sa base.

Du fait de la présence des résistances 20 et 21 entre les bases des transistors Q1 et Q2, l'étage présente une faible iccédance d'entrée. Dans les cas où ceci serait gênant, on prévoit, carme cela est représenté en pointillés, des montages
Darlington comprenant des transistors Q7 et Q8 cotéectés entre les collecteurs et les bases des transistors Q1 et Q2 et commandés par le signal différentiel d'entrée.

Un étage différentiel selon l'invention peut avantageusement être utilisé dans un amplificateur à gain variable. Carme dans un étage différentiel classique, il suffit de modifier le courant de la source 15 pour régler le gain. Alors, l'étage différentiel présente un gain maximal élevé et, pour toute la gamme de réglages de gain, un faible bruit et une faible distorsion.

Dans une variante avantageuse d'amplificateur à gain variable selon l'invention, la surface d'émetteur du transistor
Q6 est égale à celle des transistors Q1 et Q2 et le courant de amande Ic du transistor Q6 varie en sens inverse par rapport à la variation du gain de l'étage. Ainsi, lorsque le gain de 1 'étage est maximal, le courant du transistor 06 est minimal.

Ceci n'est pas gênant, car le réglage de gain maximal correspnd généralement à un signal d'entrée de faible niveau qui ne risque pas de provoquer une saturation de l'étage. Ce n'est que pour les faibles gains que le signal d'entrée risque d'être de niveau élevé et nécessiter l'extension de dynamique fournie par le transistor 06.

Cette solution permet de réduire notablement la consom- mation en courant de l'étage différentiel, d'autant plus que les gains élevés sont obtenus pour les courants les plus élevés de la source 15.

La variation du courant de renarde Ic du transistor Q6 pourra être linéaire, par paliers, ou brutale lors de la catinuta- tion entre les deux plages de fonctionnement.

De nombreuses variantes et modifications de la présente invention apparaitront à l'hanme du métier. Par exemple, les transistors cascade Q4 et Q5 peuvent être anis. Le courant du transistor Q6 ne se répartit alors pas de manière équilibrée entre les résistances 23 et 24, mais ceci n'affecte pas significativement le fonctionnement de 1 'étage. Les transistors bipolaires peuvent être remplacés par des transistors K)S.

Claims (8)

REVENDICATIONS

1. Etage différentiel comprenant deux premiers transistors (Q1, Q2) zeSks respectivement par deux ~orantes (V+v, V-v) d'une tension d'entrée différentielle, ces transistors étant reliés à une source de courant commune (15) et formant deux branches de sortie différentielles, caractérisé en ce qu' il comprend un transistor auxiliaire (Q6) ondê par le mode commun (V) de la tension d'entrée différentielle et connecté pour prélever sur chacune des branches de sortie une partie du courant établi par la source de courant communie.

2. Etage différentiel selon la revendication 1, caractérisé en ce que le transistor auxiliaire (Q6) a une transconductance supérieure à celle des premiers transistors.

3. Etage différentiel selon la revendication 2, caractérisé en oe que la transconductance du transistor auxiliaire (06) est choisie pour que le gain de 1 'étage différentiel soit conservé lorsque la tension d'entrée différentielle exode un seuil où l'un (Q2) des premiers transistors se bloque.

4. Etage différentiel selon la revendication 3, caractérisé en oe que la transconductance du transistor auxiliaire (Q6) est 5 à 6 fois supérieure à celle des premiers transistors.

5. Etage différentiel selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le transistor auxiliaire (Q6) est relié entre la source de courant carmune (15) et le point milieu d'un pont diviseur (23, 24) connecté entre les deux branches de sortie, et est corné par le point milieu d'un deuxième pont diviseur (20, 21) aux bornes duquel est appliquée la tension d'entrée différentielle.

6. Etage différentiel selon la revendication 5, caractérisé en ce que la transconductarace du transistor auxiliaire (Q6) est réglée par un signal (Ic) appliqué sur le point milieu du deuxième pont diviseur (20, 21).

7. Amplificateur à gain variable comprenant un étage différentiel selon l'une quelconque des revendications 1 à 6, et des moyens pour modifier le gain par le réglage du courant de la source de courant commune (15).

8. Amplificateur à gain variable comprenant un étage différentiel selon la revendication 6, des moyens pour modifier le gain par le réglage du courant de la source de courant oanmune (15), et des moyens (Ic) pour faire varier la transoonductance du transistor auxiliaire (Q6) en sens inverse par rapport à la variation du gain de 1 'étage.