[go: up one dir, main page]

KR101099699B1 - 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기 - Google Patents

고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기 Download PDF

Info

Publication number
KR101099699B1
KR101099699B1 KR1020100030535A KR20100030535A KR101099699B1 KR 101099699 B1 KR101099699 B1 KR 101099699B1 KR 1020100030535 A KR1020100030535 A KR 1020100030535A KR 20100030535 A KR20100030535 A KR 20100030535A KR 101099699 B1 KR101099699 B1 KR 101099699B1
Authority
KR
South Korea
Prior art keywords
transistor
current
stage
input
signal
Prior art date
Application number
KR1020100030535A
Other languages
English (en)
Other versions
KR20110111132A (ko
Inventor
서신혁
이형수
최은희
남일구
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020100030535A priority Critical patent/KR101099699B1/ko
Publication of KR20110111132A publication Critical patent/KR20110111132A/ko
Application granted granted Critical
Publication of KR101099699B1 publication Critical patent/KR101099699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털-아날로그 변환기(DAC)단에 전류 스티어링 미러(current steering mirror) 단을 결합하여 가변이득 증폭기(PGA)와 믹서의 트랜스콘덕터(transconductor) 단에서 발생되는 비선형성을 개선하고, 전류 스티어링 미러단의 전류비(current ratio)를 조정하여 신호를 증폭함으로써 저전력 동작에 적합한 가변이득 증폭기 및 이를 이용한 RF 송신기를 제공하기 위한 것으로서, 디지털 신호를 아날로그 신호로 변환해 송신하기 위한 디지털-아날로그 변환기(DAC)와, 적어도 2개 이상의 트랜지스터를 이용하여 전류 미러를 구현하고, 상기 구현된 전류 미러단의 전류비(current ratio)를 조정하여 상기 DAC에서 출력된 아날로그 신호의 크기를 조절하는 전류 스티어링 미러단과, 상기 전류 스티어링 미러단에서 증폭된 신호를 특정 주파수 신호로 생성하는 믹서(Mixer)와, 상기 믹서에서 생성된 특정 주파수를 안테나를 통해 외부로 송출하는데 필요한 전력과 이득으로 증폭시키는 구동 증폭기(Drive Amplifier : DA) 또는 전력 증폭기(Power Amplifier : PA)를 포함하여 구성되는데 있다.

Description

고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ＲＦ송신기{PGA(Programmable Gain Amplifier) suitable for high linearity and low power}
본 발명은 RF 송신기에서 사용되는 가변이득 증폭기(Programmable Gain Amplifier : PGA)에 관한 것으로, 특히 전류 스티어링 미러(current steering mirror)를 사용하여 V-I 변환과정의 비선형성을 제거하여 고선형성과 저전력에 유리한 가변이득 증폭기 및 이를 이용한 RF 송신기에 관한 것이다.
최근에 이동 통신 시스템이나 디지털 TV 등에서 특정 정보를 주고 받음으로써 다기능을 수행할 수 있는 RF 송신기의 개발이 활발한 성장을 하고 있다.
현재의 RF 송신기는 도 1과 같이 디지털 신호를 아날로그 신호로 변환해 송신하기 위한 디지털-아날로그 변환기(DAC)(10)를 포함하여 저역통과 여파기(LPF)(20), 가변이득 증폭기(PGA)(30), 믹서(Mixer)(40), 구동 증폭기(Drive Amplifier : DA) 또는 전력 증폭기(Power Amplifier : PA)(50)를 포함하여 구성하고 있다.
이처럼, 기존의 RF 송신기는 디지털-아날로그 변환기(DAC)를 통과한 신호를 증폭시키기 위해 증폭기를 필요로 하고, 가변이득 증폭기와 믹서의 트랜스콘덕터(transconductor) 단의 V-I 변환 과정에서 비선형성이 발생하여 저전력, 고선형성 동작 설계가 힘들었다.
특히, 여러 개의 블록을 사용하기 때문에 고선형성과 저전력으로 설계하기가 힘든 단점이 있으므로, 여러 개의 블록을 결합하여 고선형성과 저전력 동작에 적합하게 구현하는 것을 요구하고 있다.
이 중 상기 가변이득 증폭기(30)는 이득을 조절함으로써 원하는 출력신호 레벨을 유지하기 위하여 사용되는 장치로서, 무선 통신 시스템이나 영상 및 음향 시스템에서 필수적인 구성부품으로, 이를 통해 구현하는 것이 바람직하다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 디지털-아날로그 변환기(DAC)단에 전류 스티어링 미러(current steering mirror) 단을 결합하여 가변이득 증폭기(PGA)와 믹서의 트랜스콘덕터(transconductor) 단에서 발생되는 비선형성을 개선하고, 전류 스티어링 미러단의 전류비(current ratio)를 조정하여 신호를 증폭함으로써 저전력 동작에 적합한 가변이득 증폭기 및 이를 이용한 RF 송신기를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 고선형성, 저전력에 적합한 가변이득 증폭기의 특징은 공통 게이트 전극을 갖는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)를 포함하며, 상기 제 1 트랜지스터의 드레인 전극은 상기 공통 게이트 전극에 결합되어 전류 미러의 입력을 형성하고, 상기 제 2 트랜지스터의 드레인 전극은 상기 전류 미러의 출력을 형성하며, 상기 제 1 및 제 2 트랜지스터의 소스 전극들은 공통으로 접지되는 미러 회로부와, 상기 미러 회로부를 구성하는 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트 간에 접속된 저항(R)과, 상기 저항과 직렬로 연결되고 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트와 공통 소스 간에 접속된 캐패시터를 포함하는 저역통과 여파기(LPF)를 포함하여 구성되는데 있다.
바람직하게 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)의 사이즈(채널 폭(W) 또는 채널 길이(L))에 의해 상기 제 1 트랜지스터(M1)의 입력전류 및 상기 제 2 트랜지스터(M2)의 출력전류의 전류비를 조절하여 신호의 크기를 조절하는 것을 특징으로 한다.
바람직하게 상기 미러 회로부는 상기 제 1 트랜지스터(M1)와 병렬 연결되도록 구성된 적어도 하나 이상의 트랜지스터의 게이트 단으로 입력되는 입력 비트에 따라 전압의 크기를 제어하여 증폭비를 조절하는 것을 특징으로 한다.
바람직하게 상기 미러 회로부는 직렬 연결된 2개 이상의 트랜지스터가 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)에 각각 병렬로 연결되는 보조 트랜지스터 단을 추가로 구성하고, 이때, 상기 보조 트랜지스터 단 중 하나의 트랜지스터(M8~M10)는 드레인 단과 게이트 단에 공통으로 앞단의 디지털-아날로그 변환기(DAC)(100)를 통해 입력되는 입력전류(IIN)가 입력되고, 다른 트랜지스터(M11~M13)는 앞서 발생된 입력 비트 값이 게이트 단에 입력 신호로 인가되도록 구성되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 고선형성, 저전력에 적합한 가변이득 증폭기를 이용한 RF 송신기의 특징은 디지털 신호를 아날로그 신호로 변환해 송신하기 위한 디지털-아날로그 변환기(DAC)와, 적어도 2개 이상의 트랜지스터를 이용하여 전류 미러를 구현하고, 상기 구현된 전류 미러단의 전류비(current ratio)를 조정하여 상기 DAC에서 출력된 아날로그 신호의 크기를 조절하는 전류 스티어링 미러단과, 상기 전류 스티어링 미러단에서 증폭된 신호를 특정 주파수 신호로 생성하는 믹서(Mixer)와, 상기 믹서에서 생성된 특정 주파수를 안테나를 통해 외부로 송출하는데 필요한 전력과 이득으로 증폭시키는 구동 증폭기(Drive Amplifier : DA) 또는 전력 증폭기(Power Amplifier : PA)를 포함하여 구성되는데 있다.
이상에서 설명한 바와 같은 본 발명에 따른 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 RF 송신기는 다음과 같은 효과가 있다.
첫째, 디지털-아날로그 변환기(DAC)단에 전류 스티어링 미러(current steering mirror) 단을 결합하여 가변이득 증폭기(PGA)와 믹서의 트랜스콘덕터(transconductor) 단에서 발생되는 비선형성을 개선할 수 있다.
둘째, 디지털-아날로그 변환기(DAC)단에 전류 스티어링 미러(current steering mirror) 단을 결합하고, 전류 스티어링 미러단의 전류비(current ratio)를 조정하여 신호를 증폭함으로써 저전력 동작에 적합한 가변이득 증폭기 및 이를 이용한 RF 송신기를 제공할 수 있다.
[도 1] 종래의 RF 송신기의 구조를 나타낸 구성도
[도 2] 본 발명의 실시예에 따른 RF 송신기의 구조를 나타낸 구성도
[도 3] 도 2의 전류 스티어링 미러단의 내부 구조를 상세히 나타낸 회로도
[도 4] 도 3의 전류 스티어링 미러단의 전압과 전류의 관계를 나타낸 그래프
[도 5] 도 2의 전류 스티어링 미러단의 I-V 변환 회로의 실시예를 나타낸 회로도
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 RF 송신기의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2 는 본 발명의 실시예에 따른 RF 송신기의 구조를 나타낸 구성도이다.
도 2와 같이, RF 송신기는 디지털 신호를 아날로그 신호로 변환해 송신하기 위한 디지털-아날로그 변환기(DAC)(100)와, 적어도 2개 이상의 트랜지스터를 이용하여 전류 미러(current steering mirror)로 구현하고, 구현된 전류 미러단의 전류비(current ratio)를 조정하여 상기 DAC(100)에서 출력된 아날로그 신호의 크기를 증폭하는 전류 스티어링 미러단(200)과, 상기 전류 스티어링 미러단(200)에서 증폭된 신호를 특정 주파수 신호로 생성하는 믹서(Mixer)(300)와, 상기 믹서(300)에서 생성된 특정 주파수를 안테나(500)를 통해 외부로 송출하는데 필요한 전력과 이득으로 증폭시키는 구동 증폭기(Drive Amplifier : DA) 또는 전력 증폭기(Power Amplifier : PA)(400)를 포함하여 구성한다.
도 3 은 도 2의 전류 스티어링 미러단의 내부 구조를 상세히 나타낸 회로도이다.
도 3과 같이, 전류 스티어링 미러단(200)은 크게 미러 회로부(210a)(210b)와, 저역통과 여파기(LPF)(220)로 구성된다.
상기 미러 회로부(210a)(210b)는 공통 게이트 전극을 갖는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)를 포함하며, 상기 제 1 트랜지스터의 드레인 전극은 상기 공통 게이트 전극에 결합되어 전류 미러의 입력을 형성하고, 상기 제 2 트랜지스터의 드레인 전극은 상기 전류 미러의 출력을 형성하며, 상기 제 1 및 제 2 트랜지스터의 소스 전극들은 공통으로 접지되어 구성된다.
그리고 상기 저역통과 여파기(220)는 상기 미러 회로부(210a)(210b)를 구성하는 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트 간에 저항(R)이 접속되고, 상기 저항(R)과 캐패시터가 직렬로 연결되고, 아울러 상기 캐패시터는 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트와 공통 소스 간에 접속되어 구성된다.
이와 같이 구성되는 전류 스티어링 미러단(200)의 구동 동작을 살펴보면, 먼저 상기 미러 회로부(210a)(210b)에서 전류 미러의 입력을 형성하는 제 1 트랜지스터(M1)에 의해 앞단의 디지털-아날로그 변환기(DAC)(100)에서 나온 전류가 전압으로 바뀌게 된다.
이어, 서로 직렬로 연결된 저항(R)과 캐패시터(C)로 이루어진 저역통과여파기(LPF)(220)에 의해 상기 제 1 트랜지스터(M1)에서 형성된 전압의 고주파 성분이 제거된다.
그리고 상기 미러 회로부(210a)(210b)에서 전류 미러의 입력을 형성하는 제 2 트랜지스터(M2)에 의해 상기 저역통과여파기(LPF)에서 고주파 성분이 제거되어 출력되는 전압이 다시 전류로 바뀌어 출력되게 된다. 이렇게 출력되는 전류는 다음 단에 있는 믹서(Mixer)의 스위칭 단으로 공급된다.
이때, 상기 제 1 트랜지스터(M1)의 사이즈 N1과, 상기 제 2 트랜지스터(M2)의 사이즈 N2에 의해 입력전류(IIN)와 출력전류(IOUT)의 전류비가 정해진다. 즉, 입력전류(Id)는 다음 수학식 1과 같이 트랜지스터의 사이즈인 채널 폭(W) 또는 채널 길이(L)에 따라 변경할 수 있다.
Figure 112010021304476-pat00001
이때, Id = Mosfet에 흐르는 전류, = 실리콘 내에서의 전자의 이동성(mobility), = 게이트와 실리콘사이의 절연층(Oxide)의 캐패시턴스(capacitance), Vgs = 게이트와 소스사이의 전압, Vt = 소스와 드레인 사이의 채널이 형성되기 시작하는 게이트 전압, = 채널 길이 변화에 의한 보정상수, Vds = 드레인과 소스사이의 전압을 말한다.
따라서 상기 제 1 트랜지스터(M1)와 상기 제 2 트랜지스터(M2)의 사이즈 비를 조정해 기존의 가변이득 증폭기(PGA)의 기능과 같이 신호의 크기를 조절할 수 있다. 이때, 증폭비(Av)는 N2/N1로 나타낼 수 있고, N1=1일 때 최대의 증폭비를 가진다.
도 4 는 도 3의 전류 스티어링 미러단의 전압과 전류의 관계를 나타낸 그래프이다.
도 4와 같이, 상기 제 1 트랜지스터(M1)는 앞단의 디지털-아날로그 변환기(DAC)(100)를 통해 드레인 단으로 입력전류(IIN)가 입력되면, 도 4(a)와 같이 게이트-소스단에 위로 볼록(convex up)한 비선형의 전압이 발생된다. 또한, 상기 제 2 트랜지스터(M2)는 상기 제 1 트랜지스터(M1)와 전류 미러의 출력을 형성하여 드레인 단으로 출력전류(IOUT)가 입력되면, 도 4(b)와 같이 게이트-소스단에 아래로 볼록(convex down)한 비선형의 전압이 발생된다. 그리고 상기 제 1 트랜지스터(M1)와 상기 제 2 트랜지스터(M2)에서 각각 발생하는 비선형성 전압을 합치면, 서로 상쇄되어 최종적으로는 도 4(c)와 같이 입력전류와 출력전류의 관계가 선형적으로 생성된다.
이처럼, 기존의 가변이득 증폭기(PGA)와 믹서의 트랜스콘덕터(transconductor) 단에 V-I 변환 과정에서 발생하는 비선형성을 전류 스티어링 미러단(200)의 I-V 변환과정에서 발생하는 비선형성을 상쇄시켜 최종적으로 입력전류와 출력전류의 관계를 선형적으로 생성할 수 있게 된다.
도 5 는 도 2의 전류 스티어링 미러단의 I-V 변환 회로의 실시예를 나타낸 회로도이다.
도 5에서 나타내고 있는 전류 스티어링 미러단은 M5~M7의 트랜지스터로 3비트의 입력 비트에 따라 M1~M3 트랜지스터의 전류 흐름을 제어하여 M0 트랜지스터의 전압크기를 제어하여 증폭비를 조절한다. 그리고 상기 M1~M3 트랜지스터와 조화를 위해 하나의 보조 트랜지스터로 상기 M0 트랜지스터와 직렬 연결된 M4 트랜지스터를 구성한다. 이때 상기 M4 트랜지스터의 게이트 단은 전원에 연결되어 구성된다.
또한, 입력 비트에 따라 전류를 전압으로 바꾸는 과정에서 정확하게 전압을 제어하기 위해 M2 트랜지스터 및 M1 트랜지스터에 추가적으로 보조 트랜지스터 단(220a)(220b)을 병렬 연결한다. 상기 보조 트랜지스터 단(220a)(220b)은 직렬 연결된 2개 이상의 트랜지스터로 구성되며, 그 중 하나의 트랜지스터(M8~M10)는 드레인 단과 게이트 단에 공통으로 앞단의 디지털-아날로그 변환기(DAC)(100)를 통해 입력되는 입력전류(IIN)가 입력되고, 다른 트랜지스터(M11~M13)는 앞서 발생된 입력 비트 값이 게이트 단에 입력 신호로 인가된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

  1. 공통 게이트 전극을 갖는 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)를 포함하며, 상기 제 1 트랜지스터의 드레인 전극은 상기 공통 게이트 전극에 결합되어 전류 미러의 입력을 형성하고, 상기 제 2 트랜지스터의 드레인 전극은 상기 전류 미러의 출력을 형성하며, 상기 제 1 및 제 2 트랜지스터의 소스 전극들은 공통으로 접지되는 미러 회로부와,
    상기 미러 회로부를 구성하는 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트 간에 접속된 저항(R)과, 상기 저항과 직렬로 연결되고 상기 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)의 공통 게이트와 공통 소스 간에 접속된 캐패시터를 포함하는 저역통과 여파기(LPF)를 포함하며,
    이때, 상기 미러 회로부는 상기 제 1 트랜지스터(M1)와 병렬 연결되도록 구성된 적어도 하나 이상의 트랜지스터의 게이트 단으로 입력되는 입력 비트에 따라 전압의 크기를 제어하여 증폭비를 조절하는 것을 특징으로 하는 가변이득 증폭기.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)의 사이즈(채널 폭(W) 또는 채널 길이(L))에 의해 상기 제 1 트랜지스터(M1)의 입력전류 및 상기 제 2 트랜지스터(M2)의 출력전류의 전류비를 조절하여 신호의 크기를 조절하는 것을 특징으로 하는 가변이득 증폭기.
  3. 삭제
  4. 제 1 항에 있어서, 상기 미러 회로부는
    직렬 연결된 2개 이상의 트랜지스터가 상기 제 1 트랜지스터(M1) 및 상기 제 2 트랜지스터(M2)에 각각 병렬로 연결되는 보조 트랜지스터 단을 추가로 구성하고,
    이때, 상기 보조 트랜지스터 단 중 하나의 트랜지스터(M8~M10)는 드레인 단과 게이트 단에 공통으로 앞단의 디지털-아날로그 변환기(DAC)(100)를 통해 입력되는 입력전류(IIN)가 입력되고, 다른 트랜지스터(M11~M13)는 앞서 발생된 입력 비트 값이 게이트 단에 입력 신호로 인가되도록 구성되는 것을 특징으로 하는 가변이득 증폭기.
  5. 디지털 신호를 아날로그 신호로 변환해 송신하기 위한 디지털-아날로그 변환기(DAC)와,
    적어도 2개 이상의 트랜지스터를 이용하여 전류 미러를 구현하고, 상기 구현된 전류 미러단의 전류비(current ratio)를 조정하여 상기 DAC에서 출력된 아날로그 신호의 크기를 조절하는 전류 스티어링 미러단과,
    상기 전류 스티어링 미러단에서 증폭된 신호를 특정 주파수 신호로 생성하는 믹서(Mixer)와,
    상기 믹서에서 생성된 특정 주파수를 안테나를 통해 외부로 송출하는데 필요한 전력과 이득으로 증폭시키는 구동 증폭기(Drive Amplifier : DA) 또는 전력 증폭기(Power Amplifier : PA)를 포함하며,
    이때, 상기 전류 스티어링 미러단은 전류 미러를 구현하고 있는 하나의 트랜지스터와 병렬 연결되도록 구성된 적어도 하나 이상의 트랜지스터의 게이트 단으로 입력되는 입력 비트에 따라 전압의 크기를 제어하여 증폭비를 조절하는 것을 특징으로 하는 가변이득 증폭기를 이용한 RF 송신기.
  6. 제 5 항에 있어서,
    상기 전류 스티어링 미러단은 청구항 1 내지 청구항 2, 청구항 4 중 어느 하나의 구조로 구성되는 것을 특징으로 하는 가변이득 증폭기를 이용한 RF 송신기.
KR1020100030535A 2010-04-02 2010-04-02 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기 KR101099699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030535A KR101099699B1 (ko) 2010-04-02 2010-04-02 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030535A KR101099699B1 (ko) 2010-04-02 2010-04-02 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기

Publications (2)

Publication Number Publication Date
KR20110111132A KR20110111132A (ko) 2011-10-10
KR101099699B1 true KR101099699B1 (ko) 2011-12-28

Family

ID=45027403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030535A KR101099699B1 (ko) 2010-04-02 2010-04-02 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기

Country Status (1)

Country Link
KR (1) KR101099699B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118713618B (zh) * 2024-08-28 2024-11-26 上海安其威微电子科技有限公司 一种滤波电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068275A1 (en) * 2003-09-29 2005-03-31 Kane Michael Gillis Driver circuit, as for an OLED display
US20070120601A1 (en) 2005-11-28 2007-05-31 Neric Fong RF variable gain amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068275A1 (en) * 2003-09-29 2005-03-31 Kane Michael Gillis Driver circuit, as for an OLED display
US7633470B2 (en) 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
US20070120601A1 (en) 2005-11-28 2007-05-31 Neric Fong RF variable gain amplifier

Also Published As

Publication number Publication date
KR20110111132A (ko) 2011-10-10

Similar Documents

Publication Publication Date Title
US7010276B2 (en) Communications signal amplifiers having independent power control and amplitude modulation
US9722552B2 (en) Linear FET feedback amplifier
JP2002043862A (ja) プリディストーション回路
CN112543005A (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
US8120426B1 (en) Low noise class AB linearized transconductor
KR101766628B1 (ko) 전치 보상기를 갖는 송신기
US9755577B2 (en) Predistortion in radio frequency transmitter
US7501892B2 (en) Amplifier circuit and communication device
US20100201448A1 (en) Output circuit of radio-frequency transmitter
KR101099699B1 (ko) 고선형성, 저전력에 적합한 가변이득 증폭기 및 이를 이용한 ｒｆ송신기
JP4583967B2 (ja) 高周波電力増幅器及びその出力電力調整方法
CN111819789A (zh) 开环脉冲宽度调制驱动器的双自举电路
CN111279611B (zh) 混合可变增益放大器
CN1577954B (zh) 衰减器及利用了它的便携电话终端装置
US8237507B1 (en) Method and system for transmitter linearization
JP3393514B2 (ja) モノリシック集積化低位相歪電力増幅器
JPH11168334A (ja) 可変抵抗器、利得制御増幅回路、ミクサ回路および受信回路
JPH08256039A (ja) 可変抵抗回路及び利得制御増幅回路及び周波数変換回路
US7639085B2 (en) Automatic gain control circuit
CN108259012B (zh) 一种宽带电力线的功率放大器
CN113364438A (zh) 一种高线性度的中频缓冲电路及缓冲器
JP2001267852A (ja) プリディストーション回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100402

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110629

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20110902

Patent event code: PE09021S02D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110921

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141208

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151123

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171001