KR20050075391A

KR20050075391A - 데시벨 단위의 선형 이득 제어 특성을 갖는 연속적인 가변이득 무선 주파수 구동기 증폭기

Info

Publication number: KR20050075391A
Application number: KR1020057008400A
Authority: KR
Inventors: 케네스 바넷; 브렛 씨 워커; 케빈 가드
Original assignee: 퀄컴 인코포레이티드
Priority date: 2002-11-13
Filing date: 2003-11-12
Publication date: 2005-07-20
Also published as: EP1568236B1; ATE453244T1; US6906592B2; MXPA05005190A; CN1714505B; AU2003290822A1; JP2006517751A; AU2003290822A8; US20060038617A1; JP2010273360A; BR0316211A; DE60330707D1; EP1568236A2; WO2004045226A2; US20040155708A1; WO2004045226A3; CN1714505A; US7106138B2

Abstract

본 발명에서는, 데시벨 단위의 선형 이득 제어를 제공하는 무선 주파수 (RF) 구동기 증폭기 시스템 및 방법이 제공된다. 그 RF 구동기 증폭기 시스템은, 입력 전압을 수신하고, 그 수신된 입력 전압에 기초하여, 제어된 전류를 제공하는 선형 트랜스컨덕터, 절대 온도에 따라 선형 트랜스컨덕터로부터의 전류를 변경시키는 온도 보상 회로, 온도에 따라 변하는 전류를 수신하고, 응답으로, 지수적인 전류를 제공하는 지수적인 전류 제어기, 및 지수적인 전류를 수신하고 제어 전류를 구동기 증폭기 회로에 제공함으로써, 구동기 증폭기 회로에서의 적어도 하나의 인덕터로 인한 유도성 축퇴를 보상하는 유도성 축퇴 보상기를 구비한다. 제어 전류는 유도성 축퇴 보상기로부터 구동기 증폭기 회로로 전달된다. 구동기 증폭기 회로로부터의 출력 이득은 입력 전압에 대하여 데시벨 단위에서 선형적으로 변한다.

Description

데시벨 단위의 선형 이득 제어 특성을 갖는 연속적인 가변 이득 무선 주파수 구동기 증폭기{CONTINUOUSLY VARIABLE GAIN RADIO FREQUENCY DRIVER AMPLIFIER HAVING LINEAR IN DECIBEL GAIN CONTROL CHARACTERISTICS}

관련 출원에 대한 상호-참조

본 출원은 2002년 11월 13일자로 출원된 미국특허 가출원 제 60/426,154 호 및 2003년 6월 6일자로 출원된 미국특허 가출원 제60/476,311 호를 우선권 주장한다.

배경

기술분야

본 발명은 일반적으로 통신 분야에 관한 것으로, 좀더 상세하게는, 무선 주파수 (RF) 구동기 증폭기 (DA) 에서의 특정한 이득 제어 특성의 제공에 관한 것이다.

배경기술

무선 통신 시스템에서, 단말기 (예를 들어, 셀룰러 전화기) 를 갖는 사용자는 하나 이상의 기지국을 경유하여 다운링크 (순방향 링크) 및 업링크 (역방향 링크) 를 통한 송신에 의해 다른 사용자와 통신한다. 다운링크는 기지국으로부터 단말기로의 송신을 지칭하며, 업링크는 단말기로부터 기지국으로의 송신을 지칭한다.

코드분할 다중접속 (CDMA) 통신 시스템과 같은 셀룰러 통신 시스템은, 종종, 하나 이상의 기지국 트랜시버 서브시스템 (BTS) 과 통신하는 복수의 이동국들 또는 단말기들 (예를 들어, 셀룰러 전화기, 이동 유닛, 무선 전화기, 또는 이동 전화기) 에 의해 특징을 나타낸다. 이동국들에 의해 송신되는 신호는 BTS 에 의해 수신되며, 종종, 기지국 제어기 (BSC) 를 갖는 이동국 스위칭 센터 (MSC) 로 중계된다. 다른 방법으로, 이동국 송신물은 BTS 에 의해 수신되고 BSC 를 통하여 공중 데이터 서빙 노드 (PDSN) 로 중계될 수도 있다. MSC 와 PDSN 은 차례로 공중 스위칭 전화 네트워크 (PSTN), 데이터 네트워크로, 또는 다른 단말기로 신호를 라우팅한다. 이와 유사하게, 신호는 PSTN 또는 데이터 네트워크로부터 기지국 또는 BTS 및 MSC 를 경유하여, 또는 BTS, BSC 및 PDSN 을 경유하여 단말기로 송신될 수도 있다.

통상적으로, 상술한 무선 통신 시스템과 관련하여 이용되는 무선 통신 디바이스 또는 단말기의 출력단은 전술한 시스템에서 무선 주파수 (RF) 송신을 증강시키는 증폭기를 포함한다. 예를 들어, 무선 통신 디바이스는, 하나 이상의 RF 증폭기를 이용하여 적절한 레이더 주파수 신호 송신을 제공하는 CDMA 무선 통신 디바이스 또는 단말기일 수도 있다.

직접 변환 송신기 구조에서, 일반적으로, RF 구동기 증폭기 이득을 제어하는 것은 다양한 이유로 바람직하다. 예를 들어, CDMA 표준은 이득 제어 범위의 약 90 dB 를 갖는 송신기를 요구한다. 통상적인 고 용량의 제조가능한 단일단 가변 이득 증폭기 (VGA) 회로는 이득 제어 범위의 약 60dB 의 범위 내에서만 획득할 수 있다. 통상적으로, VGA 는, 도시된 설계도에서 직접 상향 변환기의 출력에 위치하기 때문에, 불가능하지 않으면, 이전의 VGA 회로의 존재로 이득 범위를 증가시키는 것이 난해할 수 있다.

데시벨 단위의 선형 이득 제어 특성은 CDMA 애플리케이션에서 일정한 이점을 제공한다. CDMA 에서의 전력 제어 요건은, 예를 들어, 단말기의 출력 전력에 대한 엄격한 제어를 요구한다. 전화기 출력 전력은 수신 전력 제어 전압에 대하여 교정되고 반복 가능한 것이 바람직하다. 전체 평균 전력 소비는 최소로 유지되는 것이 바람직하며, 전력 소비는 RF 구동기 증폭기에서의 가변 이득의 존재로 감소될 수 있다.

구동기 증폭기에 이득 제어 기능을 구현할 경우에, 적절한 선형도 및 잡음 성능은, 약 10dBm 의 범위 내와 같이 출력 전력의 상당한 레벨을 전달할 경우에 이용가능해야 한다. 특히, 데시벨 단위의 선형 이득 제어는 구동기 증폭기의 집적회로 설계에서의 패키지 기생체 (package parasitics) 및 본드와이어 (bondwire) 인덕턴스로 인해 특히 난해하다.

90dB 범위 초과의 개선된 이득 제어를 추구하는 이전의 RF 시스템은 혼합된 결과물을 갖는 상이한 설계를 이용하였다. 예를 들어, 일정한 설계는 다중의 VGA 를 이용하며, 일반적으로, 단일의 VGA 는 이득 제어의 오직 40 내지 60dB 만을 제공한다. 듀얼 VGA 셋업은 이득 제어 범위를 증가시킬 수 있지만, 이 설계는 원하는 동작 주파수 범위 내의 단일 주파수에서 동작하기 어려우며, 적절하게 튜닝하고 바이어싱 (bias) 하고 교정하기도 어렵다. 듀얼 VGA 시스템은 듀얼 변환 (슈퍼헤테로다인) 구조용으로 이용될 수 있으며, 각각의 VGA 는 그러한 설계에서 상이한 주파수에서 동작할 수 있다. 그러한 설계는 전류 유출 때문에 바람직하지 않을 수 있으며, 추가적인 필수 회로 및 더 복잡한 회로는 더 큰 면적을 요구하며 IC 회로 설계에서 더 고가이다. 일반적으로 말하면, 다중의 VGA 회로를 이용하는 임의의 설계 또는 다중의 VGA 회로의 효과를 갖는 설계는 특히 직접 변환 시스템에서 바람직하지 않다.

또한, 이전의 설계는 단말기 내의 송신 집적회로를 이용하여 구동 증폭기에서 가변 바이어스 전류를 사용하였다. 출력 전류의 변화는 전체 이득 제어 범위에 대하여 약 4 개 중 하나로 관측되었다. 이것은 전류 유출을 낮은 출력 전력 레벨로 감소시킬 수 있지만, 그 이득은 이 구현에서 이해할 수 있는 방식으로 변하지는 않는다.

따라서, 특히, 이전 설계의 단점을 극복하는 제로 (0) 내지 90dB 의 범위에 대하여 선형적으로 변할 수 있으며, 직접 변환 송신기 애플리케이션용의 데시벨 단위의 가변 이득 설계를 RF 구동기 증폭기에게 제공하는 것이 바람직하다.

요약

여기에서 설명되는 양태들은, 데시벨 단위의 선형 이득 제어를 제공하는 무선 주파수 (RF) 구동기 증폭기에 관한 것이다. 본 설계의 일 양태에 의하면, 데시벨 단위의 선형 이득 제어는 수신된 이득 제어 전압에 응답하여 제공된다. RF 구동기 증폭기 시스템은 바이폴라 접합 트랜지스터 (BJT) 및 정합 회로를 포함하는 구동기 증폭기 회로를 가진다. RF 구동기 증폭기 시스템은 입력 전압을 수신하고, 그 수신된 입력 전압에 기초하여 제어 전류를 제공하는 선형 트랜스컨덕터, 절대 온도에 따라 선형 트랜스컨덕터로부터의 전류를 변경하는 온도 보상 회로, 온도 보상 회로로부터의 온도에 따라 변하는 전류를 수신하고, 응답으로, 지수적인 (exponential) 전류를 제공하는 지수적인 전류 제어기, 및 지수적인 전류 제어기로부터 지수적인 전류를 수신하고 구동기 증폭기 회로 내의 적어도 하나의 인덕터로 인한 유도성 축퇴를 보상하는 구동기 증폭기 회로에 제어 전류를 제공하는 유도성 축퇴 보상기를 구비한다. 본 설계의 이 양태에 의하면, 제어 전류는 유도성 축퇴 보상기로부터 구동기 증폭기 회로 및 바이폴라 접합 트랜지스터 및 정합 회로로 전달된다. 구동기 증폭기 회로로부터의 출력 이득은 입력 전압에 대하여 데시벨 단위에서 선형적으로 변한다.

본 설계의 제 2 양태에 의하면, 수신 전압에 기초하여 데시벨 단위의 선형 이득 제어를 제공하는 장치가 제공된다. 그 장치는 수신 전압을 전류로 변환시키는 전압-전류 변환기, 온도 변화에 대한 전류를 온도 보상된 전류로 보상하는 온도 보상 회로, 및 온도 보상된 전류를 수신하고 유도성 축퇴 효과를 제거하여 데시벨 단위의 선형 이득 제어를 제공하는데 사용되는 기준 전류를 제공하는 지수적인 전류 제어 및 유도성 축퇴 보상 회로를 구비한다.

본 설계의 제 3 양태에 의하면, RF 구동기 증폭기에 대하여 데시벨 단위의 선형 이득 제어를 제공하는 시스템이 제공되며, 그 시스템은 전류를 제공하는 수단, 전류를 온도 보상된 전류로 온도 보상하는 수단, 온도 보상된 전류를 지수적으로 제어된 전류로 지수적으로 제어하는 수단, 및 지수적으로 제어된 전류의 유도성 축퇴를 보상함으로써 데시벨 단위의 선형 이득 제어를 제공하는데 이용되는 기준 전류를 생성하는 수단을 구비한다.

본 설계의 제 4 양태에 의하면, RF 구동기 증폭기에서 데시벨 단위의 선형 이득 제어를 제공하는 방법이 제공되며, 그 방법은 전류를 발생시키는 단계, 그 전류를 온도 보상된 전류로 온도 보상하는 단계, 및 온도 보상된 전류를 지수적으로 제어된 전류로 지수적으로 제어하는 단계를 포함한다.

본 설계의 제 5 양태에 의하면, 적어도 하나의 인덕터를 구비하는 구동기 증폭기 회로에게 가변 이득 RF 구동 증폭을 제공하는 방법이 제공된다. 그 가변 이득은 수신 입력 전압에 대하여 실질적으로 데시벨 단위에서 선형 이득 제어된다. 이 양태에 따른 방법은 전류 제어 신호를 발생시키는 단계를 포함하는데, 그 전류 제어 신호 발생 단계는, 입력 전압을 수신하고 그 입력 전압을 전류로 변환시키는 단계, 절대 온도에 따라 그 전류를 변경함으로써 온도 효과에 대하여 전류를 보상하여 온도 보상된 전류를 생성하는 단계, 그 온도 보상 전류에 기초하여 제어된 지수적인 전류를 제공하는 단계, 및 그 제어된 지수적인 전류에서의 유도성 축퇴를 보상하는 단계를 포함하며, 상기 보상하는 단계는 전류를 변경하여 구동기 증폭기회로 내의 적어도 하나의 인덕터에 대한 높은 전류 효과를 어드레싱 (address) 하는 단계를 포함한다. 그 보상의 결과는 구동기 증폭기 회로로 전달되는 제어 전류의 생성이다.

도면의 간단한 설명

본 발명의 특징, 특성 및 이점은 도면과 함께 아래에서 제시되는 상세한 설명으로부터 더 명백히 알 수 있으며, 도면에서 동일한 도면부호는 동일한 대상을 나타낸다.

도 1 은 무선 통신 디바이스 또는 단말기에 대한 출력단의 일반적인 블록도를 나타낸 것이다.

도 2 는 RF 구동기 증폭기 및 그 관련 바이어스 회로를 도시한 것이다.

도 3 은 이상적인 선형 특성과 대비되는 비-이상적인 RF 구동기 증폭기 이득 제어 특성의 플롯 (plot) 이다.

도 4 는 제어 전압을 수신하고 본 발명에 따른 RF 구동기 증폭기에게 기준 전압을 제공하는 이득 제어 블록도를 나타낸 것이다.

도 5 는 본 설계의 선형 Gm/전압-전류 변환기로서 채용될 수도 있는 회로의 일 양태이다.

도 6 은 본 설계의 상대 대 절대 온도 (proportional to absolute temperature; PTAT) 온도 보상 블록으로서 채용될 수도 있는 회로의 일 양태를 나타낸 것이다.

도 7 은 본 설계의 지수적인 전류 제어 블록으로서 채용될 수도 있는 회로의 일 양태를 도시한 것이다.

도 8 은 본 설계의 유도성 축퇴 보상 블록으로서 채용될 수도 있는 회로의 일 양태이다.

상세한 설명

무선 통신 디바이스에 대한 통상적인 출력단 (10) 이 도 1 에 도시되어 있으며, RF 구동기 증폭기 (12), 송신 필터 (14), 및 RF 전력 증폭기 (16) 를 구비한다. RF 구동기 증폭기 (12) 의 출력 포트는 송신 필터 (14) 의 입력 포트에 커플링된다. 이와 유사하게, 송신 필터 (14) 의 출력 포트는 RF 전력 증폭기 (16) 의 입력 포트에 커플링된다. RF 구동기 증폭기 (12) 로의 입력 (18) 은 도 1 에 도시되어 있지 않은 다른 회로로부터 발신한다. 당업자는 다른 회로가, 예를 들어, 변조기와 같은 프로세싱 회로를 포함할 수도 있음을 알 수 있다. CDMA 환경에서, 도 1 에서 존재하지 않은 추가적인 회로는 다른 엘리먼트 중에서 CDMA 프로세싱 회로 및 CDMA 변조기 회로를 포함할 수도 있다.

RF 전력 증폭기 (16) 로부터의 출력은 듀플렉서 (20) 에 커플링될 수도 있으며, 듀플렉서의 출력은, 안테나 (미도시) 를 포함할 수도 있는 안테나 회로 (미도시) 에 커플링된다. 듀플렉서 (20) 는 안테나가 무선 주파수 신호의 송신 및 수신용으로 이용될 수 있게 한다. 그 디바이스의 예시적인 일 양태에서, 송신 필터 (14) 는, 무선 통신 디바이스 동작의 주파수 범위를 정합시키기 위해 선택되는 밴드패스 필터일 수도 있다. 송신 필터 (14) 는 SAW 필터 또는 세라믹 필터로서 구현될 수도 있다.

도 2 는 RF 구동기 증폭기 (12) 로서 채용될 수도 있는 통상의 RF 구동기 증폭기의 세부사항을 나타낸 것이다. 도시되어 있는 회로는, RF 구동기 증폭기 (200) 가 CDMA 표준에 의해 요구되는 전체 제어 범위에 걸쳐서 동작할 수 있기 위해 필요한 필수 바이어스 및 제어 회로를 제공한다. 입력 전압 (202) 은 제어 전류원 (203) 에서 제어 전류로 변환되며, 이 제어 전류원 (203) 은 기준 바이폴라 접합 트랜지스터 (BJT; 201) 의 컬렉터에 접속된다. 라인 (204) 은 기준 BJT (201) 의 베이스를 제어 전류원 (203) 에 접속시키도록 제공된다. 기준 BJT (201) 의 베이스 및 라인 (204) 은, 증폭기 (205), NMOS 트랜지스터 (219), 저항기 (206 및 207), 및 캐패시터 (208) 를 포함하는 단위 이득 (unity gain) 연산 증폭기 회로 (220) 에 접속된다. NMOS 트랜지스터 (219) 의 게이트는 증폭기 (205) 의 출력에 접속되며, 소스는 저항기 (206) 에 접속되며, 드레인은 VDD (202) 에 접속된다. RF 입력 신호는, 단위 이득 연산 증폭기 회로 (220) 과 결합되는 캐패시터 (209) 에 전달되며, 단일 유도성 축퇴 공통 에미터 BJT (210) 에 전달된다. 기준 전압 (211) 은 바이패스 캐패시터 (212) 및 P 인덕터 (213) 에 커플링되며, P 인덕터 (213) 는 단일 유도성 축퇴 공통 에미터 BJT (210) 의 컬렉터에 결합된다. 단일 유도성 축퇴 공통 에미터 BJT (210) 로부터의 에미터는 에미터 축퇴 인덕터 (214) 에 접속되고, 후속하여 그라운드 (ground) 에 접속된다. 단일 유도성 축퇴 공통 에미터 BJT (210) 의 컬렉터는, Bond 인덕터 (215), S 캐패시터 (216), 및 Pad 캐패시터 (217) 와 Bd 캐패시터 (218) 을 경유하는 중간 그라운드 접속부를 포함하는 정합 회로를 통하여 RF 출력에 접속된다. 도 2 의 캐패시턴스, 인덕턴스, 및 저항용으로 사용되는 특정 값은 그 애플리케이션에 의존하지만, 당업자에 의해 용이하게 결정될 수도 있다.

도 2 의 회로는 다음과 같이 동작한다. 시스템은 제어 전류를 발생시키며, 그 제어 전류는 기준 바이폴라 접합 트랜지스터 (201) 로 가게 한다. 기준 바이폴라 접합 트랜지스터 (201) 의 컬렉터에서의 전류는 그 회로가 다음의 자연 로그 수식, 즉,

Vbe = Vt * ln(Ic/Is)

에 따라 베이스-에미터 전압 Vbe 를 발생시키도록 하는데, 여기서, Vt 는 기준 바이폴라 접합 트랜지스터 (201) 의 열적 전압이다. Vt 는 k*T/q 이며, 여기서, k 는 볼츠만 상수이고, T 는 켈빈 (K) 단위의 기준 바이폴라 접합 트랜지스터 (201) 의 온도이며, q 는 전자 전하량이다. 수학식 1 에서, Is 는 포화 전류이며, Ic 는 기준 바이폴라 접합 트랜지스터 (201) 에서의 컬렉터 전류이며, 이것은 기준 바이폴라 접합 트랜지스터 (201) 의 순방향 액티브 포화 전류이다. Is 는 소정의 집적회로 제조공정에 대한 기준 바이폴라 접합 트랜지스터 (201) 의 면적의 함수이며 소정의 트랜지스터에 대하여 거의 일정하다. 기준 바이폴라 접합 트랜지스터 (201) 의 베이스-에미터 전압 Vbe 은 증폭기 (205), 저항기 (206 및 207), 캐패시터 (208), 및 NMOS 트랜지스터 (219) 에 의해 형성되는 단위 이득 연산 증폭기 회로 (220) 에 의해 버퍼링될 수도 있다. 시스템은 단일 유도성 축퇴 공통 에미터 BJT (210) 의 베이스에 단위 이득 버퍼링 전압을 인가한다.

시스템은 단일 유도성 축퇴 공통 에미터 BJT (210) 의 베이스 전압을 변경시킴으로써 출력 디바이스 컬렉터 전류를 제어한다. 이 베이스 전압은, 도시되어 있는 바와 같은 기준 바이폴라 접합 트랜지스터 (201) 에 접속된 제어 전류원 (203) 과 같은 전류원들로부터의 특정 제어 전류를 강제함으로써 변경될 수도 있다. 도 2 에 도시되어 있는 방식과 같이, 시스템은 단위 이득 버퍼를 통하여 베이스 전압을 출력 디바이스에 인가한다.

단자의 이득은 동작에서 매우 중요하다. 일반적으로, 단자에서의 전체 전압 이득은 트랜스컨덕턴스에 비례하며, 회로의 DC 바이어스의 함수이며,

G = g_m*R_out

인데, 여기서, G 는 단자에서의 이득이며, g_m 은 유도성 피드백을 무시하는 공통 에미터 BJT 의 트랜스컨덕턴스이며 R_out 은 출력 저항이다. 이것은 저 주파수에 대하여 참이다. g_m 은,

g_m = Ic/Vt

로 나타낸 바와 같이 변하는데, 여기서, 또한, Ic 는 컬렉터 전류이며, Vt 는 단일 유도성 축퇴 공통 에미터 BJT (210) 의 열적 전압이다. 컬렉터 전류가 다음의 관계식, 즉,

Ic = Is*e^(Vbe/Vt)

을 따르기 때문에, 기준 바이폴라 접합 트랜지스터 (201) 의 Vbe, RF 트랜지스터의 Vbe, 및 단일 유도성 축퇴 공통 에미터 BJT (210) 의 Vbe 는 통상 동일하다. 따라서, 일반적으로, 기준 바이폴라 접합 트랜지스터 (201) 의 컬렉터 전류와 단일 유도성 축퇴 공통 에미터 BJT (210) 의 컬렉터 전류는 서로 비례한다. 단일 유도성 축퇴 공통 에미터 BJT (210) 의 포화 전류 Is 는 기준 바이폴라 접합 트랜지스터 (201) 의 포화 전류보다 X 배 클 수도 있는데, 여기서, X 는 기준 바이폴라 접합 트랜지스터 (201) 와 단일 유도성 축퇴 공통 에미터 BJT (210) 사이의 에미터 면적의 비율이다.

일반적으로, 고 주파수에서, 증폭기 (205) 의 이득 Gain = GmZ_L 이며, 여기서, Gm 은 에미터 축퇴 인덕턴스가 포함된 단일 유도성 축퇴 공통 에미터 BJT (210) 의 트랜스컨덕턴스이며, Z_L 은 단일 유도성 축퇴 공통 에미터 BJT (210) 의 컬렉터에서 관측되는 출력 임피던스이다. 이 출력 임피던스는 도 2 의 정합회로와 자신의 출력 디바이스를 통하여 RF 출력으로부터 반사되는 부하 임피던스의 병렬 조합이다. 이러한 배열에서,

Gm = gm/ (1+gm*Ze)

이며, 여기서, gm 은 바이폴라 트랜스컨덕턴스를 나타내며 Ic/Vt 와 같다. Ze 는 에미터 축퇴 인덕터 (214) 의 임피던스 값이며, 2*π*주파수*L 과 같은데, 여기서, L 은 에미터 축퇴 인덕터 (214) 의 값이다.

작은 컬렉터 전류 값에서, gm*Ze 는 1 보다 훨씬 작다. 이러한 관계는 RF 증폭기 Gm 을 바이폴라 트랜스컨덕턴스 gm 과 동일하거나 거의 동일하게 한다. Gm 은 에미터 축퇴 인덕턴스가 포함된 단일 유도성 축퇴 공통 에미터 BJT (210) 의 트랜스컨덕턴스를 나타낸다. 이것은, 증폭기 이득이 작은 값의 gm*Ze 에서 컬렉터 전류에 거의 비례한다는 것을 나타낸다. gm*Ze 가 1 보다 훨씬 클 경우, Gm 의 값은 1/Ze 에 근접한다. 따라서, 매우 큰 컬렉터 전류의 경우, 단일 유도성 축퇴 공통 에미터 BJT (210) 의 이득은 거의 일정하며 Z_L/Ze 와 같다.

만약 제어하는 전류의 값이 도 2 의 설계에서 적절하게 발생되지 않으면, 플롯 (302) 의 이상적인 dB 단위의 선형 특성으로부터 이탈을 나타내는 플롯 (301) 의 비-이상적인 특성이 생긴다. 도 3 에 도시되어 있는 플롯 (301) 대신, 다른 비-이상적인 곡선이 생길 수도 있다. 따라서, 단말기 및 애플리케이션에 의존하여, 플롯 (301) 은 전력 제어 범위 전반에 걸쳐서 (통상 10 포인트를 초과하여) 다중의 포인트에서 측정되어, 단말기를 정밀하게 교정할 수 있는 성능이 결정되고, 그러한 능력이 제공된다.

본 설계에서, 제어 전류는 RF 구동기 증폭기 (200) 에 대하여 데시벨 단위의 선형 성능을 제공하도록 변경된다. 시스템은 이동국 모뎀 (Mobile Station Modem; MSM) 과 같은 전압원으로부터 입력 전압을 획득하고, 그 전압을 상이한 보상 기술을 이용하여 제어 전류로 변환함으로써 이러한 변경된 제어 전류를 유도한다.

자동 이득 제어 전압-제어 전류 변환은 블록도의 형태로 도 4 에 도시되어 있다. 도 4 로부터, 자동 이득 제어 전압은 선형 Gm 블록 (402) 으로 전달된다. 이 양태에서, 선형 Gm 블록 (402) 은 노드 (401) 로부터의 전압 Vagc 를 차동 전류로 변환시킨다. 선형 Gm 블록 (402) 의 차동 양태는 옵션이며, 선형 Gm 블록 (402) 의 필수 양태는 전압을 전류로 변환시키는 능력이다. 트랜스컨덕턴스 증폭기 또는 다른 트랜스컨덕터, 및 당업자에게 공지되어 있는, 전압을 전류 및 잠재적으로 차동 전류로 선형 변환시킬 수 있는 다른 디바이스들을 포함하지만 이에 제한되지 않는 다양한 디바이스가 전압을 전류로 변환시키는데 채용될 수도 있다. 이 양태에서, 차동 전류가 선형 Gm 블록 (402) 으로부터 수신될 경우에, 차동 전류는 선형 Gm 블록 (402) 으로부터 온도 보상 블록 (403) 으로 흐르며, 온도 보상 블록 (403) 은 디바이스의 절대 온도에 기초하여 수신 전류에 대한 온도 보상을 수행한다. 온도 보상된 차동 전류는 지수적인 전류 제어 블록 (404) 으로 제공되며, 지수적인 전류 제어 블록 (404) 은 이득 제어 회로에서의 바이폴라 트랜지스터의 지수적인 컬렉터 전류 특성의 양태를 이용하여 RF 구동기 증폭기 회로 (200) 에서의 컬렉터 전류의 지수적인 양태를 보상한다. 지수적인 전류 제어 블록 (404) 의 결과는 유도성 축퇴 보상 블록 (405) 으로 전달되며, 유도성 축퇴 보상 블록 (405) 은 지수적인 전류 제어 블록 (404) 로부터의 전류를 변경하여 유도성 축퇴를 보상하고 데시벨 단위의 선형 이득 제어를 가능케 한다. 유도성 축퇴 보상 블록 (405) 의 결과는, 도 2 에 도시되어 있는 제어 전류원 (203) 에서의 전류로서 제공되는 기준 전류 또는 제어 전류 Icontrol 이다.

선형 Gm 블록 (402) 에서와 같이 전압을 전류로 변환시키는데 채용될 수도 있는 일 회로가 도 5 에 도시되어 있으며, MSM 으로부터의 전압을 이용하여 동작한다. 도 5 로부터, Vcontrol 신호는 다음의 수학식, 즉,

Vcontrol/R1 = Icontrol

을 이용하여 전류로 변환된다.

Vcontrol 은 증폭기 (502) 의 양 (+) 의 단자에 인가되며, 저항기 (503) 의 저항 및 제어 전류 Icontrol 은 NMOS 트랜지스터 (501) 로부터 기인한다. 증폭기 (502) 의 출력은 NMOS 트랜지스터 (501) 의 게이트에 접속된다. 도 5 로부터, 증폭기 (502) 의 음 (-) 의 단자는 NMOS 트랜지스터 (501) 의 소스로부터의 피드백을 수신하며, 또한, 그 소스는, 그라운드에 접속된 저항기 R1 에 제공된다. Icontrol 은 Vcontrol 의 값과 함께 선형적으로 변한다. 하술되는 바와 같이, 이러한 제어 전류 Icontrol 및 제어 전압 Vcontrol 은 본 설계의 다른 양태에서 이용된다.

BJT 에서의 컬렉터 전류는 온도에 따라 변하며, 본 시스템은 온도 보상 블록 (403) 을 이용하여 온도 차이에 대한 전류를 보상한다. 온도 보상 블록 (403) 은 PTAT (상대 대 절대 온도) 변환 기능을 제공한다. 온도 보상 블록 (403) 의 그 기능은 온도가 증가할 때에 전류를 증가시키는 것이다. 동작 시, 선형 Gm 블록 (402) 으로부터 수신된 전류를 그 당시의 온도로부터 유도되는 온도 보상 인자로 승산함으로써, 전류가 보상된다. 본 방식에서의 온도 보상용으로 채용될 수도 있는 일 회로가 도 6 에 도시되어 있다. 도 6 에서의 회로는 다음의 관계, 즉,

Ip_control = Icontrol*(I_PTAT/I_ref1)

을 제공하며, 여기서, Icontrol 은 도 5 로부터 발생된 제어 전류이며, I_ref1 는 온도 또는 기타 다른 파라미터에 따라 변하지 않는 정전류 (constant current) 이다.

도 6 에 도시된 바와 같이, 전압 VDD 은 도시된 구성에서의 회로의 최상부에 인가되며, 이 전압은 제어 전류원 (601), PTAT 전류 BJT (602), 및 기준 1 전류 BJT (603) 로 전달된다. PTAT 전류 BJT (602) 의 에미터로부터의 출력은, 그라운드에 접속된 PTAT 전류원 (605) 으로 전달되고, 제어 전류 BJT (604) 의 베이스로 전달된다. 제어 전류원 (601) 으로부터의 출력은, PTAT 전류 BJT (602) 의 베이스, 기준 1 전류 BJT (603) 의 베이스, 및 제어 전류 BJT (604) 의 컬렉터로 전달된다. PTAT 전류 BJT (602) 로부터의 에미터는 제어 전류 BJT (604) 의 베이스 접합으로 전달된다. 기준 1 전류 BJT (603) 로부터의 에미터는, 그라운드에 접속된 기준 1 전류원 (606) 으로 전달된다. 또한, 기준 1 전류 BJT (603) 로부터의 에미터는, 컬렉터에서 Ip_control 전류를 수신하고 그라운드에 접속되는 에미터를 갖는 Ip_control 전류 BJT (607) 의 베이스에 접속된다.

도 6 에 도시되어 있는 배열 및 수학식 7 에 따라, PTAT 전류원 (605) 에서의 PTAT 전류 및 기준 1 전류원 (606) 에서의 기준 1 전류는 수신된 차동 전류에 대한 온도 보상 값을 제공한다. Icontrol 은 PTAT 전류원 (605) 에서의 전류로 승산되고 기준 1 전류원 (606) 에서의 전류로 나누어진다. 이 회로로부터, PTAT 보상은, Icontrol 에게 PTAT 온도 특성을 제공하는 (Vt/Vcontrol)*Icontrol 을 취하는 것과 거의 등가이다.

최대 보상 전류 Imax_comp 는 다음의 수학식, 즉,

Imax_comp = Vcontrol_max/R1*(I_PTAT/I_ref1)

에 따라 계산되며, 여기서, Vcontrol_max 는 Vcontrol 의 최대값이며, R1 은 도 5 에서 이용되는 저항이며, I_PTAT 와 I_ref1 는 도 6 에서 이용되는 것이다.

도 7 로부터, 선형 PTAT 제어 전류 Ip_control 및 Imax_comp 는,

과 같이 바이폴라 차동 쌍을 갖는 온도 보상된 지수적인 제어 전류로 변환되는데, 여기서, I_lindB 는 Ip_control 과 함께 현재 지수적으로 변하는 dB 단위의 선형 전류이며, I_ref2 는 도 6 에 도시되어 있는 기준 전류이며, Ip_control 은 도 6 으로부터의 선형 PTAT 제어 전류이며, Vt 는 열적 전압이며, R2 는 도 7 의 저항기 (710 또는 711) 의 저항이다. 수학식 9 는 작은 피드백을 갖는 DA 컬렉터 전류의 dB 단위의 선형 제어에 대한 기준을 제공하며, 분모에서의 Vt 가 소거될 수 있도록 강조되었다. Ip_control 은 이전의 온도 보상으로 인해 Vt 에 비례한다.

다음의 설명을 간략화하기 위하여, 수학식 9 에 기초하여,

A = I_lindB/I_ref2 = e^{((Ipcontrol*R2)/Vt)}

와 같은 정규화 인자 A 가 채용된다. 정규화 인자 A 는, 유도성 축퇴가 무시될 수 있는 낮은 전류에 대한 dB 단위의 선형 이득을 산출하며 지수적으로 변하는 전류에 대응한다.

도 7 은 도 2 에 도시되어 있는 회로의 지수적인 특성과 효과적으로 정합하는 지수적인 전류 제어를 제공하는 회로를 나타낸 것이다. 도 7 로부터, 선형 차동 PTAT 전류는 바이폴라 차동 쌍을 갖는 온도 보상된 지수적인 제어 전류로 변환된다. 기준 전류 Iref2 는 도시되어 있는 바와 같으며, PMOS 트랜지스터 (703) 와 결합된다. 시스템은, PMOS 트랜지스터 (701) 에서, 기준 전류 Iref2 를 정규화 인자 A 와 승산한다. PMOS 트랜지스터 (702) 는 바이패스 (704) 를 포함하지만, PMOS 트랜지스터 (703) 는 바이패스 (705) 를 포함한다. PMOS 트랜지스터 (702) 및 PMOS 트랜지스터 (703) 각각으로부터의 에미터는 각각 제 1 BJT (706) 의 컬렉터 및 제 2 BJT (707) 의 컬렉터로 전달된다. 온도 보상 블록 (403) 으로부터 수신된 전류는 Ip_control 전류원 (708) 및 I_MAXcomp 전류원 (709) 에서 각각 도시되어 있는 Ip_control 및 I_MAXcomp 이다. 이들 전류원으로부터의 출력은 BJT 의 베이스로 전달되며, 좀더 자세하게는, Ip_control 전류원 (708) 으로부터의 출력은 제 1 BJT (706) 의 베이스로 전달되고 I_MAXcomp 전류원 (709) 으로부터의 출력은 제 2 BJT (707) 의 베이스로 전달된다. Ip_control 전류원 (708) 으로부터의 출력은 저항기 (710) 및 그라운드로 전달되지만, I_MAXcomp 전류원 (709) 으로부터의 출력은 저항기 (711) 로 전달된 후 그라운드로 전달된다. 제 1 BJT (706) 및 제 2 BJT (707) 모두로부터의 에미터는 합산 전류원 (712) 으로 전달되며, 그 후, 그라운드로 전달된다. 합산 전류원 (712) 의 값은 (A+1)*Iref2 이다. 도 7 에 도시되어 있는 예시적인 회로는 작은 유도성 피드백을 갖는 DA 컬렉터 전류의 dB 단위의 선형 제어에 대한 기준을 제공한다. Vcontrol 의 약 70% 초과의 범위에서와 같이 큰 컬렉터 전류의 경우 (Gm*Ze 가 1 보다 크거나 같은 컬렉터 전류), 에미터에서의 유도성 축퇴로부터의 피드백은 그 특성이 선형에서 벗어나게 하며, 제어 전류는 유도성 축퇴 보상을 이용하여 이 피드백을 보상하도록 더 프로세싱될 수도 있다.

출력 디바이스에서의 유도성 축퇴를 보상하기 위하여, 추가적인 유도성 축퇴 보상 블록 (405) 은 출력 디바이스에서의 큰 컬렉터 전류에 대하여 지수적인 회로 제어 블록 (404) 로부터 수신된 지수적인 제어 전류를 더 프로세싱한다. 축퇴 보상 블록은 유도성 축퇴를 보상하며, 주로 높은 엔드 (end) 컬렉터 전류 범위를 어드레싱하는 구동기 증폭기의 전체 이득 제어 범위에 걸쳐 dB 단위의 선형 특성을 제공한다. 이러한 유도성 축퇴 보상이 없으면, 이득 제어 특성은 낮은 출력 전력에서 dB 단위로 선형이며 높은 출력 전력에서 플래토우 (plateau) 된다.

지수적인 제어와 결합된 유도성 축퇴 보상은 높은 컬렉터 전류에서의 선형으로부터의 이탈을 정정한다. 높은 컬렉터 전류 상황에 대하여, 출력 디바이스, 즉, 관련 바이어스 회로를 포함하는 RF 구동기 증폭기 (200) 의 전압 이득은, 대략,

Av = (Gm*Z_L)/(1+Gm*Z_E)

으로 주어지며, 여기서, Gm 은 에미터 축퇴 인덕턴스가 포함된 단일 유도성 축퇴 공통 에미터 BJT (210) 의 트랜스컨덕턴스이며, Z_L 은 컬렉터에서 관측되는 부하 임피던스이며, Z_E 는 에미터 인덕터 임피던스이며, Av 는 전압 이득이다. 또한, 정규화 인자 A 가 채용될 수도 있는데, 여기서, Av 는 전압 이득이며, Amax 는 유도성 축퇴 트랜스컨덕터의 최대 이득이며,

A = Av/Amax

이며,

Amax = Z_L/Z_E

이다. 수학식 12 로부터, Av 가 Amax 와 같을 경우, 정규화 인자 A 는 1 이다. 수학식 11 내지 13 으로부터, 컬렉터 전류는,

Ic = (Vt/Z_L)*Amax(A/(1-A))

로서 표현된다. 일정한 정규화 이득용으로 채용될 수도 있는 컬렉터 전류는 PTAT 이므로, I_ref3 는 PTAT 전류이다. 수학식 14 는 dB 단위의 선형 특성을 발생시키는데 이용되는 바이어스 전류이다.

또한,

A = I_lindB/I_ref3 = e⁽⁽ ^Ipcontrol ^* ^R2 ^)/ ^Vt ⁾ = Av/Amax

와 같은 정규화 인자 A 를 이용하면, 정규화 인자 A 의 관점에서의 컬렉터 전류는,

I_DAcontrol = (I_ref3*A*I_ref2)/(I_ref2*(1-A)) = I_ref3(A/(1-A))

이다. I_ref3 는 PTAT 로서 동작하여 BJT 의 gm 의 PTAT 변화를 보상하는 것으로 가정한다. 따라서, I_ref3 는 일정한 이득 대 온도, 프로세스, 및 전압을 제공하는 기준 전류를 나타낸다. 수학식들의 전술한 세트는, 통상의 BJT 의 r_B 및 유한 β 를 포함하지만 이에 제한되지 않는 일정한 비선형 효과를 무시한다.

도 8 에서 제공되는 트랜스리니어 (translinear) 회로는 수학식 16 에서 설명된 유도성 축퇴 보상 기능을 구현하는데 이용될 수 있다. 이 회로는 도 7 의 출력인 A*Iref2 를 취하는데, 이것은 낮은 전류에 대하여 지수적으로 변하는 제어 전류를 발생시키며, 그 출력을 변경하여 높은 전류에서의 유도성 축퇴를 보상한다. 이들 2 회로의 결합은 전체 이득 제어 범위에 걸쳐 dB 단위의 선형 제어를 가능케 한다. 도 8 로부터, VDD 는 회로의 최상부에서 인가되며, 제 1 BJT (801) 및 제 6 BJT (806) 의 베이스 뿐 아니라 제 1 BJT (801), 제 2 BJT (802), 제 5 BJT (805), 및 제 6 BJT (806) 에서의 컬렉터로 진입한다. 제 1 BJT (801) 로부터의 에미터는 제 2 BJT (802) 의 베이스 및 Iref3 전류원 (811) 으로 전달된다. 제 2 BJT (802) 로부터의 에미터는 제 3 BJT (803) 의 베이스 및 A*Iref2 전류원 (812) 으로 전달된다. 제 6 BJT (806) 의 에미터는 제 3 BJT (803) 의 컬렉터 및 제 5 BJT (805) 의 베이스로 전달된다. 제 4 BJT (804) 는 그 컬렉터에서 IDAcontrol 을 수신하며 그 에미터로부터 신호를 전달하며, 이것은 제 3 BJT (803) 의 에미터로부터의 신호와 Io 전류원 (813) 에서 결합된다. 제 5 BJT (805) 의 에미터는 전류 (1-A)*Iref2 를 제공하며, 이 전류는 A*Iref2 전류원 (815) 의 출력과 결합하여 Iref2 전류원 (814) 에서 전류 Iref2 를 형성한다. 또한, 전류 (1-A)*Iref2 는 제 4 BJT (804) 의 베이스에 제공된다. A*Iref2 전류원 (815) 은 VDD 전압을 수신한다. 그 회로는 도 4 의 블록 (405) 로서 이용될 수도 있으며, 수학식 16 의 분모에서의 (1-A) 의 존재로 인한 특이성 (singularity) 을 방지할 수 있는 전류 한계 Io 를 제공한다.

설명된 방식으로 이득 제어 (30 내지 40dB) 를 구동기 증폭기에 추가하는 것은 상향 변환기 VGA, 즉, 도 2 로부터의 RF 구동기 증폭기 (200) 가 오직 이득 제어의 약 60dB 의 범위만을 갖는 강인하고 충분히 제조가능한 토폴로지를 채용할 수 있게 한다. dB 단위의 선형 이득 제어 특성은, 지수적으로 변하는 컬렉터 전류를 갖는 RF 구동기 증폭기를 바이어싱시킴으로써 RF 구동기 증폭기 (200) 에서 제 1 차로 이러한 방식으로 달성될 수도 있다. 따라서, RF 구동기 증폭기 (200) 는 CDMA 표준의 왜곡 요건을 만족시키기 위하여 평가된 출력 전력에서의 현저한 DC 바이어스를 반송한다. 최대값 보다 작은 출력 전력에 대하여, 구동기 증폭기의 바이어스는 지수적으로 강하되어, 상당한 전류 유출을 저감시키고 전체 단말기 전력 소비를 감소시킨다.

최소의 출력 전력 조건에 대하여, 본 설계는 매우 낮은 컬렉터 전류에서 출력 디바이스를 바이어싱시킨다. 이러한 바이어싱은 낮은 출력 전력에서 RF 구동기 증폭기 (200) 를 감쇄 모드로 위치지정함으로써, 잡음 및 불필요한 신호들을 억제할 수 있는 능력을 제공하고 낮은 출력 전력에서 더 우수한 신호대 잡음비를 제공할 수 있다. 이것은 3G 표준에서 점점 더 중요해진다. 또한, 그것은 직접 상향변환 송신기 구조에서 LO 피드스루 (feedthrough) 를 억제하는데 매우 유용할 수도 있다. 여기에서 설명된 이득 제어 바이어스 회로는 이득 제어 범위 전반에 걸쳐서 연속적으로 동작한다. 따라서, 이득 제어 특성에서 최소의 불연속성이 존재하여, CDMA 시스템에서 이용되는 폐루프 전력제어가 적절히 기능할 수 있게 된다. 또한, 이득 제어는 전력 소비가 CDMA 프로파일에 최적화되게 할 수 있다. 높은 전력에서, 바이어스는 선형도가 요구되는 만큼 크다. 더 낮은 전력의 경우, 그것은 거의 지수적으로 강하한다. 이득 제어는 RF 구동기 증폭기 (200) 가 낮은 출력 전력에서 감쇄 모드에 진입하게 함으로써, 송신기의 출력에서 잡음 및 불필요한 산물을 억제하도록 한다.

상술한 바와 같이, dB 단위의 선형 제어를 설명하였고 높은 컬렉터 전류에 대한 샘플 회로를 제공하였다. 낮은 컬렉터 전류의 경우, 도 2 의 단일 유도성 축퇴 공통 에미터 BJT (210) 의 이득은, 대략,

gm*Z_L = (Ic*Z_L)/Vt

이며, 여기서, gm 은 트랜스컨덕턴스이며, Ic 는 컬렉터 전류이며, Z_L 은 단일 유도성 축퇴 공통 에미터 BJT (210) 의 컬렉터에서 관측되는 출력 임피던스이며, Vt 는 단일 유도성 축퇴 공통 에미터 BJT (210) 의 열적 전압이다. 데시벨 단위로서, 이득은,

Gain(dB) = 10*log((Ic*Z_L)/Vt)

로 주어진다. 따라서, 낮은 컬렉터 전류 레벨에서, 이득은 컬렉터 전류와 함께 로그 (logarithm) 적으로 변한다.

컬렉터 전류는,

Ic = Is*e⁽ ^Vbe ^/ ^Vt ⁾

에 따라 선형적으로 변하는 Vbe 에 대하여 지수적으로 변한다. 수학식 19 의 Ic 값을 수학식 18 의 식에 대입하면,

Gain(dB) = 10*log((Is*e⁽ ^Vbe ^/ ^Vt ⁾)*Z_L/Vt)

이 된다. 수학식 20 은 데시벨 단위의 이득과 Vbe 사이에 다음의 관계, 즉,

Gain(dB) = 10*(Vbe/Vt) + log(Is*Z_L/Vt)

를 산출한다. 수학식 20 의 로그 항은 거의 일정하며, dB 단위의 이득은 Vbe 에 따라 선형적으로 변한다. 이러한 관계는 낮은 컬렉터 전류에 대한 dB 단위의 선형 제어를 제공하는데 이용되고, 높은 컬렉터 전류에서의 dB 단위의 선형 제어를 허용하도록 변형될 수도 있다.

본 발명의 실시형태들에 대한 상기의 설명은 당업자로 하여금 본 발명을 제조 또는 이용할 수 있도록 제공된다. 당업자는 이들 실시형태에 대한 다양한 변형들을 명백히 알 수 있으며, 여기서 정의된 일반적인 원리들은 창의적인 능력없이도 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에서 설명된 실시형태들에 한하는 것이 아니라, 여기에 개시되어 있는 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 부여하려는 것이다.

Claims

바이폴라 접합 트랜지스터 및 정합회로를 포함하는 구동기 증폭기 회로를 가지며, 수신된 이득 제어 전압에 응답하여 데시벨 단위의 선형 이득 제어를 제공하는 무선 주파수 (RF) 구동기 증폭기 시스템으로서,

입력 전압을 수신하고, 그 수신된 입력 전압에 기초하여, 제어된 전류를 제공하는 선형 트랜스컨덕터;

절대 온도에 따라 상기 선형 트랜스컨덕터로부터의 전류를 변경시키는 온도 보상 회로;

상기 온도 보상 회로로부터의 온도에 따라 변하는 전류를 수신하고, 응답으로, 지수적인 전류를 제공하는 지수적인 전류 제어기; 및

상기 지수적인 전류 제어기로부터 지수적인 전류를 수신하고, 상기 구동기 증폭기 회로에서의 적어도 하나의 인덕터로 인한 유도성 축퇴를 보상하는 상기 구동기 증폭기 회로에 제어 전류를 제공하는 유도성 축퇴 보상기를 구비하며,

제어 전류는 상기 유도성 축퇴 보상기로부터 상기 구동기 증폭기 회로와 상기 바이폴라 접합 트랜지스터와 정합회로로 전달되며,

상기 구동기 증폭기 회로로부터의 출력 이득은 상기 입력 전압에 대하여 데시벨 단위에서 선형적으로 변하는, RF 구동기 증폭기 시스템.
제 1 항에 있어서,

상기 선형 트랜스컨덕터는 상기 입력 전압을 차동 전류로 변환시키는, RF 구동기 증폭기 시스템.
제 2 항에 있어서,

상기 온도 보상 회로는, 절대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하는, RF 구동기 증폭기 시스템.
제 3 항에 있어서,

상기 지수적인 전류 제어기는, 상기 차동 전류를 상기 지수적인 전류로 변환시키는 바이폴라 차동 쌍을 포함하는, RF 구동기 증폭기 시스템.
제 1 항에 있어서,

상기 지수적인 전류 제어기 및 상기 유도성 축퇴 보상기는 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, RF 구동기 증폭기 시스템.
제 1 항에 있어서,

상기 유도성 축퇴 보상기는 트랜스리니어 (translinear) 회로를 이용하는, RF 구동기 증폭기 시스템.
제 1 항에 있어서,

상기 온도 보상 회로는 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는, RF 구동기 증폭기 시스템.
제 7 항에 있어서,

상기 유도성 축퇴 보상기는, 바이폴라 접합 트랜지스터 회로를 포함하는 트랜스리니어 회로를 이용하는, RF 구동기 증폭기 시스템.
수신된 전압에 기초하여 데시벨 단위의 선형 이득 제어를 제공하는 장치로서,

상기 수신된 전압을 전류로 변환시키는 전압-전류 변환기;

온도 보상된 전류로의 온도 변화에 대한 상기 전류를 보상하는 온도 보상 회로; 및

상기 온도 보상된 전류를 수신하고 유도성 축퇴 효과를 제거하여 데시벨 단위의 선형 이득 제어를 제공하는데 이용되는 기준 전류를 제공하는 지수적인 전류 제어 및 유도성 축퇴 보상 회로를 구비하는, 장치.
제 9 항에 있어서,

상기 전압-전류 변환기는 상기 수신된 전압을 차동 전류로 변환시키는, 장치.
제 10 항에 있어서,

상기 온도 보상 회로는, 절대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하는, 장치.
제 11 항에 있어서,

상기 지수적인 전류 제어 및 유도성 축퇴 보상 회로는, 상기 차동 전류를 상기 기준 전류로 변환시키는 바이폴라 차동 쌍을 포함하는, 장치.
제 9 항에 있어서,

상기 지수적인 전류 제어 및 유도성 축퇴 보상 회로는 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, 장치.
제 9 항에 있어서,

상기 지수적인 전류 제어 및 유도성 축퇴 보상 회로는 트랜스리니어 회로를 이용하는, 장치.
제 9 항에 있어서,

상기 온도 보상 회로는 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는, 장치.
제 15 항에 있어서,

상기 지수적인 전류 제어 및 유도성 축퇴 보상 회로는, 바이폴라 접합 트랜지스터 회로를 포함하는 트랜스리니어 회로를 이용하는, 장치.
RF 구동기 증폭기에 대하여 데시벨 단위의 선형 이득 제어를 제공하는 시스템으로서,

전류를 제공하는 수단;

상기 전류를 온도 보상된 전류로 온도 보상하는 수단;

상기 온도 보상된 전류를 지수적으로 제어된 전류로 지수적으로 제어하는 수단; 및

데시벨 단위의 선형 이득 제어를 제공하는데 이용되는 기준 전류를 생성하도록, 상기 지수적으로 제어된 전류의 유도성 축퇴를 보상하는 수단을 구비하는, 시스템.
제 17 항에 있어서,

상기 전류 제공 수단은 차동 전류를 제공하는, 시스템.
제 18 항에 있어서,

상기 온도 보상 수단은, 절대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하는, 시스템.
제 19 항에 있어서,

상기 지수적으로 제어하는 수단은, 상기 차동 전류를 상기 지수적으로 제어된 전류로 변환시키는 바이폴라 차동 쌍을 포함하는, 시스템.
제 17 항에 있어서,

상기 지수적으로 제어하는 수단 및 상기 유도성 축퇴 보상 수단은 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, 시스템.
제 17 항에 있어서,

상기 유도성 축퇴 보상 수단은 트랜스리니어 회로를 포함하는, 시스템.
제 17 항에 있어서,

상기 온도 보상 수단은 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는, 시스템.
제 23 항에 있어서,

상기 유도성 축퇴 보상 수단은, 바이폴라 접합 트랜지스터 회로를 포함하는 트랜스리니어 회로를 이용하는, 시스템.
RF 구동기 증폭기에서 데시벨 단위의 선형 이득 제어를 제공하는 방법으로서,

전류를 발생시키는 단계;

상기 전류를 온도 보상된 전류로 온도 보상하는 단계;

상기 온도 보상된 전류를 지수적으로 제어된 전류로 지수적으로 제어하는 단계; 및

데시벨 단위의 선형 이득 제어를 제공하는데 이용되는 기준 전류를 생성하도록, 상기 지수적으로 제어된 전류의 유도성 축퇴를 보상하는 단계를 포함하는, 방법.
제 25 항에 있어서,

상기 기준 전류를 RF 구동기 증폭기 회로에 인가하는 단계를 더 포함하는, 방법.
제 26 항에 있어서,

상기 전류를 발생시키는 단계는 차동 전류를 발생시키는 단계를 포함하는, 방법.
제 27 항에 있어서,

상기 온도 보상하는 단계는, 절대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하는, 방법.
제 28 항에 있어서,

상기 지수적으로 제어하는 단계는, 상기 차동 전류를 상기 지수적으로 제어된 전류로 변환시키는 바이폴라 차동 쌍을 이용하는 단계를 포함하는, 방법.
제 26 항에 있어서,

상기 지수적으로 제어하는 단계 및 상기 유도성 축퇴를 보상하는 단계는 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, 방법.
제 26 항에 있어서,

상기 유도성 축퇴를 보상하는 단계는 트랜스리니어 회로를 이용하는 단계를 포함하는, 방법.
제 26 항에 있어서,

상기 온도 보상하는 단계는 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는, 방법.
제 32 항에 있어서,

상기 유도성 축퇴를 보상하는 단계는, 바이폴라 접합 트랜지스터 회로를 포함하는 트랜스리니어 회로를 이용하는, 방법.
수신된 입력 전압에 관하여 데시벨 단위로 실질적으로 선형 이득 제어되는 가변 이득의 RF 구동 증폭을, 적어도 하나의 인덕터를 포함하는 구동기 증폭기 회로에 제공하는 방법으로서,

전류 제어 신호를 발생시키는 단계를 포함하며,

상기 전류 제어 신호의 발생 단계는,

입력 전압을 수신하고 상기 입력 전압을 전류로 변환시키는 단계,

온도 보상된 전류를 생성하기 위하여, 절대 온도에 따라 상기 전류를 변경시킴으로써 온도 효과에 대한 상기 전류를 보상하는 단계,

상기 온도 보상된 전류에 기초하여 제어된 지수적인 전류를 제공하는 단계, 및

상기 제어된 지수적인 전류에서의 유도성 축퇴를 보상하는 단계로서, 상기 보상은 상기 구동기 증폭기 회로에서의 적어도 하나의 인덕터에 대한 높은 전류 효과를 어드레싱하기 위하여 상기 전류를 변경시키는 것을 포함하며 상기 보상의 결과는 상기 구동기 증폭기 회로로 전달되는 제어 전류의 생성인, 상기 유도성 축퇴의 보상 단계를 포함하는, 방법.
제 34 항에 있어서,

상기 수신은, 상기 입력 전압을 차동 전류로 변환시키는 것을 포함하며,

상기 보상은, 전대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하여 상기 온도 보상된 전류를 생성하는 것을 포함하는, 방법.
제 35 항에 있어서,

상기 제어된 지수적인 전류를 제공하는 단계는, 바이폴라 차동 쌍을 이용하여 상기 차동 전류를 상기 온도 보상된 전류로 변환시키는 것을 포함하는, 방법.
제 34 항에 있어서,

상기 제어된 지수적인 전류를 제공하는 단계 및 상기 유도성 축퇴를 보상하는 단계는 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, 방법.
제 34 항에 있어서,

상기 제어된 지수적인 전류를 제공하는 단계 및 상기 유도성 축퇴를 보상하는 단계는 트랜스리니어 회로를 이용하는, 방법.
제 34 항에 있어서,

상기 온도 효과에 대한 상기 전류를 보상하는 단계는, 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는 것을 포함하는, 방법.
제 39 항에 있어서,

상기 제어된 지수적인 전류에서의 유도성 축퇴를 보상하는 단계는, 바이폴라 접합 트랜지스터 회로를 갖는 트랜스리니어 회로를 이용하는 것을 포함하는, 방법.
입력 전압을 수신하고, 그 수신된 입력 전압에 기초하여, 제어된 전류를 제공하는 선형 트랜스컨덕터;

절대 온도에 따라 상기 선형 트랜스컨덕터로부터의 전류를 변경시키는 온도 보상 회로;

상기 온도 보상 회로로부터의 온도에 따라 변하는 전류를 수신하고, 응답으로, 지수적인 전류를 제공하는 지수적인 전류 제어기; 및

상기 지수적인 전류 제어기로부터 지수적인 전류를 수신하고 제어 전류를 발생시켜 유도성 축퇴를 보상하는 유도성 축퇴 보상기를 구비하는, 집적회로.
제 41 항에 있어서,

상기 선형 트랜스컨덕터는 상기 입력 전압을 차동 전류로 변환시키는, 집적회로.
제 42 항에 있어서,

상기 온도 보상 회로는, 절대 온도에 따라 상기 차동 전류를 변경시킴으로써 온도 효과에 대한 상기 차동 전류를 보상하는, 집적회로.
제 43 항에 있어서,

상기 지수적인 전류 제어기는, 상기 차동 전류를 상기 지수적인 전류로 변환시키는 바이폴라 차동 쌍을 포함하는, 집적회로.
제 41 항에 있어서,

상기 지수적인 전류 제어기 및 상기 유도성 축퇴 보상기는 높은 컬렉터 전류에 대한 선형 성능으로부터의 이탈을 정정하는, 집적회로.
제 41 항에 있어서,

상기 유도성 축퇴 보상기는 트랜스리니어 회로를 이용하는, 집적회로.
제 41 항에 있어서,

상기 온도 보상 회로는 바이폴라 접합 트랜지스터 회로를 이용하여 PTAT 보상을 제공하는, 집적회로.
제 41 항에 있어서,

상기 집적회로는 RF 칩인, 집적회로.