KR100344928B1

KR100344928B1 - 송신회로 및 무선송신장치

Info

Publication number: KR100344928B1
Application number: KR1020000036366A
Authority: KR
Inventors: 후지키히로유키
Original assignee: 가부시끼가이샤 도시바
Priority date: 1999-06-29
Filing date: 2000-06-29
Publication date: 2002-07-20
Also published as: DE60034182D1; US6847807B1; KR20010007582A; JP2001077872A; EP1065785B1; EP1065785A3; JP3592980B2; EP1065785A2; DE60034182T2

Abstract

집적회로 내에 설치된 IF-AGC 앰프 및 업컨버터의 이득을 각각 제어함으로써, 무선송신장치 전체의 구성을 간단히 하여, 통신품위를 유지하면서 이득을 효과적으로 제어하는 것을 특징으로 한다.

스펙트럼 확산처리가 시행된 I상(相)의 송신데이터 신호(I-DATA) 및 Q상의 송신데이터 신호(Q-DATA)를 수신하고, 이 데이터 신호에 따라 중간주파수 신호를 변조하는 변조기(11)와, 이 변조기의 출력을 증폭함과 동시에 이득제어신호(GC-ADJ1)에 따라 이득이 제어되는 IF-AGC앰프(13) 및, 이 IF-AGC앰프의 출력을 전송로 주파수로 상승시킴과 동시에 제어신호(GC-ADJ2)에 따라 이득이 제어되는 업컨버터(14)를 구비한 것을 특징으로 한다.

Description

송신회로 및 무선송신장치{A TRANSMITTING CIRCUIT AND RADIO TRANSMITTING DEVICE}

본 발명은 송신출력이득을 제어할 필요가 있는 송신회로 및 무선송신장치에 관한 것으로, 예컨대 코드분할다중접속(code division multiple access: CDMA)방식의 휴대전화기 등에 적합한 디지털방식의 송신회로 및 무선송신장치에 관한 것이다.

CDMA방식은, 대용량화가 가능한 신호변조방식으로서 주목을 받고 있다. 이 CDMA방식에 의한 무선송신장치, 예컨대 휴대전화기에서는 기지국으로부터의 요구에 따라 송신출력이득을 제어할 필요가 있다.

도 12는 CDMA방식의 휴대전화기에서의 종래의 송신장치의 블록도이다.

도시하지 않은 데이터 처리회로로부터 출력되는 스펙트럼 확산처리가 시행된 I상(相)의 송신데이터신호(I-DATA) 및 Q상의 송신데이터신호(Q-DATA)가 변조기(51)에 입력된다. 이 변조기(51)는 직교변조기이고, 이 변조기(51)에 의해 TX-IF 국부발진기(52)로부터 출력되는 중간주파수의 국부발진신호가 상기 직교송신데이터신호(I-DATA 및 Q-DATA) 데이터에 따라 변조된다.

상기 변조기(51)의 출력은 IF-AGC앰프(53; 중간주파수 이득제어증폭기)로 입력된다. IF-AGC앰프(53)에서는, 예컨대 기지국으로부터의 이득조정요구신호에 따라 휴대전화기 내부에 형성된 이득조정신호(TX AGC ADJ1)로 결정되는 이득으로, 입력된 변조신호가 증폭된다. 이 IF-AGC앰프(53)의 출력은 업컨버터(54; 주파수변조기)에 입력된다.

상기 업컨버터(54)에는, 또한 TX-RF 국부발진기(55)로부터 출력되는 국부발진신호가 입력되고 있으며, 업컨버터(54)에서 중간주파수대역의 변조신호가 전송로 주파수대역의 신호로 업컨버트(주파수변환) 된다.

전송로 주파수대역으로 변환된 변조신호(RF신호)는 밴드패스필터회로(56; BPF)에 의해 불필요한 성분이 제거된 후, 파워콘트롤앰프(57; PC-AMP)로 입력된다. 파워콘트롤앰프(57)에서는, 이득조정신호(TX AGC ADJ1)와 함께 형성된 이득조정신호(TX AGC ADJ2)에 의해 결정되는 이득으로, 입력된 변조신호가 증폭된다. 파워콘트롤앰프(57)의 출력은 파워앰프(58; PA)로 입력된다. 파워앰프(58)에서는 파워콘트롤앰프(57)로부터 출력되는 변조신호(58; RF신호)가 전력증폭된다. 그리고, 이 파워앰프(58)에서 전력증폭된 신호는, 도시하지 않은 송수신 공용 안테나로 보내져 공간으로 방사된다.

더욱이, 도 12에 있어서, 변조기(51) 및 IF-AGC앰프(53)로 이루어진 회로는, 같은 집적회로 내에 집적되어 있다.

그런데, 종래의 송신장치에 있어서, IF-AGC앰프(53)에서만 송신이득을 제어하도록 하면, 파워앰프(58)로부터의 출력전력이 최소인 경우, 업컨버터(54)의 NF(Noise Figure: 잡음지수)는 15dB 전후로 크고, 또한 그 전력이득도 10dB정도이기 때문에, 업컨버터(54)의 출력신호의 S/N비가 나빠지고, 파형품질 ρ(신호성분+잡음성분에 대한 신호성분의 비: ρ= S/(S+N))가 악화된다. 이와 같은 문제를 해결하기 위해, 도 12의 회로에서는 파워콘트롤앰프(57)의 이득을 가변으로 하여, 이득조정신호(TX AGC ADJ2)에 따라 그 이득을 내리도록 하고 있다.

일반적으로, 파워콘트롤앰프(57)의 NF는 6dB정도이므로, 그 이득을 작게 하고, 송신장치에서 지배적인 업컨버터(54)의 잡음을 억제하면서 전체의 출력이득을 조정하면, 파형품질의 열화를 방지할 수 있다.

그러나, 파워콘트롤앰프(57)의 이득을 제어할 수 있도록 한 경우, 파워콘트롤앰프(57)의 구성이 복잡해지고, 휴대전화기의 제조가격이 상승함과 더불어, 부품점수가 증가하기 때문에 외형칫수가 대형화 한다는 문제가 발생한다.

또한, 이득조정용의 제어선이 2개 필요로 하고, 이 제어선을 1개로 하도록 하면, 이번에는 회로가 필요해짐으로써, 더 부품점수가 증가하여 회로의 면적이 커져버린다.

또한, 파워콘트롤앰프(57)에서 증폭되는 변조신호의 주파수가 높은 것과, 출력전력이 커지는 것 때문에, 이 파워콘트롤앰프(57)를 다른 IF-AGC앰프(53) 등과 함께 1개의 집적회로로 구성하는 것은 기술적으로 곤란하다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 저가로 제조할 수 있고, 외형칫수도 대형화 하지 않으면서 큰 이득조정을 행해도 파형품질이 양호한 송신출력을 얻을 수 있는 송신회로 및 무선송신장치를 제공하는 것에 그 목적이 있다.

또한, 넓은 이득가변폭을 용이하게 얻을 수 있는 주파수변환회로를 제공하는 것에 그 목적이 있다.

도 1은 본 발명을 CDMA방식의 휴대전화기에 실시한 제1실시예에 의한 송신장치의 블록도,

도 2는 본 발명의 제1실시예에 의한 송신장치의 이득제어회로에서의 이득의 제어예를 설명하기 위한 특성도,

도 3은 본 발명의 제2실시예에 의한 송신장치의 이득제어회로에서의 이득의 제어예를 설명하기 위한 특성도,

도 4는 제1 및 제2실시예의 송신장치에 사용되는 업컨버터의 구체적인 구성의 일예를 나타낸 회로도,

도 5는 트랜지스터의 컬렉터전류와 천이주파수와의 관계를 나타낸 특성도,

도 6은 제3실시예의 송신장치에 사용되는 업컨버터의 구체적인 구성을 나타낸 회로도,

도 7은 이득제어회로의 구체예를 나타낸 블록도,

도 8은 이득제어신호와 업컨버터회로의 가변전류원에 대한 제어신호와의 관계를 나타낸 그래프,

도 9는 제3실시예에 의한 송신장치의 이득제어회로에서의 이득의 제어예를설명하기 위한 특성도,

도 10은 또 다른 실시예에 의한 송신장치의 이득제어회로에서의 이득의 제어예를 설명하기 위한 특성도,

도 11은 도 4, 도 6에 나타낸 주파수변환회로의 또 다른 예를 나타낸 회로도,

도 12는 CDMA방식의 휴대전화기의 종래의 송신계회로의 블록도이다.

〈도면의 주요부분에 대한 부호의 설명〉

11 --- 변조기,

12 --- TX-IF 국부발진기(중간주파수신호 생성회로),

13 --- IF-AGC 앰프(중간주파수 이득제어증폭기),

14,30 --- 업컨버터,

15 --- TX-RF 국부발진기(국부발진신호 생성회로),

16 --- 밴드패스필터회로(BPF),

17 --- 파워앰프(PA),

18,40 --- 이득제어회로(제어신호 발생회로),

19 --- 집적회로,

21,31 --- 제1업컨버터회로,

22,32 --- 제2업컨버터회로,

23,33 --- 제3업컨버터회로,

24,36,37,38 --- 가변전류원 제어회로.

상기한 과제를 해결하기 위한 본 발명의 송신회로는, 송신용 데이터신호를 수신하여, 이 데이터신호에 따라 중간주파수신호를 변조하는 변조회로와, 상기 변조회로의 출력을 수신하여, 상기 변조회로의 출력을 증폭함과 동시에 제1제어신호에 따라 이득이 제어되는 중간주파수 증폭회로 및, 상기 중간주파수 증폭회로의 출력을 수신하여, 상기 중간주파수 증폭회로의 출력을 전송로 주파수로 상승시킴과 동시에 제2제어신호에 따라 이득이 제어되는 주파수 변환회로를 구비하고 있다.

더욱이, 본 발명의 무선송신장치는, 중간주파수신호를 생성하는 중간주파수신호 생성회로와, 송신용 데이터신호 및 상기 중간주파수신호를 수신하여, 상기 중간주파수신호를 상기 송신용 데이터신호에 따라 변조하는 변조회로, 상기 변조회로의 출력을 수신하여, 상기 변조회로의 출력을 증폭함과 동시에 제1제어신호에 따라 이득이 제어되는 중간주파수 증폭회로, 국부발진신호를 생성하는 국부발진신호 생성회로, 상기 중간주파수 증폭회로의 출력 및 상기 국부발진신호를 수신하여, 상기 중간주파수 증폭회로의 출력을 전송로 주파수로 상승시킴과 동시에 제2제어신호에 따라 이득이 제어되는 주파수 변환회로, 상기 주파수 변환회로의 출력으로부터 불필요한 성분을 제거하는 필터회로 및, 상기 필터회로의 출력을 증폭하는 이득이 실질적으로 일정한 전력증폭회로를 구비하고 있다.

또한, 본 발명의 주파수 변환회로는, 제1입력신호의 주파수를 제2입력신호의 주파수로 변환하는 주파수 변환회로에 있어서, 상기 제2입력신호가 공급되는 제1, 제2입력단자에 제어단자가 각각 접속된 제1, 제2트랜지스터 및 제3, 제4트랜지스터를 포함하여 구성된 제1주파수 변환부와, 상기 제1, 제3트랜지스터의 일단에 공통접속된 제5트랜지스터, 상기 제2, 제4트랜지스터의 일단에 공통접속된 제6트랜지스터 및 상기 제5, 제6트랜지스터에 접속된 제1가변전류원을 포함하여 구성되고, 상기 제1입력신호가 상기 제5, 제6트랜지스터의 제어단자에 공급되는 이득가변의 증폭회로 및, 상기 제1가변전류원에 전류제어신호를 공급하는 제1가변전류원 제어회로를 구비하고 있다.

(실시예)

이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.

도 1은 본 발명을 CDMA방식의 휴대전화기에 적용한 제1실시예에 의한 송신장치의 블록도이다.

휴대전화기 내의 도시하지 않은 데이터 처리회로로부터 출력되는 스펙트럼 확산처리가 시행된 직교관계에 있는 I상의 송신데이터신호(I-DATA) 및 Q상의 송신데이터신호(Q-DATA)가 변조기(11)에 입력된다. 또한, 이 변조기(11)에는 TX-IF 국부발진기(12; 중간주파수신호 생성회로)로부터 출력되는 중간주파수의 국부발진신호가 입력된다.

상기 변조기(11)에 의해, TX-IF 국부발진기(12)로부터 출력되는 중간주파수의 국부발진신호가, 상기 직교송신데이터신호(I-DATA 및 Q-DATA) 데이터에 따라 변조된다.

상기 변조기(11)의 출력은 IF-AGC앰프(13; 중간주파수 이득제어증폭기, 즉 중간주파수 증폭회로)로 입력된다. IF-AGC앰프(13)에서는 이득조정신호(GC-ADJ1)로 결정되는 이득으로 입력된 변조신호가 증폭된다. 이 IF-AGC앰프(13)의 출력은주파수 변환회로인 업컨버터(14)에 입력된다.

상기 업컨버터(14)에는, 또한 TX-RF 국부발진기(15; 국부발진신호 생성회로)로부터 출력되는 국부발진신호가 입력되어 있다. 그리고, 이 업컨버터(14)에서는, 중간주파수대역의 변조신호가 전송로 주파수대역의 신호로 업컨버트(주파수 변환) 됨과 동시에, 이득조정신호(GC-ADJ2)로 결정되는 이득으로 증폭된다.

전송로 주파수대역으로 업컨버트 된 변조신호(RF신호)는, 밴드패스필터회로(16; BPF)에 의해 불필요한 성분이 제거된 후, 파워앰프(17; PA)에 입력된다. 파워앰프(17)에서는, 밴드패스필터회로(16)로부터 출력되는 변조신호(RF신호)가 일정한 이득으로 전력증폭된다. 그리고, 이 파워앰프(17)에서 전력증폭된 송신신호는, 도시하지 않은 송수신 공용 안테나로 보내져 공간으로 방사된다.

상기 이득조정신호(GC-ADJ1 및 GC-ADJ2)는 이득제어회로(18; 제어신호 발생회로)로부터 출력된다. 이 이득제어회로(18)에는, 예컨대 기지국으로부터 송신되어 온 이득조정지령에 따라 휴대전화기 내에서 형성된 이득제어신호(TX Gain cont)가 입력된다. 이득제어회로(18)는 이 이득제어신호(TX Gain cont)의 전압레벨에 대해 2개의 임계치(V1,V2)가 설정되어 있으며, 신호(TX Gain cont)의 전압레벨에 따라 상기 2개의 이득조정신호(GC-ADJ1 및 GC-ADJ2)를 출력한다.

더욱이, 도 1에 있어서, 파선으로 둘러싸여진 영역에 포함되는 변조기(11), IF-AGC앰프(13), 업컨버터(14) 및 이득제어회로(18)는 같은 집적회로(19) 내에 집적되어 있다.

다음에, 상기와 같은 구성으로 이루어진 송신장치의 동작을 도 2의 특성도를 참조하여 설명한다.

우선, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 V0로부터 한쪽의 임계치 V1까지 변화할 경우는, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 2의 (a)에 나타낸 바와 같이 G0에서 G1까지의 사이에서 직선적으로 증가(단조증가)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 2의 (b)에 나타낸 바와 같이 G2에서 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

더욱이, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이, 한쪽의 임계치(V1)에서 다른쪽의 임계치(V2)까지 변화할 경우는, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 2의 (a)에 나타낸 바와 같이 G1에서 일정해지도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 2의 (b)에 나타낸 바와 같이 G2에서 G3까지의 사이에서 직선적으로 증가(단조증가)하도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

또한, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 다른쪽의 임계치(V2)로부터 그 이상의 값으로 변화할 경우는, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 2의 (a)에 나타낸 바와 같이 G1으로부터 직선적으로 증가(단조증가)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 2의 (b)에 나타낸 바와 같이 G3에서 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

여기서, 송신장치 전체의 이득(AGC+UC-Gain)은 앰프(13)와 업컨버터(14)의 이득을 합성한 것으로 되고, 도 2의 (c)에 나타낸 바와 같이 이득제어신호(TX-Gain cont)의 전압레벨의 상승에 따라 직선적으로 증가(단조증가)한다.

상기 실시예에 의하면, 업컨버터(14)에 있어서, 최소의 이득(G2)이 가능한한 작아지도록 설계해 둠으로써, 업컨버터(14)의 출력신호의 S/N을 향상시킬 수 있어, 파형품질이 양호한 송신출력을 얻을 수 있다.

또한, 종래와 같이 파워콘트롤앰프를 설치하고 또 그 이득을 제어하도록 하는 것은 아니기 때문에, 구성이 복잡한 파워콘트롤앰프가 불필요해져, 휴대전화기의 제조가격의 상승을 방지할 수 있슴과 더불어 부품점수가 증가하는 것에 의한 외형칫수의 대형화도 방지할 수 있다.

더욱이, 집적회로(19)에 입력되는 이득조정용 신호의 제어선이 이득제어신호(TX Gain cont)의 제어선 1개로 끝나기 때문에, 집적회로(19)에 있어서의 외부단자의 수를 적게할 수 있고, 이에 의해 더 외형칫수의 소형화와 제조가격의 절감을 도모할 수 있다.

다음에, 본 발명의 제2실시예에 대해 설명한다.

본 제2실시예에 의한 송신장치의 블록구성은 도 1에 나타낸 것과 동일하고, 이득제어회로(18)에 있어서의 이득조정신호(GC-ADJ1 및 GC-ADJ2)의 발생방법이 도 1의 경우와는 다르다. 따라서, 도 1과 다른 점에 대해서만 도 3을 참조하여 이하에 설명한다.

우선, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 V0에서 다른쪽의 임계치 V2까지 변화할 경우는, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G0에서 G6을 통과하고, G4까지의 사이에서 직선적으로 증가(단조증가)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G8에서 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

다음에, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 다른쪽의 임계치(V2)에 도달하면, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G4에서 그 보다도 작은 G5로 곧바로 강하 하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G8에서 그 보다도 큰 G9로 곧바로 상승하도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

그리고, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 다른쪽의 임계치(V2) 보다도 커지도록 변화하면, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G5에서 직선적으로 증가(단조증가)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G9에서 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

다른쪽, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 다른쪽의 임계치(V2)의 레벨에서 V1으로 향해 작아지도록 변화하면, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G5를 통과하여 앞의 G6 보다도 작은 G7으로 변하기까지 직선적으로 감소(단조감소)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G9에서 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

그리고, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 저하하여 한쪽의 임계치(V1)에 도달하면, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G7에서 G6으로 곧바로 상승하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G9에서 G8로 곧바로 하강하도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

이후, 이득제어회로(18)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 한쪽의 임계치(V1)에서 더 저하하면, 이득제어회로(18)는 IF-AGC앰프(13)의 이득(AGC-Gain)이 도 3의 (a)에 나타낸 바와 같이 G6에서 직선적으로 감소(단조감소)하도록 한쪽의 이득조정신호(GC-ADJ1)를 발생함과 동시에, 업컨버터(14)의 이득(UC-Gain)이 도 3의 (b)에 나타낸 바와 같이 G8로 일정해지도록 다른쪽의 이득조정신호(GC-ADJ2)를 발생한다.

여기서, 송신장치 전체의 이득(AGC+UC-Gain)은 IF-AGC앰프(13)와 업컨버터(14)의 이득을 합성한 것으로 되고, 본 실시예의 경우에도 도 3의 (c)에 나타낸 바와 같이 이득제어신호(TX Gain cont)의 전압레벨의 상승에 따라 직선적으로 증가(단조증가)한다.

그리고, 본 제2실시예의 경우에도, 업컨버터(14)에 있어서, 최소의 이득(G8)이 가능한한 작아지도록 설계해 둠으로써, 업컨버터(14)의 출력신호의 S/N을 향상시킬 수 있어, 파형품질이 양호한 송신출력을 얻을 수 있다.

또한, 제1실시예의 경우와 마찬가지로, 종래와 같이 파워콘트롤앰프를 설치하고 또 그 이득을 제어하도록 하는 것은 아니기 때문에, 구성이 복잡한 파워콘트롤앰프가 불필요해져, 휴대전화기의 제조가격의 상승을 방지할 수 있슴과 더불어 부품점수가 증가하는 것에 의한 외형칫수의 대형화도 방지할 수 있다. 더욱이, 집적회로(19)에 입력되는 이득조정용 신호의 제어선이 이득제어신호(TX Gain cont)의 제어선 1개로 끝나기 때문에, 집적회로(19)에 있어서의 외부단자의 수를 적게할 수 있고, 이에 의해 더 외형칫수의 소형화와 제조가격의 절감을 도모할 수 있는 효과도 얻을 수 있다.

도 4는 제1 및 제2실시예의 송신장치에서 사용되는 업컨버터(14)의 구체적인 구성의 일예를 나타낸 회로도이다.

이 업컨버터(14)에는 제1, 제2 및 제3업컨버터회로(21,22,23)가 설치되어 있다. 제1업컨버터회로(21)는 트랜지스터(Q1~Q4)로 이루어진 변환부와, 트랜지스터(Q5,Q6), 가변전류원(CS1,CS2) 및 저항(R1)으로 이루어진 증폭부로 구성되어 있다. 제2업컨버터회로(22)는 트랜지스터(Q7~Q10)로 이루어진 변환부와, 트랜지스터(Q11,Q12), 전류원(CS3,CS4) 및 저항(R2)으로 이루어진 증폭부로 구성되어 있다. 제3업컨버터회로(23)는 트랜지스터(Q13~Q16)으로 이루어진 변환부와, 트랜지스터(Q17,Q18), 가변전류원(CS5,CS6) 및 저항(R3)으로 이루어진 증폭부로 구성되어 있다.

또한, 업컨버터(14)에는 앞의 이득제어회로(18)에서 출력되는 이득조정신호(GC-ADJ2)에 기초하여 상기 가변전류원(CS1,CS2 및 CS5,CS6)의 동작을 제어하는 제어신호를 생성하는 가변전류원 제어회로(24)가 설치되어 있다.

상기 제1, 제2 및 제3업컨버터회로(21,22,23)에서는, IF-AGC앰프(13)로부터 출력되는 변조신호(IF신호입력)가 각각의 증폭부에 설치된 트랜지스터 Q5와 Q6, Q11과 Q12, Q17과 Q18의 각 베이스 상호간에 공급된다. 또한, TX-RF 국부발진기(15)로부터 출력되는 전송로 주파수의 국부발진신호(TX-RF국발입력)가 각각의 변환부에 설치된 트랜지스터 Q1과 Q2의 각 베이스 상호간 및 Q3과 Q4의 각 베이스 상호간, Q7과 Q8의 각 베이스 상호간 및 Q9가 Q10의 각 베이스 상호간, Q13과 Q14의 각 베이스 상호간 및 Q15와 Q16의 각 베이스 상호간에 각각 공급된다.

더욱이, 상기 제1 및 제2업컨버터회로(21,22)는 출력단자(변환부의 트랜지스터 Q2와 Q4, Q8가 Q10의 각 컬렉터)가 공통으로 접속되어 있으며, 이 공통출력단자로부터 전송로 주파수대역으로 업컨버트 된 변조신호(MIX OUT)가 출력된다.

또한, 상기 제3업컨버터회로(23)는 더미로 설치되어 있으며, 이 업컨버터회로(23)의 출력단자(변환부의 트랜지스터 Q14와 Q16의 컬렉터)는 변조신호의 출력단자가 아니라, 전원전압(VCC)의 공급노드에 접속되어 있다.

여기서, 제1, 제2 및 제3업컨버터회로(21,22,23)에 있어서의 중간주파수이득은 각각의 증폭부 내의 가변전류원(CS1,CS2; 전류원 CS3,CS4) 및 가변전류원(CS5,CS6)에 흐르는 전류치에 비례한 것으로 된다. 또한, 제1업컨버터회로(21)에 있어서의 가변전류원 CS1과 CS2의 전류치 ICS1과 ICS2와의 사이에는 ICS1=ICS2의 관계가 성립하고, 또 제3업컨버터회로(23)에 있어서의 가변전류원 CS5와 CS6의 전류치 ICS5와 ICS6의 값과의 사이에는 ICS5=ICS6의 관계가 성립하는 것으로 된다. 더욱이, ICS1+ICS2+ICS5+ICS6의 값이 거의 일정치가 되도록, 가변전류원 CS1와 CS2 및 CS5와 CS6의 동작이 가변전류원 제어회로(24)로부터 출력되는 제어신호에 의해 제어된다.

이와 같은 구성의 회로에 있어서, 이득제어신호(TX Gain cont) 전압레벨이 앞의 한쪽의 임계치(V1) 보다도 낮은 영역에서는, 이득조정단으로서의 제1업컨버터회로(21)에서는 증폭부에 있어서의 가변전류원 CS1과 CS2의 전류치 ICS1과 ICS2가 최소치로 되도록 제어된다. 또한, 제2업컨버터회로(22)에서는 증폭부에 있어서의 전류원 CS3와 CS4에 각각 일정한 전류가 흐르고, 이에 의해 예컨대 도 2의 (b)에 나타낸 바와 같이 업컨버터(14) 전체의 이득이 G2에서 일정해진다. 제3업컨버터회로(23)는 더미회로이고, 제1업컨버터회로(21)에 대한 주파수변동의 보상회로로서 동작한다.

여기서, 도 4에 나타낸 업컨버터(14)에 있어서, 제1업컨버터회로(21)에서는 이득을 가변으로 하고, 제2업컨버터회로(22)에서는 이득을 일정하게 하고 있다. 이와 같은 구성으로 함으로써, 이하와 같은 효과가 얻어진다.

즉, 도 5는 트랜지스터의 컬렉터전류 Ic(A)와 천이주파수 fT(Hz)와의 관계를 나타내고 있으며, 천이주파수(fT)는 단락 에미터 접지전류 이득의 절대치가 1이 되는 주파수의 값에 따라 결정되는 것이 많고, 트랜지스터의 실용적인 주파수 응답능력으로서, 트랜지스터가 증폭기로서 사용될 때의 최대주파수(fTmax)의 지표가 된다.

도 4에서는 업컨버터(14)를 실질적으로 제1, 제2업컨버터회로(21,22)로 되는 2개의 블록(제3업컨버터회로(23)의 출력신호는 업컨버트 되는 변조신호(MIX OUT)의 이득에는 기여하지 않음)으로 분할되어 있다.

이와 같이, 2개의 블록으로 분할하지 않는 구성으로 한 경우, 업컨버터의 이득을 변화시키기 위해서는 전류(컬렉터전류 Ic)를 감소시키지 않으면 안되고, 그렇게 하면 도 5로부터 알 수 있는 바와 같이, 천이주파수(fT)가 내려가 버리기 때문에, 생각한 만큼의 특성을 얻는 것이 곤란해진다.

도 4의 업컨버터(14)에서는 임계치(V1) 이하의 영역에서도 이득이 일정한 제2업컨버터회로(22)에서는 전류량이 변화하지 않고, 천이주파수가 항상 일정하기 때문에, 이 제2업컨버터회로(22)를 도 5중, 천이주파수(fT)가 거의 직선적으로 변하는 컬럭터 전류(Ic)의 영역(A)에서 사용하면 원하는 주파수 특성을 확보할 수 있다.

다음에, 이득제어신호(TX Gain cont)의 전압레벨이 한쪽의 임계치(V1)를 초과하면, 제1업컨버터회로(21)의 증폭부에 있어서의 가변전류원(CS1과 CS2)에 흐르는 전류의 값(ICS1과 ICS2)이 순차 증가해 가고, 이에 의해 예컨대 도 2의 (b)에 나타낸 바와 같이 업컨버터(14) 전체의 이득(UC-Gain)이 G2로부터 단조하게 증가해 간다.

그리고, 이득제어신호(TX Gain cont)의 전압레벨이 다른쪽의 임계치(V2)를초과하면, 제1업컨버터회로(21)의 증폭부에 있어서의 가변전류원(CS1과 CS2)에 흐르는 전류치(ICS1과 ICS2)가 최대치로 되도록 제어되고, 이에 의해 예컨대 도 2의 (b)에 나타낸 바와 같이 업컨버터(14) 전체의 이득(UC-Gain)이 G3에서 일정해진다.

한편, 제1업컨버터회로(21)의 증폭부에 있어서의 가변전류원(CS1과 CS2)의 전류치(ICS1과 ICS2)가 순차 증가해 갈 경우, 제3업컨버터회로(23)의 증폭부에 있어서의 가변전류원(CS5와 CS6)의 전류치(ICS1가 ICS2)는 순차 감소해 간다. 더욱이, 이 제3업컨버터회로(23)의 변환부의 출력단자는 제1 및 제2업컨버터회로(21,22)의 변환부의 출력단자와는 접속되어 있지 않기 때문에, 이 제3업컨버터회로(23)의 출력신호는 업컨버트 되는 변조신호(MIX OUT)의 이득변화에는 기여하지 않는다.

그런데, 업컨버터(14) 내의 제1업컨버터회로(21)의 이득을 제어할 경우에, 이득제어신호(TX Gain cont)가 이득제어회로를 매개로 공급되는 변환부에서는, 그 증폭부에 흐르는 전류의 변동에 의해 TX-RF국발입력단자의 부하변동이 야기된다. 즉, TR-RF 국부발진기(15)의 부하변동이 일어나면, 국부발진신호(TX-RF국발입력)를 발생하고 있는 TX-RF 국부발진기(15)가 그 영향을 받아, 발진주파수가 어긋나 송신이 불가능해지는 경우가 발생한다.

그래서, 도 4의 회로에서는 제3업컨버터회로(23)를 더미의 업컨버터회로로서 설치하고, 제1업컨버터회로(21)의 증폭부에 흐르는 전류가 증가할 경우는 제3업컨버터회로(23)의 증폭부에 흐르는 전류가 감소하도록 제어하고, 반대로 제1업컨버터회로(21)의 증폭부에 흐르는 전류가 감소할 경우는 제3업컨버터회로(23)의 증폭부에 흐르는 전류가 증가하여, 서로의 전류치가 상보적으로 변화하도록 제어하여, 모든 증폭부에 흐르는 전류치가 일정해지도록 하고 있다.

이와 같이 함으로써, 제1, 제3업컨버터회로(21,23) 각각의 증폭부에 흐르는 전류의 값이 각각 변동해도, 3개의 업컨버터회로(21~23)의 증폭부에 흐르는 총 전류치는 변동하지 않고, 항상 일정치가 되기 때문에, 제1, 제2 및 제3업컨버터회로(21,22,23)의 3개의 변환부의 모두가 연결되어 있는 TX-RF국발입력단자의 부하변동을 작게 억제할 수 있다. 이 결과, 국부발진신호(TX-RF국발입력)를 발생하고 있는 TX-RF 국부발진기(15)에서 발진주파수가 어긋날 우려가 없어져, 송신이 불가능해지는 사태를 피할 수 있다.

더욱이, 도 4에 나타낸 회로에 있어서, 이득제어신호(TX Gain cont)의 전압레벨의 임계치 V1, V2 사이에서 업컨버터(14)의 이득(UC-Gain)이 앞의 도 2의 (b)에 나타낸 바와 같이 단조하게 변화하는 경우에 대해 설명했지만, 제2실시예의 경우에는 이득제어신호(TX Gain cont)의 전압레벨의 임계치 V1, V2 사이에서 이득(UC-Gain)이 앞의 도 3의 (b)에 나타낸 바와 같이 단계적으로 변화하도록, 가변전류원 제어회로(24)로부터 제어신호를 출력시킨다. 다만, 부하변동(TX-RF국발입력단자)을 고려한 경우, 도 3의 (b)와 같이 업컨버터(14)의 이득(UC-Gain)을 단계적으로 변화시키는 것 보다도 도 2의 (b)에 나타낸 바와 같이 단조하게 변화시킨 쪽이 유리하다. 즉, 업컨버터(14)의 이득(UC-Gain)이 단계적으로 변동하지 않기 때문에, TX-RF국발입력단자의 부하변동이 일어나기 어려워진다. 또한, 히스테리시스를 갖지 않기 때문에, IF-AGC앰프(33)와의 이득제어특성에 불연속인 부분이 절대로 발생하지 않는다.

한편, 상기 제1, 제2실시예에 있어서의 업컨버터(14)에 있어서, 도 5중의 컬렉터 전류(Ic)와 트랜지스터의 fT의 특성으로 나타낸 바와 같이, 필요로 되는 이득가변폭과 대응하는 전류량의 변화범위 내에서, 트랜지스터의 fT를 충분히 확보할 수 있는 경우에는 특히 문제가 없지만, 보다 넓은 이득가변범위를 얻도록 한 경우, 전류를 적게하여 이득을 무리하게 얻으려고 한 경우에 천이주파수(fT)가 크게 저하되어 버리는 것이 있다. 이 결과, 최대주파수(fTmax)가 상당히 커지고, 고가의 프로세스가 필요한 트랜지스터를 사용하지 않으면 소정의 송신주파수에 의한 송신이 불가능해지는 등, 목표로 한 송신회로의 특성을 만족하기 어려워진다.

그래서, 제3실시예에서는, 소정치 이하의 이득가변폭을 갖는 업컨버터회로를 업컨버터 내에 복수단 설치하고, 각각의 업컨버터회로에 공급되는 제어전압을 서로 다른 전압범위로 설정하여 다른 이득제어영역을 설정한다. 이에 의해, 각 업컨버터회로에 있어서 트랜지스터의 컬렉터 전류(Ic)를 극단적으로 작게 나오게 할 필요가 없어지고, 도 5의 직선적인 범위(A)에서 트랜지스터를 구동할 수 있기 때문에, 천이주파수(fT)에 의한 국부발진신호(TX-RF)의 주파수변동이 생기지 않아 이득의 조정이 용이해진다. 예컨대, 각각의 업컨버터회로의 이득가변범위를 6dB 이내로 설정하면서, 전체로서 18dB정도의 이득가변폭을 얻는 것이 가능해지도록 구성할 수 있다.

즉, 업컨버터에서 안정하게 이득을 변화시키려고 할 경우, 도 5의 A의 영역에 나타낸 바와 같은 컬렉터 전류(Ic)에 대해 fT가 직선적으로 변화하는 영역을 사용할 필요가 있다. 이 경우, Ic와 업컨버터의 이득과의 관계가 직선이면, 예컨대 Ic가 1/2로 되면 fT도 약 1/2로 된다는 관계로 되는 것은 자명하다.

여기서, 도 4의 실시예에 있어서의 업컨버터회로(21)의 트랜지스터(Q1~Q4)에 의해 구성된 주파수의 변환부에 관해, 그 이득을 가변으로 한 경우를 검정한다.

일반적으로, 트랜지스터의 에미터 저항(re)은, re=α0/gm(α0:전류증폭율, gm;상호 컨덕턴스)으로 표시된다. α0?1과 근사할 수 있고, 또 gm=Ic/VT(VT:열전압(thermal voltage) ? 26mV)인 것으로부터, re=VT/Ic의 관계가 있다.

업컨버터회로(21)의 경우, 출력신호의 왜(歪) 저감(低減)이 필요하기 때문에, 트랜지스터(Q5,Q6)의 베이스간 입력전압에 대한 선형처리 가능범위를 넓히기 위해, 부귀환용(負歸還用) 저항(R1)을 삽입하는 것이 많다.

한편, 변환부(트랜지스터 Q1~Q4)의 이득(A)은 에미터 저항(re)과 부귀환용 저항(R1)과의 관계로서, A∝1/(2re+R1)로 나타낸다.

예컨대, 이득가변폭이 -6dB(약 1/2배)인 변환부를 고려한다. 최대이득시의 가변전류원(CS1,CS2)으로 흐르는 전류를 ICS1=ICS2=2.6mA로 하면, re=10Ω이다.

R1=50Ω으로 한 경우,

1/(2re+R1):1/(2re'+R1)=1:1/2로부터,

re'=45Ω이 된다. 이 경우, ICS1'=ICS2'?0.58mA가 되고, 원래의 전류 2.6mA에 대해 약 1/4.5배의 전류가 필요하게 된다.

이것으로부터, ICS1'=ICS2'?0.58mA의 경우, 예컨대 1GHz에서 주파수의 변환부(Q1~Q4)를 동작시킬 경우를 고려하면, fT=4.5GHz로 구성할 수 있기 때문에,fTmax=10GHz정도이면, 충분한 선형이득특성을 얻을 수 있다.

이것은, 물론 후에 설명하는 도 11과 같은 도 4의 업컨버터회로(21)의 변형예 회로와 같은 왜 저감을 필요로 하지 않을 경우의 회로에서도, 마찬가지의 수법으로 전류의 변화범위폭 및 필요한 fT를 산출할 수 있다.

다음에, 마찬가지로 ICS1=ICS2=2.6mA에서, re=10Ω, R1=50Ω의 경우, 이득을 -18dB(약 1/8배)로 변화시키는 것으로 하면,

1/(2re+R1):1/(2re'+R1)=1:1/8로부터, re'=255Ω이 되고, 이 경우 ICS1″=ICS2″=0.1mA와, 원래의 전류 2.6mA에 대해 약 1/26배로 하지 않으면 안된다.

여기서, 상기 계산으로 나타낸 ICS1″=ICS2″=0.1mA의 경우, 예컨대 1GHz에서 주파수의 변환부(Q1~Q4)를 동작시킬 경우를 고려하면, 트랜지스터의 fT는 약 26배, 즉 fT?26GHz의 특성을 갖는 트랜지스터가 필요해지는 것으로 되어, 실제로는 fTmax?30GHz라는 고가의 프로세스가 필요하게 된다.

그래서, 본 발명에서는 이득가변폭을 넓게한 경우에도, fTmax=10GHz정도의 저렴한 프로세스로 구성하기 때문에, 도 6에 나타낸 바와 같이 복수개의 이득가변의 업컨버터회로, 즉 주파수의 변환부를 복수개(도 6에서는 3개)를 나란히 늘어놓는 구성으로 한다.

이하, 본 발명의 제3실시예의 구체적인 회로구성을 도 6에 나타낸 블록도를 참조하여 설명한다.

도 6의 회로는 도 1에 나타낸 실시예에 있어서의 업컨버터(14)의 부분을 변경한 회로이고, 다른 구성은 도 1에 나타낸 실시예와 동일하기 때문에, 이 변경부분만 나타내고 있다.

도 6의 업컨버터(30)는 출력단자(MIX OUT)에 대해 출력부가 공통으로 접속된 4개의 업컨버터회로(31,32,33,34)와, 부하변동에 대한 보상용 더미의 업컨버터회로(35)를 갖추고, 더욱이 이들중 업컨버터회로(31~33)와, 더미의 업컨버터회로(35)의 가변전류원(CS1~CS6 및 CS9,CS10)에 제어신호를 공급하기 위한 가변전류원 제어회로(36,37,38)를 포함하여 구성되어 있다.

도시하지 않은 이득제어회로로는 외부, 예컨대 기지국으로부터의 송신이득제어신호(TX Gain cont)가 공급되고, 그 출력으로서 예컨대 도 1의 실시예의 IF-AGC앰프(13)로 공급되는 것과 동등한 이득조정신호(GC-ADJ1)가 얻어짐과 더불어, 도 6의 가변전류원 제어회로(36,37,38)로의 이득조정신호(GC-ADJ21,GC-ADJ22,GC-ADJ23)가 출력된다. 이들의 가변전류원 제어회로(36~38)로부터는, 복수(여기서는 4개)의 업컨버터회로(31~33,35)의 가변전류원(CS1~CS6,CS9,CS10)으로 공급되는 전류신호인 제어신호(Ictrl1,Ictrl2,Ictrl3,Ictrl1')가 발생된다.

즉, 이 업컨버터(30)에는 제1, 제2, 제3, 제4, 제5업컨버터회로(31,32,33,34,35)가 설치되어 있다. 제1업컨버터회로(31)는 트랜지스터 Q1~Q4로 이루어진 변환부와, 트랜지스터(Q5,Q6), 가변전류원(CS1,CS2) 및 저항(R1)으로 이루어진 증폭부로 구성되어 있다. 제2업컨버터회로(32)는 트랜지스터 Q7~Q10으로 이루어진 변환부와, 트랜지스터(Q11,Q12), 가변전류원(CS3,CS4) 및 저항(R2)으로 이루어진 증폭부로 구성되어 있다. 제3업컨버터회로(33)는 트랜지스터 Q13~Q16로 이루어진 변환부와, 트랜지스터(Q17,Q18), 가변전류원(CS5,CS6) 및 저항(R3)으로 이루어진 증폭부로 구성되어 있다. 제4업컨버터회로(34)는 트랜지스터 Q19~Q22로 이루어진 변환부와, 트랜지스터(Q23,Q24), 전류원(CS7,CS8) 및 저항(R4)으로 이루어진 증폭부로 구성되어 있다. 제5업컨버터회로(35)는 트랜지스터 Q25~Q28로 이루어진 변환부와, 트랜지스터(Q29,Q30), 가변전류원(CS9,CS10) 및 저항(R5)으로 이루어진 증폭부로 구성되어 있다.

또한, 업컨버터(30)에는 이득제어회로로부터 출력되는 이득조정신호(GC-ADJ21~GC-ADJ23)에 기초하여, 상기 가변전류원(CS1,CS2,CS3,CS4,CS5,CS6,CS9,CS10)의 동작을 제어하는 제어신호(Ictrl1~Ictrl3,Ictrl1')를 생성하는 가변전류원 제어회로(36~38)가 설치되어 있다. 더욱이, 본 실시예에서는 가변전류원(CS1,CS2,CS3,CS4,CS5,CS6,CS9,CS10)은 각각 전류미러회로를 이용하여 구성되어 있으며, 제어신호(Ictrl1~Ictrl3,Ictrl1')는 모두 전류신호이고, 후에 설명하지만, 예컨대 도 8에 나타낸 특성을 갖고 있다.

상기 제1 내지 제5업컨버터회로(31~35)에서는, IF-AGC앰프(13)로부터 출력되는 변조신호(IF신호입력)가 각각의 증폭부에 설치된 트랜지스터(Q5와 Q6, Q11과 Q12, Q17과 Q18, Q23과 Q24, Q29와 Q30)의 각 베이스 상호간에 공급된다.

또한, TX-RF 국부발진기(15)로부터 출력되는 전송로 주파수의 국부발진신호(TX-RF국발입력)가 각각의 변환부에 설치된 트랜지스터 Q1과 Q2의 각 베이스 상호간 및 Q3와 Q4의 각 베이스 상호간, Q7과 Q8의 각 베이스 상호간, 및 Q9와 Q10의 각 베이스 상호간, Q13과 Q14의 각 베이스 상호간, 및 Q15와 Q16의 각베이스 상호간, Q19와 Q20의 각 베이스 상호간, 및 Q21과 Q22의 각 베이스 상호간, Q25와 Q26의 각 베이스 상호간, 및 Q27과 Q28의 각 베이스 상호간에 각각 공급된다.

더욱이, 상기 제1 내지 제4업컨버터회로(31~34)는 출력단자(변환부의 트랜지스터 Q2와 Q4, Q8과 Q10, Q14와 Q16, Q20과 Q22의 각 컬렉터)가 공통으로 접속되어 있으며, 이 공통출력단자로부터 전송로 주파수대역으로 업컨버트 된 변조신호(MIX OUT)가 출력된다.

또한, 상기 제5업컨버터회로(35)는 더미로서 설치되어 있으며, 이 업컨버터회로(35)의 출력단자(변환부의 트랜지스터 Q26과 Q28의 컬렉터)는 변조신호의 출력단자가 아니라, 전원전압(VCC)의 공급노드에 접속되어 있다.

여기서, 제1 내지 제3 및 제5업컨버터회로(31,32,33,35)에 있어서의 중간주파이득은 각각의 증폭부 내의 가변전류원(CS1,CS2;CS3,CS4;CS5,CS6; 및 CS9,CS10)에 흐르는 전류치에 비례한 것으로 된다.

또한, 제1 내지 제3업컨버터회로(31~33)에 있어서의 가변전류원 CS1과 CS2, CS3와 CS4, CS5와 CS6의 전류치 ICS1과 ICS2, ICS3과 ICS4, ICS5와 ICS6와의 사이에는 각각 ICS1=ICS2, ICS3=ICS4, ICS5=ICS6의 관계가 성립하고, 또 제5업컨버터회로(35)에 있어서의 가변전류원 CS9와 CS10의 전류치 ICS9와 ICS10의 값과의 사이에도 ICS9=ICS10의 관계가 성립하는 것으로 하고, 더욱이 ICS1+ICS2+ICS9+ICS10의 값이 거의 일정치로 되도록, 가변전류원 CS1과 CS2 및 CS9와 CS10의 동작이 가변전류원 제어회로(36)로부터 출력되는 2종의 제어신호(Ictrl1,Ictrl1')에 따라 제어된다.

여기서, 도 7을 참조하여 제3실시예에 있어서의 이득제어회로의 내부구성의 일예를 설명한다. 이 이득제어회로는 기준전압원(41)과 접지단자(GND)와의 사이에 저항(R12~R16)이 직렬접속된 구성을 갖고, 저항 R12와 R13, 저항 R13과 R14, 저항 R14와 R15, 저항 R15와 R16의 각각의 접속노드로부터 각각 차동증폭기 DA1과 DA2와 DA3과 DA4의 한쪽의 입력단에, 분압된 기준전압이 공급된다. 또한, 저항 R13과 R14, 저항 R14와 R15, 저항 R15와 R16의 각각의 접속노드는, 더욱이 3개의 차동증폭기 DA5와 DA6과 DA7의 한쪽의 입력단에 접속된다.

이들의 차동증폭기(DA1~DA4)의 다른쪽의 입력단에는 기지국으로부터의 이득조정지령에 기초하여 형성된 도 1의 이득제어신호(TX Gain cont)가 저항 R18, R19에 의한 분압회로에 의해 분압되고, 버퍼(B)를 매개로 공통으로 공급되어 있다. 버퍼(B)로부터의 출력은 더욱이 3개의 차동증폭기(DA5~DA7)의 다른쪽의 입력단에 공급된다.

이득제어신호(TX Gain cont)에 기초하여 버퍼(B)로부터 생성된 전압신호가 차동증폭기 DA1과 DA2와 DA3과 DA4에 공급되고, 저항(R11~R17)에 의해 분압된 각각의 기준전압과 비교된다. 그리고, 이득제어신호(TX Gain cont)의 값에 따라 차동증폭기(DA1~DA4)로부터 4개의 출력이 형성되고, 이것이 제1이득제어신호(GC-ADJ1)로서 도 1의 IF-AGC앰프(13)에 공급된다.

또한, 차동증폭기(DA5~DA7)로부터는 이득제어신호(TX Gain cont)의 값에 따라 3개의 출력이 형성되고, 이들이 제2이득제어신호(GC-ADJ21,GC-ADJ22,GC-ADJ23)로서 도 6의 가변전류원 제어회로(36~38)에 각각 공급된다.

이와 같이 이득제어회로(40)를 구성함으로써, IF-AGC앰프와 업컨버터에 대해 기준전압원(41)을 공통으로 사용하면서 제1, 제2이득조정신호(GC-ADJ1 및 GC-ADJ21~GC-ADJ23)를 형성할 수 있다. 또한, 저항(R11~R17)에 의한 분압회로를 기준전압원으로서 차동증폭기(DA1~DA7)에 대해 공통으로 이용하도록 했기 때문에, 회로구성이 간단해지고, IF-AGC앰프(13)와 업컨버터(14)와 함께 1개의 집적회로 내에 구성할 경우에 소형화에 기여할 수 있다.

도 6은 18dB의 이득가변폭에 대해 각각 6dB의 이득가변폭을 갖는 업컨버터회로 3개를 나란히 늘어놓은 예이다. 최초의 업컨버터회로(31)는 최대이득시로부터 6dB만큼의 이득을 나오게 하기 위한 것이고, 다음의 업컨버터회로(32)는 또 6dB 이득을 나오게 하기 위한 것이며, 3번째의 업컨버터회로(33)는 그 상태에서 또 6dB 이득을 나오게 하기 위한 것이다. 4번째의 업컨버터회로(34)는 최소이득을 유지하기 위한 이득고정의 주파수 변환회로이다.

즉, 각각의 업컨버터회로(31~34)의 가변전류원(CS1,CS2,CS3,CS4,CS5,CS6)의 구동전류(ICS1~ICS6)에는 ICS1=ICS2, ICS3=ICS4, ICS5=ICS6의 관계가 있다. 여기서, 부귀환저항(R1~R3)의 저항치를 R1:R2:R3=1:2:4의 관계를 갖게 하면, 구동전류 ICS1:ICS3:ICS5=4:2:1로 하는 것에 의해, A∝1/(2re+R1)의 관계로부터, 업컨버터회로(31~33)에서 이득을 각각 6dB씩 차례로 변화시킬 수 있다. 더욱이, 각 업컨버터회로(31~33)를 구성하는 트랜지스터의 면적비도 각 구동전류비에 맞추어 둘 필요가 있다.

또한, 도 11에 나타낸 구성의 업컨버터회로(21)를 이 도 6의 업컨버터회로(31~33)으로서 이용할 수도 있다. 이 경우는, 업컨버터회로(31~33)의 가변전류원을 각각 도 6의 한쪽의 가변전류원(CS1,CS3,CS5)만으로 하는 것이 된다. 그 경우에는, 각각의 구동전류의 비를 ICS1:ICS3:ICS5=4:2:1로 해두면 좋다.

더욱이, 도 8에 나타낸 바와 같이, 가변전류원(CS1,CS3,CS5)의 제어신호로서, 외부로부터의 이득제어신호(TX Gain cont)에 의해 서로 동등한 전류량의 변화범위에서 변화하는 전류 I(=Ictrl 1,2,3)를 이용하여, 가변전류원 CS1에 4n I, CS3에 2n I, CS5에 n I(n은 정의 수)의 전류가 각각 흐르도록 구성하고 있다.

이 구성으로 한 경우, 6dB 이득을 나오게 하여 업컨버터회로(31)의 변환부(Q1~Q4)에 전류가 흐르지 않을 경우에도, 업컨버터회로(32,33,34)의 변환부의 각 트랜지스터(Q7~Q10, Q13~Q16, Q19~Q22)에는 최대이득시와 동일한 전류가 흐르고 있기 때문에, fT의 영향을 받지 않는다. 또한, 마찬가지로 업컨버터회로(32)에서 6dB 이득을 나오게 해도 업컨버터회로(33,34)의 변환부의 각 트랜지스터(Q13~Q16, Q19~Q22)는 fT의 영향을 받지 않고, 더욱이 업컨버터회로(33)에서 6dB 이득을 나오게 해도 업컨버터회로(34)의 변환부에서는 그 각 트랜지스터(Q19~Q22)는 fT의 영향을 받지 않는 주파수 변환회로를 실현할 수 있다.

결국, 1개의 업컨버터회로로 이득을 가변하는 경우보다, 개개의 변환부에서 전류량의 변화범위를 억제할 수 있기 때문에, 낮은 fT의 트랜지스터로 넓은 이득가변의 주파수 변환회로를 실현할 수 있다.

더욱이, 여기에서는 이득고정의 업컨버터회로(34)를 병렬로 설치하고 있지만, 업컨버터회로(33)의 가변전류원(CS5,CS6)에 대해 고정전류원을 병렬로 설치하는 것으로도 동일한 효과가 얻어진다. 다만, 이득고정의 업컨버터회로(34)를 넣음으로써, 최소이득시의 트랜지스터의 fT를 높게 하는 효과가 얻어진다.

도 8은 도 6의 회로에 있어서의 가변전류원 제어회로(36~38)로부터 출력되는 전류원 제어신호 Ictrl1, Ictrl2, Ictrl3 (A)와 송신이득 제어신호 TX Gain cont (V)와의 관계를 나타낸 그래프이다. 또, 전류는 각각에 있어서의 최소전류치를 0으로 하고, 최대치를 100으로 나타내고 있다.

도 8에 있어서, 곡선 I1은 업컨버터회로(31)의 가변전류원 CS1, CS2에 각각 인가되는 제어신호(Ictrl1)의 전류량을 나타내고, 곡선 I2는 업컨버터회로(32)의 가변전류원 CS3, CS4에 각각 인가되는 제어신호(Ictrl2)의 전류량을 나타내며, 곡선 I3은 업컨버터회로(33)의 가변전류원 CS5, CS6에 각각 인가되는 제어신호(Ictrl3)의 전류량을 나타낸다. 곡선 I1'은 더미의 업컨버터회로(35)의 전류원 CS9, CS10에 공급되는 제어신호(Ictrl1')의 전류량을 나타낸다.

도 8로부터 알 수 있는 바와 같이, 송신이득 제어신호(TX Gain cont)의 전압이 0의 경우에는, 업컨버터회로(31~33)의 전류원(CS1~CS6)에는 거의 제어전류가 공급되지 않는다. 한편, 더미로서의 업컨버터회로(35)의 전류원(CS9,CS10)에는 각각 최대의 제어전류가 공급되고, 곡선(I1~I3)에 있어서의 최소의 제어전류량과 상쇄하여 균형을 유지하도록 되어 있다.

송신이득 제어신호(TX Gain cont)의 전압이 증가해 가면, 우선 업컨버터회로(33)의 전류원(CS5,CS6)으로의 제어전류(I3)가 증가하기 시작한다.

전류(I3)가 최대치에 가까워지면, 다음의 업컨버터회로(32)로의 제어전류(I2)가 상승한다. 전류(I2)가 최대치에 가까워지면, 다음의 업컨버터회로(31)의 제어전류(I1)가 상승함과 동시에 더미의 업컨버터회로(35)로의 제어전류(I1')가 하강하기 시작하고, 전류 I1과 I1'은 전류가 최대치의 1/2로 되는 스케일 50의 위치에서 서로 거의 같아지게 된다. 전류(I1)가 최대치로 되면, 더미 전류(I1')는 0으로 된다.

이와 같이, 업컨버터회로(31)는 송신이득 제어신호(TX Gain cont)의 전압이 커지는 범위, 즉 이득변화가 생기는 것이 업컨버터(30)의 고이득측이기 때문에, 제어전류의 변화량이 동일해도 가변전류원의 구동전류가 가장 크게 변화하는 영역에서 구동되도록 설치되어 있으며(예컨대, ICS1:ICS3:ICS5=4:2:1), 업컨버터회로(31)에 있어서의 이득변화의 경우에 도 1의 TX-RF 국부발진기(15)의 발진주파수에 대한 부하변동의 영향이 가장 크다. 따라서, 더미의 업컨버터회로(35)에서 그 영향이 최대한으로 상쇄되도록, 전류곡선 I1과 I1'은 서로 전류치 50%의 위치에서 대칭형으로 되어 있다.

이하, 도 9를 참조하여 도 6의 회로의 동작을 상세하게 설명한다. 도 9는 도 6에 나타낸 업컨버터(30; 주파수 변환회로)의 이득제어신호(TX Gain cont)의 전압레벨(VGC)에 대한 각 업컨버터회로(31,32,33)에 있어서의 이득변화의 상태를 나타낸 도면이고, 더욱이 이를 합성한 업컨버터회로(30)로서의 이득이 단조증가하도록 제어할 경우를 나타내고 있다.

도 9의 (a), (b), (c)는 도 6에 있어서의 각 업컨버터회로 33, 32, 31에 대하여 이득제어신호(TX Gain cont)의 전압(VGC)에 대한 이득변화의 상태를 나타낸 도면이고, 도 9의 (d)는 업컨버터(30) 전체의 이득제어신호(TX Gain cont)에 대한 이득변화의 상태를 도면이다.

도 6의 예에서는, 업컨버터회로(31,32,33)의 각각이, 가변전류원 제어회로(36~38)로부터 제어신호가 공급되어 이득이 변화하는 구성으로 되어 있다. 업컨버터회로(34)만이 고정의 전류원(CS7,CS8)에 의한 일정한 이득을 갖는다. 따라서, 총 4개의 업컨버터회로(31~34)를 합친 출력이 MIX-OUT단자로부터 출력된다. 상술한 바와 같이, 업컨버버터회로(35)는 업컨버터회로(31)의 부하변동에 대응한 더미의 회로이고, 이 더미의 업컨버터회로(35)는 부하변동에 대한 IC의 특성을 만족할 수 있는 것이면, 삭제할 수 있다. 더욱이, 더미의 업컨버터회로(35)에 대한 제어신호는 도 6의 예에서는 가변전류원 제어회로(36)로부터 공급하고 있지만, 다른 가변전류원 제어회로 37 또는 38로부터 공급해도 좋다. 도 6의 예에서는 업컨버터회로(31)에서 가장 큰 구동전류의 변동을 일으키기 때문에, 주파수 변동의 영향을 가장 받기 쉽고, 그 때문에 더미의 업컨버터회로(35)의 제어신호를 가변전류원 제어회로(36)로부터 취출하도록 하고 있다.

다음에, 도 6의 구성으로 되는 업컨버터(30)의 동작을, 도 9의 특성도를 참조하여 설명한다.

우선, 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이, V0에서 제1임계치 V1까지 변화할 경우는, 이득제어회로(40)는 업컨버터회로 (UC) 31~33의 이득 UC31-Gain, UC32-Gain, UC33-Gain이 도 9의 (c), (b), (a)에 나타낸 바와 같이 각각 이득 G2에서 일정해지도록 이득조정신호 GC-ADJ23, GC-ADJ22, GC-ADJ21을 발생한다.

더욱이, 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 제1임계치(V1)에서 제2임계치(V2)까지 변화할 경우는, 이득제어회로(40)는 업컨버터회로(33)의 이득(UC33-Gain)이 도 9의 (a)에 나타낸 바와 같이 G1으로부터 G2까지의 사이에서 직선적으로 증가(단조증가)하도록 이득조정신호(GC-ADJ23)를 발생한다. 이 경우, 다른 업컨버터회로 (UC) 31, 32의 이득 UC31-Gain, UC32-Gain이 도 9의 (c), (b)에 나타낸 바와 같이 각각 이득 G1에서 일정해지도록 이득조정신호 GC-ADJ22, GC-ADJ21을 발생한다.

더욱이, 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 제2임계치(V2)에서 제3임계치(V3)까지 변화할 경우는, 이득제어회로(40)는 업컨버터회로(32)의 이득(UC32-Gain)이 도 9의 (b)에 나타낸 바와 같이 G1으로부터 G2까지의 사이에서 직선적으로 증가(단조증가)하도록 이득조정신호(GC-ADJ22)를 발생한다. 이 경우, 다른 업컨버터회로 (UC) 31, 33의 이득 UC31-Gain, UC33-Gain은 도 9의 (c), (a)에 나타낸 바와 같이 각각 이득 G1, G2에서 일정해지도록 이득조정신호 GC-ADJ23, GC-ADJ21을 발생한다.

더욱이, 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 제3임계치(V3)에서 제4임계치(V4)까지 변화할 경우는, 이득제어회로(40)는 업컨버터회로(31)의 이득(UC31-Gain)이 도 9의 (c)에 나타낸 바와 같이 G1으로부터 G2까지의 사이에서 직선적으로 증가(단조증가)하도록 이득조정신호(GC-ADJ21)를 발생한다. 이 경우, 다른 업컨버터회로 (UC) 32, 33의 이득 UC32-Gain, UC33-Gain은 도 9의 (b), (a)에 나타낸 바와 같이 각각 이득 G2에서 일정해지도록 이득조정신호 GC-ADJ22, GC-ADJ23을 발생한다.

즉, 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 제4임계치(V4)에 도달한 단계에서는, 업컨버터(30) 전체의 이득 UC total-Gain은 4개의 업컨버터회로(31~34)의 이득을 합성한 것이 된다. 그리하여, 도 9의 (d)에 나타낸 바와 같이, 이득제어신호(TX Gain cont)의 V0로부터 V4로의 전압레벨의 상승에 따라 전체의 이득 UC total-Gain은 G1으로부터 G3가지 직선적으로 증가(단조증가)한다.

더욱이, 이와 같이 이득제어회로(40)에 입력되는 이득제어신호(TX Gain cont)의 전압레벨이 제1임계치(V1)에서 제4임계치(V4)까지 도달하기까지의 제어는, 도 1의 업컨버터(14)에 있어서의 이득조정에서는, 예컨대 도 2의 (b)에 나타낸 바와 같이 임계치 V1~V2까지 단조증가가 되는 제어가 행해진 것에 대응한다.

도 9의 (d)는 도 6의 실시예에 있어서의 모든 업컨버터회로(31~35)의 출력이득을 총합하여 나타내고 있다. 도 9의 (d)로부터 알 수 있는 바와 같이, 이득제어신호(TX Gain cont)의 전압레벨이 V1에서 V4까지 도달하기까지 직선적으로 증가하는 이득특성을 나타내고, 각각의 업컨버터회로(31~33)에 의해 이득조정범위를 분할 했슴에도 불구하고, 각 이득제어의 절환점에서의 불연속의 특성은 보이지 않는다. 게다가, 개개의 업컨버터회로에서 좁은 이득가변범위로 함으로써, 큰 이득변화에 의한 주파수의 변이가 없어, 넓은 이득가변범위에 걸쳐 파형품질이 양호한 송신출력을 얻을 수 있다.

이와 같이, 도 6에 나타낸 실시예와 같은 회로구성에 의해, 도 4의 실시예의 경우보다 fT에 의한 특성열화를 억제하면서 업컨버터 전체의 이득가변범위를 넓게 취할 수 있어, 결과적으로 도 4의 업컨버터회로(21)와 같이 이득가변블록을 1단만 구성하는 것에 비해, 파형품질이 향상하는 것은 명백하다.

따라서, 도 2의 (b)에 나타낸 이득특성을 갖는 업컨버터 대신에 도 9의 (d)에 나타낸 이득특성을 갖는 업컨버터를, 예컨대 도 2의 (a)와 같이 소정의 임계치 사이에서 평평한 이득특성을 나타내는 IF AGC앰프와 조합시켜 송신회로의 이득제어회로를 구성하면, 상기와 같이 전체의 이득제어범위를 넓게 취할 수 있어, fT에 의한 특성열화를 억제할 수 있다. 다만, 도 2의 (a)와 같이 임계치 V1, V2(또는 V4) 사이에서 평평한 이득특성을 갖는 회로와 도 2의 (b) 또는 도 9의 (d)와 같은 이득특성을 갖는 회로를 조합시킨 경우는, 각각의 회로의 이득특성이 임계치 V1, V2(또는 V4)의 위치에서 직선성을 갖지 않기 때문에, 회로를 구성하는 소자특성의 오차에 따라 제조된 회로에 의해서는 직선성이 손상되어, 예컨대 도 2의 (c)에 나타낸 바와 같은 제대로 된 직선성을 나타내지 않고, 임계치 V1, V2(또는 V4)의 위치에서 이득특성 곡선에 변곡점이 생기는 것이 있다.

이를 회피하기 위해, IF AGC앰프의 이득특성으로서 도 10의 (a)에 나타낸 것을 이용하는 것을 생각할 수 있다.

이하, 도 1의 IF-AGC앰프(13)로서 도 10의 (a)에 나타낸 이득특성을 갖는 것을 이용하여, 업컨버터(14)에 대해서는 도 2의 (b) 또는 도 9의 (d)에 나타낸 이득특성을 갖는 경우의 이득제어의 방법을 도 10을 참조하여 설명한다.

이 경우, IF-AGC앰프(13)의 이득특성은 도 10의 (a)에 나타낸 바와 같이, 이득제어신호(TX Gain cont)의 모든 변화범위에서 이득의 변화율이 연속적으로 단조증가가 되고, 중도에서 평평한 이득특성을 나타내는 것이 없다.

한편, 업컨버터(14)의 이득특성은, 도 10의 (b)에 나타낸 바와 같이 임계치 V0~V1의 사이와, V2 이상의 영역에서 일정, V1~V2의 사이에서 단조증가가 되는 특성이다.

이들의 이득특성을 합성한 이득특성은 도 10의 (c)에 나타낸 것이 되고, 단조증가의 2개의 특성을 조합시켰기 때문에, 임계치 V1~V2의 사이에서 기울기가 급격해진다.

또한, 도 10의 (a)에 나타낸 이득특성을 갖는 IF-AGC앰프(13)와 도 6의 구성을 갖는 업컨버터(30)의 이득을 합성한 경우도, 도 10의 (c)에 나타낸 경우와 마찬가지로, 전압레벨이 V0~V1까지와 V4 이상의 영역에서는 IF-AGC앰프(13)의 이득특성의 기울기, V1~V4까지의 영역에서는 IF-AGC앰프(13)의 이득특성과 업컨버터(30)의 이득특성을 합성한 이득특성이 되어, 기울기가 급격해진다.

그러나, 이들의 경우 휴대전화기의 시스템에서는, 도시하지는 않았지만, 이 영역에서는 이득조정 스탭이 다른 영역보다 세밀하게 되도록 시스템이 구성되어 있으며, 대폭적인 이득조정에 의한 주파수 변동에 기인하는 통화중단 등의 부적절함을 회피할 수 있다.

한편, 상기한 바와 같이, 도 10의 (a)의 이득특성은 임계치 V1, V2의 사이에서 변곡점이 없기 때문에, 회로를 구성하는 소자특성의 오차가 있더라도, 이득제어의 직선성이 손상되지 않고 고품질의 통화가 가능해진다.

여기서, 도 1의 TX-RF 국부발진기(15)의 발진주파수가 업컨버터(14)에 있어서의 예컨대 도 6의 실시예의 이득가변의 업컨버터회로(31~33)의 이득가변동작에 의해 받는 영향에 대해 설명한다.

예컨대, 업컨버터회로(31)에서는 전류를 변화시켜 높은 이득영역을 가변시키기 때문에, TX-RF 국부발진기(15)측으로부터 보면, 트랜지스터(Q1~Q4)의 전류가 변화하고 있는 것과 같이 보이는 것으로 된다. 그 때문에, TX-RF 국부발진기(15)로부터 입력되는 부하의 용량이 변동하고 있는 것과 같이 보이고, TX-RF 국부발진기(15)의 주파수가 1GHz 등의 고주파가 되면, 그 용량변동을 무시할 수 없을 경우가 있다. 그 때문에, 업컨버터회로(35)를 더미회로로 두고, 예컨대 가변전류원 CS1, CS9의 구동전류 ICS1+ICS9=일정하게 함으로써, 트랜지스터 Q1, Q2와 트랜지스터 Q25, Q26에 대한 전류총량을 변화시키지 않도록 하여, 업컨버터회로(31)의 입력의 부하용량 변동을 억제할 수 있다.

다만, 휴대전화기의 시스템에서는, 이득을 이 휴대전화기의 시스템의 전체에서 직선적으로 변화시키기 때문에, 상술한 바와 같이, 예컨대 도 10의 (a)의 IF-AGC앰프만으로 이득을 가변시키고 있는 구간(V0~V1 및 V2보다 상위 구간)에 비해 구간(V1~V2)에서는 이득제어전압의 스탭이 세밀하게 되도록 제어된다.

예컨대, 휴대전화기의 시스템의 전체의 이득을 일정량 변화시키도록 한 경우, IF-AGC앰프와 업컨버터의 이득제어 곡선의 기울기가 1:1이면, 도 10의구간(V1~V2)에서는 각각 1/2의 이득변화량으로 양호한 것으로 된다. 이 방법에 의해 업컨버터의 이득의 기울기를 작게 해 가면, 상대적으로 업컨버터의 이득변화량을 억제할 수 있다.

이것은, 업컨버터의 전류변화량을 억제함에 따라, 국부발진기 입력의 부하용량 변동을 작게할 수 있기 때문에, 도 6에 나타낸 실시예에서 이용된 더미회로(35) 등을 이용하지 않아도 양호한 경우가 있는 것을 의미한다.

이상 설명한 바와 같이, 도 6의 실시예에서는 업컨버터회로를 복수단으로 분리함으로써 1단정도의 이득가변범위를 좁게함으로써, 업컨버터 전체의 이득가변범위를 크게 취해도 전류량이 현저하게 적어져 fT가 내려가는 일이 없어, 이득제어의 정도를 향상시킬 수 있다.

또한, 업컨버터와 IF-AGC회로를 제어하는 이득제어회로를 단일의 유닛회로로서 집적화를 가능하게 했기 때문에, 회로규모를 작게 억누를 수 있어, 예컨대 휴대전화기의 소형화가 가능해진다.

더욱이, 휴대전화기 등의 통신단말의 총 이득특성을 도 10에서 설명한 바와 같이 시스템구성에 있어서 직선적으로 할 경우, IF-AGC앰프와 업컨버터에서 전체의 이득을 분담하여 동일한 외부제어신호에 기초하여 각각 제어할 수 있기 때문에, 업컨버터(UC)의 분담이득은 시스템 총이득(IF AGC 이득+UC 이득)분의 1이 되어, 분담하는 이득의 크기를 작게할 수 있기 때문에, 이득을 가변한 경우에 업컨버터에 생기는 부하변동에 의한 영향을 적게하여, 통신파형을 고품위로 유지할 수 있다.

더욱이, 도 4, 도 6의 실시예에서는, 예컨대 업컨버터회로 21, 31 모두에 있어서도 증폭부를 구성하는 트랜지스터 Q5, Q6을 각각 가변전류원 CS1, CS2로 구동하는 구성으로 되어 있지만, 이들의 트랜지스터 Q5, Q6에 대해 1개의 가변전류원을 공통으로 이용하는 것도 가능하다.

도 11은 그 일예의 회로도를 나타내고, 트랜지스터 Q5, Q6의 에미터끼리를 직접 단일의 가변전류원(CS1)에 공통접속한 구성으로 했다. 따라서, 도 4, 도 6에서는 트랜지스터 Q5, Q6의 에미터간을 저항(R1)으로 접속하고 있지만, 도 11에서는 이 저항(R1)은 생략되어 있다. 트랜지스터 Q1~Q4로 구성되는 주파수 변환부를 포함하는 그 외의 구성은 도 4, 도 6의 실시예에 있어서의 업컨버터회로 21, 31과 마찬가지이고, 동일한 참조부호를 붙여 상세한 설명은 생략한다.

또한, 도 4의 실시예에 있어서의 업컨버터회로(23) 및, 도 6의 실시예에 있어서의 업컨버터회로(31) 이외의 이득가변의 다른 업컨버터회로 32, 33, 35에 대해서도, 모두 마찬가지로 각각의 1쌍의 가변전류원을 1개로 합치는 것도 가능하다.

이와 같이, 도 11과 같은 구성의 주파수 변환회로를 이용함으로써, (가변)전류원의 수를 감소할 수 있기 때문에, 더 회로구성을 간단화 할 수 있어, 제조비용의 절감이 가능해진다. 더욱이, 본 발명의 주파수 변환회로는 업컨버터에 한정하지 않고, 예컨대 주파수를 하강시키는 경우에도 마찬가지의 효과를 갖는 것은 물론이다.

상기 기술한 바와 같이 본 발명에 의하면, 저가로 제조할 수 있고, 외형칫수도 대형화 하지 않으면서 넓은 이득가변범위에 걸쳐 파형품질이 좋은 송신출력을얻을 수 있는 송신회로 및 무선송신장치를 제공할 수 있다.

Claims

송신용 데이터신호를 수신하여, 이 데이터신호에 따라 중간주파수신호를 변조하는 변조회로와,

상기 변조회로의 출력을 수신하여, 상기 변조회로의 출력을 증폭함과 동시에 제1제어회로에 따라 이득이 제어되는 중간주파수 증폭회로 및,

상기 중간주파수 증폭회로의 출력을 수신하여, 상기 중간주파수 증폭회로의 출력을 전송로 주파수로 상승시킴과 동시에 제2제어신호에 따라 이득이 제어되는 주파수 변환회로를 구비하여 구성된 것을 특징으로 하는 송신회로.
제1항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 단조변화하는 영역을 갖는 이득특성을 갖도록 구성되어 있는 것을 특징으로 하는 송신회로.
제1항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 단계적으로 변화하고, 또 상기 제2제어신호에 대해 히스테리시스를 갖는 이득특성을 갖도록 구성되어 있는 것을 특징으로 하는 송신회로.
제1항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 제어되는 적어도 1개의 제1변환회로와,

실질적으로 일정한 이득을 갖는 제2변환회로를 갖추어 구성된 것을 특징으로 하는 송신회로.
제4항에 있어서, 상기 적어도 1개의 제1변환회로는 적어도 2개의 제1변환회로를 포함하고,

한쪽의 제1변환회로는 출력단자가 상기 제2변환회로의 출력단자에 접속되어, 상기 제2제어신호에 따라 이득이 제어되며,

다른쪽의 제1변환회로는 출력단자가 상기 제2변환회로의 출력단자에 접속되지 않고, 또 상기 제2제어신호에 따라 상기 한쪽의 제1변환회로에 대해 그 구동전류가 상보적으로 제어되는 것을 특징으로 하는 송신회로.
제1항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 순차 제어되는 복수의 제1변환회로를 갖추어 구성된 것을 특징으로 하는 송신회로.
제6항에 있어서, 상기 복수의 제1변환회로는 각각의 출력단자가 공통으로 접속되어, 상기 제2제어신호에 따라 이득이 제어되는 2개 이상의 제1변환회로를 포함하고,

상기 주파수 변환회로는, 더욱이 출력단자가 상기 2개 이상의 제1변환회로의 공통의 출력단자에 접속되지 않고, 또 상기 제2제어신호에 따라 이들 2개 이상의 제1변환회로중 1개의 제1변환회로에 대해 그 구동전류가 상보적으로 제어되는 더미회로를 갖추어 구성된 것을 특징으로 하는 송신회로.
제7항에 있어서, 상기 더미회로의 구동전류가 상보적으로 제어되는 1개의 제1변환회로는, 상기 2개 이상의 제1변환회로중에서 가장 크게 그 구동전류가 변화하는 것을 특징으로 하는 송신회로.
제1항에 있어서, 외부제어신호를 수신하여 상기 제1 및 제2제어신호를 발생하는 단일의 회로유닛으로 구성된 제어신호 발생회로를 더 구비하여 구성된 것을 특징으로 하는 송신회로.
중간주파수신호를 생성하는 중간주파수신호 생성회로와,

송신용 데이터신호 및 상기 중간주파수신호를 수신하여, 상기 중간주파수신호를 상기 송신용 데이터신호에 따라 변조하는 변조회로,

상기 변조회로의 출력을 수신하여, 상기 변조회로의 출력을 증폭함과 동시에 제1제어신호에 따라 이득이 제어되는 중간주파수 증폭회로,

국부발진신호를 생성하는 국부발진신호 생성회로,

상기 중간주파수 증폭회로의 출력 및 상기 국부발진신호를 수신하여, 상기 중간주파수 증폭회로의 출력을 전송로 주파수로 상승시킴과 동시에 제2제어신호에 따라 이득이 제어되는 주파수 변환회로,

상기 주파수 변환회로의 출력으로부터 불필요한 성분을 제거하는 필터회로및,

상기 필터회로의 출력을 증폭하는 이득이 실질적으로 일정한 전력증폭회로를 구비하여 구성된 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 단조변화하는 영역을 갖는 이득특성을 갖도록 구성되어 있는 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 단계적으로 변화하고, 또 상기 제2제어신호에 대해 히스테리시스를 갖는 이득특성을 갖도록 구성되어 있는 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 중간주파 증폭회로 및 주파수 변환회로는 상기 제1 및 제2제어신호에 따라 각각의 이득가변범위에서 이득이 연속적으로 단조변화하는 이득특성을 갖고, 이들을 합성한 경우 상기 주파수 변환회로의 이득가변범위에서 단조변화의 기울기가 급격해지는 이득특성을 갖도록 구성되어 있는 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 제어되는 적어도 1개의 제1변환회로와,

실질적으로 일정한 이득을 갖는 제2변환회로를 갖추어 구성되는 것을 특징으로 하는 무선송신장치.
제14항에 있어서, 상기 적어도 1개의 제1변환회로는 적어도 2개의 제1변환회로를 포함하고,

한쪽의 제1변환회로는 출력단자가 상기 제2변환회로의 출력단자에 접속되어, 상기 제2제어신호에 따라 이득이 제어되며,

다른쪽의 제1변환회로는 출력단자가 상기 제2변환회로의 출력단자에 접속되지 않고, 또 상기 제2제어신호에 따라 상기 한쪽의 제1변환회로에 대해 그 구동전류가 상보적으로 제어되는 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 주파수 변환회로는 상기 제2제어신호에 따라 이득이 순차 제어되는 복수의 제1변환회로를 갖추어 구성된 것을 특징으로 하는 무선송신장치.
제16항에 있어서, 상기 복수의 제1변환회로는 각각의 출력단자가 공통으로 접속되고, 상기 제2제어신호에 따라 이득이 제어되는 2개 이상의 제1변환회로를 포함하고,

상기 주파수 변환회로는, 더욱이 출력단자가 상기 2개 이상의 제1변환회로의 공통의 출력단자에 접속되지 않고, 또 상기 제2제어신호에 따라 이들 2개 이상의제1변환회로중 1개의 제1변환회로에 대해 그 구동전류가 상보적으로 제어되는 더미회로를 갖추어 구성된 것을 특징으로 하는 무선송신장치.
제17항에 있어서, 상기 더미회로의 구동전류가 상보적으로 제어되는 1개의 제1변환회로는, 상기 2개 이상의 제1변환회로중에서 가장 크게 그 구동전류가 변화하는 것을 특징으로 하는 무선송신장치.
제10항에 있어서, 상기 변조회로, 중간주파 증폭회로 및 주파수 변환회로가 동일한 집적회로 내에 집적되어 있는 것을 특징으로 하는 무선송신장치.
제19항에 있어서, 외부제어신호를 수신하여 상기 제1 및 제2제어신호를 발생하는 제어신호 발생회로가 단일의 회로유닛으로 상기 집적회로 내에 더 집적되어 있는 것을 특징으로 하는 무선송신장치.
제1입력신호의 주파수를 제2입력신호를 이용하여 변환하는 주파수 변환회로에 있어서,

상기 제2입력신호가 공급되는 제1, 제2입력단자에 제어단자가 각각 접속된 제1, 제2트랜지스터 및 제3, 제4트랜지스터를 포함하여 구성된 제1주파수 변환부와, 상기 제1, 제3트랜지스터의 일단에 공통접속된 제5트랜지스터, 상기 제2, 제4트랜지스터의 일단에 공통접속된 제6트랜지스터 및 상기 제5, 제6트랜지스터에 접속된 제1전류가변회로를 포함하여 구성되고, 상기 제1입력신호가 상기 제5, 제6트랜지스터의 제어단자에 공급되는 이득가변의 제1증폭회로, 상기 제1전류가변회로에 전류제어신호를 공급하는 제1전류가변회로 제어회로, 상기 제2입력신호가 공급되는 제1, 제2입력단자에 제어단자가 각각 접속된 제7, 제8트랜지스터 및 제9, 제10트랜지스터를 포함하여 구성된 제2주파수 변환부, 상기 제7, 제9트랜지스터의 일단에 공통접속된 제11트랜지스터, 상기 제8, 제10트랜지스터의 일단에 공통접속된 제12트랜지스터 및 상기 제11, 제12트랜지스터에 접속된 전류원을 포함하여 구성되고, 상기 제1입력신호가 상기 제11, 제12트랜지스터의 제어단자에 공급되는 이득 거의 일정한 제2증폭회로를 구비하여 구성되고, 상기 제2, 제3, 제8, 제9트랜지스터 타단의 공통접속부를 출력부로 하여 출력이 취출되는 것을 특징으로 하는 주파수 변환회로.
제21항에 있어서, 더욱이 상기 제2입력신호가 공급되는 제1, 제2입력단자에 제어단자가 각각 접속된 제13, 제14트랜지스터 및 제15, 제16트랜지스터를 포함하여 구성된 제3주파수 변환부와, 상기 제13, 제15트랜지스터의 일단에 공통접속된 제17트랜지스터, 상기 제14, 제16트랜지스터의 일단에 공통접속된 제18트랜지스터 및 상기 제17, 제18트랜지스터에 접속된 제2전류가변회로를 포함하여 구성되고, 상기 제1입력신호가 상기 제17, 제18트랜지스터의 제어단자에 공급되는 이득가변의 제3증폭회로 및, 상기 제2전류가변회로에 전류제어신호를 공급하는 제2전류가변회로 제어회로를 적어도 구비하여 구성되고,

상기 제2, 제3, 제8, 제9, 제14, 제15트랜지스터의 타단의 공통접속부를 출력부로 하여 출력이 취출되는 것을 특징으로 하는 주파수 변환회로.
제21항에 있어서, 더욱이 상기 제2입력신호가 공급되는 제1, 제2입력단자에 제어단자가 각각 접속된 제19, 제20트랜지스터 및 제21, 제22트랜지스터를 포함하여 구성된 제4주파수 변환부와, 상기 제19, 제21트랜지스터의 일단에 공통접속된 제23트랜지스터, 상기 제20, 제22트랜지스터의 일단에 공통접속된 제24트랜지스터 및 상기 제23, 제24트랜지스터에 접속된 제3전류가변회로를 포함하여 구성되고, 상기 제1입력신호가 상기 제23, 제24트랜지스터의 제어단자에 공급되는 이득가변의 제4증폭회로를 구비하여 구성되고,

상기 제20, 제21트랜지스터의 타단의 공통접속부는 출력부에 접속되지 않고, 상기 제3전류가변회로는 상기 제1전류가변회로 제어회로에 의해, 그 구동전류가 상기 제1전류가변회로에 대해 상보적으로 제어되는 것을 특징으로 하는 주파수 변환회로.