[go: up one dir, main page]

DE69513469T2 - Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren - Google Patents

Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren

Info

Publication number
DE69513469T2
DE69513469T2 DE69513469T DE69513469T DE69513469T2 DE 69513469 T2 DE69513469 T2 DE 69513469T2 DE 69513469 T DE69513469 T DE 69513469T DE 69513469 T DE69513469 T DE 69513469T DE 69513469 T2 DE69513469 T2 DE 69513469T2
Authority
DE
Germany
Prior art keywords
single crystal
silicon
silicon single
insulating film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69513469T
Other languages
English (en)
Other versions
DE69513469D1 (de
Inventor
Tomohiro Hamajima
Kenya Kobayashi
Kensuke Okonogi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69513469D1 publication Critical patent/DE69513469D1/de
Publication of DE69513469T2 publication Critical patent/DE69513469T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

    Hintergrund der Erfindung 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Silizium-Auf-Isolator-(SOI)-Substrat und dessen Herstellungsverfahren, und insbesondere ein SOI-Substrat, das für eine Leistungs-IC geeignet ist, und dessen Herstellungsverfahren.
    • 2. Beschreibung des Standes der Technik
  • Wenn monolithisch integrierende, vertikale Leistungselemente für Hochspannung und Steuerschaltungselemente Stromwege von der vorderen zur rückwärtigen Oberfläche eines Siliziumsubstrats haben, werden teilweise SOI-Substrate verwendet, die so behandelt worden sind, daß sie nur die Ausbildung der Steuerschaltungselemente auf der SOI-Schicht zulassen. Diese Art von partiellem SOI-Substrat ist in den offengelegten japanischen Patentschriften Nr. 29353/92 und Nr. 82138/91 offenbart.
  • Fig. 1 zeigt in Ansichten im Schnitt den Fortgang der Arbeitsschritte bei einem Herstellungsverfahren von SOI- Substraten (auf welches im folgenden als "erstes Beispiel des Standes der Technik" Bezug genommen wird), das in der offengelegten japanischen Patentschrift Nr. 29353/92 oder in der Veröffentlichung "Proceedings of the 5th International Symposium on Power Semiconductor Devices and ICs", Sei te 119 bis 123; in dem Aufsatz "A wafer bonded SOI-Structure for intelligent Power ICs" von T. Ohoka u. a. Bezug genommen wird, offenbart.
  • Als erstes und wie in der Fig. 1a gezeigt, wird durch Fotolithographie in einem vorbestimmten Muster auf der Hauptfläche eines Silizium-Einkristallsubstrats (4) vom n&spplus;-Typ ein Fotorestist ausgebildet. Dieser Fotoresist wird als eine Maske zum Ausbilden einer flachen Stufe, beispielsweise durch ein Ionenätzverfahren verwendet, und es wird ein SiO&sub2;-Isolierfilm 2 durch ein Verfahren wie beispielsweise thermische Oxidation oder Tieftemperatur-chemische Dampfabscheidung (CVD) ausgebildet.
  • Als nächstes, und wie in der Fig. 1b gezeigt, wird der vorstehende Stufenteil des Isolierfilms 2 mittels Schleifen- Polieren oder Ätzen entfernt und die freigelegte Oberfläche des Siliziumeinkristallsubstrats 4 vom n&spplus;-Typ und der Isolierfilm 2 sind bündig gemacht.
  • Die bündige Fläche, die durch die vorstehend beschriebenen Schritte erzielt worden ist, wird an eine Hauptfläche eines Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ bondiert und einer Wärmebehandlung unterzogen, um ein einziges fest bondiertes Verbundsubstrat (Fig. 1c) zu erzielen. Als nächstes wird das Siliziumeinkristallsubstrat 1 vom n&supmin;-Typ bis auf die Ebene Y-Y wie in der Fig. 1c gezeigt, geschliffen und poliert, um dem Siliziumsubstrat eine gewünschte Dicke zu verleihen sowie dessen Oberfläche bündig zu machen. Als nächstes wird auf dieser bündig gemachten Oberfläche ein Isolierfilm ausgebildet, der Isolierfilm wird mittels Fotoätzen mit einem Muster versehen und unter Verwendung dieses Films als Maske wird ein alkalisches Ätzen durchgeführt, um Isolationsnuten zur Isolation auszubilden, wodurch beide eine Vertikalleistungselement-Ausbildungszone 6 und eine Steuerschaltungselement-Ausbildungszone 7 isolieren und das Siliziumeinkristallsubstrat 1 der Steuerschaltungselement- Ausbildungszone 7 in Siliziumeinkristallinseln 8 unterteilen.
  • Als nächstes wird ein Isolierfilm 9, der beispielsweise aus SiO&sub2; zusammengesetzt ist, auf der gesamten Oberfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ durch thermische Oxidation oder Tieftemperatur-CVD, gefolgt von einer CVD- Ausbildung einer polykristallinen Siliziumschicht 10, ausgebildet. Die polykristalline Siliziumschicht 10 und der Isolierfilm 9 auf der Substrathauptfläche werden als nächstes durch Schleifen-Polieren oder Ätzen entfernt, wobei die Isoliernuten durch den Isolierfilm 9 und den polykristallinen Siliziumfilm 10 abgedeckt gelassen werden, um ein SOI-Substrat mit isolierten und gesonderten Elementausbildungszonen (Fig. 1d) zu erzeugen.
  • Als nächstes wird auf ein weiteres Beispiel des Standes der Technik, der im folgenden als "zweites Beispiel des Standes der Technik" bezeichnet wird, Bezug genommen, und unter Bezugnahme auf die Fig. 2 erläutert, welches das partielle SOI-Substrat betrifft, das durch die offengelegte japanische Patentschrift Nr. 82138/91 offenbart ist.
  • Als erstes, wie in der Fig. 2a gezeigt, wird ein vorgeschriebener Teil einer Hauptfläche eines Siliziumeinkristallssubstrats 1 vom n&supmin;-Typ durch ein selektives Oxidationsverfahren oxidiert, um einen LOCOS-Oxidfilm 11 zu bilden. Als nächstes wird, wie in der Fig. 2b gezeigt, auf der Seite des Siliziumsubstrats 1, auf welchem der LOCOS-Oxidfilm ausgebildet worden ist, ein epitaktisches Aufwachsen von Silizium durch ein CVD-Verfahren durchgeführt, um auf dem Teil der Hauptfläche des Siliziumeinkristallsubstrats 1, der nicht durch den LOCOS-Oxidfilm 11 abgedeckt ist, eine Siliziumeinkristallschicht 14 vom n&spplus;-Typ auszubilden, und auf dem LOCOS-Oxidfilm 11 wird eine polykristalline Siliziumschicht 3 ausgebildet. Als nächstes wird ein mechanisch-chemisches Schleifverfahren verwendet, um bis auf die Ebene X-X herunterzuschleifen, um die Oberflächen der Siliziumeinkristallschicht 14 vom n&spplus;-Typ und die polykristalline Siliziumschicht 3 mit einer bündigen Ebene zu versehen.
  • Als nächstes, wie in der Fig. 2c gezeigt, wird auf die plane Ebene der Siliziumeinkristallschicht 14 vom n&spplus;-Typ und der polykristallinen Siliziumschicht 3, die auf der Hauptfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ ausgebildet worden sind, ein Siliziumeinkristallsubstrat 4 vom n&spplus;-Typ bondiert, und es wird ein Wärmevorgang durchgeführt, um ein einzelnes Verbundsubstrat zu erhalten. Zum Schluß wird, wie in der Fig. 2d gezeigt, die Oberfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ bis auf die Ebene Y- Y, wie in der Fig. 2c gezeigt, geschliffen und poliert, um eine bündige Fläche herzustellen, gefolgt von einem Eindiffundieren von p-Typ-Fremdatomen mit hoher Konzentration an vorbestimmten Orten, um p&spplus;-Typ-Diffusionsschichten 12 zu bilden, wobei eine Vertikalleistungselement-Ausbildungszone 6 und eine Steuerschaltungselement-Ausbildungszone 7 gesondert sind und das Siliziumeinkristallsubstrat 1 der Steuerschaltungselement-Ausbildungszone 7 in Siliziumeinkristallinseln 8 unterteilt ist.
  • Bei dem vorstehend beschriebenen ersten Beispiel des Standes der Technik sind an der Bondierfläche eines SOI-Substrats Siliziumeinkristall- und Siliziumoxidfilm (oder Siliziumnitridfilm) gemischt, und bei dem zweiten Beispiel des Standes der Technik sind an der Bondierseite eines SOI- Substrats Siliziumeinkristall und polykristallines Silizium gemischt. Wenn eine Oberfläche, an welcher auf diese Art und Weise unterschiedliche Substanzen gemischt sind, planiert wird, ist es unter Verwendung derzeitiger Schleif- oder Ätz-Technologie schwierig, Abweichungen von der Planheit der Oberfläche auf weniger als 100 Å zu drücken. Aus diesem Grund kann eine ungenügende Planheit der Bonding- Oberfläche zu einem Ansteigen von Hohlräumen in der Bondierebene führen und als Konsequenz besteht das Problem, daß während der darauffolgenden Hitzebehandlungen ein Abschälen von der Umgebung dieser Hohlräume ausgeht, wodurch bewirkt wird, daß die Vertikalleistungselemente nicht betreibbar sind.
  • Ferner offenbart die EP-A-0553857 ein Verfahren zum Herstellen eines Halbleitersubstrats mit einem Schritt Porösmachen eines Siliziumeinkristallsubstrats in Form einer porösen Schicht, einen Schritt epitaktisches Aufwachsen eines dünnen Siliziumeinkristallfilms auf eine Oberfläche der porösen Schicht, einen Schritt Oxidieren der Oberfläche der epitaktisch aufgewachsenen Schicht, einen Schritt Ausbilden eines abgeschiedenen Films auf der oxidierten Oberfläche, wodurch ein erstes Substrat erhalten wird, einen Schritt enges Kontaktieren des abgeschiedenen Films des ersten Substrats mit einem zweiten Substrat, einen Schritt Hitzebehandlung des eng kontaktierten Substrats und einen Schritt selektives Ätzen der porösen Schicht.
  • Die US-A-5138421 offenbart ein Halbleitersubstrat, mit einer ersten Halbleiterschicht, einer Isolierschicht, die auf der ersten Halbleiterschicht ausgebildet ist, einer Pufferschicht, die auf der Isolierschicht ausgebildet ist, die wenigstens die Eigenschaft des Getterns oder der Pufferung der Schichtzerstörung hat, und einer zweiten Halbleiterschicht, die auf der Pufferschicht ausgebildet ist.
    • Zusammenfassung der Erfindung
  • Aufgabe der vorliegenden Erfindung ist es, die Planheit einer Bonding-Oberfläche, in welcher unterschiedliche Substanzen gemischt sind, zu verbessern, um ein sehr zuverlässiges SOI-Substrat zu schaffen, das in seiner Bonding-Ebene keine Hohlräume hat, und um ein Herstellverfahren für ein derartiges SOI-Substrat zu schaffen.
  • Um diese Aufgabe zu lösen, wird ein SOI-Substrat gemäß Anspruch 1 geschaffen. Ein Verfahren zum Herstellen dieses SOI-Substrats ist in Anspruch 2 offenbart. Der abhängige Anspruch bezieht sich auf einen weiteren vorteilhaften Aspekt der vorliegenden Erfindung.
  • Es ist ein SOI-Substrat, Herstellungsverfahren geschaffen, mit:
  • einem ersten Schritt, in welchem ein versenkter Isolierfilm in Teilen einer Hauptfläche des ersten oder zweiten Siliziumeinkristallsubstrats ausgebildet ist;
  • einem zweiten Schritt, bei dem die Oberfläche des Siliziumeinkristalls an einer Hauptfläche eines Siliziumeinkristallsubstrats, in welches der Isolierfilm versenkt ist, und die Oberfläche des Isolierfilms zu einer bündigen Oberfläche in derselben Ebene planiert werden;
  • einem dritten Schritt, in welchem eine polykristalline Siliziumschicht auf der planierten Oberfläche ausgebildet wird.
  • Durch den vorstehend beschriebenen Aufbau können winzige UnPlanheiten, die daraus resultieren, daß eine Oberfläche, in welcher ein Siliziumeinkristall mit einem Isolierfilm gemischt ist, planiert wird, in einer polykristallinen Siliziumschicht absorbiert werden, und durch Schleifen dieser polykristallinen Siliziumschicht kann eine äußerst plane Oberfläche erzielt werden.
  • Da durch früheres Einleiten von Fremdatomen oder durch Diffundieren von Fremdatomen von einer oder beiden Siliziumeinkristallsubstraten in eine polykristalline Siliziumschicht, die zwischen die Siliziumeinkristallsubstrate geschichtet ist, ein niedrigerer spezifischer Widerstand erzielt werden kann, ist es zusätzlich möglich, sicherzustellen, daß Vertikalleistungselemente praktisch unbeeinflußt durch das dazwischen Anordnen einer polykristallinen Siliziumschicht sind, und es ist möglich, die Zuverlässigkeit eines SOI-Substrats aufrechtzuerhalten, während Leistungselemente mit erforderlichen Charakteristika hergestellt werden.
  • Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden Beschreibung, basierend auf den begleitenden Figuren, die ein Beispiel einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigen, hervor.
    • Kurze Beschreibung der Figuren
  • Es zeigt:
  • Fig. 1a bis 1d Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß dem ersten Beispiel des Standes der Technik;
  • Fig. 2a bis 2d Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß dem zweiten Beispiel gemäß dem Stand der Technik;
  • Fig. 3a bis 3f Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens eines SOI-Substrats gemäß dem dritten Beispiel;
  • Fig. 4a und 4b Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß dem vierten Beispiel;
  • Fig. 5a und 5b Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß dem fünften Beispiel;
  • Fig. 6a bis 6f Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß dem sechsten Beispiel; und
  • Fig. 7a bis 7c Schnittdarstellungen zur Erläuterung des Ablaufs des Herstellungsverfahrens des SOI-Substrats gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Die Fig. 3a bis 3f zeigen in Schnittdarstellungen den Ablauf der Herstellungsschritte und den Aufbau und das Her stellungsverfahren eines SOI-Substrats gemäß dem dritten Beispiel.
  • Als erstes wird ein Siliziumsubstrat vorbereitet, das eine Fremdatomkonzentration hat, von der angenommen wird, daß sie die gewünschten Charakteristika einer herzustellenden Vorrichtung ermöglicht. Beispielsweise wird ein Siliziumeinkristallsubstrat 1 vom n&supmin;-Typ hergestellt, in welches 10¹&sup4;/cm³ bis 10¹&sup5;/cm³ Phosphor eingebaut sind, und an einer Hauptoberfläche dieses Substrats ist ein Siliziumoxidfilm (nicht dargestellt) mit gleichmäßiger Schichtdicke durch thermische Oxidation ausgebildet. Dann wird durch Anwenden von Fotolithographie oder Trockenätzen ein vorbestimmter Teil des Siliziumoxidfilms entfernt, um die Siliziumeinkristalloberfläche dieses Teils freizulegen, und unter Verwendung des Siliziumoxidfilms als Maske wird der Siliziumeinkristall geätzt, um eine flache Stufe zu bilden. Der als Maske verwendete oxidierte Film wird dann entfernt. Worauffolgend ein Isolierfilm 2 mit gleichmäßiger Schichtdicke auf der Oberfläche ausgebildet wird, in welcher die flache Stufe ausgebildet worden ist (Fig. 3a). Dieser Isolierfilm 2 kann ein Siliziumoxidfilm (SiO&sub2;) sein, der durch Verfahren wie beispielsweise thermische Oxidation oder Niedrigtemperatur-CVD, ausgebildet ist, oder ein Siliziumnitridfilm (Si&sub3;N&sub4;), der durch Niedrigtemperatur-CVD ausgebildet ist, sein. Die Dicke dieses Isolierfilms 2 ist so bemessen, daß sie für ein Versenken der flachen Stufe geeignet ist. Die Dicke der Substratstufe und des Isolierfilms 2 ist im Bereich von mehreren 1000 Å bis zu mehreren um gemäß der notwendigen Isolierspannung ausgewählt.
  • Als nächstes wird, wie in der Fig. 3b gezeigt, der vorstehende Stufenteil des Isolierfilms 2 durch Schleifen- Polieren oder durch Ätzen entfernt, und die freigelegte Oberfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ und die Oberfläche des Isolierfilms 2 sind zu einer ungefähr planen Oberfläche gemacht, gefolgt von einem weiteren Einjustieren der Stufe unter Verwendung eines selektiven Schleif- oder Ätzverfahrens entweder am Siliziumeinkristall oder am Isolierfilm, oder alternativ durch Verwendung eines Verfahrens, das ein gleichzeitiges Schleifen beider Oberflächen derselben Geschwindigkeit ermöglicht. In jedem Fall ist die Oberfläche so planiert, daß die maximale Oberflächenunregelmäßigkeit an der Waferoberfläche in der Größenordnung von mehreren 100 Å ist.
  • Als nächstes wird wie in der Fig. 3c gezeigt, eine polykristalline Siliziumschicht 3 durch ein Verfahren, wie beispielsweise CVD hergestellt. Die Dicke dieser polykristallinen Siliziumschicht 3 ist idealerweise in der Größenordnung von 1 bis 3 um, damit die vorstehend genannten Oberflächenunregelmäßigkeiten in einer Größenordnung von mehreren 100 Å abgedeckt werden können, und um ein notwendiges zusätzliches Schleifen und Planieren zu ermöglichen. Als nächstes wird die polykristalline Siliziumschicht 3 bis auf die Ebene X-X geschliffen und planiert, und es ist eine extrem glatte Oberfläche ausgebildet, an welcher Oberflächenunregelmäßigkeiten auf maximal ungefähr mehrere 10 Å über die Wafer-Oberfläche reduziert sind. Als nächstes werden Fremdatome von einem Leitungstyp identisch demjenigen des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ in die polykristalline Siliziumschicht durch Ioneninjektion oder Fremdatomdiffusion eingebaut, um die polykristalline Siliziumschicht 3 leitfähig zu machen.
  • Alternativ können Fremdatome auch vor dem Schleifen der polykristallinen Siliziumschicht 3 eingebaut werden.
  • Als nächstes und wie in der Fig. 3d gezeigt, werden eine Hauptfläche eines Siliziumeinkristallsubstrats 4 vom n&spplus;-Typ und mit einer Fremdatomkonzentration von 10¹&sup8;/cm³ und die Oberfläche einer extrem planen polykristallinen Siliziumschicht 3, die auf einer Hauptfläche eines Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ ausgebildet ist, einer hydro philen Behandlung unterzogen, worauf die zwei hydrophil behandelten Oberflächen zusammen bondiert werden und für zwei Stunden bei 1100 bis 1200ºC hitzebehandelt werden. Auf diese Art und Weise kann ein einzelnes, fest bondiertes Verbundsubstrat erzielt werden.
  • Weil das Einbauen von Fremdatomen in die polykristalline Siliziumschicht 3 durch Hitzediffusion von dem Siliziumeinkristallsubstrat 4 vom n&spplus;-Typ, das eine hohe Fremdatomkonzentration hat, sowohl während der Hitzebehandlung als auch der folgenden Bondierung und während der Hitzebehandlung in den darauffolgenden Vorrichtungsherstellvorgängen herbeigeführt wird, ist es möglich, spezielle Schritte, wie beispielsweise Ioneninjektion oder Fremdatomdiffusion zum Einbauen von Fremdatomen in die polykristalline Siliziumschicht 3 vor dem Bondieren wegzulassen.
  • Die andere Hauptfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ wird als nächstes bis auf die Ebene Y-Y geschliffen und poliert, um eine plane Fläche zu erhalten, wobei diejenige Dicke belassen wird, die für eine SOI- Schicht notwendig ist. Als nächstes wird durch thermische Oxidation oder durch CVD ein Siliziumoxidfilm (nicht dargestellt) mit gleichmäßiger Dicke ausgebildet und es wird ein Mustervorgang durchgeführt, um den Siliziumoxidfilm an vorbestimmten Orten zu entfernen. Dieser Oxidfilm wird als eine Maske zum Ausbilden der Isolationsnuten 5 für die Elementtrennung durch alkalisches Ätzen oder reaktives Ionenätzen (RIE), verwendet, wodurch die Vertikalleistungselement-Ausbildungszone 6 und die Steuerschaltungselement-Ausbildungszone 7 getrennt werden und das Siliziumeinkristallsubstrat 1 der Steuerschaltungselement-Ausbildungszone 7 in Siliziumeinkristallinseln 8 unterteilt wird. Der Siliziumoxidfilm, der als Maske verwendet worden ist, wird dann entfernt (Fig. 3e).
  • Als nächstes wird über der gesamten Oberfläche des Siliziumeinkristallsubstrats 1 durch Verfahren wie thermische Oxidation oder Niedrigtemperatur-CVD ein Isolierfilm 9 aus SIO&sub2; ausgebildet, gefolgt von dem Ausbilden einer polykristallinen Siliziumschicht 10 durch CVD. Die polykristalline Siliziumschicht 10 und der Isolierfilm 9 auf der Substratoberfläche werden dann durch Schleifen-Polieren oder Ätzen entfernt, und zwar so, daß die Isolationsnuten 5 mit Isolierfilm 9 und der polykristallinen Siliziumschicht 10 aufgefüllt sind, um ein SOI-Substrat zu erzielen, bei dem jede Elementausbildungszone elektrisch isoliert und getrennt ist (Fig. 3f).
  • Die Fig. 4a und 4b zeigen in Schnittdarstellungen den Ablauf der Schritte zur Erläuterung des vierten Beispiels. Durch ein Verfahren wie beispielsweise thermische Oxidation wird auf einem Siliziumeinkristallsubstrat 1 vom n&supmin;-Typ mit einer Phosphorkonzentration in der Größenordnung von 10¹&sup4; cm³ bis 10¹&sup5; cm³ ein Siliziumoxidfilm mit ungefähr 500 Å Dicke ausgebildet, worauf ein Siliziumnitridfilm (keiner der Filme ist gezeigt) mit einer Dicke von ungefähr 2500 Å durch CVD ausgebildet wird. Nachdem der Siliziumnitridfilm mit einem Muster versehen ist, wird ein LOCOS-Oxidfilm 11 durch thermische Dampfoxidation ausgebildet und der Siliziumnitridfilm, der als Oxidmaske verwendet worden ist, wird entfernt (Fig. 4a).
  • Die vorstehenden Teile des LOCOS-Oxidfilms 11 werden dann durch Polieren und Schleifen oder Ätzen entfernt, um den Teil der Oberfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ freizulegen. Die freigelegte Oberfläche des Siliziumeinkristalls und die Oberfläche des LOCOS-Oxidfilms 11 werden weiter so planiert, daß Oberflächenunregelmäßigkeiten an der Oberfläche des Wafers auf ein Maximum von mehreren 100 Å reduziert sind (Fig. 4b).
  • Zusätzlich kann vor der thermischen Oxidation der Teil des Siliziumsubstrats, in welchem der LOCOS-Oxidfilm 11 ausgebildet werden soll, auch leicht abgetragen werden, um toten Raum gemäß Vogelschnabel zu reduzieren.
  • Zum Schluß werden die gleichen Prozesse wie jene, die anhand der Fig. 3c bis 3f gezeigt sind, angewendet, um ein SOI-Substrat gemäß dem vorliegenden Beispiel zu erhalten.
  • Die Fig. 5a und 5b zeigen in Schnittdarstellungen den Ablauf der Schritte zur Erläuterung des Herstellungsverfahrens eines SOI-Substrats gemäß dem fünften Beispiel.
  • Das bondierte Substrat, das in der Fig. 3d gezeigt ist, ist bis auf die Ebene Y-Y geschliffen und poliert, um ein Verbundsubstrat zu erzielen, das eine planierte Oberfläche hat, wie dies in der Fig. 5a gezeigt ist. Als nächstes wird ein Fotolithographieverfahren angewendet, um ein Fotoresistmuster aufzubringen, das als eine Maske verwendet wird, um Bor mit einer hohen Konzentration zu injizieren, um getrennte Bereiche 12 vom p&spplus;-Typ zu bilden (Fig. 5b). Diese getrennten Bereiche 12 trennen die Vertikalleistungselement-Ausbildungszone 6 von der Steuerschaltungselement-Ausbildungszone 7 und unterteilen auch das Siliziumeinkristallsubstrat 1 in der Steuerschaltungselement-Ausbildungszone 7 in Siliziumeinkristallinseln 8.
  • Das fünfte Beispiel kann in Fällen angewendet werden, bei denen eine niedrige Isolierspannung zwischen den Vertikalleistungselement-Ausbildungszonen 7 und den Steuerschaltungselement-Ausbildungszonen möglich ist, und durch Weglassen der Isoliervorgänge, die zu den Isoliernuten 5 führen, wie sie in dem dritten Beispiel gezeigt sind, ermöglicht dieses Beispiel eine Vereinfachung des Herstellungsverfahrens.
  • Die Fig. 6a bis 6f sind Schnittdarstellungen der Schrittfolge zur Erläuterung des Herstellungsverfahrens gemäß dem sechsten Beispiel.
  • Als erstes wird auf einer Hauptfläche eines Siliziumeinkristallssubstrats 1 vom n&supmin;-Typ durch beispielsweise thermische Oxidation ein Siliziumoxidfilm (nicht dargestellt) mit gleichmäßiger Dicke ausgebildet. Dann werden ein Fotolithographieverfahren und ein Trockenätzverfahren angewandt, um den Siliziumoxidfilm an vorbestimmten Teilen zu entfernen und die Siliziumeinkristalloberfläche an diesen vorbestimmten Teilen freizulegen, so daß der Siliziumoxidfilm als eine Maske verwendet wird, um den Siliziumeinkristall zu ätzen und eine flache Stufe zu bilden. Als nächstes wird Fotolithographie angewendet, um eine Fotoresistmaske auszubilden, durch welche Bor mit einer Energie von 50 keV und einer Dosierung von 2,5 · 10¹&sup4;/cm² injiziert wird, um Diffusionsschichten 12a vom p&spplus;-Typ zu bilden (Fig. 6a).
  • Als nächstes wird ein Isolierfilm 2, der aus einem Siliziumoxidfilm oder einem Siliziumnitridfilm besteht, auf der gesamten Oberfläche durch thermische Oxidation oder Niedrigtemperatur-CVD ausgebildet und der hochstehende stufenförmige Teil des Isolierfilms 2 wird durch ein Verfahren wie beispielsweise Schleifen-Polieren oder Ätzen entfernt, wonach die Oberfläche weiter einem Planiervorgang unterzogen wird, um eine glatte Oberfläche zu erzeugen, die keine Oberflächenunregelmäßigkeiten hat, die größer als mehrere 100 Å an der Waferoberfläche hat (Fig. 6b).
  • Als nächstes, und wie in der Fig. 6c gezeigt, wird durch ein Verfahren, wie beispielsweise CVD eine polykristalline Siliziumschicht 3 ausgebildet, und es werden Fremdatome falls notwendig eingebaut. Zum Schleifen und Planieren der polykristallinen Siliziumschicht 3 bis auf die Ebene X-X und zum Verringern der Oberflächenunregelmäßigkeiten an der Wafer-Oberfläche auf maximal mehrere 10 Å wird dann ein mechanisches oder chemisches Schleifverfahren angewendet.
  • Als nächstes wird, wie in der Fig. 6d gezeigt, eine Hauptfläche eines Siliziumeinkristallsubstrats 4 vom n&spplus;-Typ mit einer Fremdatomkonzentration in der Größenordnung von 10¹&sup8;/cm³ mit der extrem planen Oberfläche der polykristallinen Siliziumschicht 3, die auf dem Siliziumeinkristallsubstrat 1 vom n-Typ ausgebildet ist, bondiert und einer Hitzebehandlung bei 1100 bis 1200º für ungefähr 2 Stunden unterzogen, um ein einzelnes fest bondiertes Verbundsubstrat zu erhalten.
  • Die andere Hauptfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ wird als nächstes bis auf die Ebene Y-Y geschliffen und poliert und planiert, um einen Siliziumeinkristall mit einer SOI-Schichtdicke von ungefähr 20 um stehen zu lassen. Dann wird durch Fotolithographie ein Fotoresistmuster ausgebildet und dieses wird als eine Maske verwendet, um Bor mit einer Energie von 50 keV und einer Dosierung von 5 · 10¹&sup5; cm² einzubauen, um Diffusionsschichten 12b vom p&spplus;-Typ auszubilden (Fig. 6e).
  • Die Hitzebehandlung wird dann durchgeführt, um die oberen und unteren Diffusionsschichten 12a, 12b zu verbinden und Isolationszonen 12 vom p&spplus;-Typ zu bilden, die sowohl die Vertikalleistungselement-Ausbildungszone 6 von der Steuerschaltungselement-Ausbildungszone 7 trennen als auch das Siliziumeinkristallsubstrat 1 in der Steuerschaltungselement-Ausbildungszone 7 in Siliziumeinkristallinseln 8 zu unterteilen (6f).
  • Dieses Beispiel ist ideal für Anwendungen, bei welchen eine Isolation nicht unter Verwendung der Isolationstechnik gemäß dem fünften Beispiel (Fig. 5) wegen der Dicke der SOI- Schicht erzielt werden kann.
  • Weiterhin kann die Hitzebehandlung zum Verbinden der oberen und unteren Diffusionsschichten 12a, 12b vom p&spplus;-Typ auch durch die Hitzebehandlung des Elementherstellvorgangs ersetzt werden.
    • Ausführungsform:
  • Fig. 7a bis 7c zeigen im Schnitt den Ablauf der Schritte zur Erläuterung des Herstellungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Unter Verwendung der gleichen Techniken wie bei dem dritten Beispiel wird ein Siliziumeinkristallsubstrat 1 vom n&supmin;-Typ mit in Teilen versenktem Isolierfilm 2 ausgebildet, wie dies in der Fig. 3b gezeigt ist, und nach dem Anwenden eines Planiervorgangs werden Fremdatome vom selben Leitfähigkeitstyp wie das Substrat in die Oberfläche des n&supmin;-Typ- Siliziumsubstrats durch ein Verfahren, wie beispielsweise Ioneninjektion, mit einer Konzentration größer als diejenige der Substratkonzentration eingebaut, um eine Diffusionsschicht 13 vom n&spplus;-Typ zu bilden (Fig. 7a).
  • Als nächstes wird unter Verwendung von SiH&sub4; als Rohmaterialgas Silizium durch CVD bei einer inneren Ofentemperatur von 600 bis 700ºC aufgezogen, um eine nicht dotierte polykristalline Siliziumschicht 3a auszubilden (Fig. 7b).
  • Die nicht dotierte, polykristalline Siliziumschicht 3a wird dann bis auf die Ebene X-X geschliffen, um die Oberfläche so zu planieren, daß die maximalen Oberflächenunregelmäßigkeiten mehrere 10 Å sind.
  • Eine Hauptfläche des Siliziumeinkristallsubstrats 4 vom n&spplus;- Typ und die Oberfläche der extrem ebenen polykristallinen Siliziumschicht, die auf einer Hauptfläche des Siliziumeinkristallsubstrats 1 vom n&supmin;-Typ ausgebildet ist werden miteinander bondiert und bei 1100 bis 1200ºC einer Hitzebehandlung unterzogen, um ein einziges, fest bondiertes Ver bundsubstrat zu erhalten. Zu diesem Zeitpunkt diffundieren die Fremdatome der n&spplus;-Typ-Diffusionsschicht 13, die auf der Oberfläche des Siliziumeinkristallsubstrats 1 ausgebildet ist und die Fremdatome des Siliziumeinkristallsubstrats 4 vom n&spplus;-Typ in die nichtdotierte, polykristalline Siliziumschicht 3a und wandeln diese Schicht in eine polykristalline Siliziumschicht 3b vom n&spplus;-Typ und eine n-Typ-poly-kristalline Siliziumschicht 3c um (Fig. 7c).
  • Zusätzlich werden die Fremdatome der n&spplus;-Typ-Diffusionsschicht 13, die auf der Oberfläche des n&supmin;-Typ-Silizium-Einkristallsubstrats 1 ausgebildet ist, und die Fremdatome des n&spplus;-Typ-Siliziumeinkristallsubstrats 4 nicht nur durch die vorstehend beschriebene Bondierungs-Hitzebehandlung in das polykristalline Silizium eingebaut, sondern auch durch die Hitzebehandlung während der darauffolgenden Vorrichtungsherstellungsvorgänge.
  • Das Verbundsubstrat wird als nächstes bis auf die Ebene Y-Y geschliffen und poliert (Fig. 7c) und es werden ferner Isolierzonen ausgebildet, um ein SOI-Substrat gemäß der vorliegenden Erfindung zu erhalten.
  • Als Fremdatome zum Ausbilden der n&spplus;-Typ-Diffusionsschicht 13 können Phosphor, Arsen (As) und Antimon (5b) verwendet werden. Darüberhinaus können anstatt des Ausbildens einer Diffusionsschicht mit hoher Fremdatomkonzentration auf der Substratoberfläche auf der n&supmin;-Typ-Seite des Siliziumeinkristallsubstrats 1 n-Typ-Fremdatome in die Substratoberfläche auf der n&spplus;-Typ-Seite des Siliziumeinkristallsubstrats 4 eingebaut werden.
  • Obwohl die Erläuterung unter Betrachtung der Ausführungsform vorstehend beschrieben worden ist, ist die vorliegende Erfindung nicht auf diese Ausführungsform begrenzt und es können verschiedene Änderungen durchgeführt werden, ohne daß vom Schutzumfang der Erfindung abgewichen wird. Bei spielsweise kann, obwohl bei der Ausführungsform auf der n&supmin;-Typ-Seite des Siliziumseinkristallsubstrats ein Isolierfilm versenkt und eine polykristalline Siliziumschicht ausgebildet ist, diese auch auf der n&spplus;-Typ-Seite des Siliziumeinkristallsubstrats ausgebildet sein.

Claims (3)

1. Silizium-auf-Isolator-Substrat, bei welchem ein erstes Siliziumeinkristallsubstrat (1) und ein zweites Siliziumeinkristallsubstrat (4) miteinander verbunden sind, wobei das erste Silikoneinkristallsubstrat ausgebildet ist als ein Silizium-auf-Isolator-Substrat, und wobei ein isolierender Film (2) in Teilen der Oberfläche der Bondingseite eines der zwei Siliziumeinkristallsubstrate ausgeformt ist, dadurch gekennzeichnet, daß eine polykristalline Siliziumschicht (3) auf der Oberfläche auf der Bondingseite des Siliziumeinkristallsubstrats ausgeformt ist, in welche der Isolierfilm ausgeformt ist; und eine hochkonzentrierte Verunreinigungsdiffusionsschicht (13) des gleichen Leitfähigheitstyps wie die Siliziumeinkristallsubstrate mindestens in einem Teil eines der zwei Siliziumeinkristallsubstrate, der die polykristalline Siliziumschicht berührt und dem isolierenden Film nicht gegenübersteht, ausgeformt ist.
2. Silizium-auf-Isolator-Substrat-Herstellungsverfahren mit: einem ersten Schritt, in welchem ein isolierender Film (2) in Teile einer Hauptfläche eines ersten Siliziumeinkristallsubstrats (1) oder eines zweiten Siliziumeinkristallsubstrats (4) ausgeformt wird;
einem zweiten Schritt, in welchem die Oberfläche des Siliziumeinkristallsubstrats, in welche der isolierende Film ausgeformt ist, d. h. die Oberfläche, auf welcher das Silizium und der isolierende Film existieren, zu einer extrem flachen Oberfläche gemacht wird;
einem dritten Schritt, in welchem eine polykristalline Siliziumschicht (3) auf der planierten Oberfläche ausgeformt wird;
einem vierten Schritt, in welchem die Oberfläche der polykristallinen Siliziumschicht durch Schleifen und Polieren planiert wird;
einem fünften Schritt, in welchem die planierte Oberfläche der polykristallinen Siliziumschicht gebondet wird mit einer Hauptoberfläche des einen von den ersten und zweiten Einkristallsubstraten, in welche kein isolierender Film ausgeformt wird, und die beiden Substrate einer Hitzebehandlung unterzogen werden, um die beiden Substrate zu vereinen; und
einem sechsten Schritt, in welchem die andere Hauptoberfläche des Siliziumeinkristallsubstrates, in welche der isolierende Film ausgeformt wurde, geschliffen und poliert wird, auf eine Dicke, die nötig ist für eine Silizium-auf-Isolator-Schicht;
wobei das Verfahren ferner aufweist entweder einen zusätzlichen Schritt zwischen dem zweiten und dem dritten Schritt, in welchem Verunreinigungen des gleichen Leitfähigkeitstyps wie der Leitfähigkeitstyp des Siliziumeinkristallsubstrats in hoher Konzentration eingebracht werden in die Oberfläche des Siliziumeinkristallsubstrats, in welcher der isolierende Film ausgeformt wurde, auf der Seite, in welcher der isolierende Film ausgeformt wurde, mindestens in einem Teil, der die polykristalline Siliziumschicht berührt und nicht dem isolierenden Film gegenüberliegt,
oder einen zusätzlichen Schritt, der dem fünften Schritt vorgeht, in welchem Verunreinigungen des gleichen Leitfähigkeitstyps wie das Siliziumsubstrat eingeführt werden in ho her Konzentration in mindestens Teile, die die polykristalline Siliziumschicht kontaktieren und nicht dem isolierenden Film der Bondingoberfläche des Siliziumeinkristallsubstrats, in welche der isolierende Film nicht ausgeformt wurde, gegenüberliegen.
3 Silizium-auf-Isolator-Substrat-Herstellungsverfahren nach Anspruch 2, ferner mit dem Schritt zwischen dem dritten und dem vierten Schritt oder dem fünften und dem sechsten Schritt, in welchem Verunreinigungen desselben Leitfähigkeitstyps wie der Leitfähigkeitstyp des ersten und zweiten Siliziumeinkristallsubstrats, in die polykristalline Siliziumschicht eingebracht werden.
DE69513469T 1994-06-16 1995-06-14 Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren Expired - Fee Related DE69513469T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15645194 1994-06-16

Publications (2)

Publication Number Publication Date
DE69513469D1 DE69513469D1 (de) 1999-12-30
DE69513469T2 true DE69513469T2 (de) 2000-07-06

Family

ID=15628040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69513469T Expired - Fee Related DE69513469T2 (de) 1994-06-16 1995-06-14 Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren

Country Status (5)

Country Link
US (2) US6004406A (de)
EP (1) EP0701286B1 (de)
KR (1) KR100223505B1 (de)
CN (1) CN1055789C (de)
DE (1) DE69513469T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
JPH1022184A (ja) * 1996-06-28 1998-01-23 Sony Corp 基板張り合わせ装置
JP3114643B2 (ja) * 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH11204452A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6071783A (en) 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
US6768175B1 (en) * 1998-09-25 2004-07-27 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
US6635552B1 (en) 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429070B1 (en) 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
US7608927B2 (en) * 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
US6955988B2 (en) * 2003-12-04 2005-10-18 Analog Devices, Inc. Method of forming a cavity and SOI in a semiconductor substrate
EP1790004B1 (de) * 2004-09-02 2013-01-30 Imec Verfahren zur herstellung eines halbleiterbauelements und ein solches halbleiterbauelement
DE102006015076B4 (de) 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
WO2007126907A1 (en) * 2006-03-31 2007-11-08 Advanced Micro Devices, Inc. Semiconductor device comprising soi transistors and bulk transistors and a method of forming the same
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
EP2135278A1 (de) 2007-03-19 2009-12-23 S.O.I.T.E.C. Silicon on Insulator Technologies Strukturiertes dünnes soi
US8749018B2 (en) 2010-06-21 2014-06-10 Infineon Technologies Ag Integrated semiconductor device having an insulating structure and a manufacturing method
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
JP2586422B2 (ja) * 1987-10-20 1997-02-26 日本電装株式会社 誘電体分離型複合集積回路装置の製造方法
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
JPH025545A (ja) * 1988-06-24 1990-01-10 Nec Corp 半導体装置の製造方法
US4968628A (en) * 1988-12-09 1990-11-06 Harris Corporation Method of fabricating back diffused bonded oxide substrates
JPH0382138A (ja) * 1989-08-25 1991-04-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JPH07112007B2 (ja) * 1990-02-28 1995-11-29 株式会社日立製作所 誘電体分離基板およびその製造方法
JP2799035B2 (ja) * 1990-03-16 1998-09-17 富士通株式会社 半導体装置の製造方法
JPH0429353A (ja) * 1990-05-24 1992-01-31 Sharp Corp 半導体装置
JPH0582634A (ja) * 1991-06-26 1993-04-02 Fuji Electric Co Ltd 複合化半導体基板の製造方法
JPH0574667A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JP3095268B2 (ja) 1991-09-20 2000-10-03 日立マクセル株式会社 有機電解液およびそれを使用した有機電解液電池
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2766417B2 (ja) * 1992-02-10 1998-06-18 三菱マテリアル株式会社 貼り合わせ誘電体分離ウェーハの製造方法
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
JP3006387B2 (ja) * 1993-12-15 2000-02-07 日本電気株式会社 半導体装置およびその製造方法
US5374582A (en) * 1994-04-28 1994-12-20 Nec Corporation Laminated substrate for semiconductor device and manufacturing method thereof
JP2624186B2 (ja) * 1994-07-29 1997-06-25 日本電気株式会社 貼り合わせシリコン基板の製造方法

Also Published As

Publication number Publication date
KR960002872A (ko) 1996-01-26
US5691231A (en) 1997-11-25
EP0701286B1 (de) 1999-11-24
EP0701286A1 (de) 1996-03-13
KR100223505B1 (ko) 1999-10-15
CN1055789C (zh) 2000-08-23
DE69513469D1 (de) 1999-12-30
US6004406A (en) 1999-12-21
CN1117206A (zh) 1996-02-21

Similar Documents

Publication Publication Date Title
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
DE3888885T2 (de) Halbleiteranordnung und verfahren zur herstellung.
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE19747777A1 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE68920094T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee