[go: up one dir, main page]

DE69313365T2 - Optische Halbleitervorrichtung und ihr Herstellungsverfahren - Google Patents

Optische Halbleitervorrichtung und ihr Herstellungsverfahren

Info

Publication number
DE69313365T2
DE69313365T2 DE69313365T DE69313365T DE69313365T2 DE 69313365 T2 DE69313365 T2 DE 69313365T2 DE 69313365 T DE69313365 T DE 69313365T DE 69313365 T DE69313365 T DE 69313365T DE 69313365 T2 DE69313365 T2 DE 69313365T2
Authority
DE
Germany
Prior art keywords
layer
region
conductivity type
type
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69313365T
Other languages
English (en)
Other versions
DE69313365D1 (de
Inventor
Mita Keizi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of DE69313365D1 publication Critical patent/DE69313365D1/de
Application granted granted Critical
Publication of DE69313365T2 publication Critical patent/DE69313365T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/103Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung betrifft integrierte Schaltungen und insbesondere eine optische Halbleitervorrichtung mit einer einstückig darin ausgebildeten Fotodiode und einem bipolaren Transistor.
  • Eine bekannte optische Halbleitervorrichtung ist z.B. in JP-A-1205564 offenbart. In Fig. 11 hat das P-Typ-Halbleitersubstrat 1 eine darauf epitaxial gewachsene Epitaxialschicht 2 vom P-Typ. Eine Epitaxialschicht 3 vom N-TYP ist epitaxial auf der Epitaxialschicht 2 vom P-Typ gewachsen. Eine Mehrzahl Trennbereiche 4 vom P&spplus;-Typ trennen die Epitaxialschicht 3 vom N-Typ und anschließende obere Abschnitte der Epitaxialschicht 2 vom P-Typ in isolierte Inseln auf. Eine erste Insel bildet eine Fotodiode 9. Eine zweite Insel bildet einen NPN-Transistor 10.
  • Die Fotodiode 9 enthält ein Diffusionsgebiet 5 vom N&spplus;-Typ in seiner oberen Oberfläche. Eine versenkte Schicht 6 vom N&spplus;-Typ überspannt einen wesentlichen Teil des übergangs zwischen den Schichten 2 und 3 in der Insel, die den NPN- Transistor 10 bildet. Der Teil der Epitaxialschicht 3 vom N-Typ in dem NPN-Transistor 10 dient als dessen Kollektor. Ein Basisbereich 7 vom P-Typ ist an einer oberen Oberfläche des NPN-Transistors 10 angeordnet. Ein Emitterbereich 8 vom N&spplus;-Typ ist an einer oberen Oberfläche des Basisbereichs 7 vom P-Typ angeordnet. Ein Kollektorkontaktbereich 12 vom N&spplus;-Typ ist an der oberen Oberfläche des NPN-Transistors 10 außerhalb des Basisbereichs 7 vom P-Typ angeordnet.
  • Die Fotodiode 9 ist so vorgeladen, daß eine PN-Übergang zwischen der Epitaxialschicht 2 vom P-Typ und der Epitaxialschicht 3 vom N-Typ gebildet ist. Der Diffusionsbereich 5 vom N&spplus;-Typ dient als Kathode der Fotodiode 9. Ein Trennbereich 4 vom P&spplus;-Typ dient als Anode der Fotodiode 9.
  • Ein beschleunigtendes elektrisches Feld wird in dem NPN- Transistor 10 mittels einer selbstdotierten Schicht 11 in einer Epitaxialschicht 12 vom P-Typ gebildet, die durch Diffusion von Ladungen vom P-Typ aus dem Substrat 1 während des epitaxialen Wachsens und durch Wärmebehandlung selbstdotiert wird. Die selbstdotierte Schicht 11 verzögert die Bewegung der Ladungen, wodurch darunter das Verarmungsgebiet ausgebildet wird.
  • Urn ein schnelles Ansprechen der Fotodiode zu erzielen, wird das Verarm ungsgebiet ausgeweitet, um die Bewegung der Ladungen zu beschränken, die außerhalb des Verarmungsgebiets auftreten. Bei der Bauweise der bekannten Vorrichtung aus Fig. 11 überlappt die selbstdotierte Schicht 11 mit der Epitaxialschicht 2 vom P-Typ. Dieses Überlappen führt zu einer Konzentration von Verunreinigungen und einer Vergrößerung des Verarmungsgebiets.
  • Das epitaxiale Wachsen erfordert eine Verarbeitung in einem geschlossenen Behälter, in welchen Gase zum Ziehen der gewünschten Schichten und zum Einführen gewünschter Verunreinigungsmengen eingeführt werden. Während des Wachsens der Epitaxialschicht 2 vom P-Typ wird der geschlossene Behälter durch Verunreinigungen vom P-Typ verunreinigt. Wenn versucht wird, die Epitaxialschicht 3 vom N-Typ in dem gleichen geschlossenen Behälter, der für das Wachsen der Epitaxialschicht 2 vom P-Typ verwendet wurde, wachsen zu lassen, gelangen die Verunreinigungen vom P-Typ in dem Behälter in solchen Mengen in die Epitaxialschicht 3 vom N-Typ, daß es schwierig oder unmöglich wird, die gewünschten Eigenschaften der Epitaxialschicht 3 vom N-Typ zu erzielen.
  • Als Folge der Verunreinigung des Behälters durch Verunreinigungen vom P-Typ während des epitaxialen Wachsens der Epitaxialschicht 2 vom P-TYP muß die Vorrichtung physikalisch aus dem Behälter 2 entfernt werden, nachdem die Epitaxialschicht 2 vom P-Typ ausgebildet wurde, und in einem sauberen Behälter angeordnet werden, um die Epitaxialschicht 3 vom N-Typ wachsen zu lassen. Das Erfordernis des Entfernens und der Neuinstallation des Werkstücks während der Herstellung stört die Produktion, da die gleiche epitaxiale Wachsturnsvorrichtung nicht für alle Schritte zur Erzeugung der bekannten Vorrichtung verwendet werden kann.
  • Eine optische Halbleitervorrichtung entsprechend dem Oberbegriff des Anspruchs 1 ist in JP-A-5660054 offenbart.
  • EP-A-0501316, das ein Dokument nach Artikel 54(3) EPC darstellt, offenbart eine erste Epitaxialschicht mit hohem spezifischen Widerstand und eine zweite Epitaxialschicht mit vergleichsweise niedrigem spezifischen Widerstand, wobei die Schichten verschiedene Leitfähigkeitstypen aufweisen. Desweiteren ist eine Offset-Schicht in dem Substrat vorgesehen, um die Verunreinigungen des Substrats in diesem Gebiet abzuschneiden.
  • Dementsprechend ist es eine Aufgabe der Erfindung, eine integrierte Fotodiode und einen Transistor zu schaffen, die die Nachteile des Stands der Technik überwinden.
  • Es ist eine weitere Aufgabe der Erfindung, eine integrierte Fotodiode und einen Transistor zu schaffen, bei denen die Epitaxialschichten in dem gleichen Behälter ohne die Notwendigkeit eines Umbaus zwischen dem Wachsen der Schichten ausgebildet werden können.
  • Es ist eine weitere Aufgabe der Erfindung, eine integrierte Schaltung zu schaffen, die eine Fotodiode und einen Transistor aufweist, wobei die Fotodiodenkathode und der Transistoremitter aus demselben Material in den gleichen Verfahrensschritten ausgebildet werden.
  • Es ist eine weitere Aufgabe der Erfindung, eine integrierte Schaltung zu schaffen, die eine Fotodiode und einen Transistor umfaßt, wobei die Aktivierung der Fotodiode durch die Anwesenheit einer Verarmungsschicht beschleunigt wird.
  • Diese Aufgaben werden durch eine optische Halbleitervorrichtung nach den Ansprüchen 1 bzw. 3 erzielt. Anspruch 2 betrifft eine weitere Ausgestaltung der Erfindung.
  • Die obengenannten und weitere Aufgaben, Merkrnale und Vorteile der Erfindung werden aus der folgenden Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen deutlicher, in denen gleiche Bezugszeichen die gleichen Elemente bezeichnen.
  • Fig. 1 ist ein Querschnitt einer optischen Halblei tervorrichtung, der zum Verständnis der Erfindung nützlich ist.
  • Fig. 2 (A), 2(B), 3(A), 3(B) 4, 5, 6, 7, 8, 9 sind Querschnitte, auf die zur Beschreibung der Verfahrensschritte zur Erzeugung der optischen Halbleitervorrichtung aus Fig. 1 Bezug genommen wird.
  • Fig 10 ist ein Querschnitt eines optischen Halbleiters entsprechend einer Ausführungsform der Erfindung.
  • Fig. 11 ist ein Querschnitt einer optischen Halbleitervorrichtung entsprechend dem Stand der Technik.
  • In Fig. 1 sind eine Fotodiode 21 und ein NPN-Transistor 22 in einer einzelnen Vorrichtung integriert. Ein Einkristall- Siliziurnhalbleitersubstrat 23 vom P-Typ hat eine niedrigere Verunreinigungskonzentration als sie üblicherweise bei einer gewöhnlichen bipolaren integrierten Schaltung, im Anschluß IC genannt, verwendet wird, was zu einem spezifischen Widerstand von 40-60 Ω cm führt. Bei einem bekanntes IC hat dessen Halbleitersubstrat einen spezifischen Widerstand von etwa 2-4 Ω cm. Eine erste Epitaxialschicht 24 wird durch Dampfphasenabscheidung auf dem Substrat 23 mit einer Dicke von 10 bis 20 µm epitaxial gezogen.
  • Eine zweite Epitaxialschicht 25 wird ebenfalls durch Dampfphasenabscheidung auf der ersten Epitaxialschicht 24 mit einer Dicke von 4-6 µm gezogen.
  • Der spezifische Widerstand der ersten Epitaxialschicht ist anfänglich zwischen 1000 bis 1500 Ω cm zum Zeitpunkt des Wachsens, aber er ändert sich auf 200 bis 1500 Ω cm aufgrund der Diffusion von Verunreinigung während der anschließenden Wärmebehandlung. Die erste Epitaxialschicht 24 bildet einen mittleren Diffusionsbereich. Der spezifische Widerstand dieser Schicht in einem bekannten IC liegt zwischen 1,0 und 2,0 Ω cm.
  • Abschnitte der ersten und zweiten Epitaxialschichten 24 und 25 werden elektrisch voneinander durch einen vertikalen Trennbereich 26 vom P&spplus;-Typ in einen Abschnitt für die Fotodiode 21 und einen Abschnitt für den NPN-Transistor 22 isoliert. Der Trennbereich 26 vom P&spplus;-Typ wird aus einem ersten Trennbereich 27, einem zweiten Trennbereich 28 und einem dritten Trennbereich 29 gebildet, die einander überlagern und dabei elektrisch miteinander verbunden sind (nur der am weitesten links liegende Trennbereich 26 ist mit getrennt bezeichneten Bereichen 27, 28 und 29 dargestellt). Der erste Trennbereich 27 wird oberhalb und unterhalb des Übergangs zwischen dem Substrat 23 und der ersten Epitaxialschicht 24 diffundiert. Der zweite Trennbereich 28 wird oberhalb und unterhalb des Übergangs zwischen der ersten Epitaxialschicht 24 und der zweiten Epitaxialschicht 25 diffundiert. Der dritte Trennbereich 29 wird unterhalb einer Oberfläche der zweiten Epitaxialschicht 25 diffundiert. Die Trennbereiche 27, 28 und 29 überlappen einander, um miteinander verbunden einen einzelnen Trennbereich 26 zu bilden, der die Epitaxialschichten 24 und 25 in getrennte Inselbereiche trennt.
  • Eine Diffusionsschicht 31 vom N&spplus;-Typ, die als Kathode der Fotodiode 21 dient, ist auf einem Abschnitt der Oberfläche der zweiten Epitaxialschicht 25 der Fotodiode 21 ausgebildet. Die Oberfläche der zweiten Epitaxialschicht 25 ist durch eine Oxidmernbran 32 bedeckt, die zur Erzeugung einer Mehrzahl Kontaktlöcher geätzt wird, durch welche ein Aluminiumkathodenkontakt 33 den Diffusionsbereich 31 vom N&spplus;-Typ kontaktiert. Ein Alurniniumanodenkontakt 34 erstreckt sich durch ein Kontaktloch in der Oxidmemb ran 32 zur Kontaktierung der oberen Oberfläche des Trennbereichs 36, der als Niederwiderstandsanode der Fotodiode 21 dient.
  • Eine versenkte Schicht 35 vom N&spplus;-Typ erstreckt sich über einen wesentlichen Teil des Übergangs zwischen der ersten und der zweiten Epitaxialschicht 24 und 25 des NPN-Transistors 22. Eine Kollektorschicht 36 vom N-Typ oberhalb der versenkten Schicht 35 vom N+ -Typ wird mit Phosphor dotiert. Die Kollektorschicht 36 vom N-Typ hat einen größeren spezifischen Widerstand als der Abschnitt der zweiten Epitaxialschicht 25, auf dem sie ausgebildet ist. Ein Basisbereich 37 vom P-Typ wird auf der Oberfläche des NPN-Transistors 22 ausgebildet. Ein Ernitterbereich 28 vom N+ -Typ wird auf der Oberfläche des Basisbereichs 37 vom P-Typ ausgebildet. Ein Kollektorkontaktbereich 39 vom N&spplus;-Typ des NPN-Transistors 22 wird auf der Oberfläche des NPN-Transistors 22 außerhalb des Basisbereichs 36 ausgebildet.
  • Ein Alurniniumernitterkontakt 40 durchläuft die Oxidmembran 32 zur Kontaktierung des Emitterbereichs 38 vom N&spplus;-Typ. Ein Alurniniurnbasiskontakt 401 durchläuft die Oxidmembran 32 zur Kontaktierung des Basisbereichs 37. Ein Aluminiurnkollektorkontakt 40" durchläuft die Oxidmembran 32 zur Kontaktierung des Kollektorkontaktbereichs 39 vom N&spplus;-Typ. Aluminiumelektroden 31, 34, 40, 40' und 40" sind zu einer Schaltung (nicht gezeigt) mittels bekannter Aluminiurnverdrahtungen (nicht gezeigt) geschaltet.
  • Die resultierende Vorrichtung enthält die Fotodiode 21, die in der Lage Istf als eine optische Signaleingabeeinheit zu dienen, einstückig mit dem NPN-Transistor 22, der zusammen mit den anderen Schaltelementen als ein Teil einer Signalverarbeitungsschaltung verwendet werden kann.
  • Ein IC mit der vorgenannten Struktur kann durch das folgende Verfahren hergestellt werden.
  • In Fig. 2(A) wird ein Siliziumhalbleitersubstrat 23 vom P- Typ bis zu einem spezifischen Widerstand von 40 bis 60 Ω cm dotiert.
  • In Fig. 2(B) wird das Siliziumhalbleitersubstrat 23 vom P- Typ in einer Sauerstoffatrnosphäre erwärmt, um eine isolierende Oxidmernbran an seiner oberen Oberfläche auszubilden. Die Oxidmembran wird mit einer Negativ- Fotoresistmembran überzogen. Die Fotoresistmemb ran wird ausgeheitzt, freigelegt und chemisch geätzt, um ein entsprechendes Muster auf der oberen Oberfläche des Substrats 23 freizulegen. Bor wird durch das Muster zur Ausbildung von drei ersten Trennbereichen 27, die voneinander beabstandet sind, ionenirnplantiert.
  • In Fig. 3(A) wird die Oxidmemb ran entfernt und das Substrat 23 gewaschen. Das Substrat 23 wird dann in einer Epitaxial- Wachstumsvorrichtung (nicht gezeigt) angeordnet und durch einen Strahler (lamp) oder elektromagnetische Hochfrequenz- Wellen auf eine Temperatur von etwa 1140ºC erwärmt. SiH&sub2;Cl&sub2;-Gas wird in ein Reaktorrohr eingeführt, wodurch die erste Epitaxialschicht 24 aus intrinsischem Material in einer Dicke von 15 bis 20 µm wächst. Ein geringer Dotierungsgrad der ersten Epitaxialschicht 24 tritt während des Wachsens durch Diffusion von Borverunreinigungen vom P-Typ aus dem Substrat 23, dem ersten Trennbereich 27 und der Rückseite des Wafers auf, was zu einer Epitaxialschicht 24 mit einem relativ hohen spezifischen Widerstand von 200 bis 1500 Ω cm führt.
  • In Fig. 3(B) wird das Substrat in einer Sauerstoffatmosphäre zur Erzeugung einer Isolieroxidmemb ran erwärmt. Die Oxidrnernbran wird mit einer Negativ-Fotoresistmembran überzogen. Die Fotoresistmembran wird ausgeheizt, freigelegt und chemisch geätzt, um ein entsprechendes Muster auf der oberen Oberfläche der ersten Epitaxialschicht 24 freizulegen, um einen Teil des Antirnons in die Oberfläche der ersten Epitaxialschicht 24 zu diffundieren und einen Vorläufer der versenkten Schicht 35 vom N&spplus;-Typ zu bilden. Zu diesem Zeitpunkt wird der erste Trennbereich 27 nach oben und unten diffundiert.
  • In Fig. 4 wird eine weitere Widerstandsmernbran über der Oxidmernbran geschichtet, getrocknet, freigelegt und geätzt, um eine selektive Maske zu erzeugen, wodurch Abschnitte der Oberfläche der ersten Epiatxialschicht 24 freigelegt werden.
  • Bor wird zur Ausbildung eines Vorläufers der drei zweiten Trennbereiche 28 des Trennbereichs 26 ionenimplantiert. Die Resistmernbran wird entfernt und die Vorrichtung wärmebehandelt, um die zweiten Diffusionsbereiche 28 von 6 auf 8 µm nach unten diffundieren zu lassen und um den ersten Diffusionsbereich 27 von 8 auf 10 µm nach unten diffundieren zu lassen, bis sie einander überlagern, um so eine einzelne Einheit zu bilden.
  • In Fig. 5 wird die Oxidschicht entfernt und eine zweite Epitaxialschicht 25 epitaxial mit einer Dichte von 4 bis 6 µm (Mikron) oberhalb der Oberfläche der ersten Epitaxialschicht 24 gezogen. Während des Verfahrensschrittes diffundieren die zweiten Trennschichten 28 und die versenkte Schicht 35 vom N&spplus;-Typ teilweise nach unten in die neuaufgebrachte zweite Epitaxialschicht 25.
  • In Fig. 6 wird die Vorrichtung in einer sauerstoffhaltigen Atmosphäre zur Erzeugung einer weiteren Oxidmembran auf der Oberfläche der zweiten Epitaxialschicht 25 erwärmt. Die Oxidmembran wird mit einer Negativfotoresistmemb ran überzogen. Die Fotoresistmembran wird ausgeheizt, freigelegt und chemisch geätzt, um ein entsprechendes Muster in der oberen Oberfläche der zweiten Epitaxialschicht 25 freizulegen. Phosphor wird durch das Resistrnuster mit einer Konzentration von 10¹² Atomen pro cm² bei etwa 80 keV ionenimplantiert, um einen Vorläufer der Kollektorschicht 36 vom N-Typ zu bilden.
  • In Fig. 7 wird die Vorrichtung auf etwa 1100 bis 1200ºC über zwei bis drei Stunden erwärmt, damit die phosphorhaltige, den Kollektor bildende Schicht 36 vom N-Typ auf 2 bis 5 µm nach unten und die versenkte Schicht 35 vom N&spplus;-Typ nach oben diffundieren, bis diese zwei Schichten sich miteinander verbinden. Der erste Trennbereich 27 und der zweite Trennbereich 28 diffundieren während dieser Wärmebehandlung ebenfalls nach unten und oben.
  • In Fig. 8 wird die Vorrichtung in einer Sauerstoffatrnosphäre zur Erzeugung einer isolierenden Oxidmembran erwärmt, wodurch sie mit einer Negativ-Fotoresistmembran beschichtet ist. Die Fotoresistmernbran wird ausgeheizt, freigesetzt und chemisch geätzt, um eine entsprechendes Muster auf der oberen Oberfläche der zweiten Epitaxialschicht 25 freizulegen. Bor wird durch das Muster zur Ausbildung des Vorläufers der dritten Trennbereiche 29 ionenimplantiert. Eine weitere Wärmebehandlung läßt das Bor mit einer Dicke von 2-3 µm nach unten diffundieren, um die dritten Trennbereiche 29 auszubilden, und sie läßt auch die zweiten Trennbereiche 28 nach oben diffundieren, bis diese Bereiche sich miteinander verbinden. An dieser Stelle überlagern sich die drei Trennbereiche 27, 28 und 29 zur Ausbildung eines einzelnen Trennbereichs 26, der die Epitaxialschicht 24 und 25 in isolierte Inselbereiche auftrennt.
  • In Fig. 9 wird ein Resistmuster für die Ausbildung einer Ionenimplantationsmaske zur Erzeugung des Basisbereichs 37 vom P-Typ gebildet. Als nächstes diffundiert Phosphor zur Erzeugung des Diffusionsbereichs 31 vom N&spplus;-Typ, des Ernitterbereichs 38 vom N&spplus;-Typ und des Kollektorkontaktbereichs 39 vom N&spplus;-Typ in die Oberfläche der Vorrichtung.
  • In Fig. 1 wiederum durchlaufen Aluminiumelektroden 33, 34, 40, 40' und 40" durch Öffnungen in der Oxidmembran 32 zur Erzeugung von externem Kontakt zu dem Diffusionsbereich 31 vom N&spplus;-Typ, dem mittleren. Trennbereich 26 vom P&spplus;-Typ, dem Emitterbereich 38 vom N&spplus;-Typ, dem Basisbereich 37 vom P-Typ bzw. dem Kollektorkontaktbereich 39 vom N&spplus;-Typ.
  • Die Fotodiode 21 des IC mit der vorgenannten Struktur hat die folgenden Merkmale.
  • Der Kathodenkontakt 33 und der Anodenkontakt 34 sind mit Vcc (+5V) bzw. der Massespannung (GND) rückgespannt. Diese Vorspannung erzeugt eine Verarmungsschicht, die sich von dem Übergang zwischen der zweiten Epitaxialschicht 25 vom P-Typ und dem Diffusionsbereich 31 vom N&spplus;-Typ in die Epitaxialschicht 24 und 25 erstreckt. Die Epitaxialschichten 24 und 25 haben einen hohen spezifischen Widerstand.
  • Licht mit einer Frequenz (bzw. Wellenlänge) von 800 nm durchläuft die Fotodiode 21 bis zu einer Tiefe von mehr als 20 µm (Mikron). Das Licht erzeugt Ladungsträger innerhalb der Fotodiode 21 zur Erzeugung eines Fotostroms in dieser.
  • Die Ladungsträger werden innerhalb der Verarmungsschicht erzeugt, und eine entsprechende Zahl Ladungsträger wird außerhalb des Verarmungsbereiches erzeugt. Die Ladungsträger innerhalb des Verarmungsbereiches bewegen sich aufgrund des niedrigen spezifischen Widerstands dieses Gebiets sehr schnell. Die Ladungsträger außerhalb des Verarm ungsbereiches bewegen sich wegen des hohen spezifischen Widerstands dieses Gebiets langsam.
  • Bei dieser Erfindung werden, da sich der Verarm ungsbereich im wesentlichen vollständig über beide Epitaxialschichten 24 und 25 erstreckt, alle Ladungsträger innerhalb des Verarmungsbereiches erzeugt, so daß das Ansprechverhalten der Fotodiode 21 sehr schnell ist.
  • Desweiteren ist der Diffusionsbereich 31 vom N&spplus;-Typ, der die Kathode der Fotodiode 21 bildet, sehr dünn, wobei er in der Tiefe auf etwa 0,3 bis 1,0 µm (Mikron) beschränkt ist. Somit ist der dünne Emitter nicht in der Lage, eine große Zahl von Ladungsträgern zu erzeugen. Aufgrund der hohen Konzentration von Verunreinigungen in der ersten und der zweiten Epitaxialschicht 24 und 25 verschwinden die in die sen erzeugten Ladungsträger schnell oder bewegen sich schnell in den Diffusionsbereich 31 vom N+ -Typ. Im Ergebnis wird nur ein geringer Verzögerungsstrom durch Ladungsträgerdiffusion erzeugt.
  • Der tiefe Diffusionsbereich, der in dem mittleren Trennbereich vom P&spplus;-Typ erzeugt ist, liefert eine Anodenelektrode mit sehr niedrigem spezifischen Widerstand.
  • Der NPN-Transistor 22 des IC mit der vorgenannten Struktur hat die folgenden Merkmale.
  • Die Konzentration der Verunreinigungen in der Kollektorschicht 36 vom N-Typ der zweiten Epitaxialschicht 25 ist geeignet, die Transistorwirkung zu erzielen.
  • Der zum Diffundieren des Kollektorbereichs 36 vom N-Typ nach unten in Kontakt mit der innenleitenden Schicht 35 vom N&spplus;-Typ benötigte Wärm ebehandlungszeitabschnitt ist aufgrund der zwei Epitaxialschichten begrenzt. Nur ein Teil der zweiten Epitaxialschicht 25 muß in einen Bereich vom N-Typ umgewandelt werden. Die Epitaxialschicht 24 und 25 sind sehr leicht P-dotiert, wobei sie einen relativ hohen spezlfischen Widerstand haben.
  • Die Epitaxialschichten 24 und 25 sind so leicht P-dotiert, daß ein Verarbeitungsbehälter für das darauffolgende epitaxiale Wachsen vom N-Typ verwendet werden kann, ohne daß der Behälter durch die Verunreinigung vom P-Typ der Epitaxialschichten 24 und 25 verunreinigt würde. Auch ermöglicht das leichte P-Dotieren die einfache Steuerung des spezifischen Widerstandes.
  • Die bekannte Vorrichtung aus Fig. 11 hat das Problem, daß Bor nach oben während der Wärmebehandlung des stark P-dotierten Substrats 1 in die Epitaxialschicht 2 oberhalb diffundiert, um so eine selbstdotierte Schicht 11 zu erzeugen. Die selbstdotierte Schicht 11 verhindert die Ausdehnung der Verarmungsschicht zu dem Subtrat 1.
  • In Fig. 1 verringern die leichte P-Dotierung des Substrats 22 auf etwa 40 bis 60 Ω cm und die noch leichtere Dotierung der ersten Epitaxialschicht 24 auf etwa 1000 bis 1500 Ω cm (mit einem spezifischen Endwiderstand von 200 bis 1500 Ω cm) das Problem einer Selbstdotierungsschicht, die sich in die erste Epitaxialschicht 24 erstreckt. Die sehr niedrige P-Dotierung des Substrats 23 und die relativ niedrige P-Dotierung der ersten Epitaxialschicht verringern die Selbstdotierungsschicht und ermöglichen es der Verarm ungsschicht, sich im wesentlichen über die gesamte Strecke bis zur Oberfläche des Substrats 23 zu erstrecken.
  • Der hohe spezifische Widerstand des Substrats 23 und die Abnahme der Selbstdotierungsschicht würden zu einer Erhöhung des spezifischen Widerstands des Anodenkontakts 34 führen, wenn das Design des Stands der Technik aus Fig. 11 verwendet würde. Bei der in Fig. 1 gezeigten Ausführungsform der Erfindung wird das Erhöhen des spezifischen Widerstandes des Anodenkontakts 34 vermieden, indem der Trennbereich 26 vom P&spplus;-Typ nach unten in das Substrat hinein ausgedehnt wird.
  • In Fig. 10 enthält eine erfindungsgemäße Ausführungsform eine "Offsetting"-Schicht 41 mit Verunreinigungen vom N- Typ, die in die Oberfläche des Substrats 23 der Fotodiode 21 ionenimplantiert sind, um die Konzentration der Verunreinigung an der Oberfläche des Substrats 23 zu verändern. Die "Offsetting"-Schicht 41 ermöglicht es der Verarmungsschicht, sich über den gesamten Weg der Oberfläche des Substrats 23 zu erstrecken. Die Verunreinigung vom N-Typ, die die "Offsetting"-Schicht 41 bilden, können in das Substrat 23 nur unterhalb der die Fotodiode 21 bildenden Insel ionenimplantiert sein. Jedoch aus Gründen der einfacheren Verarbeitung ist es akzeptierbar, daß die Verunreinigungen vom N-Typ über die gesamte Oberfläche des Substrats, einschließlich unterhalb der Inseln sowohl der Fotodiode 21 als auch des NPN-Transistors 22, ionenimplantiert werden. Die Diffusion der Verunreinigung vom N-Typ wird nicht über die Tiefe hinausgehen, über die sich der Trennbereich 27 ausdehnt. Somit erhöht das Vorsehen der "Offsetting"- Schicht 41 nicht den spezifischen Widerstand der Anodenelektrode 34.
  • Phosphor wird mit einer Konzentration von 1 bis 5 x 10¹¹ Atom pro cm² zur Ausbildung des Vorläufers der "Offsetting"-Schicht 41 ionenimplantiert. Nach der Implantation wird der Phosphor durch Wärmebehandlung diffundiert, um einen spezifischen Widerstand, der sich zwischen 40 bis 60 Ω cm bis über 200 Ω cm ändert, zu erreichen. Die "Offsetting"-Schicht wird zu einer Tiefe von 2 bis 10 jzm diffundiert. Der erste Trennbereich 27 erstreckt sich nach unten zu einer Tiefe von 7 bis 15 µm in das Substrat 23. Der Trennbereich 27 erstreckt sich unterhalb der "Offsetting"- Schicht 41 und blockiert somit die seitliche Migration der Ladungsträger aus der "Offsetting"-Schicht 41. Die Verunreinigungen vom N-Typ in der "Offsetting"-Schicht 41 diffundieren nach oben in das benachbarte Gebiet der ersten Epitaxialschicht 24, wo sie die Ladungsträger vom P-Typ ausgleichen, die aus dem Substrat 23 nach oben in die erste Epitaxialschicht 24 selbstdotiert sind.

Claims (3)

1. Optische Halbleitervorrichtung mit einer Fotodiode (21) und einem Transistor (22) mit:
einem Halbleitersubstrat (23) eines ersten Leitfähigkeitstyps,
einer ersten Epitaxieschicht (24) eines intrinsischen Halbleitermaterials, das auf der Oberfläche des Halbleitersubstrats (23) aufgewachsen ist,
einer zweiten Epitaxieschicht (25) aus intrinsischem Halbleitermaterial, das auf der Oberfläche der ersten Epitaxieschicht (24) aufgewachsen ist,
einem Trennbereich (26) des ersten Leitfähigkeitstyps, der die erste und die zweite Epitaxieschicht in zumindest erste und zweite Inselbereiche aufteilt,
einem Diffusionsbereich (31) in der Oberfläche der zweiten Epitaxieschicht (25) des ersten Inselbereichs,
einer Versenkschicht (35) des zweiten Leitfähigkeitstyps an der Schnittfläche zwischen der ersten und der zweiten Epitaxieschicht in dem zweiten Inselbereich,
einer Kollektorschicht (36) des zweiten Leitfähigkeitstyps in dem zweiten Inselbereich, die sich von der Fläche der zweiten Epitaxieschicht zur Versenkschicht (35) erstreckt,
einem Basisbereich (37) des ersten Leitfähigkeitstyps in der Oberfläche der Kollektorschicht in dem zweiten Inselbereich,
und einem Ernitterbereich(38) des zweiten Leitfähigkeitstyps in der Fläche des Basisbereichs,
dadurch gekennzeichnet, daß
das Halbleitersubstrat (23) einen spezifischen Widerstand von 40 bis 60 Ω cm aufweist,
die erste und die zweite Epitaxieschicht (24, 25) spezifische Widerstände von mehr als 200 Ω cm aufweisen,
die Kollektorschicht (36) einen spezifischen Widerstand von weniger als sowohl die erste als auch die zweite Epitaxieschicht aufweist,
der Diffusionsbereich von dem zweiten Leitfähigkeitstyp ist,
und daß eine Offsetschicht (41), die Störstoffe des zweiten Leitfähigkeitstyps enthält, um die Konzentration der Störstoffe in der Oberfläche des Substrates auszugleichen, in der Oberfläche des Halbleitersubstrats (23) zumindest unterhalb der ersten Insel vorgesehen ist.
2. Optische Halbleitervorrichtung nach Anspruch 1, wobei der Trennbereich (26) sich in das Halbleitersubstrat (23) erstreckt und den Abstand überschreitet, in dem sich die Offsetschicht in das Halbleitersubstrat (23) erstreckt.
3. Optische Halbleitervorrichtung mit einer Fotodiode (21) und einem Transistor (22) mit:
einem Halbleitersubstrat (23) eines ersten Leitfähigkeitstyps,
einer ersten Epitaxieschicht (24), die auf der Oberfläche des Halbleitersubstrats (23) aufgewachsen ist,
einer zweiten Epitaxieschicht (25), die auf der Oberfläche der ersten Epitaxieschicht (24) aufgewachsen ist,
einem Trennbereich (26) des ersten Leitfähigkeitstyps, der die erste und die zweite Epitaxieschicht in zumindest einen ersten und einen zweiten Inselbereich aufteilt,
einem Diffusionsbereich (31) in der Oberfläche der zweiten Epitaxieschicht (25) des ersten Inselbereichs,
einer Versenkschicht (35) des zweiten Leitfähigkeitstyps an der Schnittfläche zwischen der ersten und der zweiten Epitaxieschicht in dem zweiten Inselbereich,
einer Kollektorschicht (36) des zweiten Leitfähigkeitstyps in dem zweiten Inselbereich, die sich von der Oberfläche der zweiten Epitaxieschicht zur Versenkschicht (35) erstreckt,
einem Basisbereich (37) des ersten Leitfähigkeitstyps in der Oberfläche der Kollektorschicht in dem zweiten Inselbereich,
und einem Emitterbereich (38) des zweiten Leitfähigkeitstyps in der Oberfläche des Basisbereichs,
dadurch gekennzeichnet, daß
die erste und die zweite Epitaxieschicht vom ersten Leitfähigkeitstyp sind,
das Halbleitersubstrat (23) einen spezifischen Widerstand von 40 bis 60 Ω cm aufweist,
die erste und die zweite Epitaxieschicht (24, 25) spezifische Widerstände von mehr als 200 Ω cm aufweisen,
die Kollektorschicht (36) einen spezifischen Widerstand von weniger als beide spezifischen Widerstände der ersten und der zweiten epitaktischen Schicht aufweist,
der Diffusionsbereich von dem zweiten Leitfähigkeitstyp ist und daß eine Offsetschicht (41), die Störstoffe des zweiten Leitfähigkeitstyps enthält, um die Konzentration von Störstoffen in der Oberfläche des Substrates auszugleichen, in der Oberfläche des Halbleitersubstrats (23) zumindest unterhalb der ersten Insel vorgesehen ist.
DE69313365T 1992-06-25 1993-06-24 Optische Halbleitervorrichtung und ihr Herstellungsverfahren Expired - Lifetime DE69313365T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4167545A JP2793085B2 (ja) 1992-06-25 1992-06-25 光半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE69313365D1 DE69313365D1 (de) 1997-10-02
DE69313365T2 true DE69313365T2 (de) 1998-03-19

Family

ID=15851704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69313365T Expired - Lifetime DE69313365T2 (de) 1992-06-25 1993-06-24 Optische Halbleitervorrichtung und ihr Herstellungsverfahren

Country Status (5)

Country Link
US (1) US5418396A (de)
EP (1) EP0576009B1 (de)
JP (1) JP2793085B2 (de)
KR (1) KR100208643B1 (de)
DE (1) DE69313365T2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2731115B2 (ja) * 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
US5770872A (en) 1995-12-06 1998-06-23 Arai; Chihiro Photoelectric converter apparatus
KR100223828B1 (ko) * 1996-09-02 1999-10-15 구본준 반도체 소자의 제조방법
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
TW423103B (en) * 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
JPH10284753A (ja) * 1997-04-01 1998-10-23 Sony Corp 半導体装置及びその製造方法
JP4739467B2 (ja) * 1997-04-03 2011-08-03 ローム株式会社 光電気変換ic
US6274464B2 (en) * 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
DE69906923T2 (de) * 1998-12-28 2004-02-26 Sharp K.K. Lichtempfänger mit integrierter Schaltung
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
JP2001284629A (ja) 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
US6429500B1 (en) * 2000-09-29 2002-08-06 International Business Machines Corporation Semiconductor pin diode for high frequency applications
JP4208172B2 (ja) * 2000-10-31 2009-01-14 シャープ株式会社 フォトダイオードおよびそれを用いた回路内蔵受光素子
US6593636B1 (en) * 2000-12-05 2003-07-15 Udt Sensors, Inc. High speed silicon photodiodes and method of manufacture
JP2002231992A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体受光素子
JP4940511B2 (ja) * 2001-07-05 2012-05-30 ソニー株式会社 半導体装置およびその製造方法
JP2004087979A (ja) * 2002-08-28 2004-03-18 Sharp Corp 受光素子およびその製造方法並びに回路内蔵型受光素子
DE10241156A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
JP4083553B2 (ja) * 2002-11-28 2008-04-30 松下電器産業株式会社 光半導体装置
KR20050106495A (ko) * 2003-03-06 2005-11-09 소니 가부시끼 가이샤 고체촬상소자 및 그 제조방법과 고체촬상소자의 구동방법
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7115439B2 (en) 2004-01-16 2006-10-03 Eastman Kodak Company High photosensitivity CMOS image sensor pixel architecture
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
JP4966591B2 (ja) * 2006-06-07 2012-07-04 日本オプネクスト株式会社 半導体発光素子の製造方法
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7935546B2 (en) * 2008-02-06 2011-05-03 International Business Machines Corporation Method and apparatus for measurement and control of photomask to substrate alignment
MX2011002852A (es) 2008-09-15 2011-08-17 Udt Sensors Inc Fotodiodo de espina de capa activa delgada con una capa n+ superficial y metodo para fabricacion del mismo.
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP2010278045A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 光半導体装置
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
CN107946333A (zh) * 2017-11-30 2018-04-20 德淮半导体有限公司 图像传感器及形成图像传感器的方法
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546794A (en) * 1977-06-17 1979-01-19 Nec Corp Semiconductor device
JPS5660054A (en) * 1979-10-19 1981-05-23 Toshiba Corp Semiconductor integrated circuit
JPS5661160A (en) * 1979-10-25 1981-05-26 Pioneer Electronic Corp Semiconductor device
JPS6161457A (ja) * 1984-09-01 1986-03-29 Canon Inc 光センサおよびその製造方法
JPS61216464A (ja) * 1985-03-22 1986-09-26 Nec Corp 受光ダイオ−ドとトランジスタのモノリシツク集積素子
JPS63174357A (ja) * 1987-01-13 1988-07-18 Mitsubishi Electric Corp 半導体集積回路装置
JP2800827B2 (ja) * 1988-02-12 1998-09-21 浜松ホトニクス株式会社 光半導体装置およびその製造方法
JPH01255581A (ja) * 1988-04-04 1989-10-12 Fuji Photo Film Co Ltd 感圧記録材料
JPH0779154B2 (ja) * 1989-03-10 1995-08-23 シャープ株式会社 回路内蔵受光素子
JP2717839B2 (ja) * 1989-03-20 1998-02-25 松下電子工業株式会社 光半導体装置
NL8901629A (nl) * 1989-06-28 1991-01-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting en uitlees- of schrijfeenheid bevattende een dergelijke stralingsgevoelige halfgeleiderinrichting.
JPH04114469A (ja) * 1990-09-04 1992-04-15 Sharp Corp 回路内蔵受光素子
JPH04152670A (ja) * 1990-10-17 1992-05-26 Nec Corp 受光素子の製造方法
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置

Also Published As

Publication number Publication date
DE69313365D1 (de) 1997-10-02
EP0576009A1 (de) 1993-12-29
JP2793085B2 (ja) 1998-09-03
JPH0613643A (ja) 1994-01-21
US5418396A (en) 1995-05-23
KR100208643B1 (ko) 1999-07-15
EP0576009B1 (de) 1997-08-27
KR940001385A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
DE69313365T2 (de) Optische Halbleitervorrichtung und ihr Herstellungsverfahren
DE69223664T2 (de) Optische Halbleitervorrichtung
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3687628T2 (de) Selbstalignierter kanalunterbrecher.
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3100839A1 (de) Integrierte schaltungsanordnung
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE3689705T2 (de) Zener-Diode.
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2953394C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition