[go: up one dir, main page]

DE69231751T2 - Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür - Google Patents

Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür

Info

Publication number
DE69231751T2
DE69231751T2 DE69231751T DE69231751T DE69231751T2 DE 69231751 T2 DE69231751 T2 DE 69231751T2 DE 69231751 T DE69231751 T DE 69231751T DE 69231751 T DE69231751 T DE 69231751T DE 69231751 T2 DE69231751 T2 DE 69231751T2
Authority
DE
Germany
Prior art keywords
potential
erasing
cell
voltage
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69231751T
Other languages
English (en)
Other versions
DE69231751D1 (de
Inventor
Takao Akaogi
Ryoji Hagiwara
Kiyoshi Itano
Yasushi Kasa
Shouichi Kawamura
Hiromi Kawashima
Yasushige Ogawa
Tetsuji Takeguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP32470191A external-priority patent/JP3281008B2/ja
Priority claimed from JP34657191A external-priority patent/JPH05182483A/ja
Priority claimed from JP467892A external-priority patent/JPH05189984A/ja
Priority claimed from JP4145300A external-priority patent/JPH05343985A/ja
Priority claimed from JP25659492A external-priority patent/JP3182917B2/ja
Priority claimed from JP29998792A external-priority patent/JP3119740B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69231751D1 publication Critical patent/DE69231751D1/de
Application granted granted Critical
Publication of DE69231751T2 publication Critical patent/DE69231751T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Description

  • Die vorliegende Erfindung betrifft einen sogenannten Flash-Speicher oder einen nichtflüchtigen Halbleiterspeicher, aus dem existierende Informationen gleichzeitig oder blockweise elektrisch gelöscht werden können. Im besonderen betrifft diese Erfindung Verbesserungen beim Löschen eines Flash-Speichers und Verbesserungen der zugeordneten Schaltungsanordnung.
  • In den letzten Jahren ist eine Vielfalt an Halbleiterspeichern, wie z. B. ein elektrisch löschbarer programmierbarer Nur-Lese-Speicher [electrically erasable programmable read only memory] (EEPROM), der durch elektrisches Löschen von darin gespeicherten Daten neu beschrieben werden kann, auf dem Gebiet von nichtflüchtigen Speichern entwickelt worden.
  • Die Halbleiterspeicher sind nichtflüchtige Speicher, die durch elektrisches Löschen von spezifizierten Daten, die zuvor hineingeschrieben wurden, wieder beschreibbar gemacht werden.
  • Was diese Art von nichtflüchtigen Speichern betrifft, sind angesichts der Verwendung als Ersatz für einen magnetischen Speicher oder dergleichen Anstrengungen unternommen worden, um die Kapazität zu erhöhen und die Kosten zu verringern. Zur Verwendung in einem tragbaren Informationsverarbeitungsterminal oder dergleichen ist es jedoch erforderlich, die Spannungsanforderungen zu reduzieren.
  • Bekannte Halbleiterspeicher, die nichtflüchtige Speicher sind, die durch Löschen von spezifizierten Daten, die zuvor hineingeschrieben wurden, wieder beschreibbar gemacht werden, umfassen einen löschbaren programmierbaren Nur-Lese- Speicher [erasable programmable read only memory] (EPROM) und den EEPROM.
  • Der EPROM hat den Vorteil einer kleinen Zellengröße. Jedoch ist das Löschen von Daten lästig, da ultraviolettes Licht zum Löschen von Daten verwendet werden muß. Bezüglich des EEPROM ist das Datenlöschen einfach, weil Daten elektrisch gelöscht werden können. Jedoch ist die Zellengröße in dem EEPROM größer als jene des EPROM, wodurch es schwer wird, die Kapazität eines EEPROM zu erhöhen.
  • Als Halbleiterspeicher, der die Vorteile der oben erwähnten Speicher hat, ist zum Beispiel ein Speicher entwickelt worden, der als Flash-Speicher bezeichnet wird.
  • In der folgenden Beschreibung wird der Ausdruck "Flash- Speicher" verwendet.
  • Der nichtflüchtige Halbleiterspeicher hat zum Beispiel solch eine Gesamtkonfiguration, wie sie in Fig. 1 gezeigt ist. In Fig. 1 sind N Zellenblöcke 11&sub1; bis 11 N (zum Beispiel acht Blöcke), die jeweils mehrere Transistorzellen haben, in einer Reihe angeordnet. Die Zellenblöcke 11&sub1; bis 11 N sind jeweilig mit Bitleitungsselektionsschaltungen 12&sub1; bis 12 N und Leseverstärkern/Lesepuffern 13&sub1; bis 13 N versehen.
  • Ein Reihenadressensignal wird von einem Reihenadressenpuffer jedem der Zellenblöcke 11&sub1; bis 11 N über einen Reihendecodierer 15 zugeführt. Ein Spaltenadressensignal wird von einem Spaltenadressenpuffer 16 jeder der Bitleitungsselektionsschaltungen 12&sub1; bis 12 N über einen Spaltenadressendecodierer 17 zugeführt. Eine Spannung VS, die von einer Quellenenergiezuführschaltung 18 gesendet wird, wird auf jede der Sourceelektroden der Transistorzellen von den Zellenblöcken 11&sub1; bis 11 N angewendet.
  • Fig. 2 zeigt den Zellenblock 11, der einer der Zellenblöcke in dem obigen nichtflüchtigen Halbleiterspeicher ist, und seine periphere Schaltungsanordnung. In Fig. 2 sind Komponenten, die mit jenen von Fig. 1 identisch sind, mit denselben Bezugszeichen versehen, und eine Beschreibung von ihnen wird weggelassen. In Fig. 2 umfaßt die Bitleitungsselektionsschaltung 12 n-Kanal-MOS-Feldeffekttransistoren Q1 bis Qn. Spaltenadressensignale Y1 bis Yn werden von dem Spaltendecodierer 17 den Gates der Transistoren Q1 bis Qn zugeführt.
  • Der Zellenblock 11 umfaßt insgesamt n mal n Feldeffekttransistoren Q11 bis Qnn, die schwimmende Gates und Steuergates haben. Die Gates von n Transistoren Qil bis Qin (wobei i = 1, 2, etc., und n ist), die hintereinander angeordnet sind, werden mit Reihenadressensignalen Xi versehen, die von dem Reihendecodierer 15 über Wortleitungen gesendet werden.
  • Die Drains der n Transistoren Qli bis Qni, die kaskadiert angeordnet sind, sind mit den Drains der Transistoren Qi in der Bitleitungsselektionsschaltung 12 über Bitleitungen verbunden. Die Spannung von der Quellenenergieschaltung 18 wird auf jede der Sources der Transistoren Q11 bis Qnn angewendet. Ein Zellenverstärker 13a und ein Schreibpuffer 13b sind mit jeder der Sources der Transistoren Q1 bis Qn verbunden.
  • Wenn in dem obigen Halbleiterspeicher Reihenadressen Xi und Spaltenadressen Yj zum Schreiben selektiert werden, werden Daten, die aus dem Schreibpuffer 13 gelesen werden, in die Transistoren Qij der Zellenblöcke 11&sub1; bis 11 N geschrieben. Das Schreiben erfolgt gleichzeitig bei einem Bit für jeden der Zellenblöcke 11&sub1; bis 11 N oder für insgesamt N Bits, die mit den Reihenadressen und Spaltenadressen bezeichnet sind. Das Datenlöschen erfolgt bei allen Transistoren in den Zellenblöcken 11&sub1; bis 11 N gleichzeitig.
  • In einem Flash-Speicher werden Informationen in Abhängigkeit von dem Vorhandensein oder Nichtvorhandensein einer Ladung in einer Speicherzelle gehalten. Fig. 3 zeigt ein Beispiel für eine Struktur einer Speicherzelle. Ein Gate hat, wie in Fig. 3 gezeigt, eine zweischichtige Struktur, die aus einem Steuergate (CG) 25 und einem schwimmenden Gate (FG) 24 gebildet ist. Das Steuergate 25 ist mit einer Wortleitung WLi verbunden, und ein Drain (D) 23 ist mit einer Bitleitung BLi verbunden. Bezugszeichen 26 bezeichnet einen Tunneloxidfilm.
  • Der Flash-Speicher wird grob in zwei Typen eingeteilt, die als NOR- und NAND-Typen bezeichnet werden können. Diese Typen unterscheiden sich in einem Verfahren zum Schreiben, Lesen oder Löschen von Informationen in eine oder aus einer Speicherzelle. Anhand des Flash-Speichers des NOR-Typs wird unten das Schreiben, Lesen oder Löschen von Informationen in eine oder aus einer Speicherzelle beschrieben.
  • Wenn Informationen in eine Speicherzelle zu schreiben sind, die die obige Struktur hat, wird, wie in Fig. 4 gezeigt, die Wortleitung WLi auf Vpp (etwa 12 V) gesetzt, wird die Bitleitung BLi auf etwa 6 V gesetzt und wird die Source S auf 0 V gesetzt. Dann wird auf das Steuergate CG und das Drain D eine hohe Spannung angewendet. Dann fließt Strom in die Speicherzelle. Ein Teil der Elektronen, die durch die Speicherzelle fließen, wird auf Grund des hohen elektrischen Feldes in der Nähe des Drains D beschleunigt, erhält Energie und überwindet dann die Energiebarriere eines Isolierfilms des schwimmenden Gates. Die Elektronen werden schließlich dem schwimmenden Gate FG injiziert. Das schwimmende Gate FG ist mit anderen Schaltungen nicht elektrisch gekoppelt, so daß es Ladungen auf semipermanenter Basis halten kann.
  • Wenn Informationen aus einer Speicherzelle zu lesen sind, wird, wie in Fig. 5 gezeigt, die Wortleitung WLi auf Vcc (etwa 5 V) gesetzt, wird die Bitleitung BLi auf etwa 1 V gesetzt, und wird die Source S auf 0 V gesetzt. Dann wird die Speicherzelle selektiert, indem die Wortleitung WLi und die Bitleitung BLi spezifiziert wird. Der Schwellenwert des Zellentransistors schwankt in Abhängigkeit von den Ladungen, die in dem schwimmenden Gate FG gehalten werden. Der Strom, der durch die selektierte Speicherzelle fließt, schwankt in Abhängigkeit von den darin gespeicherten Informationen. Die Informationen können deshalb durch Detektieren und Verstärken des Stromes ausgelesen werden.
  • Die Spannungspegel des Steuergates CG, des Drains D, der Source 5 und des Substrates PS bei den obigen operativen Zuständen werden auf die Werte gesetzt, die in Tabelle 1 angegeben sind. Tabelle 1
  • Wenn Informationen aus einer Speicherzelle zu löschen sind, wird, wie in Fig. 6 gezeigt, die Wortleitung WLi auf etwa 0 V gesetzt, und die Bitleitung BLi wird geöffnet. In diesem Zustand wird das Drain D geöffnet, werden etwa 0 Volt auf das Steuergate CG angewendet und wird eine hohe Spannung von etwa 12 Volt auf die Source 5 angewendet.
  • Da eine hohe Spannung auf die Source 5 angewendet wird, ist eine tiefe Diffusion erforderlich, um den spezifischen Widerstand der diffundierten Schicht in der Source zu erhöhen. Dadurch wird eine Reduzierung des Zellenbereiches verhindert.
  • Zum partiellen Löschen (d. h., zum Löschen von nur einigen Zellen statt aller Zellen gleichzeitig) ist es erforderlich, daß verschiedene Teile der Vss-Leitung, die mit den Sources verbunden ist, verschiedene Spannungen haben. Dies führt dazu, daß eine Trennung der verschiedenen Teile oder eine erhöhte Anzahl von Steuerschaltungen vorgesehen werden muß. Folglich nimmt die Chipgröße zu.
  • Eine Lösung für das obige Problem ist das Anwenden einer negativen Spannung auf die Wortleitung WLi. Genauer gesagt, eine negative Spannung (etwa -10 V) wird auf das Steuergate CG angewendet, und Vcc (etwa 5 V) wird auf die Source S (den vorbestimmten Löschabschnitt) angewendet, wie in Fig. 7 gezeigt. Das Drain D wird geöffnet. Dann wird das Löschen ausgeführt.
  • Da in diesem Fall eine niedrige Spannung auf die Source S angewendet wird, braucht der spezifische Widerstand der Source nicht verstärkt zu werden. Dies trägt zu einer Reduzierung der Zellengröße bei. Das partielle Löschen wird durch selektives Anwenden der negativen Spannung nur auf die erforderlichen Steuergates CG ermöglicht.
  • Das obige Löschverfahren ist ein Sourcelöschverfahren, bei dem Ladungen in dem schwimmenden Gate FG zu der Source geleitet werden. Ein Kanallöschverfahren steht auch zur Verfügung, bei dem Ladungen in dem schwimmenden Gate zu einem Kanal geleitet werden; das heißt, zu einem Substrat (einem kanalhaltigen Abschnitt). Selbst bei diesem Verfahren wird eine negative Spannung auf das Steuergate angewendet. Das Kanallöschverfahren wird manchmal für den obengenannten Flash-Speicher des NAND-Typs eingesetzt.
  • Fig. 8 bis 11 zeigen die Zustände einer Speicherzelle, wenn eine Spannung gemäß verschiedenen Löschverfahren angewendet wird. In Fig. 8 bis 11 ist die Speicherzelle ein n- Kanal-Transistor.
  • Fig. 8 zeigt einen Zustand, bei dem eine positive Spannung gemäß einem Kanallöschverfahren angewendet wird. Das Drain D und die Source 5 werden geöffnet, und das Steuergate CG wird auf 0 V gesetzt. Die hohe Spannung Vpp wird auf die p-Mulde (den vorbestimmten Löschabschnitt) angewendet, die einem Kanal (einem kanalhaltigen Abschnitt) äquivalent ist. Beim Kanallöschen wird die Dreifachmuldenstruktur eingesetzt, die in Fig. 8 gezeigt ist, da eine positive Vorspannung auf den Kanal angewendet wird.
  • Fig. 9 zeigt einen Zustand, bei dem eine positive Spannung gemäß dem Sourcelöschverfahren angewendet wird. Das Drain D wird geöffnet, und dann wird das Steuergate CG auf 0 V gesetzt. Die hohe Spannung Vpp wird auf die Source (den vorbestimmten Löschabschnitt) 5 angewendet. Das Substrat wird geöffnet oder auf 0 V gesetzt.
  • Fig. 10 zeigt einen Zustand, bei dem eine negative Spannung gemäß dem Kanallöschverfahren angewendet wird. Das Drain D und die Source S werden geöffnet, und das Steuergate CG wird auf eine negative Spannung VBB gesetzt. Eine positive Spannung Vcc wird auf die p-Mulde (den vorbestimmten Löschabschnitt) angewendet, die einem Kanal (kanalhaltigen Abschnitt) äquivalent ist. VBB - Vcc wird zwischen dem Steuergate CG und dem Kanal angewendet.
  • Fig. 11 zeigt einen Zustand, bei dem eine negative Spannung gemäß dem Sourcelöschverfahren angewendet wird. Das Drain D wird geöffnet, und dann wird das Steuergate CG auf die negative Spannung VBB gesetzt. Die Source (der vorbestimmte Löschabschnitt) S wird auf die positive Spannung Vcc gesetzt.
  • Dieses Löschverfahren wird zum Beispiel in der Flash- Speichervorrichtung verwendet, die in US 5077691 offenbart ist. Es kann davon ausgegangen werden, daß jene Vorrichtung eine Vielzahl von Flash-Speicherzellen enthält, die jeweils einen Transistor mit einer Sourcezone, einer Drainzone, einem schwimmenden Gate, einem Steuergate und einem kanalhaltigen Abschnitt umfassen, wobei ein Kanal zwischen den Source- und Drainzonen des Transistors gebildet wird, wenn die Vorrichtung in Gebrauch ist, welcher kanalhaltige Abschnitt in einem Substrat der Vorrichtung oder in einer Mulde innerhalb des Substrates gebildet wird; ein negatives Spannungsquellenmittel zum Ausgeben eines ersten Potentials, das bezüglich eines zweiten Potentials negativ ist; und ein Löschmittel, das mit dem negativen Spannungsquellenmittel verbunden ist und während einer Speicherzellenlöschoperation betriebsfähig ist, um zu bewirken, daß das erste Potential auf das Steuergate von jeder zu löschenden Zelle angewendet wird, während das zweite Potential auf einen vorbestimmten Löschabschnitt von jeder derartigen Zelle angewendet wird, so daß Ladungen, die in dem schwimmenden Gate der Zelle gespeichert sind, aus ihm in den Löschabschnitt verlegt werden, welcher Löschabschnitt der kanalhaltige Abschnitt oder die Sourcezone der Zelle ist. In dieser Vorrichtung ist das erste (Steuergate-)Potential eine relativ hohe negative Spannung (-12 V bis -17 V), und das zweite (Sourcezonen-) Potential ist eine relativ niedrige positive Spannung (+0,5 V bis +5 V), und das Substratpotential ist Erdpotential (0 V). Dies ermöglicht das Bilden einer relativ großen Potentialdifferenz zwischen dem Steuergate und der Sourcezone, während die Source-Substrat-Sperrspannung auf +5 V oder darunter gehalten wird.
  • Übrigens offenbart EP-A-0209912 eine EEPROM-Vorrichtung, die einen NMOS-Transistor hat, der in einer p-Mulde in einem n-Typ-Substrat gebildet ist. Bei der Vorrichtung werden eine niedrige positive Spannung (Zuführspannung Vcc 5 V) und eine große negative Spannung (-Vpp -12 V) verwendet, um das Schreiben und Löschen zu bewirken. Bei der Löschoperation wird -Vpp auf die Gateelektrode angewendet, und Vcc wird auf die Mulde angewendet. Dies bedeutet, daß das Substratpotential auf ein vergleichsweise niedriges Potential, z. B. etwa +5 V, festgelegt sein kann, so daß ein p-Kanal-MOSFET, der auf dem n-Typ-Substrat gebildet ist, mit gewöhnlichen Signalpegeln arbeiten kann. Dies macht es möglich, die peripheren Schaltungen des NMOS-Transistors unter Verwendung einer CMOS-Schaltungsanordnung zu konstruieren.
  • Welches Verfahren zum Löschen eines Flash-Speichers auch immer eingesetzt wird (das Kanallöschen oder das Sourcelöschen), die Spannung, die zwischen dem Steuergate CG und dem Kanal oder der Source 5 (dem vorbestimmten Löschabschnitt) angewendet wird, beeinflußt das Löschen enorm. Für ein stabiles Löschen muß die Spannung, die zwischen dem Steuergate und dem Kanal oder der Source anzuwenden ist, ungeachtet der Schwankung der externen Energiezufuhr konstantgehalten werden. Ein Speicher für eine tragbare Vorrichtung ist eines von zur Zeit denkbaren Anwendungsgebieten für einen Flash-Speicher. Bei dieser Art von tragbaren Vorrichtungen werden Batterien als Energiezufuhr verwendet. Wenn ein Flash-Speicher für eine tragbare Vorrichtung verwendet wird, wird er deshalb einer Spannungsschwankung einer externen Energiezufuhr ausgesetzt. Unter diesen Umständen besteht eine zunehmende Nachfrage nach einem Löschverfahren für einen Flash-Speicher, das ein stabiles Löschen ungeachtet von Schwankungen einer externen Energiezufuhr gestattet, und nach einem Flash-Speicher, der gemäß dem Löschverfahren gelöscht werden kann.
  • Deshalb ist es wünschenswert, ein stabiles Löschen für einen spezifizierten Zeitraum zu ermöglichen.
  • Eine Halbleiterspeichervorrichtung, die einen ersten Aspekt der vorliegenden Erfindung verkörpert, ist gekennzeichnet durch ein Spannungssteuermittel, das mit dem Steuergate und dem Löschabschnitt von jeder zu löschenden Zelle während solch einer Löschoperation operativ verbunden ist, zum Beibehalten einer im wesentlichen konstanten, im voraus selektierten Potentialdifferenz zwischen den angewendeten ersten und zweiten Potentialen während der Löschoperation.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Löschverfahren zur Verwendung in einer Halbleiterspeichervorrichtung vorgesehen, die eine Vielzahl von Flash- Speicherzellen umfaßt, die jeweils einen Transistor enthalten, der eine Sourcezone, eine Drainzone, ein schwimmendes Gate, ein Steuergate und einen kanalhaltigen Abschnitt hat, in der ein Kanal zwischen den Source- und Drainzonen des Transistors gebildet wird, wenn die Vorrichtung in Gebrauch ist, welcher kanalhaltige Abschnitt in einem Substrat der Vorrichtung oder in einer Mulde innerhalb des Substrates gebildet wird, bei welchem Verfahren: während einer Speicherzellenlöschoperation ein erstes Potential auf das Steuergate von jeder zu löschenden Zelle angewendet wird, während ein zweites Potential auf einen vorbestimmten Löschabschnitt der Zelle angewendet wird, welcher Löschabschnitt der kanalhaltige Abschnitt oder die Sourcezone der Zelle ist und welches erste Potential bezüglich des zweiten Potentials negativ ist, so daß Ladungen, die in dem schwimmenden Gate der Zelle gespeichert sind, aus ihm in den Löschabschnitt verlegt werden; dadurch gekennzeichnet, daß während der Löschoperation eine im wesentlichen konstante, im voraus selektierte Potentialdifferenz zwischen den angewendeten ersten und zweiten Potentialen beibehalten wird.
  • In solch einem Flash-Speicher und bei solch einem Löschverfahren wird die Spannung zwischen einem Steuergate und einem Kanal oder einer Source während der gesamten Zeit konstantgehalten, so daß Fehler in der Löschzeit reduziert werden.
  • Als Beispiel wird nun Bezug auf die beiliegenden Zeichnungen genommen, in denen:
  • Fig. 1 eine Gesamtkonfiguration eines Flash-Speichers zeigt, in dem Ausführungsformen der vorliegenden Erfindung implementiert sein können;
  • Fig. 2 ein Schaltungsdiagramm ist, das eine Hauptsektion von Fig. 1 zeigt;
  • Fig. 3 eine Struktur einer Speicherzelle zeigt;
  • Fig. 4 bis 7 erläuternde Diagramme für Verfahren zum Auslesen, Beschreiben und Löschen eines Flash-Speichers sind; wobei Fig. 4 die Bedingungen zum Beschreiben zeigt;
  • Fig. 5 die Bedingungen zum Auslesen zeigt; Fig. 6 die Bedingungen zum Löschen zeigt; Fig. 7 die Bedingungen zum Löschen auf der Basis der Anwendung einer negativen Spannung zeigt;
  • Fig. 8 ein erläuterndes Diagramm zum Kanallöschen auf der Basis der Anwendung einer hohen Spannung ist;
  • Fig. 9 ein erläuterndes Diagramm zum Sourcelöschen auf der Basis der Anwendung einer hohen Spannung ist;
  • Fig. 10 ein erläuterndes Diagramm zum Kanallöschen auf der Basis der Anwendung einer negativen Spannung ist;
  • Fig. 11 ein erläuterndes Diagramm zum Sourcelöschen auf der Basis der Anwendung einer negativen Spannung ist;
  • Fig. 12 eine Struktur einer Transistorzelle zeigt;
  • Fig. 13 ein erläuterndes Diagramm zum übermäßigen Löschen ist;
  • Fig. 14 eine Schaltungsanordnung der ersten Ausführungsform zeigt;
  • Fig. 15 eine Schaltungsanordnung der zweiten Ausführungsform zeigt;
  • Fig. 16 eine Schaltungsanordnung der dritten Ausführungsform zeigt;
  • Fig. 17 eine Schaltungsanordnung der vierten Ausführungsform zeigt;
  • Fig. 18 eine Schaltungsanordnung der fünften Ausführungsform zeigt; und
  • Fig. 19 eine Schaltungsanordnung der sechsten Ausführungsform zeigt.
  • Vor den Ausführungsformen wird das Schreiben vor dem Löschen beschrieben.
  • Fig. 12 zeigt eine Struktur einer Speicherzelle, die in Fig. 3 gezeigt ist, detaillierter. Ein Transistor, der als Speicherzelle dient, hat, wie in Fig. 12 gezeigt, eine Struktur, bei der n-Typ-Diffusionszonen 32 und 33 in einem p-Typ-Substrat 31 mit einem gewissen Abstand zwischen sich gebildet sind. Ein schwimmendes Gate (FG) 34 und ein Steuergate (CG) 35 sind über dem p-Typ-Substrat 31 gebildet und mit einem Oxidfilm 36 bedeckt. Die n-Typ-Diffusionszonen 32 und 33 sind mit einer Sourceelektrode 37 bzw. einer Drainelektrode 39 gekoppelt. Das Steuergate 35 ist mit einer Gateelektrode 38 gekoppelt.
  • Ein Isolierfilm zum Isolieren zwischen dem schwimmenden Gate (FG) und dem Steuergate (CG) in dem Speicherzellentransistor des Stapelgatetyps kann ein Oxidfilm oder ein Oxidnitridfilm sein. Jedoch wird ein ONO-Film, das heißt, eine dreischichtige Struktur aus einem Oxidfilm über einem Nitridfilm über einem Oxidfilm bevorzugt, damit ein mit der Zeit auftretendes Lecken von Ladungen aus dem schwimmenden Gate (FG) verhindert werden kann. Unter Einsatz desselben Prozesses wie zum Herstellen des Isolierfilmes zwischen Gateelektroden kann ein Isolierfilm für ein Gate in einem Transistor des Einzelgatetyps, der in irgendeiner Zone der peripheren Schaltungen verwendet wird, produziert werden.
  • In diesem Fall kann der Gateisolierfilm für den Transistor des Einzelgatetyps, der in einer Zone von peripheren Schaltungen gebildet wird, der ONO-Film oder der Oxidnitridfilm sein. Die Gateisolierfilme für Transistoren, die keine Speicherzellentransistoren sind, müssen nicht unbedingt Oxidfilme sein.
  • Das Schreiben in eine Speicherzelle wird bewirkt, indem dem schwimmenden Gate (FG) 34 Elektronen injiziert werden, wodurch "0" geschrieben wird. Das Löschen wird bewirkt, indem Elektronen aus dem schwimmenden Gate (FG) 34 entfernt werden, wodurch "1" geschrieben wird.
  • Wenn ein Sourcelöschverfahren auf der Basis der Anwendung einer hohen Spannung ausgeführt wird, um die Transistorzelle zu löschen (um "1" zu schreiben), wie zuvor beschrieben, wird die hohe Spannung auf die Sourceelektrode 37 angewendet, werden null Volt auf die Gateelektrode 38 angewendet, und die Drainelektrode 39 wird geöffnet. Die Elektronen, die in dem schwimmenden Gate 34 gehalten werden, werden somit entfernt.
  • Wenn "0" in die Transistorzelle geschrieben worden ist, das heißt, wenn Elektronen in dem schwimmenden Gate 34 gehalten worden sind, nimmt die Schwelle Vth für die Zelle im Laufe einer Löschperiode oder der Zeit T gemäß einer Kurve I ab, die in Fig. 13 gezeigt ist, um niedriger als ein Schwellenpegel zum Identifizieren von Daten "1" zu werden. Wenn im Gegensatz dazu "1" in die Transistorzelle geschrieben worden ist, das heißt, wenn keine Elektronen in dem schwimmenden Gate 34 gehalten worden sind, wird dann, da der Schwellenpegel niedrig ist, wenn sich die Schwelle der Zelle auf Grund des Löschens verringert, wie es bei II in Fig. 13 gezeigt ist, der Schwellenpegel zu einer Zeit vor dem Ende der Löschperiode T 0. Somit werden während des obigen Löschens zu viele Elektronen aus Transistorzellen entfernt, in die zuvor eine "1" geschrieben worden ist. Jene Transistorzellen treten demzufolge in einen selbstleitenden Zustand ein.
  • Um das obige übermäßige Löschen zu verhindern, ist es nötig, bei einem Flash-Speicher, in dem Zellen NOR-verknüpft sind, Daten "0" in jede der Transistorzellen in allen Zellenblöcken zu schreiben, bevor ein gleichzeitiges Löschen ausgeführt wird. Das Schreiben von Daten "0" wird an allen Transistorzellen ausgeführt, bei denen die Datenwerte, die in die Transistorzellen geschrieben sind, nicht geprüft werden. Genauer gesagt, eine Sourcespannung Vs für die Sourceelektrode 37 in der Transistorzelle, die in Fig. 12 gezeigt ist, wird auf 0 V gesetzt, eine Gatespannung Vg für die Gateelektrode 38 wird auf eine hohe Spannung gesetzt, und eine Drainspannung VD für die Drainelektrode 39 wird auf eine hohe Spannung gesetzt. Elektronen mit hoher Energie, die sich durch das Anwenden der hohen Spannung zwischen der Source und dem Drain entwickelt haben, erreichen dann das schwimmende Gate 84 durch den Oxidfilm 36. Somit werden Daten "0" in die Transistorzelle geschrieben.
  • Fig. 14 zeigt eine Konfiguration der ersten Ausführungsform, die eine Speicherzelle enthält, einen Reihendecodierer zum Zuführen eines Zugriffssignals zu einer Wortleitung, die mit einem Steuergate CG der Speicherzelle verbunden ist, und eine Schaltung zum Anwenden einer negativen Spannung.
  • In Fig. 14 bezeichnet Bezugszeichen 81 eine Ladungspumpschaltung für negative Spannung; 82 eine Vorspannungsschaltung für negative Spannung; 83 einen Decodierer; 80 einen Zellentransistor; bezeichnen 85 und 86 MOS-Diodenarrays (Spannungssteuerelemente), die jeweils aus n-Kanal- Anreicherungsfeldeffekttransistoren 851 bis 85 N oder 861 bis 86M gebildet sind; bezeichnen n1 und n2 Knoten; bezeichnet 84 ein NOR-Gatter; WL eine Wortleitung; D ein Drain; S eine Source; BG einen Muldenkontakt; CG ein Steuergate; FG ein schwimmendes Gate; CLK ein Taktsignal; Es ein Löschselektionssignal; Vpp eine externe Zuführspannung; und Vss eine Erdspannung.
  • Zum Lesen wird das Löschselektionssignal Es auf L gehalten, und das Taktsignal CLK wird auf H gehalten. In diesem Zustand gibt der Decodierer 83 ein H-Signal aus, wenn die Wortleitung WL selektiert ist, und ein L-Signal, wenn die Wortleitung WL nicht selektiert ist. Wenn die Wortleitung WL auf L (nicht selektiert) ist, reagiert das NOR- Gatter 84 auf das Taktsignal CLK, wobei das Taktsignal CLK jedoch auf H gehalten wird. Die Vorspannungsschaltung für negative Spannung 82 arbeitet deshalb nicht. Eine negative Spannung VBB, die durch die Ladungspumpschaltung für negative Spannung 81 erzeugt wird, wird deshalb nicht auf die Wortleitung WL angewendet.
  • Zum Löschen wird das Löschselektionssignal Es auf H gesteuert und wird das Taktsignal CLK zugeführt. In diesem Zustand gibt der Decodierer 83 ein L-Signal aus, wenn die Wortleitung WL selektiert ist, und ein H-Signal, wenn die Wortleitung WL nicht selektiert ist. Wenn die Wortleitung WL auf L ist, reagiert das NOR-Gatter 84 auf das Taktsignal CLK, und die negative Vorspannungsschaltung 82 arbeitet. Die negative Spannung VBB, die durch die Ladungspumpschaltung für negative Spannung 81 erzeugt wird, wird dann auf die Wortleitung WL angewendet. Inzwischen sind das Drain D und die Source 5 der Speicherzelle 80 offen, und die Spannung Vpp wird auf den Muldenkontakt BG angewendet. Wenn Daten in die Speicherzelle 80 geschrieben worden sind, werden Elektronen durch das schwimmende Gate FG auf Grund des Tunneleffektes zu dem Kanal geleitet. So wird ein Löschen ausgeführt.
  • Die Knoten n1 und n2 werden durch die MOS-Diodenarrays, die die Transistorarrays 85 und 86 sind, auf eine spezifizierte Spannung geklemmt.
  • In dieser Ausführungsform ist es der Reihendecodierer 83, wie oben erwähnt, der die hohe Spannung Vpp und die positive Spannung Vcc während des Schreibens oder Lesens auf eine selektierte Wortleitung WL anwendet und eine Nullspannung Vss auf nichtselektierte Wortleitungen WL anwendet. Eine negative Spannung wird durch die Ladungspumpschaltung für negative Spannung 81 angewendet. Die Steuerung zum Anwenden einer negativen Spannung auf eine selektierte Wortleitung allein wird durch den Reihendecodierer 83 erweitert. Der Reihendecodierer 83 hat eine Logikumkehrfunktion zum Vorsehen einer Ausgabe, deren Logik zwischen Löschen und Lesen oder Löschen umgekehrt wird.
  • Die Ladungspumpschaltung für negative Spannung 81 erzeugt während der normalen Operation oder der Anwendung einer negativen Spannung eine negative Spannung und gibt diese aus. Die Ausgangsspannung wird durch die Transistorarrays, die zwischen der Ladungspumpschaltung für negative Spannung 81 und der Quelle der hohen Spannung Vpp verbunden sind, auf einen spezifizierten Wert begrenzt.
  • Die Vorspannungsschaltung für negative Spannung 82 wird später beschrieben. Deshalb wird hier die eingehende Beschreibung weggelassen. Als Reaktion auf den Empfang des Taktsignals CLK über das Gatter 84 wird die Ausgangsspannung der Ladungspumpschaltung für negative Spannung 81 auf eine Wortleitung angewendet.
  • Als nächstes wird die Auswirkung einer Verringerung von Vpp um einen Betrag a (in V) erläutert.
  • Die Potentialdifferenz zwischen Vpp und n1 wird durch das MOS-Diodenarray 85, das ein Transistorarray ist, auf Vpp - VBB gehalten. Falls Vpp um den Betrag a abnimmt, beträgt die Spannung n1:
  • VBB - a
  • Die Spannung zwischen dem Steuergate CG und dem Kanal in der Speicherzelle 80 wird gehalten auf:
  • VPP - Vss
  • Als nächstes wird die Auswirkung einer Erhöhung von Vpp um einen Betrag a (in V) erläutert.
  • Falls Vpp um den Betrag a zunimmt, beträgt die Spannung n1:
  • VBB + a
  • Die Spannung zwischen dem Steuergate CG und dem Kanal in der Speicherzelle 80 wird dann gehalten auf:
  • Vpp - VBB
  • Selbst wenn die externe Spannung Vpp schwankt, wird die Spannung zwischen dem Steuergate CG und dem Kanal während der gesamten Zeit konstantgehalten, wie oben erwähnt, so daß stabile Löschcharakteristiken gewährleistet sind.
  • In der obigen ersten Ausführungsform ist die Ausgangsspannung der Ladungspumpschaltung für negative Spannung 81 durch das Transistorarray auf einen spezifizierten Wert bezüglich der Quelle der hohen Spannung Vpp begrenzt, die auf die p-Mulde angewendet wird. Eine Spannung kann somit angewendet werden, die bezüglich Vpp konstant ist. Im Gegensatz dazu sind in der zweiten Ausführungsform, die als nächstes beschrieben wird, eine negative Spannung VBB, die auf das Steuergate CG angewendet wird, und eine positive Spannung Vpp, die auf die p-Mulde angewendet wird, bezüglich einer Erd-(Null-)Spannung Vss begrenzt. Die Potentialdifferenz zwischen der negativen Spannung und der positiven Spannung wird somit konstantgehalten.
  • Fig. 15 zeigt eine Konfiguration der zweiten Ausführungsform. Der Unterschied zu der Schaltungsanordnung von Fig. 14 ist der, daß die Ausgabe eines Inverters 98 zum Erzeugen einer Spannung, die auf die p-Mulde anzuwenden ist, durch ein Transistorarray (MOS-Diodenarray) 97 begrenzt wird und bezüglich einer Erdspannung Vss konstantgehalten wird und daß die Ausgabe einer Ladungspumpschaltung für negative Spannung 91 durch ein Transistorarray (MOS-Diodenarray) 95 begrenzt und bezüglich der Erdspannung Vss konstantgehalten wird.
  • Nun wird die Auswirkung einer Schwankung von Vpp erläutert. Die Spannung zwischen n3 und Vss wird durch das Transistorarray 95 konstantgehalten, und die Spannung zwischen einem Muldenkontakt BG und Vss wird durch das Transistorarray 97 konstantgehalten. Vss bezeichnet eine Erdspannung, die deshalb durch eine Schwankung von Vpp nicht beeinflußt wird. Ungeachtet der Schwankung von Vpp wird einem Steuergate CG und dem Muldenkontakt BG immer eine Spannung zugeführt, die bezüglich Vss konstant ist. Die Spannung zwischen dem Steuergate CG und dem Kanal wird immer konstantgehalten.
  • Trotz einer Schwankung der externen Spannung Vpp wird die Spannung zwischen dem Steuergate CG und dem Kanal konstantgehalten. Stabile Löschcharakteristiken werden gewährleistet.
  • Fig. 16 zeigt die dritte Ausführungsform eines Kanallöschverfahrens.
  • In Fig. 16 bezeichnet Bezugszeichen 101 eine Ladungspumpschaltung für negative Spannung; 102 eine Vorspannungsschaltung für negative Spannung; 103 einen Decodierer; bezeichnen 107, 109 und 111 Inverter; bezeichnet 100 einen Zellentransistor; sind 105, 106, 108 und 110 n-Kanal-Anreicherungsfeldeffekttransistorarrays; bezeichnen n6 bis n10 Knoten; bezeichnet WL eine Wortleitung; D ein Drain; S eine Source; BG einen Muldenkontakt; bezeichnen CLK1 bis CLK3 Taktsignale; bezeichnet Es ein Löschselektionssignal; bezeichnet /Es ein Löschenergieschaltsignal; Vpp eine externe Zuführspannung; und Vss eine Erdspannung.
  • Als nächstes werden die Operationen der obigen Schaltungsanordnung beschrieben.
  • Zum Lesen wird das Löschselektionssignal Es auf L gehalten, wird das Löschenergieschaltsignal /Es auf H gehalten und werden die Taktsignale CLK1 bis CLK3 auf H gehalten. Der Muldenkontakt BG wird durch den Inverter 111 mit Vss vorgespannt. Der Decodierer 103 gibt ein Signal mit H-Pegel aus, wenn die Wortleitung WL selektiert ist, und ein Signal mit L-Pegel, wenn die Wortleitung WL nicht selektiert ist. Wenn WL auf L ist, reagiert das NOR-Gatter 104 auf das Taktsignal CLK1. Das Taktsignal CLK1 wird auf H gehalten. Die Vorspannungsschaltung für negative Spannung 102 arbeitet deshalb nicht. Da die Taktsignale CLK2 und CLK3 auch auf H gehalten werden, erzeugt die Ladungspumpschaltung für negative Spannung 101 VBB nicht. Deshalb wird keine negative Spannung auf WL angewendet.
  • Zum Löschen wird das Löschselektionssignal Es auf H gesteuert, und das Löschenergieschaltsignal /Es wird auf L gesteuert. Taktsignale werden für die Takte CLK1 bis CLK3 zugeführt. Die Taktsignale CLK2 und CLK3 sind gegenseitig um 180º phasenverschoben. Der Decodierer 103 gibt ein Signal mit L-Pegel aus, wenn die Wortleitung WL selektiert ist, und ein Signal mit H-Pegel, wenn die Wortleitung WL nicht selektiert ist. Wenn WL auf L ist, reagiert das NOR-Gatter 104 auf das Taktsignal CLK1. Die Vorspannungsschaltung für negative Spannung 102 arbeitet und wendet VBB, die durch die Ladungspumpschaltung für negative Spannung 101 erzeugt wird, auf die Wortleitung WL an. Zu dieser Zeit sind die Source 5 und das Drain D des Zellentransistors 100 offen, und der Muldenkontakt BG wird durch den Inverter 111 mit hoher Spannung versehen. Falls Daten in den Zellentransistor 100 geschrieben worden sind, werden Elektronen auf Grund des Tunneleffektes durch das Steuergate CG zu dem Kanal durchgelassen. So wird ein Löschen bewirkt.
  • n6 bis n10 und der Muldenkontakt BG werden durch die Transistorarrays 105, 106, 108 und 110 mit Vss als Referenzspannung auf gewisse Spannungen geklemmt.
  • Jetzt wird die Auswirkung einer Schwankung von Vpp erläutert.
  • Der Wert einer Spannung VBB, die durch die Ladungspumpschaltung für negative Spannung 101 erzeugt wird, wird bestimmt durch die Amplitude eines Signals, das der Ladungspumpschaltung für negative Spannung 101 zugeführt wird, durch den Kopplungskoeffizienten und durch die Schwellenspannung eines Transistors. Wesentlich für ein Produkt ist die Amplitude eines Eingangssignals. Da jedoch in dieser Ausführungsform die Eingangsanschlüsse n8 und n9 der Ladungspumpschaltung für negative Spannung 101 mit Vss als Referenzspannung auf konstante Spannungen geklemmt sind, sind die Eingangsanschlüsse n8 und n9 frei von dem Einfluß einer Schwankung von Vpp. Die Ausgangsspannung VBB der Ladungspumpschaltung für negative Spannung 101 wird ungeachtet der Schwankung von Vpp konstantgehalten. Die Spannung, die auf den Muldenkontakt BG angewendet wird, wird mit Vss als Referenzspannung auch geklemmt, die deshalb ungeachtet der Schwankung von Vpp konstant ist. Selbst wenn Vpp schwankt, wird die Spannung zwischen dem Steuergate CG und dem Kanal konstantgehalten.
  • Selbst wenn die externe Spannung Vpp schwankt, wird die Spannung zwischen dem Steuergate CG und dem Kanal konstantgehalten, wie obenerwähnt, so daß stabile Löschcharakteristiken gewährleistet werden.
  • Die obigen Ausführungsformen sehen Kanallöschverfahren vor, bei denen die Spannung, die zwischen einem Steuergate und einem Kanal angewendet wird, konstantgehalten wird, um ein stabiles Löschen zu gewährleisten. Selbst beim Sourcelöschen wird auf dieselbe Weise durch das Begrenzen der angewendeten Spannung ein stabiles Löschen garantiert.
  • Fig. 17 bis 19 zeigen die vierten bis sechsten Ausführungsformen, die ein stabiles Sourcelöschen zulassen. Anders als bei der Kanallöschschaltungsanordnung, die in Fig. 14 bis 16 gezeigt ist, wird die Spannung, die auf eine p-Mulde anzuwenden ist, auf eine Source S angewendet.
  • In einem Flash-Speicher, der die vorliegende Erfindung verkörpert, wendet ein einfacher Reihendecodierer, wie zuvor beschrieben, eine negative Spannung zum Löschen an. Die Schaltungsanordnung wird deshalb in der Größe reduziert, und eine hohe Integration wird realisiert. Weiterhin trägt das stabile Löschen zu einer Verbesserung der Zuverlässigkeit bei.
  • Es wird erwartet, daß Flash-Speicher magnetische Speicher ersetzen. Zur Verwendung in tragbaren Vorrichtungen für Magnetspeicher werden sich insbesondere die Eigenschaften von Flash-Speichern, das heißt, eine kleine Größe und ein leichtes Gewicht als sehr hilfreich erweisen. Zur tatsächlichen Verwendung in tragbaren Vorrichtungen anstelle eines Magnetspeichers müssen an dem Flash-Speicher weitere Neuerungen vorgenommen werden, um eine Größenreduzierung, eine Erhöhung der Operationsgeschwindigkeit, eine Reduzierung des Energieverbrauchs und eine Verringerung der Spannungsanforderungen zu erreichen. Ausführungsformen der vorliegenden Erfindung sehen einen innovativen Flash-Speicher vor und lösen einige der Probleme, die die weitverbreitete Verwendung des Flash-Speichers verhindern.

Claims (18)

1. Halbleiterspeichervorrichtung mit:
einer Vielzahl von Flash-Speicherzellen (80; 90; 100; 120; 130; 140), die jeweils einen Transistor enthalten, der eine Sourcezone (5), eine Drainzone (D), ein schwimmendes Gate (FG), ein Steuergate (CG) und einen kanalhaltigen Abschnitt (p-Mulde; p-Sub) hat, in der ein Kanal zwischen den Source- und Drainzonen (5, D) des Transistors gebildet wird, wenn die Vorrichtung in Gebrauch ist, welcher kanalhaltige Abschnitt in einem Substrat (p-Sub) der Vorrichtung oder in einer Mulde (p-Mulde) innerhalb des Substrates gebildet wird;
einem negativen Spannungsquellenmittel (81; 91; 101; 121; 131; 141) zum Ausgeben eines ersten Potentials (VBB), das bezüglich eines zweiten Potentials (Vpp) negativ ist; und
einem Löschmittel (82 bis 84; 92 bis 94, 98; 102, 103, 111; 122 bis 124; 132 bis 134, 138; 142 bis 144, 151), das mit dem negativen Spannungsquellenmittel verbunden ist und während einer Speicherzellenlöschoperation betriebsfähig ist, um zu bewirken, daß das erste Potential (VBB) auf das Steuergate (CG) von jeder zu löschenden Zelle angewendet wird, während das zweite Potential (Vpp) auf einen vorbestimmten Löschabschnitt (p-Mulde; 5) von jeder derartigen Zelle angewendet wird, so daß Ladungen, die in dem schwimmenden Gate der Zelle gespeichert sind, aus ihm in den Löschabschnitt verlegt werden, welcher Löschabschnitt der kanalhaltige Abschnitt (p-Mulde; p-Sub) oder die Sourcezone (S) der Zelle ist;
gekennzeichnet durch:
ein Spannungssteuermittel (85, 86; 95 bis 97; 105, 106, 108, 110; 125, 126; 135 bis 137; 145, 146, 148, 150), das mit dem Steuergate (CG) und dem Löschabschnitt (p-Mulde; p- Sub; 5) von jeder zu löschenden Zelle während solch einer Löschoperation operativ verbunden ist, zum Beibehalten einer im wesentlichen konstanten, im voraus selektierten Potentialdifferenz (VBB - Vpp) zwischen den angewendeten ersten und zweiten Potentialen während der Löschoperation.
2. Vorrichtung nach Anspruch 1, bei der das Löschmittel betriebsfähig ist, um das zweite Potential auf ein positives Zuführpotential (Vcc) der Vorrichtung während der Löschoperation zu setzen, und das erste Potential bezüglich eines Erdpotentials (Vss) der Vorrichtung negativ ist.
3. Vorrichtung nach Anspruch 1, bei der das Löschmittel betriebsfähig ist, um das zweite Potential auf ein hohes positives Potential (Vpp) der Vorrichtung während der Löschoperation zu setzen, und das erste Potential ein Erdpotential (Vss) der Vorrichtung ist.
4. Vorrichtung nach Anspruch 1, 2 oder 3, bei der der Löschabschnitt der kanalhaltige Abschnitt (p-Mulde; p-Sub) ist und das Löschmittel bei der Löschoperation betriebsfähig ist, um die Source- und Drainzonen (S. D) von jeder zu löschenden Zelle in einen offenen Schaltungszustand zu versetzen.
5. Vorrichtung nach Anspruch 1, 2 oder 3, bei der der Löschabschnitt die Sourcezone (S) ist und das Löschmittel bei der Löschoperation betriebsfähig ist, um die Drainzone (D) von jeder zu löschenden Zelle in einen offenen Schaltungszustand zu versetzen.
6. Vorrichtung nach irgendeinem vorhergehenden Anspruch, bei der das negative Spannungsquellenmittel ein Ladungspumpmittel (81; 91; 101; 121; 131; 141) enthält, das zum Ableiten des ersten Potentials von einem Energiezuführpotential (Vpp) der Vorrichtung verbunden ist.
7. Vorrichtung nach irgendeinem vorhergehenden Anspruch, bei der das Spannungssteuermittel ein Spannungssteuerelement (85; 125; 135) enthält, das einen ersten Knoten hat, der mit einer ersten Verbindungsleitung (WL) der Vorrichtung operativ verbunden ist, wodurch das erste Potential (VBB) während der Löschoperation auf das Steuergate (CG) angewendet wird, und auch einen zweiten Knoten hat, der mit einer zweiten Verbindungsleitung (BG) der Vorrichtung operativ verbunden ist, wodurch das zweite Potential (Vpp) während der Löschoperation auf den vorbestimmten Löschabschnitt angewendet wird.
8. Vorrichtung nach irgendeinem der Ansprüche 1 bis 6, bei der das Spannungssteuermittel enthält:
ein erstes Spannungssteuerelement (95; 107, 108; 146, 148), das einen ersten Knoten hat, der mit einer ersten Verbindungsleitung (WL) der Vorrichtung operativ verbunden ist, wodurch das erste Potential (VBB) während der Löschoperation auf das Steuergate angewendet wird, und auch einen zweiten Knoten hat, der mit einer Referenzpotentialleitung (Vss) der Vorrichtung verbunden ist; und
ein zweites Spannungssteuerelement (97; 110; 137; 150), das einen ersten Knoten hat, der mit einer zweiten Verbindungsleitung der Vorrichtung operativ verbunden ist, wodurch das zweite Potential (Vpp) während der Löschoperation auf den vorbestimmten Löschabschnitt angewendet wird, und auch einen zweiten Knoten hat, der mit der Referenzpotentialleitung (Vss) verbunden ist.
9. Vorrichtung nach Anspruch 7 oder 8 in Verbindung mit Anspruch 6, bei der das Spannungssteuerelement (85; 95; 125; 135), das mit der ersten Verbindungsleitung (WL) operativ verbunden ist, auf einer Ausgangsseite des Ladungspumpmittels (81; 91; 121; 131) verbunden ist.
10. Vorrichtung nach Anspruch 7 oder 8 in Verbindung mit Anspruch 6, bei der das Spannungssteuerelement (106, 108; 146, 148), das mit der ersten Verbindungsleitung (WL) operativ verbunden ist, auf einer Eingangsseite des Ladungspumpmittels (101; 141) verbunden ist.
11. Vorrichtung nach irgendeinem der Ansprüche 7 bis 10, bei der das oder jedes genannte Spannungssteuerelement zum Verhindern dessen dient, daß eine Potentialdifferenz zwischen seinen ersten und zweiten Knoten einen vorbestimmten Wert überschreitet.
12. Vorrichtung nach irgendeinem der Ansprüche 7 bis 11, bei der das oder jedes genannte Spannungssteuerelement ein MOS-Diodenarray umfaßt.
13. Vorrichtung nach Anspruch 12, bei der das MOS- Diodenarray des oder jedes genannten Spannungssteuerelementes aus einer Vielzahl von n-Typ-MOS-Transistoren des Anreicherungstyps gebildet ist, die zwischen den ersten und zweiten Knoten des betreffenden Elementes seriell verbunden sind.
14. Löschverfahren zur Verwendung in einer Halbleiterspeichervorrichtung, die eine Vielzahl von Flash-Speicherzellen (80; 90; 100; 120; 130; 140) umfaßt, die jeweils einen Transistor enthalten, der eine Sourcezone (S), eine Drainzone (D), ein schwimmendes Gate (FG), ein Steuergate (CG) und einen kanalhaltigen Abschnitt hat, in der ein Kanal zwischen den Source- und Drainzonen (S. D) des Transistors gebildet wird, wenn die Vorrichtung in Gebrauch ist, welcher kanalhaltige Abschnitt in einem Substrat (p-Sub) der Vorrichtung oder in einer Mulde (p-Mulde) innerhalb des Substrates gebildet wird, bei welchem Verfahren:
während einer Speicherzellenlöschoperation ein erstes Potential (VBB) auf das Steuergate (CG) von jeder zu löschenden Zelle angewendet wird, während ein zweites Potential (Vpp) auf einen vorbestimmten Löschabschnitt (p-Mulde; p-Sub; S) der Zelle angewendet wird, welcher Löschabschnitt der kanalhaltige Abschnitt oder die Sourcezone der Zelle ist und welches erste Potential bezüglich des zweiten Potentials negativ ist, so daß Ladungen, die in dem schwimmenden Gate der Zelle gespeichert sind, aus ihm in den Löschabschnitt verlegt werden;
dadurch gekennzeichnet, daß während der Löschoperation eine im wesentlichen konstante, im voraus selektierte Potentialdifferenz (VBB - Vpp) zwischen den angewendeten ersten und zweiten Potentialen beibehalten wird.
15. Verfahren nach Anspruch 14, bei dem während der Löschoperation das erste Potential (VBB) bezüglich eines Erdpotentials (Vss) der Vorrichtung negativ ist und das zweite Potential eine positive Zuführspannung (Vcc) der Vorrichtung ist.
16. Verfahren nach Anspruch 14, bei dem während der Löschoperation das erste Potential ein Erdpotential (Vss) der Vorrichtung ist und das zweite Potential ein hohes positives Potential (Vpp) der Vorrichtung ist.
17. Verfahren nach Anspruch 14, 15 oder 16, bei dem der Löschabschnitt der kanalhaltige Abschnitt (p-Mulde; p- Sub) ist und die Source- und Drainzonen (S, D) von jeder zu löschenden Zelle bei der Löschoperation in einen offenen Schaltungszustand versetzt werden.
18. Verfahren nach Anspruch 14, 15 oder 16, bei dem der Löschabschnitt die Sourcezone (5) ist und die Drainzone (D) von jeder zu löschenden Zelle bei der Löschoperation in einen offenen Schaltungszustand versetzt wird.
DE69231751T 1991-12-09 1992-12-09 Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür Expired - Fee Related DE69231751T2 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP32470191A JP3281008B2 (ja) 1991-12-09 1991-12-09 半導体記憶装置
JP34657191A JPH05182483A (ja) 1991-12-27 1991-12-27 不揮発性半導体記憶装置
JP467892A JPH05189984A (ja) 1992-01-14 1992-01-14 不揮発性半導体記憶装置
JP6414392 1992-03-19
JP4145300A JPH05343985A (ja) 1992-06-05 1992-06-05 排他的論理和／排他的否定論理和回路
JP15495892 1992-06-15
JP25659492A JP3182917B2 (ja) 1992-09-25 1992-09-25 負電圧バイアス回路及び半導体記憶装置
JP29998792A JP3119740B2 (ja) 1992-11-10 1992-11-10 半導体メモリの内部電源切換え回路
PCT/JP1992/001608 WO1993012525A1 (en) 1991-12-09 1992-12-09 Flash memory improved in erasing characteristic, and circuit therefor

Publications (2)

Publication Number Publication Date
DE69231751D1 DE69231751D1 (de) 2001-04-26
DE69231751T2 true DE69231751T2 (de) 2001-06-28

Family

ID=27571540

Family Applications (4)

Application Number Title Priority Date Filing Date
DE69900372T Expired - Fee Related DE69900372T2 (de) 1991-12-09 1992-12-09 Versorgungsspannungsschalter
DE69232807T Expired - Fee Related DE69232807T2 (de) 1991-12-09 1992-12-09 Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
DE69232211T Expired - Fee Related DE69232211T2 (de) 1991-12-09 1992-12-09 Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
DE69231751T Expired - Fee Related DE69231751T2 (de) 1991-12-09 1992-12-09 Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE69900372T Expired - Fee Related DE69900372T2 (de) 1991-12-09 1992-12-09 Versorgungsspannungsschalter
DE69232807T Expired - Fee Related DE69232807T2 (de) 1991-12-09 1992-12-09 Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
DE69232211T Expired - Fee Related DE69232211T2 (de) 1991-12-09 1992-12-09 Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung

Country Status (5)

Country Link
US (7) US5608670A (de)
EP (7) EP0961290B1 (de)
KR (1) KR970003809B1 (de)
DE (4) DE69900372T2 (de)
WO (1) WO1993012525A1 (de)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
TW271011B (de) 1994-04-20 1996-02-21 Nippon Steel Corp
EP0686978B1 (de) * 1994-06-07 2001-03-07 STMicroelectronics S.r.l. Fertigungprüfungsverfahren von Flash-EEPROM-Vorrichtungen
DE69524259T2 (de) * 1995-01-26 2002-07-25 Macronix International Co. Ltd., Hsinchu Dekodierter wortadressleitungstreiber mit positiven und negativen spannungsmodi
EP0730299B1 (de) * 1995-02-28 2000-07-12 Co.Ri.M.Me. Schaltkreis zum Vorspannen von epitaxialen Gebieten
JP3145894B2 (ja) * 1995-03-10 2001-03-12 日本電気株式会社 電気的に書込み・消去可能な不揮発性半導体記憶装置
EP0798735B1 (de) * 1996-03-29 2004-07-28 STMicroelectronics S.r.l. Zellendekodiererschaltkreis für einen nichtflüchtigen elektrisch programmierbaren Speicher und entsprechendes Verfahren
JP3094913B2 (ja) * 1996-06-19 2000-10-03 日本電気株式会社 半導体回路
US5818757A (en) * 1996-07-22 1998-10-06 Invox Technology Analog and multi-level memory with reduced program disturb
WO1998010471A1 (en) * 1996-09-05 1998-03-12 Macronix International Co., Ltd. Triple well floating gate memory and operating method with isolated channel program, preprogram and erase processes
JP3114797B2 (ja) * 1996-09-26 2000-12-04 日本電気株式会社 不揮発性半導体記憶装置
US5847442A (en) * 1996-11-12 1998-12-08 Lucent Technologies Inc. Structure for read-only-memory
EP0855788B1 (de) * 1997-01-23 2005-06-22 STMicroelectronics S.r.l. NMOS, negative Ladungspumpe
JP3191861B2 (ja) * 1997-01-30 2001-07-23 日本電気株式会社 不揮発性半導体メモリ装置及びその消去方法
JP2000504504A (ja) * 1997-02-12 2000-04-11 ヒュンダイ エレクトロニクス アメリカ インコーポレイテッド 不揮発性メモリ構造
JP2964982B2 (ja) * 1997-04-01 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置
US5972745A (en) * 1997-05-30 1999-10-26 International Business Machines Corporation Method or forming self-aligned halo-isolated wells
JP3765163B2 (ja) * 1997-07-14 2006-04-12 ソニー株式会社 レベルシフト回路
US5828605A (en) * 1997-10-14 1998-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM
JP3175665B2 (ja) * 1997-10-24 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置のデータ消去方法
WO1999030326A1 (en) * 1997-12-05 1999-06-17 Macronix International Co., Ltd. Memory driver with variable voltage modes
IT1298819B1 (it) * 1998-03-27 2000-02-02 Sgs Thomson Microelectronics Circuito di commutazione
KR19990082845A (ko) * 1998-04-01 1999-11-25 클라크 3세 존 엠. 저전압 환경에서 프로그램 가능 및 소거 가능한 단일 폴리 ｅｅｐｒｏｍ 셀 및 그 프로그래밍, 소거, 판독 방법
JPH11328986A (ja) * 1998-05-12 1999-11-30 Nec Corp 半導体記憶装置およびそのマルチライト方法
KR19990088517A (ko) * 1998-05-22 1999-12-27 마 유에 예일 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법
US6445141B1 (en) * 1998-07-01 2002-09-03 Everbrite, Inc. Power supply for gas discharge lamp
US6044020A (en) * 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
JP2000057766A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 昇圧電圧駆動回路およびそれを用いた半導体記憶装置
US6111286A (en) * 1998-10-22 2000-08-29 Worldwide Semiconductor Manufacturing Corporation Low voltage low power n-channel flash memory cell using gate induced drain leakage current
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
JP2000182387A (ja) * 1998-12-14 2000-06-30 Global Alliance Kk 不揮発性メモリー
US6091635A (en) * 1999-03-24 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Electron injection method for substrate-hot-electron program and erase VT tightening for ETOX cell
US6667506B1 (en) 1999-04-06 2003-12-23 Peregrine Semiconductor Corporation Variable capacitor with programmability
US6690056B1 (en) 1999-04-06 2004-02-10 Peregrine Semiconductor Corporation EEPROM cell on SOI
US6181599B1 (en) 1999-04-13 2001-01-30 Sandisk Corporation Method for applying variable row BIAS to reduce program disturb in a flash memory storage array
US7154133B1 (en) * 1999-04-22 2006-12-26 Renesas Technology Corp. Semiconductor device and method of manufacture
DE69921974D1 (de) 1999-06-24 2004-12-23 St Microelectronics Srl Nichtflüchtige Speicheranordnung, insbesondere vom Flash-Typ
US6198662B1 (en) * 1999-06-24 2001-03-06 Amic Technology, Inc. Circuit and method for pre-erasing/erasing flash memory array
US6137727A (en) * 2000-01-24 2000-10-24 Advanced Micro Devices, Inc. Reduction of oxide stress through the use of forward biased body voltage
JP3775963B2 (ja) * 2000-02-02 2006-05-17 シャープ株式会社 不揮発性半導体メモリ装置の消去方式
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
US6605961B1 (en) 2000-02-29 2003-08-12 Micron Technology, Inc. Low voltage PLA's with ultrathin tunnel oxides
US6351428B2 (en) * 2000-02-29 2002-02-26 Micron Technology, Inc. Programmable low voltage decode circuits with ultra-thin tunnel oxides
JP3502015B2 (ja) * 2000-06-05 2004-03-02 沖電気工業株式会社 半導体記憶装置
US6713791B2 (en) * 2001-01-26 2004-03-30 Ibm Corporation T-RAM array having a planar cell structure and method for fabricating the same
US6407953B1 (en) 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6504416B1 (en) * 2001-08-14 2003-01-07 Stmicroelectronics, Inc. High linearity, low power voltage controlled resistor
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US7064984B2 (en) * 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
EP1359591B1 (de) * 2002-04-30 2006-07-05 STMicroelectronics S.r.l. Methode zur Reduzierung von ungewolltem Löschen beim Programmieren eines nichtflüchtigen NROM
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US8027495B2 (en) 2003-03-07 2011-09-27 Phonak Ag Binaural hearing device and method for controlling a hearing device system
US20040175008A1 (en) * 2003-03-07 2004-09-09 Hans-Ueli Roeck Method for producing control signals, method of controlling signal and a hearing device
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
JP3762385B2 (ja) * 2003-04-28 2006-04-05 株式会社東芝 不揮発性半導体記憶装置
DE10320874B4 (de) * 2003-05-09 2014-01-09 Qimonda Ag Integrierter Halbleiterspeicher mit einem Transistor verringerter Gate-Oxiddicke
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
DE10352785A1 (de) 2003-11-12 2005-06-02 Infineon Technologies Ag Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich
JP4383159B2 (ja) * 2003-12-25 2009-12-16 Ｎｅｃエレクトロニクス株式会社 チャージポンプ回路
KR100559715B1 (ko) * 2004-02-25 2006-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 방법
CN101002277A (zh) * 2004-05-12 2007-07-18 斯班逊有限公司 半导体装置及该控制方法
KR100587683B1 (ko) * 2004-06-07 2006-06-08 삼성전자주식회사 불휘발성 반도체 메모리 장치에서의 고전압 발생회로
US7773442B2 (en) 2004-06-25 2010-08-10 Cypress Semiconductor Corporation Memory cell array latchup prevention
US9842629B2 (en) 2004-06-25 2017-12-12 Cypress Semiconductor Corporation Memory cell array latchup prevention
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
KR100612944B1 (ko) * 2005-04-29 2006-08-14 주식회사 하이닉스반도체 반도체 소자
US7161841B1 (en) * 2005-06-29 2007-01-09 Actel Corporation Method for erasing programmable interconnect cells for field programmable gate arrays using reverse bias voltage
US7397699B2 (en) * 2005-07-27 2008-07-08 Atmel Corporation Channel discharging after erasing flash memory devices
ITMI20051578A1 (it) * 2005-08-12 2007-02-13 St Microelectronics Srl Circuito decodificatore di riga per memorie non volatili programmabili e cancellabili elettricamente
US7285986B2 (en) * 2005-08-22 2007-10-23 Micron Technology, Inc. High speed, low power CMOS logic gate
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7242219B1 (en) * 2005-09-08 2007-07-10 Advanced Micro Devices, Inc. Circuit for parity tree structure
JP2007207380A (ja) * 2006-02-03 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
WO2007091211A2 (en) * 2006-02-09 2007-08-16 Nxp B.V. Circuit arrangement and method for detecting a power down situation of a voltage supply source
JP4936749B2 (ja) * 2006-03-13 2012-05-23 株式会社東芝 半導体記憶装置
US7692973B2 (en) 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
DE102006023933A1 (de) * 2006-05-19 2007-11-29 Atmel Germany Gmbh Speichervorrichtung und Verfahren zur Programmierung einer nicht-flüchtigen Speichermatrix
US7855417B2 (en) * 2006-08-07 2010-12-21 Ememory Technology Inc. Non-volatile memory with a stable threshold voltage on SOI substrate
JP5052113B2 (ja) * 2006-12-13 2012-10-17 株式会社東芝 半導体集積回路装置
US7557614B1 (en) 2008-07-15 2009-07-07 International Business Machines Corporation Topology for a n-way XOR/XNOR circuit
US7969804B1 (en) 2008-09-22 2011-06-28 Cypress Semiconductor Corporation Memory architecture having a reference current generator that provides two reference currents
US8139436B2 (en) 2009-03-17 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US8638636B2 (en) * 2009-09-21 2014-01-28 Macronix International Co., Ltd. Word line decoder circuit apparatus and method
JP5096638B2 (ja) * 2010-05-27 2012-12-12 パナソニック株式会社 半導体装置
KR101824027B1 (ko) 2011-02-01 2018-01-31 삼성전자 주식회사 로우 디코더 및 비휘발성 메모리 장치
TWI477788B (zh) * 2012-04-10 2015-03-21 Realtek Semiconductor Corp 偵測發光二極體短路的方法及其裝置
JP5626812B2 (ja) * 2012-08-30 2014-11-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6207838B2 (ja) * 2013-01-18 2017-10-04 サイプレス セミコンダクター コーポレーション 半導体記憶装置
US9443990B2 (en) * 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US20160005749A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Series ferroelectric negative capacitor for multiple time programmable (mtp) devices
JP6495024B2 (ja) * 2015-01-29 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US9349707B1 (en) 2015-01-30 2016-05-24 Invensas Corporation Contact arrangements for stackable microelectronic package structures with multiple ranks
CN105207665B (zh) * 2015-09-23 2017-11-14 中国石油大学(北京) Mos管驱动式隔离泄放电路
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
JP7242285B2 (ja) * 2018-12-19 2023-03-20 キオクシア株式会社 半導体装置
US10915298B1 (en) 2019-10-08 2021-02-09 Ali Tasdighi Far Current mode multiply-accumulate for compute in memory binarized neural networks
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks
US11170837B1 (en) * 2020-04-28 2021-11-09 Micron Technology Identifying high impedance faults in a memory device
RU2745398C1 (ru) * 2020-10-27 2021-03-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Триггерный логический элемент И/ИЛИ
RU2760206C1 (ru) * 2021-03-31 2021-11-22 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» Триггерный логический элемент НЕ/ИЛИ/И/ИЛИ-НЕ/И-НЕ
US12190938B2 (en) 2022-06-15 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory driver, memory system, and operating method

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49126249A (de) * 1973-04-04 1974-12-03
JPS5754307B2 (de) * 1974-04-30 1982-11-17
JPS50140255A (de) * 1974-04-30 1975-11-10
US4094012A (en) * 1976-10-01 1978-06-06 Intel Corporation Electrically programmable MOS read-only memory with isolated decoders
NL7612223A (nl) * 1976-11-04 1978-05-08 Philips Nv Geintegreerde schakeling.
US4360744A (en) * 1979-06-01 1982-11-23 Taylor Brian E Semiconductor switching circuits
US4289982A (en) * 1979-06-28 1981-09-15 Motorola, Inc. Apparatus for programming a dynamic EPROM
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
JPS5948567B2 (ja) * 1979-12-29 1984-11-27 富士通株式会社 シュミット・トリガ回路
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
JPS57124942A (en) * 1981-01-26 1982-08-04 Nec Corp Logical circuit
US4424460A (en) * 1981-07-14 1984-01-03 Rockwell International Corporation Apparatus and method for providing a logical exclusive OR/exclusive NOR function
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4511811A (en) * 1982-02-08 1985-04-16 Seeq Technology, Inc. Charge pump for providing programming voltage to the word lines in a semiconductor memory array
US4541067A (en) * 1982-05-10 1985-09-10 American Microsystems, Inc. Combinational logic structure using PASS transistors
US4446536A (en) * 1982-06-21 1984-05-01 Mcdonnell Douglas Corporation Complementary metal oxide semiconductors address drive circuit
JPS59124095A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体記憶装置
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
JPS60113397A (ja) * 1983-11-24 1985-06-19 Fujitsu Ltd プログラマブルリ−ドオンリメモリ装置
US4599707A (en) * 1984-03-01 1986-07-08 Signetics Corporation Byte wide EEPROM with individual write circuits and write prevention means
JPS60211699A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 半導体集積回路装置
US4774421A (en) * 1984-05-03 1988-09-27 Altera Corporation Programmable logic array device using EPROM technology
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS61186019A (ja) * 1985-02-13 1986-08-19 Toshiba Corp Ｅ↑２ｐｒｏｍ
US4694430A (en) * 1985-03-21 1987-09-15 Sprague Electric Company Logic controlled switch to alternate voltage sources
EP0199305B1 (de) * 1985-04-18 1992-03-18 Nec Corporation Programmierbarer Festwertspeicher mit reduzierter Programmierspeisespannung
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
US4769787A (en) * 1985-07-26 1988-09-06 Hitachi, Ltd. Semiconductor memory device
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor
US4804637A (en) * 1985-09-27 1989-02-14 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
JPS62229599A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
US4797899A (en) * 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
JPH0632230B2 (ja) * 1987-03-31 1994-04-27 株式会社東芝 半導体不揮発性記憶装置
JPH0748310B2 (ja) * 1987-04-24 1995-05-24 株式会社東芝 半導体集積回路
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
JPS63290018A (ja) * 1987-05-21 1988-11-28 Mitsubishi Electric Corp 論理回路
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JPH0766675B2 (ja) * 1987-07-14 1995-07-19 株式会社東芝 プログラマブルｒｏｍ
US5175704A (en) * 1987-07-29 1992-12-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
DE3884820T2 (de) * 1987-07-29 1994-01-27 Toshiba Kawasaki Kk Nichtflüchtige Halbleiterspeichereinrichtung.
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
FR2622038B1 (fr) * 1987-10-19 1990-01-19 Thomson Semiconducteurs Procede de programmation des cellules memoire d'une memoire et circuit pour la mise en oeuvre de ce procede
JPH01158777A (ja) * 1987-12-15 1989-06-21 Sony Corp フローティングゲート型不揮発性メモリ
US5253200A (en) * 1987-12-15 1993-10-12 Sony Corporation Electrically erasable and programmable read only memory using stacked-gate cell
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
US4862019A (en) * 1988-04-20 1989-08-29 Texas Instruments Incorporated Single-level poly programmable bit circuit
JP2638916B2 (ja) * 1988-04-25 1997-08-06 日本電気株式会社 不揮発性半導体記憶装置
JP2644270B2 (ja) * 1988-04-25 1997-08-25 株式会社日立製作所 半導体記憶装置
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
JP2513795B2 (ja) * 1988-07-22 1996-07-03 沖電気工業株式会社 Ｍｏｓ型半導体記憶装置
US4823318A (en) * 1988-09-02 1989-04-18 Texas Instruments Incorporated Driving circuitry for EEPROM memory cell
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
JPH0271499A (ja) * 1988-09-06 1990-03-12 Hitachi Ltd 半導体記憶装置
DE3934303C2 (de) * 1988-10-15 2001-01-25 Sony Corp Adreßdecoder für nichtflüchtige Speicher
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
US5265052A (en) * 1989-07-20 1993-11-23 Texas Instruments Incorporated Wordline driver circuit for EEPROM memory cell
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5097444A (en) * 1989-11-29 1992-03-17 Rohm Corporation Tunnel EEPROM with overerase protection
JPH03203097A (ja) * 1989-12-28 1991-09-04 Nec Corp 半導体記憶装置
US4975883A (en) * 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
DE69126234T2 (de) * 1990-04-23 1997-11-06 Texas Instruments Inc Wortleitungstreiberschaltung für nichtflüchtiges Speicherzellenarray
JPH0426995A (ja) * 1990-05-18 1992-01-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5200919A (en) * 1990-06-29 1993-04-06 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell with a selectable threshold voltage and methods for its use
JPH04159696A (ja) * 1990-10-22 1992-06-02 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
DE69228887T2 (de) * 1991-01-17 1999-08-26 Texas Instruments Inc. Nicht-flüchtige Speicherzellenstruktur und ihr Herstellungsverfahren
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5251169A (en) * 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
US5289411A (en) * 1992-03-13 1994-02-22 Silicon Storage Technology, Inc. Floating gate memory array device having improved immunity to write disturbance
US5369609A (en) * 1992-03-13 1994-11-29 Silicon Storage Technology, Inc. Floating gate memory array with latches having improved immunity to write disturbance, and with storage latches
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
US5341342A (en) * 1992-12-18 1994-08-23 National Semiconductor Corporation Flash memory cell structure
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
JP3342730B2 (ja) * 1993-03-17 2002-11-11 富士通株式会社 不揮発性半導体記憶装置
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
US5416738A (en) * 1994-05-27 1995-05-16 Alliance Semiconductor Corporation Single transistor flash EPROM cell and method of operation

Also Published As

Publication number Publication date
EP0961289A3 (de) 2000-02-02
EP0961290A3 (de) 2000-02-02
DE69900372D1 (de) 2001-11-29
EP1168362A2 (de) 2002-01-02
EP0570597A1 (de) 1993-11-24
US5640123A (en) 1997-06-17
DE69232211D1 (de) 2001-12-20
EP1168365A2 (de) 2002-01-02
WO1993012525A1 (en) 1993-06-24
EP0961289B1 (de) 2002-10-02
DE69232807T2 (de) 2003-02-20
EP0961290B1 (de) 2001-11-14
KR930703518A (ko) 1993-11-30
US5619450A (en) 1997-04-08
DE69231751D1 (de) 2001-04-26
EP0570597A4 (en) 1998-11-11
EP0961290A2 (de) 1999-12-01
EP1168362A3 (de) 2004-09-29
KR970003809B1 (ko) 1997-03-22
US5770963A (en) 1998-06-23
EP0944094A3 (de) 1999-11-03
EP0961289A2 (de) 1999-12-01
DE69232807D1 (de) 2002-11-07
EP0570597B1 (de) 2001-03-21
DE69900372T2 (de) 2002-05-29
EP0944094B1 (de) 2001-10-24
US5592419A (en) 1997-01-07
EP0954102A1 (de) 1999-11-03
US5576637A (en) 1996-11-19
EP1168365A3 (de) 2004-09-29
DE69232211T2 (de) 2002-06-27
US5631597A (en) 1997-05-20
EP0944094A2 (de) 1999-09-22
US5608670A (en) 1997-03-04

Similar Documents

Publication Publication Date Title
DE69231751T2 (de) Flash-speicher mit verbesserten löscheigenschaften und schaltung dafür
DE10138952B4 (de) Halbleiterspeicherbauelement und Wortleitungsauswahlschaltung hierfür
DE69529367T2 (de) Halbleiterspeicheranordnung und hochspannungsschaltende Schaltung
DE69229437T2 (de) Nicht-flüchtiger Halbleiterspeicher
DE102005052696B4 (de) Nichtflüchtiges Speicherbauelement
DE4232025C2 (de) Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller
DE69222589T2 (de) Nichtlöschbarer Halbleiterspeicher mit Reihendecoder
DE3687322T2 (de) Halbleiterspeicheranordnung.
DE3929816C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung
DE4439661C5 (de) Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE69328517T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE69227413T2 (de) Zwischenspeicherschaltung für Daten mit einer nichtlöschbaren Speicherzelle
DE19859494C2 (de) Nichtflüchtiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69420651T2 (de) Korrekturstruktur für überlöschte Bits einer integrierten Halbleiterspeicherschaltung
DE3784584T2 (de) Nicht-fluechtiger halbleiterspeicher mit mitteln zur erkennung der beendigung einer schreibeoperation.
DE3786819T2 (de) Nichtflüchtige Halbleiterspeicheranordnung.
DE68923942T2 (de) Nichtflüchtiges Halbleiterspeichersystem.
DE69702195T2 (de) Schieberegister-flashseitenpuffer mit mehreren bits pro zelle
DE69434550T2 (de) Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert
DE3878370T2 (de) Nichtfluechtige halbleiterspeicheranordnung.
DE4040492A1 (de) Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren
DE69828131T2 (de) Nicht-flüchtige Halbleiterspeicheranordnung und Schreibverfahren dafür
DE102019208419B4 (de) Speicheranordnung mit verteilten Referenzzellen zur Stromerfassung
DE3586675T2 (de) Halbleiterspeicheranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8339 Ceased/non-payment of the annual fee