-
Technisches Gebiet
-
Die vorliegende Erfindung bezieht
sich auf eine PLL-Schaltung,
welche ein Frequenzsignal erzeugt und ausgibt, welches eine vorbestimmte
Beziehung zu einem Referenzfrequenzsignal aufweist, und speziell auf
eine PLL-Schaltung, welche Gegenmaßnahmen bewirkt in Fällen, in
welchen die PLL-Funktion unterbrochen wird.
-
Hintergrundtechnologie
-
Wie in 7 veranschaulicht
ist, werden in einer PLL-Schaltung
Phasen eines Referenzsignals fr und eines Vergleichssignals fc in
einem Phasenkomparator 101 verglichen, welcher von einer
exklusiven ODER-Schaltung oder ähnlichem
gebildet wird. Das Signal der Ergebnisse des Vergleichs wird an
einem Schleifenfilter 102 geglättet zur Verwandlung in eine
Steuerspannung Vc. Die von einem spannungsgesteuerten Oscillator
(VCO = Voltage control oscillator) 103 oszillierte Frequenz
wird von dieser Steuerspannung Vc gesteuert, und das dabei erhaltene
Frequenzsignal fck ist das Ausgangsfrequenzsignal. Dieses Ausgangsfrequenzsignal
fck wird in einen Frequenzteiler 104 eingegeben, und dort
wird die Frequenz durch N geteilt, und das resultierende Signal
wird als das Vergleichssignal fc in den Phasenkomparator 101 eingegeben.
-
In der PLL-Schaltung funktioniert
der gesamte Schaltkreis derart, dass, vorausgesetzt die Frequenz des
Referenzsignals fr ist fr, die Frequenz des Vergleichssignals fc
fc und die Frequenz des Oszillationsfrequenzsignals fck fck ist,
in einem synchronisierten Zustand die entsprechenden Formeln fr ≅ fc,
fc = fck/Nerfüllt
sind, so dass das Vergleichssignal fc immer dem Referenzsignal fr
folgt.
-
Wenn ein analoges Bildsignal digital
verarbeitet wird, wird eine PLL-Schaltung wie die oben beschriebene
verwendet, um ein Samplingtaktsignal zu erzeugen. Die Frequenz des
Samplingtakt signals erstreckt sich über einen breiten Bereich von
10 MHz bis 100 MHz oder mehr, abhängend vom Bildsignaltyp.
-
Daher gibt es Fälle, in welchen vom spannungsgesteuerten
Oszillator 103 verlangt ist, dass das Maximum/Minimum-Frequenzverhältnis der
Oszillationsfrequenz zwei oder mehr ist und dass die Oszillationsfrequenz
größer oder
gleich 200 MHz ist. Es wird ein spannungsgesteuerter Oszillator
mit einem breiten Frequenzbereich, der solche Fälle abdecken kann, verwendet.
-
In einer PLL-Schaltung jedoch, die
einen spannungsgesteuerten Oszillator mit solch einem breiten Frequenzbereich
aufweist, kann die Schaltung eines Teils, welches die PLL-Schaltung bildet,
möglicherweise nicht
folgen, wenn die Oszillationsfrequenz höher ist als benötigt, und
die PLL-Funktion kann unterbrochen werden. Solch eine Situation
tritt zum Beispiel auf, wenn das Referenzsignal fr plötzlich wechselt
(das Eingangssignal wechselt zu on/off oder ähnliches) und die Oszillationsfrequenz
stark schwankt, bevor ein synchronisierter stabiler Zustand erreicht
ist, oder wenn die Frequenz des Referenzsignals fr stark erhöht ist und die
Oszillationsfrequenz erhöht
ist und ähnliches.
-
In solchen Fällen ist die Frequenzteilungsfunktion
der Frequenzteilungsschaltung 104 nicht in der Lage zu
folgen, und das Ausgangssignal, z. B. das Vergleichssignal fc, verschwindet.
Daher entscheidet der Phasenkomparator 101, dass die Oszillationsfrequenz
des spannungsgesteuerten Oszillators 103 gefallen ist, reagiert
derart, dass die Oszillationsfrequenz erhöht wird, und verstärkt die
Steuerspannung Vc auf die maximale Oszillationsfrequenz. Wenn solch
ein Zustand erreicht wird, selbst wenn er nur temporär vorhält, ist
es nicht möglich,
von selbst in den normalen Betriebszustand zurückzukehren.
-
Deshalb wurde üblicherweise, um die Oszillationsfrequenz
fck des spannungsgesteuerten Oszillators 103 nicht die
Funktionsgrenzfrequenzen der anderen, die PLL-Schaltung bildenden
Schaltungen, übersteigen zu
lassen, eine spannungsbegrenzende Schaltung 105 wie die
in 8 veranschaulichte
zwischen dem spannungsgesteuerten Oszillator 103 und dem
Schleifenfilter 102 eingefügt, um so eine obere Grenze
für die
Steuerspannung Vc zu schaffen.
-
In der spannungsbegrenzenden Schaltung 105 von 8 ist der Maximalwert der
Steuerspannung Vc durch eine Spannungsregulatordiode ZD begrenzt
und die Oszillationsfrequenz des spannungsgesteuerten Oszillators 103 ist,
wie in 9 veranschaulicht,
auf fd begrenzt, welches ausreichend niedriger ist als der Maximalwert
fmax. Demzufolge ist die Frequenz fck, welche am spannungsgesteuerten
Oszillator 103 oszilliert, innerhalb des Bereichs zwischen
der Minimalfrequenz fmin und der oberen Grenzfrequenz fd, und das
oben beschriebene Problem kann vermieden werden.
-
Dennoch gab es in einem Verfahren,
in dem die in den spannungsgesteuerten Oszillator 103 eingegebene
Steuerspannung Vc in dieser Art direkt durch die spannungsbegrenzende
Schaltung 105 begrenzt ist, die Probleme, dass die Dispersion
in den Eigenschaften der Spannungsregulatordiode ZD, welche das
limitierende Element der spannungsbegrenzenden Schaltung 105 ist,
und die Dispersion in der Oszillationsfrequenz fck am spannungsgesteuerten
Oszillator 103 unter Berücksichtigung der Steuerspannung
Vc neu korrigiert werden mussten, und ferner, dass die Oszillationsfrequenz
der PLL-Schaltung mit ausreichend Spielraum zur Funktionsfrequenz
(Sollfrequenz) der PLL-Schaltung begrenzt werden musste.
-
Daher ist es ein Merkmal der vorliegenden
Erfindung, eine PLL-Schaltung bereitzustellen, welche problemlos
zur in den Normalzustand zurückkehren
kann, selbst wenn der spannungsgesteuerte Oszillator abnormal oszilliert
und die PLL-Funktion unterbrochen wird.
-
JP-A-11122102 offenbart eine PLL-Schaltung
mit Phasenkomparator, Schleifenfilter und VCO.
-
In der vorliegenden Erfindung wird
eine PLL-Schaltung bereitgestellt, in welcher ein Phasenkomparator,
ein Schleifenfilter, ein spannungsgesteuerter Oszillator und ein
Frequenzteiler in einer Schleife hintereinander geschaltet sind,
wobei die Schaltung folgendes umfasst: Funktionsunterbrechungs-Detektiermittel zum Detektieren,
dass die PLL-Funktion unter brochen ist, wobei die Detektion auf
der Basis eines Ausgangssignals des Frequenzteilers durchgeführt wird;
und Steuermittel zum Steuern des spannungsgesteuerten Oszillators, derart
dass eine Oszillationsfrequenz des spannungsgesteuerten Oszillators
gering ist, wenn die Funktionsunterbrechungs-Detektiermittel die
Unterbrechung der Operation detektieren, gekennzeichnet dadurch,
dass:
die Funktionsunterbrechungs-Detektiermittel Mittel sind
zum Detektieren der Präsenz/Absenz
eines Ausgangssignals des Frequenzteilers oder Mittel zum Detektieren,
ob eine Oszillationsfrequenz des spannungsgesteuerten Oszillators
höher ist
als ein vorbestimmter Wert oder nicht.
-
1 ist
ein Blockdiagramm einer PLL-Schaltung einer ersten Ausführungsform
der vorliegenden Erfindung.
-
2 ist
ein Blockdiagramm eines Vergleichssignal-Präsenz/Absenz-Detektors.
-
3 ist
ein Ablaufdiagramm der Funktion des Vergleichssignal-Präsenz/Absenz-Detektors.
-
4 ist
ein Blockdiagramm eines Phasenkomparators.
-
5 ist
ein Funktionseigenschaftsdiagramm der erzwungenen Rückführung eines
spannungsgesteuerten Oszillators bei abnormaler Oszillation.
-
6 ist
ein Blockdiagramm einer PLL-Schaltung einer zweiten Ausführungsform
der vorliegenden Erfindung.
-
7 ist
ein Blockdiagramm einer üblichen
allgemeinen PLL-Schaltung.
-
8 ist
ein Schaltungsdiagramm einer spannungsbegrenzenden Schaltung.
-
9 ist
ein Eigenschaftsdiagramm der Oszillationsfrequenz unter Berücksichtigung
der Steuerspannung des spannungsgesteuerten Oszillators.
-
BEVORZUGTE AUSFÜHRUNGSFORMEN
ZUM IMPLEMENTIEREN DER ERFINDUNG
-
1 ist
ein Blockdiagramm einer PLL-Schaltung eines Ausführungsbeispiels der vorliegenden
Erfindung. 1 ist ein Phasenkomparator, welcher Phasen eines
Refernzsignals fr und eines Vergleichssignals fc vergleicht und
ein Signal ausgibt, welches mit den Ergebnissen des Vergleichs korrespondiert, 2 ist
ein Schleifenfilter, welcher das Vergleichssignal glättet, 3 ist
ein spannungsgesteuerter Oszillator, welcher ein Signal fck einer
Frequenz oszilliert, welche proportional zu einer eingegebenen Steuerspannung
Vc ist, 4 ist ein Frequenzteiler, welcher die Frequenz
eines eingegebenen Signals durch N teilt, und 5 ist ein
Vergleichssignal-Präsenz/Absenz-Detektor
(Funktionsunterbrechungs-Detektiermittel), welcher die Präsenz/Absenz
des Vergleichssignals fc detektiert.
-
Auf diese Weise ist der Vergleichssignal-Präsenz/Absenz-Detektor 5 in
der vorliegenden Ausführungsform
mit der Ausgabeseite des Frequenzteilers 4 verbunden. Wenn
dort detektiert wird, dass kein Vergleichssignal fc vorhanden ist,
ist das vom Phasenkomparator 1 ausgegebene Signal ein Signal,
welches die Oszillationsfrequenz fck des spannungsgesteuerten Oszillators 3 auf
eine niedrige Frequenz senkt.
-
2 ist
ein Blockdiagramm, welches die interne Struktur des Vergleichssignal-Präsenz/Absenz-Detektor 5 veranschaulicht. 51, 52 sind
DFF-Schaltungen, und 53, 54 sind Invertierer.
Hier wird ein Hochpegel-Signal in den D-Anschluss der DFF-Schaltung 51 eingegeben,
und ein unabhängig
erzeugtes Testsignal ft (welches eine Frequenz kleiner oder gleich
der Hälfte
jener des Vergleichsignals fc und eine Hochpegelquote von 50% aufweist)
wird in den CK-Anschluss der DFF-Schaltung 51 eingegeben.
Das Vergleichssignal fc wird über den
Invertierer 54 in den R-Anschluss (R = reset) der DFF-Schaltung 51 eingespeist.
Ferner wird in der DFF-Schaltung 52 ein Signal vom Q1-Anschluss
der DFF-Schaltung 51 in den D-Anschluss der DFF-Schaltung 52 eingegeben
und das Testsignal ft im Invertierer 53 invertiert und
in den CK-Anschluss der DFF-Schaltung 52 eingegeben.
-
3 ist
ein Ablaufdiagramm der Funktion des Vergleichssignal-Präsenz/Absenz-Detektors 5.
Jedes Mal wenn das Testsignal ft ansteigt, nimmt der Ql-Anschluss
der DFF-Schaltung 51 einen hohen Pegel am D-Anschluss wahr
und übernimmt
ihn. Wenn das Vergleichssignal fc ansteigt, wird der Q1-Anschluss
der DFF-Schaltung zurückgesetzt
und der Pegel abgesenkt. Die DFF- Schaltung 52 gibt
zu der Zeit, zu der das elektrische Potential des CK-Anschlusses
steigt, die Information des D-Anschlusses an den Q2-Anschluss aus.
-
Daher wird der Q1-Anschluss der DFF-Schaltung 51,
wenn das Vergleichssignal fc in einem vorbestimmten Intervall von
H -> L -> H -> ... wechselt, selbst
wenn er beim Ansteigen des Testsignals ft einen hohen Pegel bekommt,
danach beim Anstieg des Vergleichssignals fc zurückgesetzt. Deshalb erhält danach,
selbst wenn das Testsignal ft fällt,
der Q2-Anschluss der DFF-Schaltung 52 keinen
hohen Pegel.
-
Wenn jedoch das Vergleichssignal
fc ausfällt,
in anderen Worten, wenn das Vergleichssignal fc nicht auf einen
hohen Pegel wechselt, wird die DFF-Schaltung 51 nicht zurückgesetzt.
Wenn das Testsignal ft fällt, nimmt
die DFF-Schaltung 52 das Hochpegelsignal des Q1-Anschlusses
wahr und gibt es als ein Hochpegelsignal an den Q2-Anschluss aus
und führt
danach die Funktion fort. Es sei angemerkt, dass danach, wenn das Vergleichssignal
fc erneut zu wechseln beginnt, der Q2-Anschluss der DFF-Schaltung 52 zu
einem niedrigen Pegel zurückkehrt.
-
4 ist
ein Blockdiagramm, welches die interne Struktur des Phasenkomparators 1 veranschaulicht, welcher
durch das am Vergleichssignal-Präsenz/Absenz-Detektor 5 detektierte
Signal gesteuert wird. 11 ist ein phasenvergleichendes
Teil, welches von einer exklusiven ODER-Schranke oder ähnlichem
gebildet wird, 12 ist ein Drei-Zustände-Puffer, 13 ist
eine ODER-Schranke,
und 14 ist ein Weichenschalter. Der Drei-Zustände-Puffer 12,
die ODER-Schranke 13 und der Weichenschalter 14 bilden
Steuermittel. Wenn die Phase des Vergleichssignals fc der des Referenzsignals
fr voraus ist, legt das phasenvergleichende Teil 11 am
Ausgangsanschluss 11a einen niedrigen Pegel an. Wenn umgekehrt
die Phase des Vergleichssignals fc gegenüber der des Referenzsignals
fr nach hinten verschoben ist, legt das phasenvergleichende Teil 11 am
Ausgangsanschluss 11a einen hohen Pegel an. Der Pegel außerhalb
der Zeiten des Phasenvergleichs ist unbestimmt. Darüber hinaus
weist, wenn eine Phasendifferenz zwischen dem Vergleichssignal fc
und dem Referenzsignal fr existiert, ein Steueranschluss 11b des
phasenvergleichenden Teils
11 einen hohen Pegel und zu
anderen Zeiten einen niedrigen Pegel auf.
-
Hier nimmt die ODER-Schranke 13 die
logische Summe eines vom Steueranschluss 11b des phasenvergleichenden
Teils 11 ausgegebenen Steuersignals und eines am Vergleichssignal-Präsenz/Absenz-Detektor 5 detektierten
Detektionssignals Va und sendet diese zum Steueranschluss des Puffers 12.
Ferner wird ein Signal des Ausgangsanschlusses 11a des
phasenvergleichenden Teils 11 über den Weichenschalter 14 an
der Eingabeseite des Puffers 12 eingegeben. Darüber hinaus
schaltet der Weichenschalter zur Unterseite (niedriger Pegel), wenn
das Detektionssignal Va auf einen hohen Pegel steigt.
-
Daher wird der Puffer 12,
wenn das Detektionssignal Va des Vergleichssignal-Präsenz/Absenz-Detektors 5 ein
,Signal existiert'-Signal
ist, in anderen Worten, wenn das Detektionssignal Va einen niedrigen
Pegel hat, gemäß des Signals
des Steueranschlusses 11b des phasenvergleichenden Teils 11 gesteuert.
Während der
Zeit, in welcher eine Phasenverschiebung zwischen dem Vergleichssignal
fc und dem Referenzsignal fr vorliegt, hat der Steuerterminal 11b nämlich einen
hohen Pegel. Daher ist der Puffer 12 ON, so dass ein Signal zwischen
der Eingabe und der Ausgabe passieren kann und das Signal des Ausgabeanschlusses 11a des phasenvergleichendes
Teils 11 wie über
den Weichenschalter 14 ausgegeben wird, und die normale
Funktion wird ausgeführt.
Wenn keine Phasenverschiebung vorliegt (in Zeiten der PLL-Arretierung),
hat das Signal des Steueranschlusses 11b einen niedrigen
Pegel und die Ausgabe des Puffers 12 eine hohe Impedanz.
Aufgrund des am dem Phasenkomparator nachgeschalteten Schleifenfilter 2 erhaltenen
Signals oszilliert der spannungsgesteuerte Oszillator 3 danach
ein konstantes Frequenzsignal.
-
Auf der anderen Seite hat die Ausgabe
des Weichenschalters 14, wenn das Detektionssignal Va des Vergleichssignal-Präsenz/Absenz-Detektors 5 ein
,Signal existiert nicht'-Signal
ist, in anderen Worten, wenn das Detektionssignal Va einen hohen
Pegel hat, einen hohen Pegel, und der Puffer 12 schaltet
auf ON, so dass ein Signal zwischen Eingabe und Ausgabe passie ren
kann. Daher wird das vom Weichenschalter 14 ausgegebene
Niedrigpegelsignal ausgegeben, wie es ist. Dementsprechend wird
das Niedrigpegelsignal in das Schleifenfilter 2 eingegeben,
und die Steuerspannung Vc, welche in den spannungsgesteuerten Oszillator 4 eingegeben
wird, hat niedrigen Pegel, und die dort oszillierte Frequenz ist
niedrig.
-
5 ist
ein Diagramm, welches eine für
den spannungsgesteuerten Oszillator 3 charakteristische Funktion
veranschaulicht. fo ist eine Zielfrequenz des Frequenzsignals fck,
fmax ist eine obere Grenze für
die Oszillationsfrequenz, fmin ist eine untere Grenze für die Oszillationsfrequenz,
und flimit ist eine Eingabefrequenz, welche eine Funktionsgrenze
des Frequenzteilers 4 darstellt. Wenn die Oszillationsfrequenz
fck größer als
die Funktionsgrenzfrequenz flimit ist, verschwindet das Vergleichssignal
fc. Deshalb ist das Ausgangssignal des Phasenkomparators 1 wie
oben beschrieben auf einen niedrigen Pegel gesenkt, und die Oszillationsfrequenz
des spannungsgesteuerten Oszillators 3 wird auf einen niedrigen
Pegel gesenkt. Auf diese Weise beginnt der Frequenzteiler 4 erneut
zu arbeiten, wenn die Oszillationsfrequenz fck sinkt und unter die
Funktionsgrenzfrequenz flimit fällt,
und die PLL-Schaltung setzt die ursprüngliche Funktion fort, und
die Oszillationsfrequenz fck nähert
sich der Zielfrequenz fo an.
-
Auf diese Weise wird in der vorliegenden
Ausführungsform,
selbst wenn der spannungsgesteuerte Oszillator 3 abnormal
oszilliert und die Funktion des Frequenzteilers 4 unterbrochen
wird, dieses registriert, und der spannungsgesteuerte Oszillator 3 wird
in die Richtung gesteuert, in der seine Oszillationsfrequenz fällt. Folglich
kehrt die Funktion augenblicklich in den Normalzustand zurück.
-
6 ist
ein Blockdiagramm, welches die Struktur einer PLL-Schaltung eines
anderen Ausführungsbeispiels
veranschaulicht. Hier ist ein Weichenschalter 6 zwischen
den Frequenzteiler 4 und den Phasenkomparator 1 gesetzt.
Zu normalen Zeiten wird der Weichenschalter 6 so gesteuert,
dass der Frequenzteiler 4 und der Phasenkomparator 1 durch
den Weichenschalter 6 miteinander verbunden sind. Wenn
am Vergleichssignal- Präsenz/Absenz-Detektor
detektiert wird, dass kein Vergleichssignal vorliegt, wird der Weichenschalter
so gesteuert, dass ein Scheinimpuls von einem Scheinimpulserzeuger 7 als
Vergleichssignal fc eingegeben wird, welches in den Phasenkomparator 1 eingegeben
wird. Der Weichenschalter 6 und der Scheinimpulserzeuger 7 bilden
die Steuermittel.
-
In Zeiten normaler Funktion können die
Scheinimpulse ein Signal sein, welches eine höhere Frequenz besitzt als ein
vom Frequenzteiler 4 ausgehendes Frequenzsignal. Auf diese
Weise kann die Funktion auch in der vorliegenden Ausführungsform,
wenn der spannungsgesteuerte Oszillator 3 abnormal oszilliert
und die Funktion des Frequenzteilers 4 unterbrochen wird,
augenblicklich in den Normalzustand zurückkehren.
-
Es sei angemerkt, dass in den oben
beschriebenen Ausführungsformen
das Ausgabesignal des Phasenkomparators 1 durch das Detektionssignal
Va des Vergleichssignal-Präsenz/Absenz-Detektors 5 künstlich zu
einem speziellen Signal (Niedrigpegelsignal) gemacht wird oder ein
spezieller Scheinimpuls als Vergleichssignal in den Phasenkomparator 1 eingegeben
wird. Die oben beschriebenen Ausführungsformen sind jedoch nicht
darauf beschränkt.
Zum Beispiel kann die Steuerspannung Vc des spannungsgesteuerten
Oszillators 3 direkt durch das Detektionssignal Va des
Vergleichssignal-Präsenz/Absenz-Detektors
5 gesteuert werden, so dass sie auf eine spezifische niedrige Frequenz
abgeregelt wird. Hier ist keine spezielle Genauigkeit für diese spezifische
Niedrigfrequenz verlangt.
-
Ferner wird der Funktionsunterbrechungszustand
der PLL-Schaltung
in der obigen Beschreibung durch die Präsenz/Absenz eines Ausgangssignals
des Frequenzteilers 4 beurteilt. Der Funktionsunterbrechungszustand
der PLL-Schaltung kann jedoch durch Detektieren, ob die Oszillationsfrequenz
einen vorbestimmten Wert erreicht oder übersteigt oder nicht, beurteilt
werden. In diesem Fall kann das Signal der Frequenz fck durch einen
Frequenz/Spannungs-Konverter in ein Spannungssignal konvertiert
und dieses Spannungssignal durch einen Spannungskomparator mit einem
vorbestimmten Wert verglichen werden.
-
Gewerbliche Anwendbarkeit
-
Gemäß der vorliegenden Erfindung
ergibt sich aus der obigen Beschreibung der Vorteil, dass, wenn eine
Oszillationsfrequenz eines spannungsgesteuerten Oszillators einen
vorbestimmten Wert übersteigt
und die Funktion einer PLL-Schaltung unterbrochen wird, diese mit
einem einfachen Aufbau in den Normalzustand zurückkehren kann. Die vorliegende
Erfindung ist anwendbar zur Erzeugung eines Samplingtaktsignals
eines breiten Bereichs, welches zum digitalen Verarbeiten analoger
Bildsignale und ähnlichem
verwendet wird.
-
-
-
-
-
-
-
-
-
