JP2710990B2 - 映像中間周波信号処理回路 - Google Patents
映像中間周波信号処理回路Info
- Publication number
- JP2710990B2 JP2710990B2 JP1181022A JP18102289A JP2710990B2 JP 2710990 B2 JP2710990 B2 JP 2710990B2 JP 1181022 A JP1181022 A JP 1181022A JP 18102289 A JP18102289 A JP 18102289A JP 2710990 B2 JP2710990 B2 JP 2710990B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pll
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
- H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
- H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は映像中間周波信号を処理する回路に関し、
特に映像中間周波信号から映像信号を復調する映像検波
回路に関する。
特に映像中間周波信号から映像信号を復調する映像検波
回路に関する。
第５図は従来のインターキャリア方式のテレビジョン
受像機の回路構成を示すブロック図である。アンテナ11
で受信された放送信号は、チューナ13で、映像搬送波周
波数fp（日本の場合58.75MHz）を有する映像中間周波
（Video Intermediate Frequency;以下「VIF」と略す）
信号に変換される。このVIF信号中には、音声搬送波周
波数fs1（日本の場合は54.25MHz）を有する音声中間周
波信号も含まれている。このVIF信号は、中間周波増幅
回路15で増幅されて、映像検波回路17に与えられる。映
像検波回路17はVIF信号を検波し、映像検波出力信号を
出力する。この映像検波出力信号の中には、復調された
映像信号成分の他、音声搬送波周波数fs2（日本の場合
4.5MHz）を有する音声中間周波信号成分も含まれてい
る。音声中間周波信号は音声トラップ回路19で除去さ
れ、復調された映像信号のみが映像回路21で処理され、
受像管23に与えられる。一方、音声中間周波信号のみが
音声フィルタ25で抽出され、音声FM検波回路27で音声信
号に復調された後、音声増幅回路29で増幅されてスピー
カ31に与えられる。
受像機の回路構成を示すブロック図である。アンテナ11
で受信された放送信号は、チューナ13で、映像搬送波周
波数fp（日本の場合58.75MHz）を有する映像中間周波
（Video Intermediate Frequency;以下「VIF」と略す）
信号に変換される。このVIF信号中には、音声搬送波周
波数fs1（日本の場合は54.25MHz）を有する音声中間周
波信号も含まれている。このVIF信号は、中間周波増幅
回路15で増幅されて、映像検波回路17に与えられる。映
像検波回路17はVIF信号を検波し、映像検波出力信号を
出力する。この映像検波出力信号の中には、復調された
映像信号成分の他、音声搬送波周波数fs2（日本の場合
4.5MHz）を有する音声中間周波信号成分も含まれてい
る。音声中間周波信号は音声トラップ回路19で除去さ
れ、復調された映像信号のみが映像回路21で処理され、
受像管23に与えられる。一方、音声中間周波信号のみが
音声フィルタ25で抽出され、音声FM検波回路27で音声信
号に復調された後、音声増幅回路29で増幅されてスピー
カ31に与えられる。
第６図は映像検波回路17の従来の回路構成を示すブロ
ック図である。中間周波増幅回路15からのVIF信号は、
例えば表面弾性波フィルタより成る帯域フィルタ33に入
力される。帯域フィルタ33は、第７図に示すように、周
波数fpでの通過量が−6dBでかつ周波数fpの上下0.7MHz
の間で直線的な傾斜を有する帯域通過特性を有してい
る。このような帯域通過特性の帯域フィルタ33により正
常な映像検波出力が得られることは、例えば文献「“テ
レビ受像機の回路設計"p.125〜127,ラジオ技術社,1968
年発行」にも記載されているとおり、周知の事実であ
る。
ック図である。中間周波増幅回路15からのVIF信号は、
例えば表面弾性波フィルタより成る帯域フィルタ33に入
力される。帯域フィルタ33は、第７図に示すように、周
波数fpでの通過量が−6dBでかつ周波数fpの上下0.7MHz
の間で直線的な傾斜を有する帯域通過特性を有してい
る。このような帯域通過特性の帯域フィルタ33により正
常な映像検波出力が得られることは、例えば文献「“テ
レビ受像機の回路設計"p.125〜127,ラジオ技術社,1968
年発行」にも記載されているとおり、周知の事実であ
る。
帯域フィルタ33で濾波されたVIF信号は増幅器１に取
込まれ増幅される。増幅器１は自動利得調整（以下AGC
という。）回路２の制御により、VIF信号の振幅変動に
かかわらず、その出力を常に最適の一定振幅に保ってい
る。
込まれ増幅される。増幅器１は自動利得調整（以下AGC
という。）回路２の制御により、VIF信号の振幅変動に
かかわらず、その出力を常に最適の一定振幅に保ってい
る。
増幅器１の出力は位相ロックループ（以下PLLとい
う。）回路３及び同期検波回路４に与えられる。PLL回
路３は電圧制御発振器（以下VCOという。）６と、VCO6
の出力S6の位相を90°進ませる移相器７と、この移相器
７の出力S7と増幅器１の出力S1とを位相比較する位相検
波回路８と、この位相検波回路８の出力S8を濾波してVC
O6の制御入力に与えるローパスフィルタ（以下LPFとい
う。）９とで構成されている。PLL回路３がロックされ
るとき、VCO6の出力S6は、VIF信号の正規の映像搬送波
（周波数fp）に対し同一周波数でかつ同一位相となっ
て、同期検波回路４に与えられる。同期検波回路４はこ
の信号に基づき、増幅器１の出力S1を同期検波し、映像
検波出力S4を導出する。
う。）回路３及び同期検波回路４に与えられる。PLL回
路３は電圧制御発振器（以下VCOという。）６と、VCO6
の出力S6の位相を90°進ませる移相器７と、この移相器
７の出力S7と増幅器１の出力S1とを位相比較する位相検
波回路８と、この位相検波回路８の出力S8を濾波してVC
O6の制御入力に与えるローパスフィルタ（以下LPFとい
う。）９とで構成されている。PLL回路３がロックされ
るとき、VCO6の出力S6は、VIF信号の正規の映像搬送波
（周波数fp）に対し同一周波数でかつ同一位相となっ
て、同期検波回路４に与えられる。同期検波回路４はこ
の信号に基づき、増幅器１の出力S1を同期検波し、映像
検波出力S4を導出する。
この映像検波出力S4は外部に出力されるとともに、内
部のAGC回路２及びロック検出回路10にフィードバック
される。AGC回路２は映像検波出力S4の振幅を検出し、
この振幅が常に一定の振幅になるように増幅器１の増幅
率を制御する。一方、ロック検出回路10は、映像検波出
力S4に基づきPLL回路３がロック時か、非ロック時かを
検出し、LPF9の時定数を制御している。すなわち、非ロ
ック時にはLPF9の時定数を小さくして応答を速め、PLL
のひきこみ範囲（キャプチャレンジ）を広くする。一
方、ロック時にはLPF9の時定数を大きくして応答を遅く
し、ノイズまたは本来VIF信号が有している位相歪等に
応答しにくいように制御している。このようなロック検
出回路10の出力S10を利用することにより、より正確な
映像検波出力S4を得ることができる。
部のAGC回路２及びロック検出回路10にフィードバック
される。AGC回路２は映像検波出力S4の振幅を検出し、
この振幅が常に一定の振幅になるように増幅器１の増幅
率を制御する。一方、ロック検出回路10は、映像検波出
力S4に基づきPLL回路３がロック時か、非ロック時かを
検出し、LPF9の時定数を制御している。すなわち、非ロ
ック時にはLPF9の時定数を小さくして応答を速め、PLL
のひきこみ範囲（キャプチャレンジ）を広くする。一
方、ロック時にはLPF9の時定数を大きくして応答を遅く
し、ノイズまたは本来VIF信号が有している位相歪等に
応答しにくいように制御している。このようなロック検
出回路10の出力S10を利用することにより、より正確な
映像検波出力S4を得ることができる。
第８図は、位相検波回路８及びLPF9の一構成例を示す
回路図である。同図に示すように、位相検波回路８のnp
nトランジスタQ1,Q2のベースに、VIF信号を増幅器１に
より増幅して得られる信号S1が入力され、npnトランジ
スタQ3〜Q6のベースに、VCO6の発振出力信号S6を移相器
７により90°移相した信号S7が入力されている。そし
て、トランジスタQ1のコレクタはトランジスタQ3,Q4の
エミッタに共通に、トランジスタQ2のコレクタはトラン
ジスタQ5,Q6のエミッタに共通にそれぞれ接続される。
また、トランジスタQ1,Q2のエミッタと接地レベル間に
は定電流源11が共通に接続される。上記トランジスタQ1
〜Q6により二重平衡型変調器を構成している。
回路図である。同図に示すように、位相検波回路８のnp
nトランジスタQ1,Q2のベースに、VIF信号を増幅器１に
より増幅して得られる信号S1が入力され、npnトランジ
スタQ3〜Q6のベースに、VCO6の発振出力信号S6を移相器
７により90°移相した信号S7が入力されている。そし
て、トランジスタQ1のコレクタはトランジスタQ3,Q4の
エミッタに共通に、トランジスタQ2のコレクタはトラン
ジスタQ5,Q6のエミッタに共通にそれぞれ接続される。
また、トランジスタQ1,Q2のエミッタと接地レベル間に
は定電流源11が共通に接続される。上記トランジスタQ1
〜Q6により二重平衡型変調器を構成している。
トランジスタQ3及びQ5のコレクタがベース・コレクタ
共通のpnpトランジスタQ7のコレクタに接続されるとと
もに、pnpトランジスタQ9のベースに接続されている。
また、トランジスタQ4及びQ6のコレクタがベース・コレ
クタ共通のpnpトランジスタQ8のコレクタに接続されて
いる。また、トランジスタQ8のベースにpnpトランジス
タQ10のベースが接続されている。上記トランジスタQ7
〜Q10のエミッタは全て電源線lVに接続される。また、
トランジスタQ9のコレクタはnpnトランジスタQ11のコレ
クタに、トランジスタQ10のコレクタはベース・コレク
タ共通のnpnトランジスタQ12のコレクタに接続される。
トランジスタQ11,Q12はベース同士が接続されており、
それぞれのエミッタは接地されている。
共通のpnpトランジスタQ7のコレクタに接続されるとと
もに、pnpトランジスタQ9のベースに接続されている。
また、トランジスタQ4及びQ6のコレクタがベース・コレ
クタ共通のpnpトランジスタQ8のコレクタに接続されて
いる。また、トランジスタQ8のベースにpnpトランジス
タQ10のベースが接続されている。上記トランジスタQ7
〜Q10のエミッタは全て電源線lVに接続される。また、
トランジスタQ9のコレクタはnpnトランジスタQ11のコレ
クタに、トランジスタQ10のコレクタはベース・コレク
タ共通のnpnトランジスタQ12のコレクタに接続される。
トランジスタQ11,Q12はベース同士が接続されており、
それぞれのエミッタは接地されている。
このような構成の位相検波回路８では、トランジスタ
Q1〜Q6から成る二重平衡型変調器により得られた、信号
S1と信号S7との乗算結果が、トランジスタQ9およびQ10
のコレクタから電流信号として出力される。この電流信
号の差が位相検波出力S4となる。
Q1〜Q6から成る二重平衡型変調器により得られた、信号
S1と信号S7との乗算結果が、トランジスタQ9およびQ10
のコレクタから電流信号として出力される。この電流信
号の差が位相検波出力S4となる。
一方、LPF9は抵抗R1〜R5,npnトランジスタQ13,Q14,キ
ャパシタC1及び定電流源12より構成される。抵抗R1,R2,
トランジスタQ13及び定電流源12から成るバイアス回路
は、トランジスタQ13のエミッタよりバイアス電圧を与
えることにより、ノードN1の中心電圧を規定している。
位相検波出力S8に伴うキャパシタC1の充電、抵抗R3を介
してのキャパシタC1の放電により、バイアス電圧を中心
として、ノードN1の電圧値がLPF9の出力S9としてVCO6に
与えられる。
ャパシタC1及び定電流源12より構成される。抵抗R1,R2,
トランジスタQ13及び定電流源12から成るバイアス回路
は、トランジスタQ13のエミッタよりバイアス電圧を与
えることにより、ノードN1の中心電圧を規定している。
位相検波出力S8に伴うキャパシタC1の充電、抵抗R3を介
してのキャパシタC1の放電により、バイアス電圧を中心
として、ノードN1の電圧値がLPF9の出力S9としてVCO6に
与えられる。
LPF9の時定数は、トランジスタQ14のオン時は、抵抗R
3,R4,キャパシタC1,トランジスタQ14のオン抵抗により
決定され、トランジスタQ14のオフ時は抵抗R3〜R5,キャ
パシタC1により決定される。このトランジスタQ14のベ
ースはnpnトランジスタQ15のコレクタに接続されてお
り、このトランジスタQ15のコレクタは抵抗R6を介し電
源線lVに接続され、エミッタは接地され、ベースにロッ
ク検出回路10の出力S10（ロック検出時“L",非ロック検
出時“H"）が与えられている。
3,R4,キャパシタC1,トランジスタQ14のオン抵抗により
決定され、トランジスタQ14のオフ時は抵抗R3〜R5,キャ
パシタC1により決定される。このトランジスタQ14のベ
ースはnpnトランジスタQ15のコレクタに接続されてお
り、このトランジスタQ15のコレクタは抵抗R6を介し電
源線lVに接続され、エミッタは接地され、ベースにロッ
ク検出回路10の出力S10（ロック検出時“L",非ロック検
出時“H"）が与えられている。
したがって、PLL回路３がロック状態の時、トランジ
スタQ15はオフし、トランジスタQ14がオンするため、LP
F9の時定数が大きくなり、一方、PLL回路３が非ロック
状態の時、トランジスタQ15はオンし、トランジスタQ14
がオフするため、LPF9の時定数が小さくなる。
スタQ15はオフし、トランジスタQ14がオンするため、LP
F9の時定数が大きくなり、一方、PLL回路３が非ロック
状態の時、トランジスタQ15はオンし、トランジスタQ14
がオフするため、LPF9の時定数が小さくなる。
従来の映像中間周波信号処理回路は以上のように構成
されており、以下に述べる３つの問題点を有している。
されており、以下に述べる３つの問題点を有している。
放送信号が過変調の場合（例えば放送信号中の最も
深い変調度が100％程度に達する場合）、変調度が深い
タイミングでの位相検波出力S8に多くの誤差成分を含む
ことになり、この誤差成分を含んだ位相検波出力S8に基
づき、VCO6が制御されてしまうことになる。その結果、
VCO6が正常な発振出力信号S6を出力できなくなるため、
同期検波回路４から正確な映像検波出力S4を得ることが
できない。
深い変調度が100％程度に達する場合）、変調度が深い
タイミングでの位相検波出力S8に多くの誤差成分を含む
ことになり、この誤差成分を含んだ位相検波出力S8に基
づき、VCO6が制御されてしまうことになる。その結果、
VCO6が正常な発振出力信号S6を出力できなくなるため、
同期検波回路４から正確な映像検波出力S4を得ることが
できない。
放送信号の変調度が一般に許容される最大変調度内
に収まる場合でも、放送信号は大電力増幅器を通して送
信機より送信されているため、大電力増幅器の増幅特性
の非直線性により、放送信号中では変調度の違いに応じ
て映像搬送波の位相が変動している場合がある。このよ
うな放送信号をアンテナ11にて受信し、チューナー13,
中間周波増幅回路15を介して映像検波回路17に取込んだ
場合、映像搬送波の位相変動に正確に追従してPLL回路
３中のVCO6が発振する。このVCO6の発振出力信号S6に基
づいて同期検波回路４はVIF信号を同期検波するため、
映像検波出力S4に含まれる音声中間周波信号に位相変調
成分が混入する。この位相変調成分は、音声中間周波信
号をFM検波したとき、音声バズとなって現れてしまう。
に収まる場合でも、放送信号は大電力増幅器を通して送
信機より送信されているため、大電力増幅器の増幅特性
の非直線性により、放送信号中では変調度の違いに応じ
て映像搬送波の位相が変動している場合がある。このよ
うな放送信号をアンテナ11にて受信し、チューナー13,
中間周波増幅回路15を介して映像検波回路17に取込んだ
場合、映像搬送波の位相変動に正確に追従してPLL回路
３中のVCO6が発振する。このVCO6の発振出力信号S6に基
づいて同期検波回路４はVIF信号を同期検波するため、
映像検波出力S4に含まれる音声中間周波信号に位相変調
成分が混入する。この位相変調成分は、音声中間周波信
号をFM検波したとき、音声バズとなって現れてしまう。
第５図に示したテレビジョン受信機のように、映像
検波出力から映像信号と音声中間周波信号を同時に抽出
するシステムでは、VIF信号は必ず、第７図に示すよう
に周波数fp付近において傾斜を有する通過特性の帯域フ
ィルタ33で濾波されることによって周波数選択される。
このため、特公昭61−11030や前記文献にも記載されて
いるように、映像搬送波信号がVIF信号のAM成分により
位相変調を受けてしまう。PLL回路３内のVCO6の出力S6
はこれに正確に追従し、そのVCO6の出力S6に基づいて同
期検波回路４はVIF信号を同期検出するため、映像検波
出力S4に含まれる音声中間周波信号に位相変調成分が混
入する。その結果、と同様に、音声中間周波信号をFM
検波したときに音声バズが生じてしまう。
検波出力から映像信号と音声中間周波信号を同時に抽出
するシステムでは、VIF信号は必ず、第７図に示すよう
に周波数fp付近において傾斜を有する通過特性の帯域フ
ィルタ33で濾波されることによって周波数選択される。
このため、特公昭61−11030や前記文献にも記載されて
いるように、映像搬送波信号がVIF信号のAM成分により
位相変調を受けてしまう。PLL回路３内のVCO6の出力S6
はこれに正確に追従し、そのVCO6の出力S6に基づいて同
期検波回路４はVIF信号を同期検出するため、映像検波
出力S4に含まれる音声中間周波信号に位相変調成分が混
入する。その結果、と同様に、音声中間周波信号をFM
検波したときに音声バズが生じてしまう。
この発明は上記〜の問題点を解決するためになさ
れたもので、常に正確な映像検波出力を得ることができ
る映像中間周波信号処理回路を得ることを目的とする。
れたもので、常に正確な映像検波出力を得ることができ
る映像中間周波信号処理回路を得ることを目的とする。
この発明にかかる映像中間周波信号処理回路は、映像
中間周波信号を入力する入力手段と、前記入力手段に接
続され、位相検波回路，ローパスフィルタ，電圧制御発
振器を含んで位相ロックループ（PLL）を構成し、ロッ
ク時に、前記映像中間周波信号に同期したPLL出力信号
を出力するPLL回路と、前記同期検波回路に接続され、
前記映像検波出力に基づき、前記PLL回路のロック状
態、非ロック状態を検出し、前記PLL回路がロック状態
か非ロック状態かを示すロック検出信号を出力するPLL
ロック検出手段と、前記同期検波回路に接続され、前記
映像検波出力に基づき、前記映像中間周波信号の時々刻
々の変調度を検出し、該映像中間周波信号の変調度が所
定値以下か否かを示す変調度検出信号を前記PLL回路に
出力する変調度検出手段とを備え、前記PLL回路は、前
記信号強度検出信号及び前記変調度検出信号を受け、こ
れらの信号に応じてPLL状態及びホールド状態が切換え
られ、PLL状態時には、前記映像中間周波信号と前記電
圧制御発振器からの発振出力信号との位相差に応じた信
号を前記位相検波回路から導出し前記ローパスフィルタ
を介して前記電圧制御発振器に与えることによって前記
PLL出力信号を出力し、ホールド状態時には、該ホール
ド状態になる直前のPLL状態における前記電圧制御発振
器の前記発振出力信号を維持することによって前記PLL
出力信号を出力する。
中間周波信号を入力する入力手段と、前記入力手段に接
続され、位相検波回路，ローパスフィルタ，電圧制御発
振器を含んで位相ロックループ（PLL）を構成し、ロッ
ク時に、前記映像中間周波信号に同期したPLL出力信号
を出力するPLL回路と、前記同期検波回路に接続され、
前記映像検波出力に基づき、前記PLL回路のロック状
態、非ロック状態を検出し、前記PLL回路がロック状態
か非ロック状態かを示すロック検出信号を出力するPLL
ロック検出手段と、前記同期検波回路に接続され、前記
映像検波出力に基づき、前記映像中間周波信号の時々刻
々の変調度を検出し、該映像中間周波信号の変調度が所
定値以下か否かを示す変調度検出信号を前記PLL回路に
出力する変調度検出手段とを備え、前記PLL回路は、前
記信号強度検出信号及び前記変調度検出信号を受け、こ
れらの信号に応じてPLL状態及びホールド状態が切換え
られ、PLL状態時には、前記映像中間周波信号と前記電
圧制御発振器からの発振出力信号との位相差に応じた信
号を前記位相検波回路から導出し前記ローパスフィルタ
を介して前記電圧制御発振器に与えることによって前記
PLL出力信号を出力し、ホールド状態時には、該ホール
ド状態になる直前のPLL状態における前記電圧制御発振
器の前記発振出力信号を維持することによって前記PLL
出力信号を出力する。
この発明におけるPLL回路は、ロック検出信号及び変
調度検出信号に応じて、PLL状態及びホールド状態が切
換えられるため、変調度検出信号に基づき、映像中間周
波信号の変調度の深いタイミングではホールド状態にな
るように設定すれば、PLL出力は変調度の深いタイミン
グでの映像中間周波信号には追従せず、変調度の浅いタ
イミングでの映像中間周波信号のみに追従するようにな
る。
調度検出信号に応じて、PLL状態及びホールド状態が切
換えられるため、変調度検出信号に基づき、映像中間周
波信号の変調度の深いタイミングではホールド状態にな
るように設定すれば、PLL出力は変調度の深いタイミン
グでの映像中間周波信号には追従せず、変調度の浅いタ
イミングでの映像中間周波信号のみに追従するようにな
る。
第１図はこの発明の一実施例である映像検波回路の回
路構成を示すブロック図である。同図に示すように、位
相検波回路８′には、増幅器１の出力の他に、映像検波
出力S4,ロック検出回路10の出力S10及びAGC回路２のAGC
出力S2が入力されている。
路構成を示すブロック図である。同図に示すように、位
相検波回路８′には、増幅器１の出力の他に、映像検波
出力S4,ロック検出回路10の出力S10及びAGC回路２のAGC
出力S2が入力されている。
位相検波回路８′は、上記した３つの出力S2,S4,S10
に基づき、後に詳述するように動作モードが切換わる。
これに応じ、PLL回路３は、PLL状態およびホールド状態
のいずれかに切換えられる。PLL状態において、位相検
波回路８′は、増幅器１の出力S1を移相器７の出力S7と
位相比較し位相検波出力S8′を出力する。またホールド
状態において、位相検波回路８′は、直近のPLL状態時
に出力された位相検波出力S8′をホールドして出力す
る。位相検波回路８′はホールド状態の時、後述するよ
うにLPF9′内のキャパシタを利用している。
に基づき、後に詳述するように動作モードが切換わる。
これに応じ、PLL回路３は、PLL状態およびホールド状態
のいずれかに切換えられる。PLL状態において、位相検
波回路８′は、増幅器１の出力S1を移相器７の出力S7と
位相比較し位相検波出力S8′を出力する。またホールド
状態において、位相検波回路８′は、直近のPLL状態時
に出力された位相検波出力S8′をホールドして出力す
る。位相検波回路８′はホールド状態の時、後述するよ
うにLPF9′内のキャパシタを利用している。
なお、他の構成は前述した第６図の従来回路と同様で
あるため説明は省略する。
あるため説明は省略する。
第2A図は位相検波回路８′及びLPF9′の一構成例を示
す回路図である。同図において、トランジスタQ1〜Q15,
抵抗R1〜R6,キャパシタC1,および定電流源11,12より成
る回路部分は前述した第８図に示す従来回路と同様であ
るので、説明は省略する。
す回路図である。同図において、トランジスタQ1〜Q15,
抵抗R1〜R6,キャパシタC1,および定電流源11,12より成
る回路部分は前述した第８図に示す従来回路と同様であ
るので、説明は省略する。
同図に示すように、映像検波出力S4及びAGC出力S2が
それぞれnpnトランジスタQ21,Q23のベースに入力されて
いる。AGC出力S2の電圧値は、弱電界入力時は映像検波
出力S4の振幅が小さいため最大値（＞基準電圧V2）とな
り、このとき増幅器１のゲインは最大となる。トランジ
スタQ21は、ベースに基準電圧V1が入力されているnpnト
ランジスタQ22と差動対をなし、トランジスタQ21,Q22双
方のエミッタは定電流源13を介して接地されている。ま
た、トランジスタQ23は、ベースに基準電圧V2が入力さ
れるnpnトランジスタQ24と差動対をなし、トランジスタ
Q23,Q24双方のエミッタは定電流源14を介して接地され
ている。また、トランジスタQ21,Q24のコレクタは共に
電源線lVに接続され、トランジスタQ22,Q23のコレクタ
は共にpnpトランジスタQ25のコレクタに接続されてい
る。
それぞれnpnトランジスタQ21,Q23のベースに入力されて
いる。AGC出力S2の電圧値は、弱電界入力時は映像検波
出力S4の振幅が小さいため最大値（＞基準電圧V2）とな
り、このとき増幅器１のゲインは最大となる。トランジ
スタQ21は、ベースに基準電圧V1が入力されているnpnト
ランジスタQ22と差動対をなし、トランジスタQ21,Q22双
方のエミッタは定電流源13を介して接地されている。ま
た、トランジスタQ23は、ベースに基準電圧V2が入力さ
れるnpnトランジスタQ24と差動対をなし、トランジスタ
Q23,Q24双方のエミッタは定電流源14を介して接地され
ている。また、トランジスタQ21,Q24のコレクタは共に
電源線lVに接続され、トランジスタQ22,Q23のコレクタ
は共にpnpトランジスタQ25のコレクタに接続されてい
る。
トランジスタQ21,Q22より成る差動対において、映像
検波出力S4が基準電圧V1より高い場合、すなわち、第3A
図の期間T1,T3,T5に示すように、映像検波出力S4の変調
度が深い場合に、トランジスタQ21がオンし、トランジ
スタQ22がオフする。逆に、映像検波出力S4が基準電圧V
1より低い場合、すなわち、映像検波出力S4の変調度が
浅い場合にトランジスタQ22がオンし、トランジスタQ21
がオフする。
検波出力S4が基準電圧V1より高い場合、すなわち、第3A
図の期間T1,T3,T5に示すように、映像検波出力S4の変調
度が深い場合に、トランジスタQ21がオンし、トランジ
スタQ22がオフする。逆に、映像検波出力S4が基準電圧V
1より低い場合、すなわち、映像検波出力S4の変調度が
浅い場合にトランジスタQ22がオンし、トランジスタQ21
がオフする。
トランジスタQ23,Q24より成る差動対において、AGC出
力S2が基準電圧V2より高い場合、すなわち、増幅器１の
ゲインが最大値に張り付いたままとなりAGCがかからな
い弱電界入力時に、トランジスタQ23がオンし、トラン
ジスタQ24がオフする。逆にAGC出力S2が基準電圧V2より
低い場合、すなわち、中・強電界入力時に、トランジス
タQ24がオンし、トランジスタQ23がオフする。
力S2が基準電圧V2より高い場合、すなわち、増幅器１の
ゲインが最大値に張り付いたままとなりAGCがかからな
い弱電界入力時に、トランジスタQ23がオンし、トラン
ジスタQ24がオフする。逆にAGC出力S2が基準電圧V2より
低い場合、すなわち、中・強電界入力時に、トランジス
タQ24がオンし、トランジスタQ23がオフする。
一方、抵抗R6,電源線lV間にコレクタ・ベース共通の
トランジスタQ25が介挿され、このトランジスタQ25のベ
ースにpnpトランジスタQ26のベースが接続され、トラン
ジスタQ26のエミッタは、トランジスタQ25のエミッタと
共に電源線lVに接続される。また、トランジスタQ26の
コレクタは抵抗R7を介して接地されるとともに、npnト
ランジスタQ27及びnpnトランジスタQ30のベースに接続
される。
トランジスタQ25が介挿され、このトランジスタQ25のベ
ースにpnpトランジスタQ26のベースが接続され、トラン
ジスタQ26のエミッタは、トランジスタQ25のエミッタと
共に電源線lVに接続される。また、トランジスタQ26の
コレクタは抵抗R7を介して接地されるとともに、npnト
ランジスタQ27及びnpnトランジスタQ30のベースに接続
される。
トランジスタQ27はnpnトランジスタQ28と差動対をな
し、そのコレクタはトランジスタQ1,Q2のエミッタに接
続され、そのエミッタはトランジスタQ28のエミッタに
接続されるとともに、定電流源11を介して接地される。
一方、トランジスタQ28のベースには基準電圧V3が与え
られ、そのコレクタは電源線lVに接続される。また、ト
ランジスタQ30はnpnトランジスタQ29と差動対をなし、
そのコレクタはトランジスタQ13のエミッタに接続さ
れ、そのエミッタは定電流源12に接続される。一方、ト
ランジスタQ29のベースには基準電圧V3が与えられ、そ
のコレクタはトランジスタQ13のベースに接続される。
し、そのコレクタはトランジスタQ1,Q2のエミッタに接
続され、そのエミッタはトランジスタQ28のエミッタに
接続されるとともに、定電流源11を介して接地される。
一方、トランジスタQ28のベースには基準電圧V3が与え
られ、そのコレクタは電源線lVに接続される。また、ト
ランジスタQ30はnpnトランジスタQ29と差動対をなし、
そのコレクタはトランジスタQ13のエミッタに接続さ
れ、そのエミッタは定電流源12に接続される。一方、ト
ランジスタQ29のベースには基準電圧V3が与えられ、そ
のコレクタはトランジスタQ13のベースに接続される。
このような構成において、AGC出力S2が基準電圧V2よ
り低く、かつロック検出信号S10が“L"レベルである場
合、すなわち、VIF信号のサンプリングが容易な中・強
電界入力時で、PLL回路３がロック状態である場合、映
像検波出力S4が基準電圧V1より高いか低いかに応じて位
相検波回路８′およびLPF9′によるサンプリング動作と
ホールド動作が交互に行われる。
り低く、かつロック検出信号S10が“L"レベルである場
合、すなわち、VIF信号のサンプリングが容易な中・強
電界入力時で、PLL回路３がロック状態である場合、映
像検波出力S4が基準電圧V1より高いか低いかに応じて位
相検波回路８′およびLPF9′によるサンプリング動作と
ホールド動作が交互に行われる。
映像検波出力S4が基準電圧V1より高い第３図の期間T
1,T3,T5ではホールド動作が行われる（PLL回路３はホー
ルド状態となる。）このとき、トランジスタQ21,Q24が
オンし、トランジスタQ22,Q23,Q15がオフする。その結
果、トランジスタQ25の電流経路が全て遮断されてしま
うため、トランジスタQ25はオフし、これに伴いトラン
ジスタQ26もオフする。
1,T3,T5ではホールド動作が行われる（PLL回路３はホー
ルド状態となる。）このとき、トランジスタQ21,Q24が
オンし、トランジスタQ22,Q23,Q15がオフする。その結
果、トランジスタQ25の電流経路が全て遮断されてしま
うため、トランジスタQ25はオフし、これに伴いトラン
ジスタQ26もオフする。
従って、トランジスタQ27,Q30のベースには電流が供
給されないため、トランジスタQ27,Q30がオフし、トラ
ンジスタQ28,Q29がオンする。
給されないため、トランジスタQ27,Q30がオフし、トラ
ンジスタQ28,Q29がオンする。
トランジスタQ27がオフすると、トランジスタQ1〜Q6
から成る二重平衡型変調器が動作しなくなるため、位相
検波回路S8′は現れなくなり、キャパシタC1が充電され
ることはなくなる。さらに、トランジスタQ29がオンす
るとトランジスタQ13がオフするため、キャパシタC1の
電荷は放電もされなくなる。つまり、ノードN1の電位で
あるLPF9′の出力S9′はホールドされる。このため、VC
O6の出力S6は変化しなくなる。すなわちPLL回路３はホ
ールド状態となり、VCO6の出力S6はホールド状態になる
直前のものが維持される。
から成る二重平衡型変調器が動作しなくなるため、位相
検波回路S8′は現れなくなり、キャパシタC1が充電され
ることはなくなる。さらに、トランジスタQ29がオンす
るとトランジスタQ13がオフするため、キャパシタC1の
電荷は放電もされなくなる。つまり、ノードN1の電位で
あるLPF9′の出力S9′はホールドされる。このため、VC
O6の出力S6は変化しなくなる。すなわちPLL回路３はホ
ールド状態となり、VCO6の出力S6はホールド状態になる
直前のものが維持される。
一方、映像検波出力S4が基準電圧V1より低い第３図の
期間T2,T4ではサンプリング動作が行われる（PLL回路３
はPLL状態となる）。このとき、トランジスタQ22がオン
することにより、このトランジスタQ22を介してトラン
ジスタQ25のコレクタ電流が流れるので、トランジスタQ
25,Q26がオンする。その結果、トランジスタQ27,Q30が
オンし、トランジスタQ28,Q29がオフする。トランジス
タQ27がオンすると、トランジスタQ1〜Q6から成る二重
平衡型変調器が動作し、位相検波出力S8′が現れて、キ
ャパシタC1が充電される。これに応じてVCO6の出力S6は
変化する。このようにしてサンプリング動作が行われ
る。なおこのときの位相検波回路８′およびLPF9′は、
第８図に示す従来回路と全く等価になっている。すなわ
ち、PLL回路３はPLL状態となり、通常のPLL動作のとき
と同様、VCO6の出力S6は増幅器１の出力S1に追従して変
化する。
期間T2,T4ではサンプリング動作が行われる（PLL回路３
はPLL状態となる）。このとき、トランジスタQ22がオン
することにより、このトランジスタQ22を介してトラン
ジスタQ25のコレクタ電流が流れるので、トランジスタQ
25,Q26がオンする。その結果、トランジスタQ27,Q30が
オンし、トランジスタQ28,Q29がオフする。トランジス
タQ27がオンすると、トランジスタQ1〜Q6から成る二重
平衡型変調器が動作し、位相検波出力S8′が現れて、キ
ャパシタC1が充電される。これに応じてVCO6の出力S6は
変化する。このようにしてサンプリング動作が行われ
る。なおこのときの位相検波回路８′およびLPF9′は、
第８図に示す従来回路と全く等価になっている。すなわ
ち、PLL回路３はPLL状態となり、通常のPLL動作のとき
と同様、VCO6の出力S6は増幅器１の出力S1に追従して変
化する。
次に、AGC出力S2が基準電圧V2より低い場合、あるい
はロック検出信号が“H"レベルである場合、すなわち、
VIF信号のサンプリングが困難な弱電界時であるか、あ
るいはPLL回路３が非ロック状態である場合、以下に示
す、通常のPLL動作が行われる（PLL回路３はPLL状態と
なる）。
はロック検出信号が“H"レベルである場合、すなわち、
VIF信号のサンプリングが困難な弱電界時であるか、あ
るいはPLL回路３が非ロック状態である場合、以下に示
す、通常のPLL動作が行われる（PLL回路３はPLL状態と
なる）。
このとき、トランジスタQ23,Q15のうち、少なくとも
１つがオンするため、トランジスタQ25のコレクタ電流
経路が確保され、トランジスタQ25,Q26はオン状態とな
る。その結果、上述のサンプリング動作の場合と同様、
トランジスタQ27,Q30がオンし、トランジスタQ28,Q29が
オフするため、位相検波回路８′,LPF9′は第８図に示
す従来回路と全く等価になる。すなわちPLL回路３はPLL
状態となる。従って、従来通り、増幅器１の出力S1と移
相器７の出力S7との位相差に基づき位相検波回路８′は
位相検波出力S8′を導出し、LPF9は所定の時定数で位相
検波出力S8′を濾波してVCO6の制御電圧S9′を出力す
る。このため、VCO6の出力S6は増幅器１の出力S1に追従
して変化する。
１つがオンするため、トランジスタQ25のコレクタ電流
経路が確保され、トランジスタQ25,Q26はオン状態とな
る。その結果、上述のサンプリング動作の場合と同様、
トランジスタQ27,Q30がオンし、トランジスタQ28,Q29が
オフするため、位相検波回路８′,LPF9′は第８図に示
す従来回路と全く等価になる。すなわちPLL回路３はPLL
状態となる。従って、従来通り、増幅器１の出力S1と移
相器７の出力S7との位相差に基づき位相検波回路８′は
位相検波出力S8′を導出し、LPF9は所定の時定数で位相
検波出力S8′を濾波してVCO6の制御電圧S9′を出力す
る。このため、VCO6の出力S6は増幅器１の出力S1に追従
して変化する。
このように、３つの出力S2,S4,S10に基づき、位相検
波回路８′とLPF9′の動作が制御される。
波回路８′とLPF9′の動作が制御される。
非ロック時は、VIF信号にVCO6の出力S6が同期してい
ない段階であるため、早期に同期させる必要上、位相検
波回路８′およびLPF9′によるサンプリング／ホールド
動作は行わず、常にPLL動作を行う。
ない段階であるため、早期に同期させる必要上、位相検
波回路８′およびLPF9′によるサンプリング／ホールド
動作は行わず、常にPLL動作を行う。
また、AGCがかかっていない程度の弱電界入力時に
は、VIF信号のサンプリングが困難であるため、このと
きにも位相検波回路８′およびLPF9′によるサンプリン
グ／ホールド動作は行わず、常にPLL動作を行う。
は、VIF信号のサンプリングが困難であるため、このと
きにも位相検波回路８′およびLPF9′によるサンプリン
グ／ホールド動作は行わず、常にPLL動作を行う。
しかしながら、ロック時でかつAGCがかかる程度の電
界入力中では、位相検波回路８′およびLPF9′によりサ
ンプリング／ホールド動作を行うことにより、従来の問
題点〜を解決する。すなわち、VIF信号の変調度の
浅いタイミングでのみ、サンプリング動作を行い、他の
タイミングではホールド動作を行う。これにより、変調
度の深いタイミングでサンプリング動作が行われなくな
り、過変調による問題点が回避される。また、問題点
，のVIF信号の位相に歪が生じる場合においても、
位相歪が生じるVIF信号の変調度の深いタイミングでは
サンプリング動作を行わないため、VIF信号の位相歪に
応じて、VCO6の出力S6が追従しなくなり問題点，が
回避される。
界入力中では、位相検波回路８′およびLPF9′によりサ
ンプリング／ホールド動作を行うことにより、従来の問
題点〜を解決する。すなわち、VIF信号の変調度の
浅いタイミングでのみ、サンプリング動作を行い、他の
タイミングではホールド動作を行う。これにより、変調
度の深いタイミングでサンプリング動作が行われなくな
り、過変調による問題点が回避される。また、問題点
，のVIF信号の位相に歪が生じる場合においても、
位相歪が生じるVIF信号の変調度の深いタイミングでは
サンプリング動作を行わないため、VIF信号の位相歪に
応じて、VCO6の出力S6が追従しなくなり問題点，が
回避される。
以上、この実施例のPLL回路３は、VIF信号の信号強度
が弱い場合（弱電界入力時）または非ロック時は、従来
と同様なひき込み応答性が得られるとともに、AGCがか
かる程度の電界入力（VIF信号のサンプリングが容易）
で、かつロック時は、VIF信号の変調度に応じてサンプ
ルホールドを行うため、問題点〜を解決し正確な映
像検波出力を得ることができる。
が弱い場合（弱電界入力時）または非ロック時は、従来
と同様なひき込み応答性が得られるとともに、AGCがか
かる程度の電界入力（VIF信号のサンプリングが容易）
で、かつロック時は、VIF信号の変調度に応じてサンプ
ルホールドを行うため、問題点〜を解決し正確な映
像検波出力を得ることができる。
第2B図はこの発明の他の実施例である映像検波回路に
おける位相検波回路８′及びLPF9′周辺を示す回路図で
ある。同図に示すように、第2A図の回路のトランジスタ
Q27〜Q30を除去し、代りにLPF9′の出力側にnpnトラン
ジスタQ31〜Q34と基準電圧V4,定電流源15,キャパシタC2
によりサンプルホールド回路30を構成している。サンプ
ルホールド回路30のnpnトランジスタQ33のベースにLPF
9′の出力S9′が与えられており、互いに差動対をなす
トランジスタQ31,Q32における、トランジスタQ31のベー
スに基準電圧V4が与えられ、トランジスタQ32のベース
に、トランジスタQ26のコレクタが接続されている。そ
して、トランシズタQ34のエミッタとトランジスタQ32の
コレクタとの接続点に得られる信号が、サンプルホール
ド回路30の出力信号S30となっており、トランジスタQ34
のエミッタと接地レベル間にホールド用キャパシタC2が
設けられている。
おける位相検波回路８′及びLPF9′周辺を示す回路図で
ある。同図に示すように、第2A図の回路のトランジスタ
Q27〜Q30を除去し、代りにLPF9′の出力側にnpnトラン
ジスタQ31〜Q34と基準電圧V4,定電流源15,キャパシタC2
によりサンプルホールド回路30を構成している。サンプ
ルホールド回路30のnpnトランジスタQ33のベースにLPF
9′の出力S9′が与えられており、互いに差動対をなす
トランジスタQ31,Q32における、トランジスタQ31のベー
スに基準電圧V4が与えられ、トランジスタQ32のベース
に、トランジスタQ26のコレクタが接続されている。そ
して、トランシズタQ34のエミッタとトランジスタQ32の
コレクタとの接続点に得られる信号が、サンプルホール
ド回路30の出力信号S30となっており、トランジスタQ34
のエミッタと接地レベル間にホールド用キャパシタC2が
設けられている。
このように構成すると、トランジスタQ26がオン状態
の場合、以下示すようにサンプリング動作が行われる。
すなわち、トランジスタQ26がオンすると、トランジス
タQ31がオフ、トランジスタQ32がオンする。その結果、
トランジスタQ34はオンし、エミッタフォロワとして動
作するため、LPF9′の出力S9′とほぼ等しい電圧がサン
プルホールド回路30の出力信号S30として出力される。
同時に、キャパシタC2に出力信号S30の電圧に応じた電
荷が蓄えられる。
の場合、以下示すようにサンプリング動作が行われる。
すなわち、トランジスタQ26がオンすると、トランジス
タQ31がオフ、トランジスタQ32がオンする。その結果、
トランジスタQ34はオンし、エミッタフォロワとして動
作するため、LPF9′の出力S9′とほぼ等しい電圧がサン
プルホールド回路30の出力信号S30として出力される。
同時に、キャパシタC2に出力信号S30の電圧に応じた電
荷が蓄えられる。
一方、トランジスタQ26がオフ状態の場合、以下に示
すように、ホールド動作が行われる。すなわち、トラン
ジスタQ26がオフすると、トランジスタQ31がオン、トラ
ンジスタQ32がオフする。その結果、トランジスタQ34は
オフするため、出力信号S30はLPF9′の出力S9′の影響
を受けなくなり、キャパシタC3に蓄積された電圧がその
まま出力信号S30として出力される。
すように、ホールド動作が行われる。すなわち、トラン
ジスタQ26がオフすると、トランジスタQ31がオン、トラ
ンジスタQ32がオフする。その結果、トランジスタQ34は
オフするため、出力信号S30はLPF9′の出力S9′の影響
を受けなくなり、キャパシタC3に蓄積された電圧がその
まま出力信号S30として出力される。
このように、トランジスタQ1〜Q6から成る二重平衡型
変調器を常時動作させたまま、トランジスタQ26のオ
ン，オフに応じてサンプリング回路30がサンプリング動
作、ホールド動作を行うことによって、第2A図で示した
回路と同様な動作を行うことができる。しかしながら、
第2A図の回路構成の方が新たにキャパシタC2を設ける必
要がないため、集積化した場合、外部端子を増やす必要
がない利点がある。
変調器を常時動作させたまま、トランジスタQ26のオ
ン，オフに応じてサンプリング回路30がサンプリング動
作、ホールド動作を行うことによって、第2A図で示した
回路と同様な動作を行うことができる。しかしながら、
第2A図の回路構成の方が新たにキャパシタC2を設ける必
要がないため、集積化した場合、外部端子を増やす必要
がない利点がある。
第4A図は、ロック検出回路10の一構成例を示した回路
図である。同図に示すように抵抗R40とキャパシタC40と
により積分回路を形成し、映像検波出力S4を積分した信
号がノードN4の電圧VN4に現われるようにしている。そ
して、この電圧VN4が、コンパレータ40の一方入力とし
て取込まれており、コンパレータ40の他方入力には基準
電圧Vrが印加されている。このコンパレータ40の出力が
ロック検出回路10の出力S10となる。
図である。同図に示すように抵抗R40とキャパシタC40と
により積分回路を形成し、映像検波出力S4を積分した信
号がノードN4の電圧VN4に現われるようにしている。そ
して、この電圧VN4が、コンパレータ40の一方入力とし
て取込まれており、コンパレータ40の他方入力には基準
電圧Vrが印加されている。このコンパレータ40の出力が
ロック検出回路10の出力S10となる。
このように構成すると、非ロック時は同期検波回路４
による検波が正常に行われないため、第4B図に示すよう
に、ノードN4の電位VN4はほぼV0（無信号電位）と等し
くなる。この電位VN4は、無信号電位V0より低く設定さ
れた基準電圧Vrより高くなるため、コンパレータ40の出
力S10は“H"となり非ロックであるとの判定が行われ
る。
による検波が正常に行われないため、第4B図に示すよう
に、ノードN4の電位VN4はほぼV0（無信号電位）と等し
くなる。この電位VN4は、無信号電位V0より低く設定さ
れた基準電圧Vrより高くなるため、コンパレータ40の出
力S10は“H"となり非ロックであるとの判定が行われ
る。
一方、ロック時で中強電界入力時は、第4C図に示すよ
うに、映像検波出力S4は無信号電位V0よりも下のレベル
で変化し、ノードN4の電位VN4は基準電圧Vrを下回るた
め、コンパレータ40の出力S10は“L"となりロック状態
であるとの判定が行われる。
うに、映像検波出力S4は無信号電位V0よりも下のレベル
で変化し、ノードN4の電位VN4は基準電圧Vrを下回るた
め、コンパレータ40の出力S10は“L"となりロック状態
であるとの判定が行われる。
さらに、ロック時であっても、弱電界入力時の場合、
第4D図に示すように、映像検波出力S4が無信号電位V0よ
りも下のレベルで変化しても、ノードN4の電位VN4が基
準電圧Vrを上回ってしまうため、コンパレータ40の出力
S10は“H"となり、非ロック状態時と同じ判定出力が得
られる。
第4D図に示すように、映像検波出力S4が無信号電位V0よ
りも下のレベルで変化しても、ノードN4の電位VN4が基
準電圧Vrを上回ってしまうため、コンパレータ40の出力
S10は“H"となり、非ロック状態時と同じ判定出力が得
られる。
このようにロック検出回路10を構成することにより、
ロック時においても、弱電界入力時には、非ロックであ
るとの判定を行うことができる。したがって、このロッ
ク検出回路10を用いれば、第１図のブロック図におい
て、AGC出力S2を位相検波回路８′に入力することな
く、すなわち第2A図や第2B図のトランジスタQ23,Q24、
定電流源14及び基準電圧V2を設けることなく、第１図で
示した映像検波回路と同様の効果を奏することができ
る。
ロック時においても、弱電界入力時には、非ロックであ
るとの判定を行うことができる。したがって、このロッ
ク検出回路10を用いれば、第１図のブロック図におい
て、AGC出力S2を位相検波回路８′に入力することな
く、すなわち第2A図や第2B図のトランジスタQ23,Q24、
定電流源14及び基準電圧V2を設けることなく、第１図で
示した映像検波回路と同様の効果を奏することができ
る。
なお、上記実施例では、基準電圧V1は第3A図に示すレ
ベルに設定されている。このため、同期信号の前後も含
めたブランキング期間TB（第3B図参照）の間において、
PLL回路３はサンプリング動作を行う。しかしながら、
基準電圧V1が変調度０％に近い程、よりVIF信号の変調
度の浅いタイミングのみで、PLL回路３はサンプリング
動作を行うことができる。そこで、第3B図に示すレベル
に基準電圧V1を設定し、映像信号の同期信号の同期期間
TSのタイミングに合わせてPLL回路３がサンプリング動
作を行うようにしてもよい。
ベルに設定されている。このため、同期信号の前後も含
めたブランキング期間TB（第3B図参照）の間において、
PLL回路３はサンプリング動作を行う。しかしながら、
基準電圧V1が変調度０％に近い程、よりVIF信号の変調
度の浅いタイミングのみで、PLL回路３はサンプリング
動作を行うことができる。そこで、第3B図に示すレベル
に基準電圧V1を設定し、映像信号の同期信号の同期期間
TSのタイミングに合わせてPLL回路３がサンプリング動
作を行うようにしてもよい。
また、この実施例では音声及び映像信号成分を共に処
理するPLL検波回路を示したが、この発明は映像専用あ
るいは音声専用のPLL方式の検波回路においても適用可
能である。すなわち、映像専用の場合、過変調のVIF信
号が入力された場合においても正確な映像検波出力が得
られる。一方、音声専用の場合、VIF信号の帯域フィル
タに傾斜特性をもったものは用いられることはないた
め、映像搬送波信号がVIF信号のAM成分により位相変調
を受けることはなくなるが、送信機側の大電力増幅器の
増幅特性の非直線性により放送信号の映像搬送波が位相
変調を受ける場合には、音声バズが少ない音声中間周波
信号を得ることができる。
理するPLL検波回路を示したが、この発明は映像専用あ
るいは音声専用のPLL方式の検波回路においても適用可
能である。すなわち、映像専用の場合、過変調のVIF信
号が入力された場合においても正確な映像検波出力が得
られる。一方、音声専用の場合、VIF信号の帯域フィル
タに傾斜特性をもったものは用いられることはないた
め、映像搬送波信号がVIF信号のAM成分により位相変調
を受けることはなくなるが、送信機側の大電力増幅器の
増幅特性の非直線性により放送信号の映像搬送波が位相
変調を受ける場合には、音声バズが少ない音声中間周波
信号を得ることができる。
以上説明したように、この発明によれば、ロック検出
信号及び変調度検出信号に応じて、PLL状態及びホール
ド状態が切換えられるように構成している。このため、
変調度検出信号に基づき、映像中間周波信号の変調度の
深いタイミングではホールド状態になるように設定すれ
ば、PLL出力は変調度の深いタイミングでの映像中間周
波信号には追従せず、変調度の浅いタイミングでの映像
中間周波信号のみに追従するようになる。また、ロック
検出信号に基づき、非ロック時には、映像中間周波信号
の変調度にかかわらず、常にPLL状態にすることができ
る。
信号及び変調度検出信号に応じて、PLL状態及びホール
ド状態が切換えられるように構成している。このため、
変調度検出信号に基づき、映像中間周波信号の変調度の
深いタイミングではホールド状態になるように設定すれ
ば、PLL出力は変調度の深いタイミングでの映像中間周
波信号には追従せず、変調度の浅いタイミングでの映像
中間周波信号のみに追従するようになる。また、ロック
検出信号に基づき、非ロック時には、映像中間周波信号
の変調度にかかわらず、常にPLL状態にすることができ
る。
その結果、常に正確な映像検波出力を導出するととも
に、従来同様の応答性を確保することができる効果があ
る。
に、従来同様の応答性を確保することができる効果があ
る。
第１図はこの発明の一実施例である映像検波回路を示す
ブロック図、第2A図及び第2B図はそれぞれ第１図で示し
た位相検波回路及びLPF周辺の構成例を示す回路図、第3
A図及び第3B図は映像検波出力の変調度を示す説明図、
第4A図は第１図で示したロック検出回路の他の構成例を
示す回路図、第4B図〜第4D図は第4A図で示したロック検
出回路の動作を説明するグラフ、第５図は従来のテレビ
ジョン受像機を示すブロック図、第６図は従来の映像検
波回路を示すブロック図、第７図は従来の映像検波回路
における帯域フィルタの通過特性を示す図、第８図は第
６図で示した位相検波回路及びLPFの一構成例を示す回
路図である。 図において、１は増幅器、２はAGC回路、３はPLL回路、
４は同期検波回路、６はVCO、７は移相器、８′は位相
検波回路、９′はLPF、10はロック検出回路、33は帯域
フィルタである。 なお、各図中同一符号は同一または相当部分を示す。
ブロック図、第2A図及び第2B図はそれぞれ第１図で示し
た位相検波回路及びLPF周辺の構成例を示す回路図、第3
A図及び第3B図は映像検波出力の変調度を示す説明図、
第4A図は第１図で示したロック検出回路の他の構成例を
示す回路図、第4B図〜第4D図は第4A図で示したロック検
出回路の動作を説明するグラフ、第５図は従来のテレビ
ジョン受像機を示すブロック図、第６図は従来の映像検
波回路を示すブロック図、第７図は従来の映像検波回路
における帯域フィルタの通過特性を示す図、第８図は第
６図で示した位相検波回路及びLPFの一構成例を示す回
路図である。 図において、１は増幅器、２はAGC回路、３はPLL回路、
４は同期検波回路、６はVCO、７は移相器、８′は位相
検波回路、９′はLPF、10はロック検出回路、33は帯域
フィルタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】映像中間周波信号を入力する入力手段と、 前記入力手段に接続され、位相検波回路，ローパスフィ
ルタ，電圧制御発振器を含んで位相ロックループ（PL
L）を構成し、ロック時に、前記映像中間周波信号に同
期したPLL出力信号を出力するPLL回路と、 前記入力手段及び前記PLL回路に接続され、前記PLL出力
信号に基づいて前記映像中間周波信号を同期検波し、映
像検波出力を導出する同期検波回路と、 前記同期検波回路に接続され、前記映像検波出力に基づ
き、前記PLL回路のロック状態、非ロック状態を検出
し、前記PLL回路がロック状態か非ロック状態かを示す
ロック検出信号を出力するPLLロック検出手段と、 前記同期検波回路に接続され、前記映像検波出力に基づ
き、前記映像中間周波信号の時々刻々の変調度を検出
し、該映像中間周波信号の変調度が所定値以下か否かを
示す変調度検出信号を出力する変調度検出手段とを備
え、 前記PLL回路は、前記ロック検出信号及び前記変調度検
出信号を受け、これらの信号に応じてPLL状態及びホー
ルド状態が切換えられ、PLL状態時には、前記映像中間
周波信号と前記電圧制御発振器からの発振出力信号との
位相差に応じた信号を前記位相検波回路から導出し前記
ローパスフィルタを介して前記電圧制御発振器に与える
ことによって前記PLL出力信号を出力し、ホールド状態
時には、該ホールド状態になる直前のPLL状態における
前記電圧制御発振器の前記発振出力信号を維持すること
によって前記PLL出力信号を出力する映像中間周波信号
処理回路。 - 【請求項２】前記同期検波回路に接続され、前記映像検
波出力に基づき、前記映像中間周波信号の信号強度を検
出し、該映像中間周波信号が弱電界に対応するものか否
かを示す信号強度検出信号を出力する信号強度検出手段
をさらに備え、 前記PLL回路は、前記ロック検出信号，前記信号強度検
出信号及び前記変調度検出信号を受け、これらの信号に
応じてPLL状態及びホールド状態が切換えられる、請求
項１記載の映像中間周波信号処理回路。 - 【請求項３】前記ホールド状態は、前記PLL回路がロッ
ク状態であることを前記ロック検出信号が示し、前記映
像中間周波信号が弱電界に対応するものでないことを前
記信号強度検出信号が示し、かつ前記映像中間周波信号
の変調度が所定値以下であることを前記変調度検出信号
が示す場合に該当し、 前記PLL状態は、それ以外の場合に該当する、請求項２
記載の映像中間周波信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181022A JP2710990B2 (ja) | 1989-07-12 | 1989-07-12 | 映像中間周波信号処理回路 |
| US07/496,529 US5105273A (en) | 1989-07-12 | 1990-03-20 | Video intermediate frequency signal processing circuit |
| DE4021912A DE4021912C2 (de) | 1989-07-12 | 1990-07-10 | Phasenregelkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181022A JP2710990B2 (ja) | 1989-07-12 | 1989-07-12 | 映像中間周波信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344280A JPH0344280A (ja) | 1991-02-26 |
| JP2710990B2 true JP2710990B2 (ja) | 1998-02-10 |
Family
ID=16093394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181022A Expired - Fee Related JP2710990B2 (ja) | 1989-07-12 | 1989-07-12 | 映像中間周波信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5105273A (ja) |
| JP (1) | JP2710990B2 (ja) |
| DE (1) | DE4021912C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410368A (en) * | 1993-12-29 | 1995-04-25 | Zenith Electronics Corp. | Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval |
| US5526061A (en) * | 1994-03-23 | 1996-06-11 | U.S. Philips Corporation | Circuit arrangement for demodulating a video signal |
| US5986720A (en) * | 1996-05-09 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Mobile television receiver |
| JP3849368B2 (ja) * | 1999-09-21 | 2006-11-22 | 株式会社富士通ゼネラル | Ｐｌｌ回路 |
| DE10106071C1 (de) * | 2001-02-09 | 2002-07-11 | Harman Becker Automotive Sys | Fernsehempfänger |
| US20050122436A1 (en) * | 2003-11-06 | 2005-06-09 | Masaki Yamamoto | Television tuner which does not deteriorate picture quality even at the time of weak electric field |
| JP2007180865A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 受信回路、受信装置及び受信方法 |
| JP2007181046A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 受信回路、受信装置および受信方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2147532C3 (de) * | 1971-09-20 | 1978-03-16 | Treumann Geb. Lewin, Yvonne, 1000 Berlin | Verfahren zur Bestimmung der Umhüllenden und Modulationstiefe wechselnder Signalgrößen |
| US4107730A (en) * | 1977-03-02 | 1978-08-15 | Zenith Radio Corporation | Signal strength responsive sound trap |
| JPS54150027A (en) * | 1978-05-18 | 1979-11-24 | Sony Corp | Television picture receiver |
| JPS56146379A (en) * | 1980-04-15 | 1981-11-13 | Toshiba Corp | Extracting circuit of carrier wave |
| JPH0756544Y2 (ja) * | 1986-12-19 | 1995-12-25 | 三洋電機株式会社 | ビデオ同期検波回路 |
| US4811096A (en) * | 1987-05-20 | 1989-03-07 | Sanyo Electric Co., Ltd. | Video detector employing PLL system |
| JP2884572B2 (ja) * | 1988-05-30 | 1999-04-19 | 三菱電機株式会社 | 映像中間周波信号処理回路 |
-
1989
- 1989-07-12 JP JP1181022A patent/JP2710990B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-20 US US07/496,529 patent/US5105273A/en not_active Expired - Lifetime
- 1990-07-10 DE DE4021912A patent/DE4021912C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344280A (ja) | 1991-02-26 |
| DE4021912C2 (de) | 1993-10-21 |
| US5105273A (en) | 1992-04-14 |
| DE4021912A1 (de) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322751A (en) | Detector circuit for a television receiver | |
| JP2710990B2 (ja) | 映像中間周波信号処理回路 | |
| US4002991A (en) | Pilot signal extracting circuitry | |
| EP0428173A2 (en) | Radio frequency signal amplifying circuit in radio receiver | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| US4674121A (en) | Circuit for detecting the level of noise in FM signal for use in AM/FM receiver | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| US6094229A (en) | IF signal processing circuit for video signal and sound system form in one integrated circuit | |
| US4419695A (en) | Television sound receiver | |
| US4362906A (en) | FM Receiver | |
| US4599652A (en) | Dual channel IF TV receiver with AFT derived from the picture carrier in the sound channel | |
| CA1174737A (en) | Apparatus for demodulating an am stereophonic signal | |
| US4468537A (en) | Sound system having suppression of AM stereophonic receiving circuit-induced noise | |
| US4309724A (en) | Dual time constant AFC filter | |
| JPH0685570B2 (ja) | テレビジョン受信機におけるチューナ回路 | |
| JP2774563B2 (ja) | Ｆｍ映像信号検波回路 | |
| JPH0212770Y2 (ja) | ||
| JP2009124293A (ja) | Ｆｍチューナ | |
| JP2514014B2 (ja) | Ｌ−ｓｅｃａｍ方式テレビジヨン信号の音声検波装置 | |
| JP2000031745A (ja) | Ａｍ検波装置 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPH04277936A (ja) | 放送受信機 | |
| JPH0112439Y2 (ja) | ||
| Brilka et al. | A new single-reference VIF/SIF/PLL for multistandard signal detection in TV sets and VCRs | |
| JPH06260954A (ja) | テレビ信号受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |