DE4021912C2 - Phasenregelkreis - Google Patents

Description

Die Erfindung betrifft einen Phasenregelkreis in einer Zwischenfrequenzvideosignal-Verarbeitungsschaltung nach dem Oberbegriff des Patentanspruches 1.

Fig. 5 ist ein Blockdiagramm, das den Schaltungsaufbau eines konventionellen Differenzträgersystem-Fernsehempfän­ gers zeigt. Ein von einer Antenne 11 empfangenes Sendesi­ gnal wird von einem Abstimmgerät 13 in ein Zwischenfre­ quenzvideosignal (kurz: ZFV-Signal) umgewandelt, das eine Videoträgerfrequenz fp hat (58,78 MHz in Japan). Das ZFV- Signal enthält ein Zwischenfrequenztonsignal mit einer Ton­ trägerfrequenz fs1 (54,25 MHz in Japan). Dieses ZFV-Signal wird von einem Zwischenfrequenzverstärker 15 verstärkt und einer Videomodulationsschaltung 17 zugeführt. Diese demoduliert das ZFV-Signal und liefert ein Videodemodula­ tionsausgangssignal. Dieses enthält eine Zwischenfrequenz­ tonsignalkomponente mit einer Tonträgerfrequenz fs2 (4,5 MHz in Japan) zusätzlich zu einer demolierten Video­ signalkomponente. Das Zwischenfrequenztonsignal wird durch einen Tonsperrkreis 19 eliminiert, so daß nur das demodu­ lierte Videosignal in einem Videokreis 21 verarbeitet und einer Bildröhre 23 zugeführt wird. Andererseits wird nur das Zwischenfrequenztonsignal von einem Tonfilter 25 extra­ hiert, in einem Frequenzdemodulationskreis 27 zu einem Ton­ signal demoduliert, dann von einem Tonverstärker 29 ver­ stärkt und einem Lautsprecher 31 zugeführt.

Fig. 2 ist ein Blockschaltbild, das den konventionellen Schaltungsaufbau der Videodemodulationsschaltung 17 zeigt. Das ZFV-Signal vom Zwischenfrequenzverstärker 15 wird einem Bandpaßfilter 33 zugeführt, das z. B. ein Oberflächenwel­ lenfilter ist. Das Bandpaßfilter 33 hat eine solche Band­ paßcharakteristik, daß der Durchlaßbetrag bei der Frequenz fp -6 dB ist mit linearer Neigung in einem Bereich der Fre­ quenz fp von ±0,7 MHz, wie Fig. 3 zeigt. Es ist allgemein bekannt, daß ein korrektes Videodemodulationsausgangssignal von dem solche Bandpaßcharakteristiken aufweisenden Band­ paßfilter 33 erhalten werden kann, wie beispielsweise in "Circuit Design of a Television Receiver", ausgegeben 1968 von Radio Gÿutsusha, S. 125-127, beschrieben ist.

Das vom Bandpaßfilter 33 gefilterte ZFV-Signal wird in einem Verstärker 1 verstärkt. Der Verstärker 1 wird von einem automatischen Verstärkungsregelkreis bzw. AVR-Kreis 2 so geregelt, daß sein Ausgangssignal ungeachtet von Ampli­ tudenänderungen im ZFV-Signal auf einer optimalen konstan­ ten Amplitude gehalten wird.

Das Ausgangssignal des Verstärkers 1 wird einem Phasenre­ gelkreis bzw. PRK 3 und einem gleichlaufenden Demodulator 4 zugeführt. Der PRK 3 besteht aus einem spannungsgesteuerten Oszillator 6, einem Phasenregler 7, der die Phase des Aus­ gangssignals S6 vom spannungsgesteuerten Oszillator 6 um 90° voreilen läßt, einem Phasendetektor 8, der einen Pha­ senvergleich zwischen dem Ausgangssignal S7 des Phasenreg­ lers 7 und dem Ausgangssignal S1 des Verstärkers 1 durch­ führt, und einem Tiefpaßfilter 9, das das Ausgangssignal S8 des Phasendetektors 8 filtert und dem Steuereingang des spannungsgesteuerten Oszillators 6 zuführt. Bei eingeraste­ tem Betrieb des PRK 3 wird das Ausgangssignal S6 des span­ nungsgesteuerten Oszillators 6 in Frequenz und Phase der normalen Videoträgerfrequenz (Frequenz fp) des ZFV-Signals gleichgemacht und dem gleichlaufenden Demodulator 4 zuge­ führt. Dieser demoduliert das Ausgangssignal S1 des Ver­ stärkers 1 synchron auf der Basis dieses Signals unter Bil­ dung des Videodemodulationsausgangssignals S4.

Dieses Videodemodulationsausgangssignal S4 wird nach außen abgegeben sowie zum AVR-Kreis 2 und zu einem Synchronisier­ detektor 10 rückgekoppelt, die im Inneren vorgesehen sind. Der AVR-Kreis 2 erfaßt die Amplitude des Videodemodula­ tionsausgangssignals S4 zur Regelung des Verstärkungsfak­ tors des Verstärkers 1 derart, daß seine Amplitude regel­ mäßig einen Konstantpegel hat. Andererseits detektiert der Synchronisierdetektor 10 auf der Basis des Videodemodula­ tionsausgangssignals S4, ob der PRK 3 eingerastet ist oder nicht, um die Zeitkonstante des Tiefpaßfilters 9 einzustel­ len. D. h., er verringert die Zeitkonstante des Tiefpaß­ filters 9 bei ausgerastetem Betrieb, um die Empfindlichkeit zu erhöhen und dadurch den Fangbereich des PRK 3 zu ver­ größern. Bei eingerastetem Betrieb dagegen erhöht er die Zeitkonstante des Tiefpaßfilters 9, um die Empfindlichkeit zu verringern, so daß kaum ein Ansprechen auf Störsigna­ le, eine ursprünglich im ZFV-Signal vorhandene Phasenver­ zerrung oder dergleichen erfolgt. Ferner kann ein korrektes Videodemodulationsausgangssignal S4 erhalten werden unter Nutzung des Ausgangssignals S10 des Synchronisierdetektors 10.

Fig. 4 ist ein Schaltbild, das den beispielsweisen Aufbau des Phasendetektors 8 und des Tiefpaßfilters 9 zeigt. Dabei wird ein durch Verstärkung des ZFV-Signals im Verstärker 1 erhaltenes Signal S1 den Basiselektroden von npn-Transi­ storen Q1 und Q2 des Phasendetektors 8 zugeführt, während ein Signal S7, das durch Phasenregelung des Ausgangssignals S6 des spannungsgesteuerten Oszillators 6 um 90° im Phasen­ regler 7 gebildet ist, den Basiselektroden von npn-Transi­ storen Q3 bis Q6 zugeführt wird. Der Kollektor des Transi­ stors Q1 ist in Emitterschaltung mit den Transistoren Q3 und Q4 verbunden, während der Kollektor des Transistors Q2 in Emitterschaltung mit den Transistoren Q5 und Q6 verbun­ den ist. Eine Konstantstromquelle I1 ist gemeinsam zwischen die Emitter der Transistoren Q1 und Q2 und Erde geschaltet. Die vorgenannten Transistoren Q1-Q6 bilden einen Ringmodu­ lator.

Die Kollektoren der Transistoren Q3 und Q5 sind mit dem Kollektor eines pnp-Transistors Q7 in Basis-Kollektorschal­ tung sowie mit der Basis eines pnp-Transistors Q9 verbun­ den. Die Kollektoren der Transistoren Q4 und Q6 sind mit dem Kollektor eines pnp-Transistors Q8 in Basis-Kollektor­ schaltung verbunden. Die Basis eines pnp-Transistors Q10 ist mit der Basis des Transistors Q8 verbunden. Sämtliche Emitter der vorgenannten Transistoren Q7-Q10 sind an eine Speiseleitung lV angeschlossen. Der Kollektor des Transi­ stors Q9 ist mit dem Kollektor eines npn-Transistors Q11 verbunden, während der Kollektor des Transistors Q10 mit dem Kollektor eines npn-Transistors Q12 in Basis-Kollektor­ schaltung verbunden ist. Die Basiselektroden der Transi­ storen Q11 und Q12 sind miteinander verbunden, während ihre jeweiligen Emitter geerdet sind.

Bei dem so aufgebauten Phasendetektor 8 wird das Ergebnis der Multiplikation der Signale S1 und S7, die von dem aus den Transistoren Q1-Q6 bestehenden Ringmodulator gebildet sind, in Form von Stromsignalen an den Kollektoren der Transistoren Q9 und Q10 ausgegeben. Die Differenz dieser Stromsignale bildet das Phasendemodulationsausgangssignal S4.

Andererseits besteht das Tiefpaßfilter 9 aus Widerständen R1-R5, npn-Transistoren Q13 und Q14, einem Kondensator C1 und einer Konstantstromquelle I2. Ein aus den Widerständen R1 und R2, dem Transistor Q13 und der Konstantstromquelle I2 gebildeter Vorspannungskreis definiert die zentrale Spannung eines Knotenpunkts N1 durch Zuführung einer Vor­ spannung vom Emitter des Transistors Q13. Der Spannungswert des Knotenpunkts N1 ist um die Vorspannung herum bestimmt durch Laden des Kondensators C1 nach dem Phasendetektoraus­ gangssignal S8 und Entladen des Kondensators C1 durch den Widerstand R3. Der Spannungswert des Knotenpunkts N1 wird dem spannungsgesteuerten Oszillator 6 als Ausgangssignal S9 des Tiefpaßfilters 9 zugeführt.

Die Zeitkonstante des Tiefpaßfilters 9 ist von den Wider­ ständen R3 und R4, dem Kondensator C1 und dem Durchlaßzu­ standswiderstand des Transistors Q14, wenn dieser einge­ schaltet ist, bestimmt, während sie von den Widerständen R3-R5 und dem Kondensator C1 bestimmt ist, wenn der Tran­ sistor Q14 abgeschaltet ist. Die Basis des Transistors Q14 ist mit dem Kollektor eines npn-Transistors Q15 verbunden. Dieser npn-Transistor Q15 hat einen Kollektor, der mit der Speiseleitung lV über den Widerstand R6, einen geerdeten Emitter und eine Basis, der das Ausgangssignal S10 ("L" bei Erfassung des eingerasteten Zustands und "H" bei Ausras­ tung) des Synchronisierdetektors 10 zugeführt wird, ver­ bunden ist.

Somit wird die Zeitkonstante des Tiefpaßfilters 9 vergrö­ ßert, wenn der PRK 3 eingerastet ist, da der Transistor Q15 abgeschaltet und der Transistor Q14 eingeschaltet ist, während die Zeitkonstante des Tiefpaßfilters 9 verringert wird, wenn der PRK 3 ausgerastet ist, da der Transistor Q15 eingeschaltet und der Transistor Q14 abgeschaltet ist.

Die so aufgebauten konventionellen Zwischenfrequenzvideosi­ gnal-Verarbeitungsschaltungen, die beispielsweise in den nachstehenden Veröffentlichungen dokumentiert sind
- IEEE Transactions on Consumer Electronics, Vol. CE-21, No. 4, November 1975, Adib R. Hamade, Phase-lock television IF amplifier-video detector, Seiten 340-347;
- IEEE Transactions on Consumer Elektronics, Vol. CE-27, No. 3, August 1981, Pieter Fockens, Intercarrier buzz phenomena analysis and cures, Seiten 381-397;
- IEEE Transactions on Consumer Electronics, Vol. CE-29, No. 3, August 1983, Max Huber et al, Modular video IF concept, Seiten 414-419,
weisen die nachfolgend geschilderten Probleme auf.

• (1) Wenn das Sendesignal übermoduliert ist (wenn der tief­ ste Modulationsgrad im Sendesignal z. B. ca. 100 % er­ reicht), enthält das Phasendetektorausgangssignal S8 zum Zeitpunkt eines tiefen Modulationsgrads eine große Anzahl Fehlerkomponenten, und der spannungsgesteuerte Oszillator 6 wird unvermeidlich durch das diese Fehlerkomponenten ent­ haltende Phasendetektorausgangssignal S8 gesteuert. Infol­ gedessen kann der spannungsgesteuerte Oszillator 6 kein normales Oszillatorausgangssignal S6 liefern, und somit kann ein korrektes Videodemodulationsausgangssignal S4 vom gleichlaufenden Demodulator 4 nicht erhalten werden.
• (2) Selbst wenn der Modulationsgrad des Sendesignals in dem Bereich des allgemein zulässigen maximalen Modulationsgrads liegt, kann sich die Phase der Videoträgerwelle aufgrund eines unterschiedlichen Modulationsgrads im Sendesignal infolge einer Nichtlinearität der Verstärkungscharakteri­ stik eines Hochleistungsverstärkers ändern, da das Sende­ signal von einem Sender über den Hochleistungsverstärker übertragen wird. Wenn ein solches Sendesignal von der An­ tenne 11 empfangen wird und durch das Abstimmgerät 13 und den Zwischenfrequenzverstärker 15 in die Videodemodula­ tionsschaltung 17 gelangt, folgt der spannungsgesteuerte Oszillator 6 im PRK 3 mit seinen Schwingungen in korrekter Weise der Phasenänderung der Videoträgerwelle. Da der gleichlaufende Demodulator 4 das ZFV-Signal synchron auf der Basis des Ausgangssignals S6 des spannungsgesteuerten Oszillators 6 demoduliert, wird eine phasenmodulierte Kom­ ponente in das Zwischenfrequenztonsignal, das im Videode­ modulationsausgangssignal S4 enthalten ist, eingemischt. Diese phasenmodulierte Komponente tritt als Summgeräusch auf, wenn das Zwischenfrequenztonsignal frequenzmoduliert wird.
• (3) Bei dem System der gleichzeitigen Extraktion des Video­ signals und des Zwischenfrequenztonsignals aus dem Video­ demodulationsausgangssignal, wie das bei dem Fernsehemp­ fänger nach Fig. 1 der Fall ist, wird das ZFV-Signal not­ wendigerweise zur Frequenzwahl von dem Bandpaßfilter 33 gefiltert, das eine Neigung um die Frequenz fp (Fig. 3) hat. Daher wird das Videoträgersignal von einer AM-Kompo­ nente des ZFV-Signals phasenmoduliert, wie im JP-Patent­ veröffentlichungsblatt unter Nr. 61-11 030 oder in der vor­ genannten Literatur beschrieben ist. Das Ausgangssignal des spannungsgesteuerten Oszillators 6 im PRK 3 folgt diesem korrekterweise, und eine phasenmodulierte Komponente wird in das Videodemodulationsausgangssignal S4 enthaltene Zwischenfrequenztonsignal eingemischt, da der gleichlau­ fende Demodulator 4 das ZFV-Signal synchron auf der Basis des Ausgangssignals S6 des spannungsgesteuerten Oszillators 6 demoduliert. Infolgedessen wird ähnlich wie im obigen Fall (2) ein Summgeräusch erzeugt, wenn das Zwischenfre­ quenztonsignal frequenzmoduliert wird.

Aus der deutschen Offenlegungsschrift DE 29 20 252 A1 ist ein Fernsehempfänger mit einem Synchrondemodulator bekannt. Mit Hilfe eines Bezugsoszillators soll die Synchronisierzeit eines Phasensynchronisierkreises kurzgehalten werden. Insbesondere soll der Phasensynchronisierkreis auch bei Handabstimmung einer ansonsten automatischen Frequenzabstimmung durch eine entsprechende Beeinflussung der Zeitkonstante eines Tiefpaßfilters stabilisiert werden. Hierdurch werden Bildstörungen des Fernsehempfängers vermieden. Ungelöst ist jedoch die Problematik des negativen Einflusses einer Modulation des Videoträgersignals im Empfänger durch eine Komponente des Zwischenfrequenzsignals. Im Ergebnis wird nämlich eine phasenmodulierte Komponente in das Zwischenfrequenztonsignal mit dem Nachteil einer Beeinflussung der Tonqualität eingemischt.

Aus der DE 39 13 025 A1 ist eine Video-Zwischenfrequenzsignal-Verarbeitungsschaltung bekannt, welche die Aufgabe löst, ein korrekt demoduliertes Videosignal und ein Tonzwischenfrequenzsignal zu erzeugen, welches keine phasenmodulierte Komponente aufweist.

Diese Aufgabe wird durch eine Kombination spezieller Filter unterschiedlicher Bandpaßcharakteristik und unter Verwendung einer PLL-Schaltung gelöst, die außerdem einen spannungsgesteuerten Oszillator umfaßt. Automatische Phasenschiebereinrichtungen sind mit einem Bandpaßfilter und der erwähnten PLL-Schaltung verbunden, um die Phase des PLL-Signals so zu verschieben, daß das Signal am Ausgang eines zweiten Bandpaßfilters und das phasenverschobene PLL-Signal phasengleich ist. Eine Synchrondetektorschaltung, die mit dem zweiten Bandpaßfilter und der automatischen Phasenschiebereinrichtung verbunden ist, dient der Detektion des zweiten Filterausganges synchron auf der Basis des PLL-Signals aus den automatischen Phasenschiebereinrichtungen. Hierdurch verschieben die Phasenschiebereinrichtungen automatisch das PLL-Signal hinsichtlich seiner Phase, das vom spannungsgesteuerten Oszillator der PLL-Schaltung abgegeben wird, so daß beide Signale, die in die erwähnte Synchrondetektorschaltung eingegeben werden, phasengleich sind. Hierdurch kann wiederum die Synchrondetektorschaltung ein Videodetektorausgangssignal liefern, welches ein korrekt demoduliertes Videosignal und ein Tonzwischenfrequenzsignal umfaßt, das keine störenden Phasenmodulationskomponenten aufweist.

Nachteilig ist das Erfordernis des Einsatzes mehrerer Filter mit einem engen Filterbereich sowie die notwendige Rückkopplung eines Phasenkomparatorausgangssignals auf einen automatischen Phasenschieber. Außerdem kann nicht ausgeschlossen werden, daß Effekte aufgrund einer Übermodulation des HF-Signals nach wie vor zu Störungen des Tonsignals führen.

Aufgabe der Erfindung ist daher die Bereitstellung eines Phasenregelkreises in einer Zwischenfrequenzvideosignal-Verarbeitungsschaltung, welche die erwähnten Probleme des Standes der Technik so löst, daß eine definierte Umschaltung bzw. eine Änderung der Eigenschaften eines spannungsgesteuerten Oszillators vorgenommen werden kann, wodurch negative Einflüsse auf das Tonsignal vermieden werden können.

Die Lösung der Aufgabe der Erfindung erfolgt mit den Merkmalen der geltenden Patentansprüche.

Der Grundgedanke der Erfindung besteht darin, einen Phasenregelkreis anzugeben, welcher in der Lage ist, zu analysieren, ob das Zwischenfrequenzvideo-Signal einem schwachen elektrischen Hochfrequenzfeld entspricht, und festzustellen, welcher momentane Modulationsgrad gegeben ist, um auf der Basis dieser Analyse eine definierte Umschaltung bzw. Änderung der Eigenschaften des spannungsgesteuerten Oszillators (VCO) vorzunehmen, so daß das extrahierte Tonsignal von negativen Einflüssen befreit ist.

Gemäß der Erfindung wird ein Phasenregelkreis einer Videodemodulationsschaltung zwischen einem PLL-Zustand und einem Haltezustand aufgrund eines Synchronisationsdetektiersignals, eines Signalstärkedetektiersignals, und eines Modulationsgradketektiersignals umgeschaltet, so daß das PLL-Ausgangssignal zum Zeitpunkt eines tiefen Modulationsgrads einem ZFV-Signal nicht folgt, sondern nur zum Zeitpunkt eines flachen Modulationsgrads einem ZFV-Signal folgt, wenn der Phasenregelkreis so eingestellt ist, daß er zum Zeitpunkt eines tiefen Modulationsgrads des ZFV-Signals auf der Basis des Modulationsgraddetektiersignals in den Haltezustand eintritt.

Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 ein Blockschaltbild einer Videodemodulations­ schaltung gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2 ein Blockschaltbild einer konventionellen Videodemodulationsschaltung;

Fig. 3 ein Diagramm, das Bandpaßcharakteristiken eines Bandpaßfilters in der konventionellen Videodemodulationsschaltung zeigt;

Fig. 4 eine beispielhafte Ausbildung eines Phasen­ detektors;

Fig. 5 ein Blockschaltbild eines konventionellen Fernsehempfängers;

Fig. 6A und 6B Schaltbilder, die den beispielhaften Schal­ tungsaufbau eines Phasendetektors und eines Tiefpaßfilters nach Fig. 5 zeigen;

Fig. 7A und 7B beispielhafte Diagramme von Modulationsgraden des Videodemodulationsausgangssignals;

Fig. 8A ein Schaltbild eines weiteren beispielhaften Schaltungsaufbaus eines Synchronisierdetektors nach Fig. 5; und

Fig. 8B bis 8D Diagramme, die den Betrieb des Synchronisier­ detektors nach Fig. 8A verdeutlichen.

Das Blockschaltbild von Fig. 1 zeigt den Aufbau einer Videodemodulationsschaltung mit dem erfindungsgemäßen Phasenregelkreis gemäß einem Ausführungsbei­ spiel. Dabei empfängt ein Phasendetektor 8′ ein Videode­ modulationsausgangssignal S4, ein Ausgangssignal S10 eines Synchronisierdetektors 10 und ein AVR-Ausgangssignal S2 eines AVR-Kreises 2 zusätzlich zu einem Ausgangssignal eines Verstärkers 1.

Die Betriebsart des Phasendetektors 8′ wird auf der Basis der obigen drei Ausgangssignale S2, S4 und S10 umgeschal­ tet, wie nachstehend im einzelnen beschrieben wird. Darauf­ hin wird der Phasenregelkreis bzw. PRK 3 zwischen Phase- Locked-Loop- bzw. PLL-Betrieb und Haltebetrieb umgeschal­ tet. Im PLL-Betrieb führt der Phasendetektor 8′ einen Pha­ senvergleich des Ausgangssignals S1 des Verstärkers 1 und des Ausgangssignals S7 des Phasenreglers 7 durch und lie­ fert ein Phasendetektiersignal S8′. Im Haltebetrieb hält und liefert der Phasendetektor 8′ das im letzten PLL-Be­ trieb ausgegebene Phasendetektiersignal S8′. Der Phasen­ detektor 8′ verwendet einen Kondensator, der in einem Tief­ paßfilter 9′ vorgesehen ist, wie noch beschrieben wird.

Der übrige Aufbau dieses Ausführungsbeispiels gleicht dem der konventionellen Schaltung nach Fig. 2 und wird nicht nochmals erläutert.

Fig. 6A ist ein Schaltbild, das den beispielsweisen Aufbau des Phasendetektors 8′ und des Tiefpaßfilters 9′ zeigt. Dabei gleicht ein Schaltungsteil, der aus Transistoren Q1-Q15 Widerständen R1-R6 einem Kondensator C1 und Kon­ stantstromquellen 11 und 12 besteht, der konventionellen Schaltung nach Fig. 4 und wird nicht nochmals erläutert.

In Fig. 6A werden das Videodemodulationsausgangssignal S4 und das AVR-Ausgangssignal S2 den Basisanschlüssen von npn- Transistoren Q21 bzw. Q23 zugeführt. Der Spannungswert des AVR-Ausgangssignals S2 erreicht den Maximalwert (< Bezugs­ spannung V2), da die Amplitude des Videodemodulationsaus­ gangssignals S4 klein ist, wenn ein schwaches elektrisches Feld anliegt, und der Verstärkungsgrad des Verstärkers 1 ist zu diesem Zeitpunkt maximiert. Der Transistor Q21 ist mit einem npn-Transistor Q22 in Differenzschaltung gekop­ pelt, der an seiner Basis die Bezugsspannung V1 empfängt, und die Emitter dieser Transistoren Q21 und Q22 sind über eine Konstantstromquelle I3 geerdet. Der Transistor Q23 ist mit einem npn-Transistor Q24 in Differenzschaltung gekop­ pelt, der an seiner Basis die Bezugsspannung V2 empfängt, und die Emitter dieser Transistoren Q23 und Q24 sind über eine weitere Konstantstromquelle I4 geerdet. Beide Kollek­ toren der Transistoren Q21 und Q24 sind mit einer Speise­ leitung lV verbunden, und beide Kollektoren der Transisto­ ren Q22 und Q23 sind mit dem Kollektor eines pnp-Transi­ stors Q25 verbunden.

Bei dem in Differenzschaltung gekoppelten Paar von Transi­ storen Q21 und Q22 wird der Transistor Q21 eingeschaltet und der Transistor Q22 abgeschaltet, wenn das Videodemodu­ lationsausgangssignal S4 höher als die Bezugsspannung V1 ist, d. h., wenn der Modulationsgrad des Videodemodula­ tionsausgangssignals S4 tief ist, wie in den Perioden T1, T3 und T5 von Fig. 7A gezeigt ist. Wenn dagegen das Video­ demodulationsausgangssignal S4 niedriger als die Bezugs­ spannung V1 ist, d. h. wenn der Modulationsgrad des Signals S4 flach ist, wird der Transistor Q22 eingeschaltet und der Transistor Q21 abgeschaltet.

Bei dem in Differenzschaltung gekoppelten Paar von Transi­ storen Q23 und Q24 wird der Transistor Q23 eingeschaltet und der Transistor Q24 abgeschaltet, wenn das AVR-Ausgangs­ signal S2 höher als die Bezugsspannung V2 ist, d. h. im Fall eines solchen Eingangs eines schwachen elektrischen Feldes, daß der Verstärkungsfaktor des Verstärkers 1 auf dem Maximalwert fixiert ist und keine AVR angewandt wird. Wenn dagegen das AVR-Ausgangssignal S2 niedriger als die Bezugsspannung V2 ist, d. h. im Fall eines Eingangs eines mäßigen oder starken elektrischen Feldes, wird der Transi­ stor Q24 eingeschaltet und der Transistor Q23 abgeschaltet.

Andererseits ist der Transistor Q25 in Basis-Kollektor- Schaltung zwischen den Widerstand R6 und die Speiseleitung lV geschaltet, während die Basis eines pnp-Transistors Q26 mit der Basis des Transistors Q25 verbunden ist und der Emitter des Transistors Q26 mit dem Emitter des Transistors Q25 an die Speiseleitung lV angeschlossen ist. Der Kollek­ tor des Transistors Q26 ist über einen Widerstand R7 geer­ det und ferner mit den Basisanschlüssen von npn-Transisto­ ren Q27 und Q30 verbunden.

Der Transistor Q27 ist in Differenzschaltung mit einem npn- Transistor Q28 angeordnet, und sein Kollektor ist mit den Emittern der Transistoren Q1 und Q2 verbunden, während sein Emitter mit dem Emitter des Transistors Q28 verbunden und durch die Konstantstromquelle I1 geerdet ist. Andererseits empfängt der Transistor Q28 an seiner Basis die Bezugsspan­ nung V3, und sein Kollektor ist mit der Speiseleitung lV verbunden. Der Transistor Q30 ist in Differenzschaltung mit einem npn-Transistor Q29 geschaltet, während sein Kollektor mit dem Emitter des Transistors Q13 und sein Emitter mit der Konstantstromquelle I2 verbunden ist. Andererseits erhält der Transistor Q29 an seiner Basis die Bezugsspan­ nung V3, während sein Kollektor mit der Basis des Transi­ stors Q13 verbunden ist.

Wenn das AVR-Ausgangssignal S2 niedriger als die Bezugs­ spannung V2 ist und das Synchronisierdetektiersignal S10 den Niedrigpegel hat, d. h. wenn das angelegte elektrische Feld mäßig oder stark ist, was die Abtastung eines ZFV- Signals erleichtert, und der PRK 3 eingerastet ist, werden der Abtast- und Haltebetrieb durch den Phasendetektor 8′ und das Tiefpaßfilter 9′ alternierend je nachdem, ob das Videodemodulationsausgangssignal S4 höher oder niedriger als die Bezugsspannung V1 ist, durchgeführt.

In den Perioden T1, T3 und T5 von Fig. 7A, in denen das Videodemodulationsausgangssignal S4 höher als die Bezugs­ spannung V1 ist, wird der Haltebetrieb durchgeführt (der PRK 3 tritt in einen Haltezustand ein). Zu diesem Zeitpunkt werden die Transistoren Q21 und Q24 eingeschaltet und die Transistoren Q22, Q23 und Q15 abgeschaltet. Infolgedessen wird der Transistor Q25 abgeschaltet, da sämtliche Strom­ wege für den Transistor Q25 gesperrt sind, und somit wird der Transistor Q26 ebenfalls abgeschaltet.

Daher werden die Transistoren Q27 und Q30 abgeschaltet, da ihren Basisanschlüssen kein Strom zugeführt wird, und die Transistoren Q28 und Q29 werden eingeschaltet.

Wenn der Transistor Q27 abgeschaltet ist, arbeitet ein von den Transistoren Q1-Q6 gebildeter Ringmodulator nicht, und somit wird kein Phasendetektiersignal S8′ erzeugt, und der Kondensator C1 wird nicht aufgeladen. Ferner werden die Ladungen im Kondensator C1 nicht entladen, da der Transi­ stor Q13 abgeschaltet wird, wenn der Transistor Q29 einge­ schaltet wird. Das heißt, daß das Ausgangssignal S9′ des Tiefpaßfilters 9′, das das Potential eines Knotenpunkts N1 ist, gehalten wird. Daher bleibt das Ausgangssignal S6 des spannungsgesteuerten Oszillators 6 unverändert. Das heißt, der PRK 3 tritt in einen Haltezustand ein, und das Aus­ gangssignal S6 des spannungsgesteuerten Oszillators 6, das unmittelbar vor diesem Haltezustand gebildet wurde, bleibt erhalten.

Andererseits wird in den Perioden T2 und T4 von Fig. 7A der Abtastbetrieb ausgeführt (der PRK 3 tritt in einen PLL-Zu­ stand ein), wenn das Videodemodulationsausgangssignal S4 niedriger als die Bezugsspannung V1 ist. Zu diesem Zeit­ punkt wird der Transistor Q22 eingeschaltet, so daß der Kollektorstrom des Transistors Q25 durch den Transistor Q22 fließt, so daß die Transistoren Q25 und Q26 eingeschaltet werden. Infolgedessen werden die Transistoren Q27 und Q30 eingeschaltet, und die Transistoren Q28 und Q29 werden ab­ geschaltet. Wenn der Transistor Q27 eingeschaltet wird, arbeitet der von den Transistoren Q1-Q6 gebildete Ringmodu­ lator, so daß das Phasendetektierausgangssignal S8′ auf- tritt und der Kondensator C1 aufgeladen wird. Das Ausgangs­ signal S6 des spannungsgesteuerten Oszillators 6 ändert sich daraufhin. Der Abtastbetrieb wird in dieser Weise durchgeführt. Zu diesem Zeitpunkt sind der Phasendetektor 8′ und das Tiefpaßfilter 9′ diesen Elementen der konven­ tionellen Schaltung nach Fig. 4 vollkommen äquivalent. Das heißt, der PRK 3 befindet sich im PLL-Zustand, und das Aus­ gangssignal S6 des spannungsgesteuerten Oszillators 6 ändert sich entsprechend dem Ausgangssignal S1 des Verstär­ kers 1 ähnlich wie im Fall des normalen PLL-Betriebs.

Wenn das AVR-Ausgangssignal S2 niedriger als die Bezugs­ spannung V2 ist oder das Synchronisierdetektiersignal einen hohen Pegel hat, d. h. bei Eingabe eines schwachen elektri­ schen Feldes, das die Abtastung des ZFV-Signals erschwert, oder wenn der PRK 3 ausgerastet ist, wird der folgende nor­ male PLL-Betrieb durchgeführt (der PRK 3 tritt in einen PLL-Zustand ein).

Zu diesem Zeitpunkt wird wenigstens entweder der Transistor Q23 oder der Transistor Q15 eingeschaltet, so daß ein Kol­ lektorstromweg für den Transistor Q25 hergestellt ist und die Transistoren Q25 und Q26 in den Einschaltzustand ge­ langen. Infolgedessen werden die Transistoren Q27 und Q30 eingeschaltet und die Transistoren Q28 und Q29 abgeschaltet wie im Fall des vorgenannten Abtastbetriebs, so daß der Phasendetektor 8′ und das Tiefpaßfilter 9′ diesen Komponen­ ten in der konventionellen Schaltung von Fig. 4 absolut äquivalent sind. Das heißt, daß der PRK 3 in einen PLL-Zu­ stand eintritt. Ebenso wie im konventionellen Fall bildet daher der Phasendetektor 8′ das Phasendetektiersignal S8′ auf der Basis der Phasendifferenz zwischen dem Ausgangssi­ gnal S1 des Verstärkers 1 und dem Ausgangssignal S7 des Phasenreglers 7, und das Tiefpaßfilter 9′ filtert das Pha­ sendetektiersignal S8′ mit einer vorgegebenen Zeitkonstan­ ten und gibt die Steuerspannung S9′ für den spannungsge­ steuerten Oszillator 6 aus. Somit wird das Ausgangssignal S6 des spannungsgesteuerten Oszillators 6 entsprechend dem Ausgangssignal S1 des Verstärkers geändert.

Der Betrieb des Phasendetektors 8′ und des Tiefpaßfilters 9′ wird somit auf der Basis der drei Ausgangssignale S2, S4 und S10 gesteuert.

Im Fall der Ausrastung ist das Ausgangssignal S6 des span­ nungsgesteuerten Oszillators 6 nicht mit dem ZFV-Signal synchronisiert, und daher wird der Abtast- und Haltebetrieb durch den Phasendetektor 8′ und das Tiefpaßfilter 9′ nicht durchgeführt, aber der PLL-Betrieb wird regelmäßig ausge­ führt, da es erforderlich ist, schnell die Synchronisierung zu erreichen.

Bei Eingang eines so schwachen elektrischen Feldes, daß keine AVR angewandt wird, ist die Abtastung des ZFV-Signals schwierig, so daß kein Abtast- und Haltebetrieb von Pha­ sendetektor 8′ und vom Tiefpaßfilter 9′ durchgeführt wird, aber auch in diesem Fall wird der PLL-Betrieb regelmäßig ausgeführt.

Wenn aber in den eingerasteten Zustand eingetreten wird und ein elektrisches Feld solcher Stärke anliegt, daß die AVR angewandt wird, wird vom Phasendetektor 8′ und vom Tiefpaß­ filter 9′ der Abtast- und Haltebetrieb durchgeführt, um die konventionellen Probleme (1) bis (3) zu lösen. Dabei wird der Abtastbetrieb nur zum Zeitpunkt eines flachen Modula­ tionsgrads des ZFV-Signals durchgeführt, während der Halte­ betrieb zu den anderen Zeiten durchgeführt wird. Daher wird zum Zeitpunkt eines tiefen Modulationsgrads kein Abtastbe­ trieb durchgeführt, so daß das durch Übermodulation hervor­ gerufene Problem (1) nicht auftritt. Auch im Fall einer Phasenverzerrung im ZFV-Signal, die als Problem (2) und Problem (3) erläutert ist, wird zum Zeitpunkt eines tiefen Modulationsgrads des ZFV-Signals kein eine Phasenverzerrung bewirkender Abtastbetrieb durchgeführt, so daß das Aus­ gangssignal S6 des spannungsgesteuerten Oszillators 6 einer Phasenverzerung des ZFV-Signals nicht folgt, wodurch die Probleme (2) und (3) ausgeschaltet sind.

Wie vorstehend beschrieben, wird ein Mitzieheffekt ähnlich wie im konventionellen Fall erhalten, wenn die Signalstärke des ZFV-Signals gering ist (bei Eingang eines schwachen elektrischen Feldes) oder wenn der PRK 3 dieses Ausfüh­ rungsbeispiels ausgerastet ist, während der Abtast- und Haltebetrieb aufgrund des Modulationsgrads des ZFV-Signals durchgeführt wird, wenn in den eingerasteten Zustand einge­ treten wird und das anliegende elektrische Feld so stark ist, daß AVR angewandt wird (wodurch die Abtastung des ZFV-Signals erleichtert wird), so daß die Probleme (1) bis (3) gelöst werden und ein korrektes Videodemodulationsaus­ gangssignal erhalten wird.

Das Schaltbild von Fig. 6B zeigt einen Phasendetektor 8′ und ein Tiefpaßfilter 9′ einer Videodemodulationsschaltung nach einem weiteren Ausführungsbeispiel. Dabei entfallen die Transistoren Q27-Q30 der Schaltung nach Fig. 6A, und ein Abtast- und Haltekreis 30 ist dem Tiefpaßfilter 9′ nachgeschaltet und besteht aus npn-Transistoren Q31-Q34, einer Bezugsspannung V4, einer Konstantstromquelle I5 und einem Kondensator C2. Das Ausgangssignal S9′ des Tiefpaß­ filters 9′ wird der Basis des npn-Transistors Q33 des Ab­ tast- und Haltekreises 30 zugeführt, während die Bezugs­ spannung V4 der Basis des Transistors Q31 zugeführt wird, und der Kollektor eines Transistors Q26 ist mit der Basis des Transistors Q32 verbunden. Die Transistoren Q31 und Q32 sind in Differenzschaltung miteinander gekoppelt. Ein am Verbindungspunkt zwischen dem Emitter des Transistors Q34 und dem Kollektor des Transistors Q32 anliegendes Signal bildet ein Ausgangssignal S30 des Abtast- und Haltekreises 30, und zwischen dem Emitter des Transistors Q34 und Erde ist ein Haltekondensator C2 vorgesehen.

Bei diesem Schaltungsaufbau wird der Abtastbetrieb in der folgenden Weise durchgeführt, wenn der Transistor Q26 ein­ geschaltet ist. Wenn also der Transistor Q26 eingeschaltet wird, wird der Transistor Q31 abgeschaltet und der Transi­ stor Q32 eingeschaltet. Infolgedessen wird der Transistor Q34 eingeschaltet und arbeitet als Emitterfolger, so daß eine dem Ausgangssignal S9′ des Tiefpaßfilters 9′ im we­ sentlichen gleiche Spannung als Ausgangssignal S30 des Abtast- und Haltekreises 30 ausgegeben wird. Gleichzeitig werden der Spannung des Ausgangssignals S30 entsprechende Ladungen im Kondensator C2 gespeichert.

Wenn andererseits der Transistor Q26 im Ausschaltzustand ist, wird der Haltebetrieb in folgender Weise durchgeführt:
Wenn der Transistor Q26 abgeschaltet wird, wird der Tran­ sistor Q31 eingeschaltet und der Transistor Q32 abgeschal­ tet. Infolgedessen wird der Transistor Q34 abgeschaltet, so daß das Ausgangssignal S30 vom Ausgangssignal S9′ des Tief­ paßfilters 9′ nicht beeinflußt wird, und die im Kondensator C2 gespeicherte Spannung wird direkt als Ausgangssignal S30 ausgegeben.

So kann also ein der Schaltung von Fig. 6A gleichartiger Betrieb durchgeführt werden, wenn der Abtast- und Halte­ kreis 30 den Abtastbetrieb und den Haltebetrieb entspre­ chend dem Ein- und Aus-Zustand des Transistors Q26 durch­ führt, während gleichzeitig ein durch die Transistoren Q1-Q6 gebildeter Ringmodulator regelmäßig getrieben wird. Der Schaltungsaufbau nach Fig. 6A ist jedoch bevorzugt, weil kein zusätzlicher Kondensator C2 notwendig ist und im Fall der Integration die Anzahl externer Anschlüsse nicht erhöht werden muß.

Das Schaltbild nach Fig. 8A zeigt den beispielsweisen Auf­ bau eines Synchronisierdetektors 10. Dabei ist ein Inte­ grationskreis durch einen Widerstand R40 und einen Konden­ sator C40 gebildet, so daß ein durch Integration des Video­ demodulationsausgangssignals S4 gebildetes Signal in der Spannung VN4 an einem Knotenpunkt N4 erscheint. Diese Span­ nung VN4 wird als ein Eingangssignal einem Vergleicher 40 zugeführt, während dem anderen Eingang des Vergleichers 40 eine Bezugsspannung Vr zugeführt wird. Das Ausgangssignal des Vergleichers 40 dient als Ausgangssignal S10 des Syn­ chronisierdetektors 10.

Bei dieser Ausbildung wird die Demodulation durch einen gleichlaufenden Demodulator 4 im ausgerasteten Zustand nicht richtig ausgeführt, und daher ist das Potential VN4 am Knotenpunkt N4 im wesentlichen gleich V0 (Ruhepoten­ tial). Dieses Potential VN4 ist höher als die Bezugsspan­ nung Vr, die so vorgegeben ist, daß sie niedriger als das Ruhepotential V0 ist, und daher wird das Ausgangssignal S10 des Vergleichers 40 hoch, so daß der ausgerastete Betrieb bestimmt wird.

Wenn andererseits im eingerasteten Zustand ein mäßiges oder starkes elektrisches Feld anliegt, wird das Videodemodula­ tionsausgangssignal S4 auf einen Pegel geändert, der unter dem Ruhepotential V0 liegt, und das Potential VN4 am Kno­ tenpunkt N4 ist niedriger als die Bezugsspannung Vr, wie Fig. 8C zeigt, so daß das Ausgangssignal S10 des Verglei­ chers 40 niedrig wird und der eingerastete Zustand bestimmt wird.

Auch wenn sich das Videodemodulationsausgangssignal S4 auf einen Pegel unter dem Ruhepotential V0 entsprechend Fig. 8D ändert, übersteigt das Potential VN4 am Knotenpunkt N4 die Bezugsspannung Vr, wenn im eingerasteten Zustand ein schwaches elektrisches Feld anliegt, so daß das Ausgangs­ signal S10 des Vergleichers 40 hoch wird und die gleiche Entscheidung wie im ausgerasteten Zustand erhalten wird.

Der Synchronisierdetektor 10 ist wie vorstehend erläutert aufgebaut, so daß die Entscheidung hinsichtlich des ausge­ rasteten Betriebs im eingerasteten Betrieb bei Anlage eines schwachen elektrischen Feldes erfolgen kann. Wenn dieser Synchronisierdetektor 10 verwendet wird, kann daher ein Effekt erzielt werden, der demjenigen der Videodemodula­ tionsschaltung von Fig. 1 gleicht, und zwar ohne daß das AVR-Ausgangssignal S2 dem Phasendetektor 8′ in dem Block­ schaltbild von Fig. 1 zugeführt wird, d. h., ohne daß die Transistoren Q23 und Q24, die Konstantstromquelle I4 und die Bezugsspannung V2 der Fig. 6A und 6B vorgesehen werden.

Bei dem obigen Ausführungsbeispiel ist die Bezugsspannung V1 mit dem Pegel entsprechend Fig. 7A vorgegeben. Daher führt der PRK 3 während einer Austastperiode TB (Fig. 7B) einschließlich der Periode um ein Synchronisiersignal den Abtastbetrieb durch. Der PRK 3 kann aber den Abtastbetrieb nur zum Zeitpunkt eines flacheren Modulationsgrads des ZFV- Signals ausführen, da der Modulationsgrad der Bezugsspan­ nung V1 0% angenähert ist. Daher kann die Bezugsspannung V1 mit dem in Fig. 7B gezeigten Pegel vorgegeben sein, so daß der PRK 3 den Abtastbetrieb in Verbindung mit dem Zeit­ punkt einer synchronen Periode TS des Synchronisiersignals des Videosignals durchführt.

Dieses Ausführungsbeispiel zeigt zwar die Verarbeitung sowohl von Ton- als auch von Videosignalkomponenten in der PLL-Synchronisierschaltung, aber die Erfindung ist auch in einer nur der Videokomponente oder nur der Tonkomponente zugeordneten Demodulationsschaltung des PLL-Systems anwend­ bar. Im Fall einer nur der Videokomponente zugeordneten Schaltung kann das richtige Videodemodulationsausgangssi­ gnal auch dann erhalten werden, wenn ein übermoduliertes ZFV-Signal eingeführt wird. Im Fall einer der Tonkomponente zugeordneten Schaltung erfolgt keine Phasenmodulation des Videoträgersignals durch eine AM-Komponente eines ZFV-Si­ gnals, da ein Bandpaßfilter für das ZFV-Signal keine schräge Charakteristik aufweist, wogegen ein ZF-Tonsignal mit geringerem Störgeräusch auch dann erhalten werden kann, wenn der Videoträger eines Sendesignals einer Phasenmodu­ lation infolge einer Nichtlinearität der Verstärkungs­ charakteristik eines senderseitigen Hochleistungsverstär­ kers unterworfen wird.

Claims (3)

1. Phasenregelkreis in einer Zwischenfrequenzvideosignal-Verarbeitungsschaltung, welcher einen Phasendetektor, ein Tiefpaßfilter und einen spannungsgesteuerten Oszillator zur Bilduung einer Phasenregelschleife aufweist, sowie unter Verwendung eines Synchronisierdetektors, dadurch gekennzeichnet, daß der Phasendetektor (8) mindestens zwei Erweiterungseingänge enthält, wobei einem ersten Eingang ein aus der Stärke des in die Verarbeitungsschaltung einlaufenden, dem elektrischen Hochfrequenzfeld entsprechenden ZFV-Signals abgeleitetes Signalstärkedetektiersignal (S2) zugeführt wird, an einem zweiten Eingang ein aus dem Videodemodulationssignal (S4) abgeleitetes Modulationsgraddetektiersignal (S10) angelegt ist, wobei im Phasenregelkreis (3) das Signalstärkedetektiersignal und das Modulationsgraddetektiersignal derart verarbeitbar ist, daß der Regelkreis (3) zwischen einem Haltezustand und einem PLL-Zustand umschaltbar ist, in dem vom Phasendetektor (8) ein Signal entsprechend der Phasendifferenz zwischen dem ZFV-Signal und einem Ausgangssignal des spannungsgesteuerten Oszillators (6) abgeleitet wird und dieses dem Oszillator (6) durch das Tiefpaßfilter (9) zugeführt wird derart, daß der Phasenregelkreis (3) in den Haltezustand geschaltet wird, wenn das Modulationsgrad- und Signalstärkesignal je eine bestimmte für jedes Signal einstellbare Schwelle überschritten haben, wobei im Haltezustand der Ausgangswert des spannungsgesteuerten Oszillators (6) auf dem Wert gehalten wird, welcher zum Zeitpunkt unmittelbar vor dem Erreichen des Haltezustandes vorlag.

2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Phasendetektor (8) Mittel enthält, um aus dem Synchronisierdetektorausgangssignal (S10) und dem Videodemodulationssignal (S4) ein Modulationsgradsignal abzuleiten.

3. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Phasendetektor (8) Mittel enthält, um aus dem AVR-Ausgangssignal (S2) der Verarbeitungsschaltung und dem Videodemodulationssignal (S4) ein Signalstärkesignal abzuleiten.