DE68927440T2

DE68927440T2 - Abtast-phasendetektor zur verwendung in einer phasenregelschleife

Info

Publication number: DE68927440T2
Application number: DE68927440T
Authority: DE
Inventors: Joseph Heck
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1988-09-26
Filing date: 1989-08-07
Publication date: 1997-05-15
Anticipated expiration: 2009-08-08
Also published as: EP0435881A1; JPH04500891A; WO1990003693A1; DE68927440D1; KR900702658A; JP2858023B2; ATE145101T1; US4864252A; EP0435881B1; KR0138756B1; EP0435881A4

Description

Technisches Gebiet

Diese Erfindung betrifft allgemein Phasenregelschleifen und besonders Phasenregelschleifen des Abtast-Halte-Typs und ist insbesondere auf einen Phasendetektor gerichtet, der einen linearen Betrieb über einen Phasenbereich von etwa ±360º zur Verfügung stellt.

Hintergrundtechnik

Es ist oft erforderlich, eine Phasenregelschleife mit einer relativ niedrigen Schleifenverstärkung zu betreiben. Ein typischer Fall kann z.B. sein, die Stabilität der Schleife beim Vorhandensein von vielpoligen Schleifenfiltern aufrechtzuerhalten. Wenn die Schleifenverstärkung niedrig ist, kann die Phasendifferenz zwischen einem Bezugssignal und einem Eingangssignal die für den linearen Betrieb eines Phasendetektors maximal zulässige Phasendifferenz überschreiten. Da die Phasendifferenz, die an einem Phasendetektor erscheinen kann, umgekehrt proportional zu der Schleifenverstärkung ist, ist die Wahrscheinlichkeit ziemlich hoch, daß, sowie die Schleifenverstärkung gesenkt wird, die Phasendifferenz zwischen dem Bezugssignal und dem Eingangssignal die durch den Phasendetektor maximal zugelassene Phasendifferenz übersteigen wird.
Eine Lösung kann sein, bei allen Gelegenheiten, wo niedrige Schleifenverstärkung benötigt wird, Phasendetektoren des Ladungspumpentyps zu verwenden. Phasendetektoren des Ladungspumpentyps sind aber oft weniger erwünscht als Phasendetektoren des Abstast-Halte-Typs, weil Ladungspumpen-Phasendetektoren infolge eines der Schleife eigenen zusätzlichen Integrators bei bestimmten Implementierungen unerwünschte Reaktionen aufweisen können. Außerdem bieten Abtast-Halte-Phasendetektoren eine breitere Betriebsbandbreite, da Ladungspumpen-Phasendetektoren erhöhte Bezugsfrequenz-Nebenwellen aufweisen.
WO-A-82/03477 beschreibt einen Frequenzsynthese-Transceiver mit einem Phasendetektor, der einen spannungsgesteuerten Oszillator schnell voranbringt, um die Frequenzabstimmung zu erleichtern.
GB-A-2 174 260 beschreibt ein Verfahren und eine Vorrichtung zum Phasenvergleich.
In der Technik besteht folglich ein Bedarf an einem Phasendetektor des Abtast-Halte-Typs mit einem breiten Phasenbereich, um einen linearen Betrieb von Phasenregelschleifen mit niedriger Verstärkung zu erleichtern.

Zusammenfassung der Erfindung

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Steuern eines in einem spanunngsgesteuerten Oszillator des Abtast-Halte-Typs verwendeten Abtast-Halte-Phasendetektors als Reaktion auf ein Eingangssignal und ein Bezugssignal mit einer vorbestimmten Periode zur Verfügung gestellt, wobei das Verfahren den Schritt umfaßt:
Vergleichen des Eingangssignals und des Bezugssignals und gekennzeichnet durch die Schritte:
Empfangen des Eingangssignals zu jeder Zeit während zwei aufeinanderfolgender Perioden des Bezugssignals;
Abtasten einer Rampenwellenform, um ein lineares positives und negatives Rampensignal zum linearen Steuern einer Phasenregelschleife über einen Phasenbereich von etwa ±360 Grad zu erzeugen, wobei das positive oder negative Rampensignal proportional zu einer positiven bzw. negativen Phasendifferenz zwischen dem Eingangssignal und dem Bezugssignal ist und über im wesentlichen zwei aufeinanderfolgende Perioden des Bezugssignals linear ist.
In einem zweiten Aspekt der vorliegenden Erfindung wird ein Abtast- Halte-Phasendetektor zur Verfügung gestellt, der umfaßt:
eine Einrichtung zum Empfangen eines Bezugssignals mit einer vorbestimmten Periode,
wobei der Phasendetektor gekennzeichnet ist durch:
eine Einrichtung zum Empfangen eines Eingangssignals zu jeder Zeit während zwei aufeinanderfolgender Perioden das Bezugssignals;
eine Einrichtung zum Einleiten einer positiv gehenden linearen Rampenwellenform, wo immer das Bezugssignal dem Eingangssignal um weniger als 360 Grad voreilt;
eine Einrichtung zum Einleiten einer negativ gehenden linearen Rampenwellenform, wo immer das Eingangssignal dem Bezugssignal um weniger als 360 Grad voreilt;
eine Einrichtung zum Abtasten der positiv oder negativ gehenden Rampenwellenformen am Anfang der nächsten Periode des Eingangssignals, um ein abgetastetes Rampensignal zu erzeugen, und
eine Einrichtung zum Erzeugen eines Ausgangssignals, das proportional zu dem abgetasteten Rampensignal ist.
Die vorliegende Erfindung stellt vorteilhaft eine Phasenregelschleife mit linearem Betrieb über eine Phasendifferenz von etwa ±360º zur Verfügung. Die vorliegende Erfindung stellt in der Tat einen Abtast-Halte-Phasendetektor mit linearem Betrieb über eine Phasendifferenz von etwa ±360º zur Verwendung in solchen Phasenregelschleifen zur Verfügung.
Der Abtast-Halte-Phasendetektor der vorliegenden Erfindung erzeugt ein lineares positiv oder negativ gehendes Rampensignal, das verwendet werden kann, um eine Phasenregelschleife über einen Phasenbereich von etwa ±360º (d.h. 4π rad) linear zu steuern.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird nun mit Verweis auf die begleitenden Zeichnungen beschrieben.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild einer Phasenregelschleife (die eine bevorzugte Ausführung der vorliegenden Erfindung enthält) in einem Funkempfänger.
Fig. 2 ist ein Schaltbild des Phasendetektors von Fig. 1.
Fig. 3 ist ein Zeitdiagramm, das das Timing von einigen in Fig. 2 bezeichneten Signalen veranschaulicht.

Ausführliche Beschreibung der bevorzugten Ausführung

Auf die Zeichnungen verweisend zeigt Fig. 1 ein Blockschaltbild der in einem Hochfrequenzempfänger verwendeten vorliegenden Erfindung. Nach einer geeigneten Bandbegrenzung und Frequenzumsetzung wird ein empfangenes Signal (10) durch einen Mischer (Umsetzer) (12) empfangen, der als einen zweiten Eingang (14) ein Signal von einem spannungsgesteuerten Oszillator (VCO) (16) annimmt. Der Ausgang des Mischers (12) ist mit einem Filter (18) verbunden, das ein Zwischenfrequenz- (ZF) Filter des Funkempfängers sein kann. Das gefilterte Signal ist mit einem geeigneten Demodulationsnetzwerk (nicht gezeigt) und einem Teiler (22) verbunden (20), der die Frequenz des gefilterten Signals wie in der Technik bekannt teilt. Das geteilte Signal (24) wird hierin als das Eingangssignal (fL) bezeichnet und ist mit einem Phasendetektor (26) verbunden, der als einen zweiten Eingang ein von einer geeigneten Bezugssignalquelle (30) erzeugtes Bezugssignal (28) (bezeichnet fR) annimmt. Im allgemeinen wird fL etwa gleich fR sein, wenn die Schleife verriegelt ist.
Der Phasendetektor (26) liefert ein Ausgangssignal (31), das der Differenz in der Phasenbeziehung zwischen dem Eingangssignal (24) und dem Bezugssignal (28) entspricht. Dieses Signal (31) wird durch ein geeignetes Schleifenfilter (32) gefiltert, das ein vielpoliges Filter umfassen kann, um ein geeignetes Steuersignal (34) bereitzustellen. Das Steuersignal (34) steuert den VCO (16), der mit dem Mischer (12) verbunden ist.
Das Vorhandensein des ZF-Filters (18) kann eine bedeutende Phasenverschiebung in der Schleife bei Frequenzen hervorrufen, die sich der Filtergrenzfrequenz nähern. Es ist daher üblich, die Schleifenverstärkung zu verringern, um die Filterstabilität aufrechtzuerhalten. Dies neigt dazu, die maximale Phasendifferenz am Phasendetektor (26) infolge der umgekehrten Beziehung zwischen der Schleifenverstärkung und der maximalen Phasendifferenz größer zu machen. Sowie die Schleifenverstärkung verringert wird, kann die Phasendifferenz zwischen fL und fR die maximale Phasendifferenz übersteigen, die ein herkömmlicher Phasendetektor hinnehmen kann, um im linearen Betrieb zu bleiben. Umgekehrt reduziert der Teiler (22) die Phasenabweichung in den Phasendetektor (26), erfordert aber zusätzlich, daß die Schleifenbandbreite verringert wird, wodurch die Verriegelungszeit der Schleife erhöht wird. Es ist folglich erwünscht, das Teilungsverhältnis (N) des Teilers (26) zu minimieren. Es müssen daher irgendwelche anderen Mittel gefunden werden, um die Phasendifferenz zwischen fL und fR zu reduzieren, oder der Phasendetektor (26) muß ausgelegt sein, einen linearen Betrieb über extrem breite Eingangsphasenbereiche zur Verfügung zu stellen.
Mit Verweis auf Fig. 2 und 3 kann die Funktion des Phasendetektors (26) der vorliegenden Erfindung beschrieben werden. Wenn fL (24) fR (28) nacheilt, wird ein D-Flipflop (38) bei der Vorderflanke von fR (Bezugszeichen A von Fig. 3) ein Signal (40) (bezeichnet AUFWÄRTS) setzen. Das gesetzte AUFWÄRTS-Signal (40) aktiviert ein Übertragungsgatter (42), das einen Vorspannungswiderstand (48) mit Masse verbindet, wodurch die Erzeugung eines positiv gehenden Rampensignals (44) am Ausgang eines Operationsverstärkers (46) (Bezugszeichen B von Fig. 3) veranlaßt wird. Der Operationsverstärker (46) ist als ein Rampengenerator mit geeigneter Vorspannung (48 und 52) und einem kapazitiven Rückkopplungsweg (50) eingerichtet. Die Verstärkung des Phasendetektors wird durch den Widerstand (48) und den Kondensator (50) bestimmt. Wenn die Vorderflanke des nacheilenden fL (24) eintrifft, setzt ein zweites D-Flipflop (54) ein Signal (56) (bezeichnet ABWÄRTS). Ein NAND-Gatter (58) empfängt sowohl das AUFWÄRTS-Signal (40) als auch das ABWÄRTS-Signal (56) und liefert (über eine Inverterkette (60 - 64), um eine geeignete Zeitverzögerung vorzusehen) ein RÜCKSETZEN- Signal (66), das beide D-Flipflops (38 und 54) rücksetzt, um die Signale AUFWÄRTS und ABWÄRTS zu negieren (Bezugszeichen C von Fig. 3).
Der Ausgang des ersten Inverters (60) ist auch mit einem R/S-Flipflop (68) verbunden, das das Setzen eines Signals ABTASTEN (70) veranlaßt. Wenn gesetzt, aktiviert das Signal ABTASTEN (10) ein Übertragungsgatter (72), das das bestehende Potential des Rampensignals (44) dem Speicherkondensator (74) zuführt. Der Kondensator (74) hat bevorzugt einen Wert von 100pF, wenngleich andere Werte verwendet werden können. Das gepufferte (76) Signal auf dem Speicherkondensator (74) umfaßt das Ausgangssignal (31). Außerdem ist der Ausgang des ersten Inverters (60) mit einem zweiten R/S-Flipflop (78) verbunden, das ein Signal (80) (bezeichnet SRP) setzt, dessen Vorderflanke mit der Vorderflanke des Signals ABTASTEN (70) zusammenfällt, aber eine etwas längere Dauer aufweist (Bezugszeichen D von Fig. 3). Die Fachleute in der Technik werden erkennen, daß die Dauer des Signals SRP bestimmt, wie nahe der lineare Phasenbereich der vorliegenden Erfindung sich genau ±360º nähern kann. Im allgemeinen kann der tatsächliche Phasenbereich zum linearen Betrieb des Phasendetektors der vorliegenden Erfindung durch die Gleichung (1) unten bestimmt werden:
±360º (1 - tSRP/tRef) (1)
wo TSRP = Dauer des Signais SRP und
tRef = Dauer des Bezugssignal.
Die Dauer sowohl des Signals ABTASTEN (70) als auch des Signais SRP (80) werden durch die Ladezeit eines Kondensators (91) bestimmt, der über Widerstände (92 und 94) mit A+ verbunden ist. Ein Transistor (96) und seine zugehörigen Vorspannungskomponenten (98-102) stellen dem Kondensator (91) einen schnellen Entladeweg nach Masse zur Verfügung. Obwohl optimale Bauteilwerte sich abhängig von jeder Implementierungswahl der Bezugsfrequenz ändern werden, werden die bevorzugten Werte für fR gleich 100 kHz in Tabelle 1 aufgelistet: Tabelle 1
Das Signal SRP (80) wird mit den Signalen AUFWÄRTS (40) und ABWÄRTS (56) NOR-verknüpft (82), um bei der Hinterflanke des Signals SPR (80) ein Signal (84) (bezeichnet ENTLADEN) zu erzeugen (Bezugszeichen E von Fig. 3). Wenn gesetzt, aktiviert das Signal ENTLADEN (84) ein Übertragungsgatter (86), das parallel über den kapazitiven Rückkopplungsweg (50) des Rampengenerators (Opamp) (46) geschaltet ist. Das aktivierte Übertragungsgatter (86) schließt den Kondensator (50) kurz, wodurch jedes Potential, das über ihm sein kann, entladen wird, und veranlaßt den Ausgang des Opamps (46), zu der an seinem positiven Eingang vorhandenen festen Spannung zurückzukehren. Das Zeitintervall zwischen der Hinterflanke des Signals ABTASTEN (10) und der Hinterflanke des Signals SRP (80) stellt sicher, daß das Übertragungsgatter (72) ganz deaktiviert ist, bevor der Rampenkondensator (50) durch das Übertragungsgatter (86) entladen wird. Auf diese Weise wird der Rampengenerator auf das nächste Abtastintervall (Fenster) vorbereitet.
Noch auf Fig. 2 und 3 verweisend wird, wenn fR (28) fL (24) nacheilt, das D-Flipflop (54) das Signal ABWÄRTS (56) bei der Vorderflanke von fL setzen (Bezugsszeichen A' von Fig. 3). Das gesetzte Signal ABWÄRTS (56) aktiviert ein Übertragungsgatter (88), das einen Vorspannungswiderstand (48) über einen Widerstand (90) mit A+ verbindet, wodurch die Erzeugung eines negativ gehenden Rampensignals (44) am Ausgang des Operationsverstärkers (46) veranlaßt wird (Bezugszeichen B' von Fig. 3). Der Widerstand (90) und der Kondensator (104) des Vorspannungsnetzwerks (52) bilden ein Welligkeitsfilter, um jedes Rauschen oder Welligkeit, die auf der A+-Versorgung vorhanden sein kann, zu filtern. Die Werte der Widerstände (110 und 108) sind vorzugsweise ungefähr gleich, um ein ähnliches Ansprechen des Phasendetektors auf sowohl positiv als auch negativ gehende Phasendifferenzen sicherzustellen. Außerdem filtert ein Kondensator (106) die an der Verbindung der Widerstände (110 und 108) errichtete Bezugsspannung. Diese Bezugsspannung wird an den positiven Eingang des Opamp (46) angelegt. Obwohl viele Verwirklichungen möglich sind, werden die bevorzugten Werte der Vorspannungskomponenten zum Herstellen einer Phasenverstärkung von 1.1 Volt/rad bei A+ gleich 9.6 Volt und fR gleich 100 kHz in Tabelle 2 aufgeführt. Tabelle 2
Wenn die Vorderflanke des nacheilenden fR (28) eintrifft, setzt das D-Flipflop (38) das Signal AUFWÄRTS (40). Das NAND-Gatter (58) empfängt sowohl das Signal AUFWÄRTS (40) als auch das Signal ABWÄRTS (56) und liefert (über eine Inverterkette (60-64), um eine geeignete Zeitverzögerung vorzusehen) das Signal RÜCKSETZEN (66), das die beiden D-Flipflops (38 und 54) zurücksetzt. Beim Rücksetzen negieren die D-Flipflops (38 und 54) die Signale AUFWÄRTS bzw. ABWÄRTS (Bezugszeichen C' von Fig. 3).
Wie oben erörtert ist der Ausgang des ersten Inverters (60) auch mit dem R/S-Flipflop (68) verbunden, das das Setzen des Signals ABTASTEN (70) veranlaßt. Das gesetzte Signal ABTASTEN (70) aktiviert das Übertragungsgatter (72), das das bestehende Potential des Rampensignals (44) dem Speicherkondensator (14) zuführt. Das gepufferte (76) Potential auf dem Speicherkondensator (74) umfaßt das Ausgangssignal (31). Außerdem ist der Ausgang des ersten Inverters (60) mit dem R/S-Flipflop (18) verbunden, das das Signal SRP (80) setzt (Bezugsszeichen D' von Fig. 3). Die Signale SRP (80), AUFWÄRTS (40) und ABWÄRTS (56) bilden das Signal ENTLADEN (84), das, wenn gesetzt, das Übertragungsgatter (86) aktiviert, das den kapazitiven Rückkopplungsweg (50) des Rampengenerators (Opamp) (46) entlädt, so daß der Rampengenrator auf das nächste Abtastintervall (Fenster) vorbereitet wird (Bezugszeichen E' von Fig. 3).
Fig. 3 veranschaulicht die Zeitbeziehungen der vorliegenden Erfindung, um einen Phasenbereich von etwa ±360º zu erreichen.
Wenn fL (24) fR (28) nacheilt, wird das Signal AUFWÄRTS (40) bei der Vorderflanke von fR gesetzt. Das gesezte Signal AUFWÄRTS (40) löst die Erzeugung des positiv gehenden Rampensignals (44) aus. Erfindungsgemäß weist fR eine vorbestimmte Periode auf. Das nacheilende fL kann zu jeder Zeit während dieser Periode eintreffen, die etwa eine Hälfte des Abtastintervalls (Fensters) der vorliegenden Erfindung definiert (d.h. 360º oder 2π rad). Wenn die Vorderflanke des nacheilenden fL (24) eintrifft, wird das Signal ABWÄRTS (56) erzeugt. Eine Verknüpfung (NAND) der Signale AUFWÄRTS (40) und ABWÄRTS (56) erzeugt das Signal RÜCKSETZEN (66), das die Signale AUFWÄRTS und ABWÄRTS negiert und das Setzen eines Signals ABTASTEN (70) veranlaßt. Außerdem wird das Signal SRP (80), dessen Vorderflanke mit der Vorderflanke des Signals ABTASTEN (70) zusammenfällt, aber eine etwas längere Dauer aufweist, erzeugt.
Das Signal SRP (80) wird mit den Signalen AUFWÄRTS (40) und ABWÄRTS (56) verknüpft (durch NOR), um das Signal ENTLADEN bei der Hinterflanke des Signals SRP (80) zu bilden. Wenn gesetzt, veranlaßt das Signal ENTLADEN (84) das Rampensignal (44), sich zu entladen, um sich auf das nächste Abtastintervall (Fenster) vorzubereiten. Das Zeitintervall zwischen der Hinterflanke des Signals ABTASTEN (70) und der Hinterflanke des Signals SRP (80) kann eingestellt werden, um sicherzustellen, daß das Abtasten vollendet worden ist, bevor das Entladen stattfindet.
Weiter auf Fig. 3 verweisend wird, wenn fR (28) fL (24) nacheilt, das Signal ABWÄRTS (56) bei der Vorderflanke von fL gesetzt. Das gesetzte Signal ABWÄRTS (56) veranlaßt die Erzeugung eines negativ gehenden Rampensignals (44). Wie oben erörtert kann das nacheilende Signal zu jeder Zeit während der Periode von fL eintreffen, die die andere ungefähre Hälfte des Abtastintervalls (Fensters) bestimmt. Die vorliegende Erfindung stellt folglich von einer gegebenen Referenz einen linearen Betrieb über etwa zwei Perioden von 360º oder etwa ±360º (d.h. einen linearen Betriebsbereich von 4π rad) zur Verfügung. Wenn die Vorderflanke des nacheilenden fR (28) eintrifft, wird das Signal AUFWÄRTS (40) gesetzt. Die Signale AUFWÄRTS (40) und ABWÄRTS (56) werden (durch NAND) verknüpft, um das Signal RÜCKSETZEN (66) zu erzeugen, das zusätzlich zum Veranlassen des Setzens des Signals ABTASTEN (70) die Signale AUFWÄRTS bzw. ABWÄRTS negiert. Das gesetzte Signal ABTASTEN (10) veranlaßt, daß der bestehende Pegel des Rampensignals (44) an das Ausgangssignal (31) übertragen wird. Ferner wird das Signal SRP (40) erzeugt, das zusammen mit dem Signal AUFWÄRTS (40) und dem Signal ABWÄRTS (56) das Signal ENTLADEN (84) bildet, das das Rampensignal entlädt, um das nächste Abtastintervall (Fenster) vorzubereiten.

Claims

1. Verfahren zum Steuern eines in einem spanunngsgesteuerten Oszillator (16) des Abtast-Halte-Typs verwendeten Abtast-Halte-Phasendetektors (26) als Reaktion auf ein Eingangssignal (24, fL) und ein Bezugssignal (28, fR) mit einer vorbestimmten Periode, wobei das Verfahren den Schritt umfaßt:

Vergleichen des Eingangssignals (24, fL) und des Bezugssignals (28, fR) und gekennzeichnet durch die Schritte:

Empfangen des Eingangssignals (24, fL) zu jeder Zeit während zwei aufeinanderfolgender Perioden des Bezugssignals (28, fR);

Abtasten einer Rampenwellenform, um ein lineares positives und negatives Rampensignal zum linearen Steuern einer Phasenregelschleife über einen Phasenbereich von etwa ±360 Grad zu erzeugen, wobei das positive oder negative Rampensignal proportional zu einer positiven bzw. negativen Phasendifferenz zwischen dem Eingangssignal und dem Bezugssignal ist und über im wesentlichen zwei aufeinanderfolgende Perioden des Bezugssignals linear ist.

2. Abtast-Halte-Phasendetektor (26), der umfaßt:

eine Einrichtung zum Empfangen eines Bezugssignals (28, fR) mit einer vorbestimten Periode,

wobei der Phasendetektor gekennzeichnet ist durch:

eine Einrichtung zum Empfangen eines Eingangssignals (24, fL) zu jeder zeit während zwei aufeinanderfolgender Perioden das Bezugssignals (28, fR);

eine Einrichtung (38, 40, 42, 48, 46, 50) zum Einleiten einer positiv gehenden linearen Rampenwellenform (44, B), wo immer das Bezugssignal (28, fR) dem Eingangssignal (24, fL) um weniger als 360 Grad voreilt;

eine Einrichtung (48, 54, 56, 88, 90) zum Einleiten einer negativ gehenden linearen Rampenwellenform (44, B'), wo immer das Eingangssignal (24, fL) dem Bezugssignal (28, fR) um weniger als 360 Grad voreilt;

eine Einrichtung (72) zum Abtasten der positiv oder negativ gehenden Rampenwellenformen (44, B, B') am Anfang der nächsten Periode des Eingangssignals (24, fL), um ein abgetastetes Rampensignal zu erzeugen, und

eine Einrichtung (14, 16) zum Erzeugen eines Ausgangssignals (31), das proportional zu dem abgetasteten Rampensignal ist.