DE4004750A1 - Verfahren zum ermitteln einer ueber eine kurzschlussbruecke mit einer bereits identifizierten signalleitung verbundenen zweiten signalleitung - Google Patents

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1.

Bei der Entwicklung von komplexen digitalen Schaltungen wird die Funktion eines Schaltungsentwurfes in allen Einzelheiten auf einer Datenverarbeitungsanlage simuliert, bevor überhaupt an eine erste hardwaremäßige Realisierung der Schaltung gedacht wird.

Für eine Simulation muß die Struktur der betreffenden Schal­ tung in der Datenverarbeitungsanlage erfaßt werden. Dazu wird in einer sogenannten Schaltungsliste jede Signalleitung und sämtliche mit ihr verbundenen Bauteileanschlüsse angegeben. Die Funktionsweisen der angegebenen Bauteile sind in der Datenver­ arbeitungsanlage in der Regel bereits bekannt.

Bei der Simulation kann die Funktionsweise der gesamten Schal­ tung durch eine entsprechende Darstellung schrittweise beobach­ tet werden. Ein erkanntes Fehlverhalten der Schaltung läßt auf einen Schaltungsfehler schließen, der sofort durch eine Ände­ rung in der Schaltungsliste behoben werden kann.

Neben den die Entwicklung von Schaltungen unterstützenden Fähigkeiten stellt die Datenverarbeitungsanlage außerdem Hilfs­ mittel zur Verfügung, um für eine durch eine Schaltungsliste definierte Schaltung ein sogenanntes Prüfbitmuster zu erstellen und in einer Prüfwerteliste zusammenzufassen bzw. in einem Prüfwertespeicher zu hinterlegen.

Ein solches Prüfbitmuster kann von einer rechnergesteuerten Prüfeinrichtung zu einer Funktionsprüfung einer in Hardware entsprechend den Einträgen in der Schaltungsliste realisierten Schaltung verwendet werden. Bei einer solchen Funktionsprüfung werden Vergleiche angestellt, ob die zu prüfende in Hardware realisierte Schaltung auf gewisse Vorgaben hin die gleiche Reaktionen zeigt, wie die in der Datenverarbeitungsanlage simu­ lierte Schaltung.

Vorgaben und Reaktionen werden in einem Prüfbitmuster in Form von Binärwerten wiedergegeben, die digitale Signalpegel an den Eingangs- und Ausgangsanschlüssen der Schaltung repräsentieren sollen.

So besteht ein Prüfbitmuster aus einer Vielzahl, oftmals mehre­ ren tausend von Bitmustersätzen, die sich ihrerseits zunächst aus jeweils einem Eingangs- und einem Ausgangsvektor zusammen­ setzen.

Ein Eingangsvektor beinhaltet für jeden Eingangsanschluß der Schaltung einen Vorgabewert, und der Ausgangsvektor für jeden Ausgangsanschluß einen als Reaktion auf die Vorgabewerte erwar­ teten Ausgabewert.

Für eine Funktionsprüfung einer Schaltung, die z. B. auf einer Flachbaugruppe realisiert sein kann, wird diese an ihren Ein­ gangs- und Ausgangsanschlüssen mit der Prüfeinrichtung verbun­ den. Nacheinander werden die im Prüfwertespeicher hinterlegten Bitmustersätze ausgewertet, indem die Eingangsanschlüsse ent­ sprechend den Vorgabewerten beaufschlagt und die sich an den Ausgangsanschlüssen daraufhin einstellenden digitalen Pegeln mit den Ausgabewerten des zugehörigen Ausgangsvektors auf Gleichheit überprüft werden. Nur dann, wenn bei allen Bitmu­ stersätzen die erwarteten Ausgabewerte bestätigt werden, ist die geprüfte Schaltung bzw. Flachbaugruppe ohne Fehler. Die Forderung möglichst jeden Fehler zu erkennen erklärt die hohe Anzahl von Bitmustersätzen bei komplexeren Schaltungen.

Bei einer als defekt erkannten Flachbaugruppe wird im weiteren eine sogenannte Fehlerdiagnose durchgeführt, mit der die Ur­ sache eines Abweichens von den erwarteten Ausgabewerten ge­ funden werden soll.

Für diese Fehlerdiagnose ist für jeden Bitmustersatz ein Innen­ vektor vorgesehen, in dem die auf allen Signalleitungen im Inneren der Schaltung als Reaktion auf den zugehörigen Ein­ gangsvektor erwarteten Werte, im folgenden Sollwerte genannt, enthalten sind.

Die Prüfeinrichtung ist für die Fehlerdiagnose mit einer Tast­ spitze versehen, die sich rechnergesteuert auf jeden beliebigen Bausteinanschluß der betreffenden Flachbaugruppe absenken läßt, um dort digitale Pegel bzw. deren zugehörige digitalen Werte zu erfassen.

Bei der Fehlerdiagnose werden ausgehend von einem Ausgangsan­ schluß, auf dem eine Abweichung von Ausgabewerten erkannt wur­ de, schrittweise entgegen der Signalflußrichtung die für den betreffenden Ausgangsanschluß relevanten Bauelementeanschlüsse von der Tastspitze kontaktiert und beim Durchlaufen der Bit­ mustersätze die erfaßten Werte mit den der betreffenden Si­ gnalleitung zugeordneten Sollwerten verglichen. Auf diese Wei­ se läßt sich gewissermaßen durch Rückschluß ein sogenannter Fehlerpfad nachvollziehen, der z. B. innerhalb eines Bauelemen­ tes seinen Ursprung haben kann, oder aufgrund einer Unterbre­ chung einer Signalleitung oder auch durch Kurzschluß zweier oder mehrerer Signalleitungen entstanden sein kann.

Eine unterbrochene Signalleitung ist mit Hilfe dieser Fehler­ diagnose problemlos zu identifizieren, stellt sich jedoch der Ursprung eines zurückverfolgen Fehlerpfades lediglich als ge­ stört identifizierte Signalleitung dar, kann in den meisten Fällen nur durch Oszillografieren der sich beim Durchlaufen der Bitmustersätze auf der als gestört identifizierten Signallei­ tung einstellenden Signalform entschieden werden, ob die Feh­ lerursache in einem defekten Baustein oder aber in einer ver­ borgenen Kurzschlußbrücke zwischen der als gestört identifi­ zierten Signalleitung und einer oder mehreren anderen Signal­ leitungen liegt.

Im Falle einer verborgenen Kurzschlußbrücke mußte die defekte Flachbaugruppe trotz ihres hohen Wertes bisher verworfen wer­ den, da es mit den zur Verfügung stehenden Mitteln nicht mög­ lich war, die über die Kurzschlußbrücke mit der als gestört identifizierten Signalleitung verbundenen Signalleitungen zu identifizieren. Diese Signalleitungen müssen nämlich für eine Reparatur der Flachbaugruppe unbedingt bekannt sein.

Aufgabe der vorliegenden Erfindung ist es daher ein Verfahren zur Ermittlung dieser über eine Kurzschlußbrücke mit der be­ reits als gestört identifizierten Signalleitung verbundenen zweiten Signalleitungen anzugeben.

Gelöst wird die Aufgabe erfindungsgemäß durch die im kennzeich­ nenden Teil des Patentanspruchs 1 angegebenen Merkmale.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteran­ sprüchen angegeben.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert.

Die Zeichnung soll lediglich als Orientierungshilfe zur Er­ klärung der erfindungswesentlichen Verfahrensschritte verstan­ den werden, da die schematische und stark abstrahierte Darstel­ lungsweise der Zeichnung nur bedingt eine Unterscheidung zwi­ schen gegenständlichen und programmtechnisch realisierten Ele­ menten so wie deren Verbindungen erlaubt.

In der Fig. sind im wesentlichen eine zu prüfende Flachbaugruppe FBG, ein Blockschaltbild für eine rechnergesteuerte Prüfein­ richtung sowie ein durch eine tabellenartige Anordnung von Bi­ närwerten symbolisierter Prüfwertespeicher PS dargestellt. Der Prüfwertespeicher PS beinhaltet eine Vielzahl von Bitmuster­ sätzen B1, ..., Bn, von denen in der Zeichnung lediglich einige jeweils in Form einer Tabellenspalte veranschaulicht sind. Je­ der Bitmustersatz B1, ..., Bn weist einen Ausgangsvektor AV, einen Eingangsvektor EV und einen Innenvektor IV auf, deren Elemente im folgenden als Ausgabewerte AW, Vorgabewerte VW bzw. Sollwerte SW bezeichnet werden. Jedem Ausgabewert AW ist in eindeutiger Weise ein Ausgangsanschluß AA, jedem Vorgabewert VW, ein Eingangsanschluß EA und jedem Sollwert SW eine Signal­ leitung SL der Flachbaugruppe FBG zugeordnet.

Die Flachbaugruppe FBG besteht aus einer mehrlagigen Leiter­ platte, die mit einer Vielzahl von digitalen Bauelementen be­ stückt ist. Es wird davon ausgegangen, daß auf der Flachbau­ gruppe FBG eine erste Signalleitung SLy als gestört identifi­ ziert ist und über eine verborgene Kurzschlußbrücke K mit einer zweiten Signalleitung (im Ausführungsbeispiel ist es die Si­ gnalleitung SLx) verbunden ist, deren Identität ermittelt wer­ den soll.

An einer Kante der Leiterplatte ist ein Steckverbinder ange­ ordnet, auf dem die Eingangs- und Ausgangsanschlüsse EA, AA der Flachbaugruppe FBG herausgeführt sind. Im Regelfall sind sowohl die Eingangs- als auch die Ausgangsanschlüsse EA, AA mit der Prüfeinrichtung verbunden, im Ausführungsbeispiel jedoch kann zur Vereinfachung auf eine Verbindung der Ausgangsanschlüsse AA verzichtet werden, weshalb auch auf die Ausgangsvektoren AV der Bitmustersätze B1, ..., Bn im folgenden nicht weiter einge­ gangen wird.

Die Prüfeinrichtung ist mit dem Prüfwertespeicher PS verbunden und weist als wesentliche Elemente eine Anzeigeeinheit AE, eine über eine Getriebesteuerung GS positionierbare Tastspitze TS, einen ersten und einen diesem nachgeschalteten zweiten Logik­ operator L1, L2, einen Zähler ZS für jede Signalleitung SL der Flachbaugruppe FBG, sowie eine Recheneinheit RE auf.

An dieser Stelle sei noch einmal darauf hingewiesen, daß der Prüfeinrichtung ein programmgesteuertes System zugrundeliegt, so daß z. B. die Logikoperatoren, die Zähler oder die Rechen­ einheit als programmtechnisch realisierte Funktionseinheiten zu verstehen sind.

Für die Ermittlung der gesuchten zweiten Signalleitung SLx wird die Tastspitze TS zuerst mit der als gestört identifi­ zierten Signalleitung SLy kontaktiert, indem die Getriebe­ steuerung GS die Tastspitze TS auf einen mit dieser Signallei­ tung SLy verbundenen Bauteileanschluß absenkt.

Danach wird der erste Bitmustersatz B1 aus dem Prüfwertespei­ cher PS ausgewählt und die Eingangsanschlüsse EA der Flachbau­ gruppe FBG werden entsprechend den ihnen zugeordneten Vorgabe­ werten VW mit digitalen Pegeln beaufschlagt. Nach einer gerin­ gen Wartezeit wird an der Tastspitze TS der sich daraufhin auf der gestört identifizierten Signalleitung SLy einstellende digitale Pegel in Form eines ihn repräsentierenden Istwertes erfaßt. Dieser Istwert wird in einem Istwerte-Speicher IS dem jeweiligen ausgewählten Bitmustersatz (zunächst Bitmustersatz B1) zugeordnet abgespeichert.

Aus demselben Bitmustersatz wird der, der gestörten Signallei­ tung SLy zugeordnete Sollwert SW ausgelesen und zusammen mit dem eben erfaßten Istwert einem ersten Logikoperator L1 zuge­ führt. Der erste Logikoperator L1 vergleicht beide Werte mit­ einander und bildet als Vergleichsergebnis einen Referenzwert.

Sind die auf der Flachbaugruppe FBG befindlichen digitalen Bau­ elemente aus einer Schaltkreisfamilie, bei der sich bei einem Kurzschluß zweier Signalleitungen ein durch einen binären "1"- Wert repräsentierter digitaler Pegel gegenüber einem durch einen "0"-Wert repräsentierten digitalen Pegel durchsetzt (wie z. B. bei der ECL-Technologie), wird der Referenzwert entspre­ chend nachstehender Wertetafel gebildet.

Dabei stellt ein Sollwert "X" einen unbestimmten Wert und der Referenzwert "·" ein im weiteren nicht verwertbares Vergleichs­ ergebnis dar.

Der entsprechend dieser Wertetafel gebildete Referenzwert wird an einen zweiten Logikoperator L2 und an einen Summenzähler SZ weitergeleitet, dessen Zählerstand auf Null voreingestellt ist und der sich bei jedem ausgewählten Bitmustersatz (zunächst Bitmustersatz B1) um eine Stelle erhöht, falls der Referenzwert entweder den "0"- oder den "1"-Wert aufweist.

Zusätzlich zum Referenzwert werden dem zweiten Logikoperator L2 über eine Selektiereinheit SE nacheinander sämtliche Sollwerte, bis auf den der gestörten Signalleitung SLy zugeordneten Soll­ wert des zum ausgewählten Bitmustersatz (zunächst Bitmustersatz B1) gehörenden Innenvektors IV zugeleitet. Der zweite Logikope­ rator L2 vergleicht diese Sollwerte nacheinander mit dem Refe­ renzwert und verändert, d. h. erhöht (+) oder verringert (-) bei jedem Sollwert SW den Zählerstand des diesem Sollwert und damit der zugehörigen Signalleitung zugeordneten Zählers entsprechend folgender Wertetafel um eine oder eine halbe Stelle.

Dabei waren die Zählerstände sämtlicher Zähler ZS eingangs auf Null voreingestellt.

Für den Fall, daß der momentan ausgewählte Bitmustersatz der erste ist, der einen "1" Wert als Referenzwert hat, wird bei jedem "0"-Wert eines Sollwertes aus diesem Bitmustersatz vom zweiten Logikoperator L2 eine Abbruchmeldung ABM ausgegeben, die in der Selektiereinheit SE und in der Recheneinheit RE dafür sorgt, daß die zu diesen Sollwerten gehörende Signallei­ tungen von der Ermittlung ausgeschieden werden und deren zuge­ ordnete Sollwerte sämtlicher Bitmustersätze B1,..,Bn im weite­ ren nicht mehr ausgelesen und dem zweiten Logikoperator L2 zu­ geführt werden. Mit dieser Abbruchmeldung ABM lassen sich Signalleitungen SL, die nicht als gesuchte Signalleitung in Frage kommen, sofort ausscheiden, wodurch sich der Ermittlungs­ aufwand erheblich reduzieren läßt.

Dem dargelegten Abbruchskriterium liegt die Überlegung zugrunde, daß der erstmalig auftretende "1"-Wert als Referenzwert von dem Kurzschluß K verursacht wird, weshalb die laufenden Untersuchung für eine jeweilige Signalleitung, die bei dem ausgewählten Bitmustersatz einen "0"-Wert als Sollwert aufweist, die Unter­ suchung abgebrochen werden kann.

Nachdem der erste Bitmustersatz B1 auf diese Weise ausgewertet wurde, wird der nächste Bitmustersatz B2 im Prüfwertespeicher PS ausgewählt. Ganz analog zum vorhergehenden wird wiederum ein Istwert erfaßt und im Istwertspeicher IS hinterlegt. Der erste Logikoperator L1 bildet wiederum einen Referenzwert und der zweite Logikoperator L2 verstellt die Zähler ZS entsprechend. So werden nacheinander sämtliche Bitmustersätze B1,...Bn ausge­ wertet, und nachdem der letzte Sollwert SW verglichen und der zugehörige Zähler ZS verstellt wurde, werden die Zählerstände normiert. Dazu werden die Zählerstände derjenigen Zähler ZS, deren zugeordnete Signalleitung durch eine Abbruchmeldung ABM noch nicht ausgeschieden ist, durch den Zählerstand des Summen­ zählers SZ dividiert.

In der Recheneinheit RE werden dann die normierten Zählerstände der Größe nach sortiert und beginnend mit dem größten Zähler­ stand in einer Reihenfolge vermerkt, wobei jeder Zählerstand mit einer Bezeichnung b, x, a, c, der ihm zugeordneten Signal­ leitung SL versehen ist.

Die Zählerstände samt ihrer Bezeichnungen werden in dieser Reihenfolge auf der Anzeigeeinheit AE dargestellt, um eine Bedienperson vom Ergebnis der bisherigen Ermittlungen in Kenntnis zu setzen. Denn je höher ein Zählerstand ist, desto wahrscheinlicher ist es für die zugehörige Signalleitung SL, daß sie die gesuchte, über eine Kurzschlußbrücke K verbundene zweite Signalleitung ist.

Zum Nachweis, daß die an erster Stelle der Reihenfolge bezeich­ nete Signalleitung SL tatsächlich die gesuchte ist, wird die Tastspitze TS mit dieser Signalleitung kontaktiert. Dazu wird die Getriebesteuerung GS veranlaßt, die Tastspitze TS auf einen mit dieser Signalleitung verbundenen Bauteileanschluß abzusen­ ken.

Dann wird der erste Bitmustersatz B1 ausgewählt, und die Ein­ gangsanschlüsse EA der Flachbaugruppe FBG werden entsprechend den zugeordneten Vorgabewerten VW mit digitalen Pegeln beauf­ schlagt. An der Tastspitze TS wird ein binärer Vergleichswert erfaßt, der zusammen mit dem im Istwert-Speicher IS diesem Bit­ mustersatz (zunächst Bitmustersatz B1) zugehörig abgespeicher­ ten Istwert einem Vergleicher VG zugeführt wird. Nur wenn der Istwert und der Vergleichswert gleich sind, wird der nächste Bitmustersatz (also Bitmustersatz B2) ausgewählt und in analo­ ger Weise wird wieder ein Vergleichswert erfaßt, der dann mit dem, dem momentan ausgewählten Bitmustersatz zugeordneten Ist­ wert verglichen wird.

Tritt bei der Überprüfung der Ist- und Vergleichswerte eine Un­ gleichheit auf, wird die an erster Stelle der Reihenfolge be­ zeichnete Signalleitung aus der Reihenfolge gelöscht und die Tastspitze TS wird mit der daraufhin an erster Stelle bezeich­ neten Signalleitung kontaktiert. Dann werden die Bitmustersätze wieder nacheinander ausgewählt und die jeweiligen Vergleichs­ werte mit den gespeicherten Istwerten, wie bereits bereits be­ schrieben, verglichen.

Wird während der Überprüfung der Ist- und Vergleichswerte bei allen Bitmustersätzen Gleichheit erkannt, ist nachgewiesen, daß die momentan an erster Stelle der Reihenfolge bezeichnete Sig­ nalleitung SLx tatsächlich über eine Kurzschlußbrücke K mit der als gestört identifizierten Signalleitung SLy verbunden ist. Auf der Anzeigeeinheit AE wird in diesem Falle die an erster Stelle der Reihenfolge bezeichnete Signalleitung SLx durch eine Kennzeichnung bestätigt.

Obwohl bei dem vorstehend beschriebenen Ausführungsbeispiel die zur Ermittlung der gesuchten Signalleitung erforderlichen Ver­ fahrensschritte in einer eindeutigen Reihenfolge beschrieben sind, ist diese Reihenfolge für das Verfahren gemäß der Erfin­ dung nicht bindend. So kann es aufgrund der bestehenden Daten­ organisationen in einer Datenverarbeitungsanlage z. B. bedeu­ tend effektiver sein, in einem ersten Schritt die Ermittlung der Istwerte für alle Bitmustersätze durchzuführen und in dem Istwerte-Speicher IS zu hinterlegen; in einem zweiten Schritt für alle Bitmustersätze die Referenzwerte zu bilden und sie als Referenzwertefolge in einem Referenzwertespeicher zu hinterlegen und danach in einem dritten Schritt für alle Signal­ leitungen nacheinander die Referenzwertefolge mit den zuge­ hörigen Sollwerten der jeweiligen Signalleitung zu vergleichen.

Auch für den Nachweis, daß die an erster Stelle der Reihenfolge bezeichnete Signalleitung SL tatsächlich die gesuchte ist, kann z. B. der Verfahrensweg günstiger sein, zuerst für alle Bitmustersätze die binären Vergleichswerte zu erfassen und in einem Vergleichswertespeicher zu hinterlegen und danach in einem zweiten Schritt die Inhalte des Istwerte-Speichers IS und des Vergleichswertespeichers dem Vergleicher VG zuzufüh­ ren.

Claims (8)

1. Verfahren zum Ermitteln einer jeweiligen, auf einer Flach­ baugruppe mit einer als gestört identifizierten ersten Signal­ leitung über eine Kurzschlußbrücke verbundenen zweiten Signal­ leitung, mit einer rechnergesteuerten Prüfeinrichtung,

• - die wenigstens mit Eingangsanschlüssen der Flachbaugruppe verbunden ist,
• - die eine Anzeigeeinheit aufweist,
• - die mit einer Tastspitze zum Erfassen von digitalen Pegeln versehen ist und
• - die mit einem Prüfwertespeicher verbunden ist, in dem eine Sequenz von jeweils wenigstens einen Eingangs- und einen Innenvektor aufweisenden Bitmustersätzen abgespeichert ist, bei denen der Eingangsvektor den Eingangsanschlüssen der Flachbaugruppe zugeordnete, digitale Pegel repräsentierende Vorgabewerte und der Innenvektor als Reaktion auf den jewei­ ligen Eingangsvektor auf den Signalleitungen der Flachbau­ gruppe erwartete Sollwerte beinhaltet, dadurch gekennzeichnet,
  daß zuerst die Tastspitze (TS) mit der als gestört identifi­ zierten ersten Signalleitung (SLy) kontaktiert wird,
  daß die Eingangsanschlüsse (EA) der Flachbaugruppe (FBG) nach­ einander entsprechend den Vorgabewerten (VW) aus einem jeweili­ gen Bitmustersatz (B1, ..., Bn) mit digitalen Pegeln beauf­ schlagt werden,
  daß zu jedem Bitmustersatz (B1, ..., Bn) mittels der Tastspitze (TS) ein Istwert erfaßt wird,
  daß der Istwert mit dem auf der als gestört identifizierten ersten Signalleitung (SLy) erwarteten Sollwert über einen er­ sten Logikoperator (L1) verglichen wird, der als Vergleichser­ gebnis einen Referenzwert bildet,
  daß der Referenzwert mit den auf den verbleibenden Signallei­ tungen erwarteten Sollwerten über einen zweiten Logikoperator (L2) verglichen wird,
  daß jeder Signalleitung (SL) ein mit dem zweiten Logikoperator (L2) verbundener Zähler (ZS) zugeordnet ist, dessen Zählerstand in Abhängigkeit des vom zweiten Logikoperator (L2) gebildeten Vergleichsergebnisses verändert wird und
  daß nach Durchlauf der Bitmustersätze (B1,...,Bn) die Signal­ leitungen (SL) in der Reihenfolge der Zählerstände ihrer zuge­ ordneten Zähler (ZS) als vermeintliche zweite Signalleitung (SLx) vermerkt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zur Identifikation der zweiten Signalleitung (SLx) die mit­ tels der Tastspitze (TS) erfaßten Istwerte dem jeweiligen Bit­ mustersatz zugeordnet in einen Istwert-Speicher (IS) abgespei­ chert werden, daß die Tastspitze (TS) mit der an erster Stelle in der Reihenfolge vermerkten Signalleitung kontaktiert wird,
daß die Eingangsanschlüsse (EA) der Flachbaugruppe (FBG) nach­ einander entsprechend den Vorgabewerten (VW) aus den Bitmuster­ sätzen mit digitalen Pegeln beaufschlagt werden,
daß an der Tastspitze (TS) zu jedem Bitmustersatz ein binärer Vergleichswert abgelesen wird, der mit dem, dem betreffenden Bitmustersatz zugeordneten Istwert auf Gleichheit überprüft wird,
daß bei fehlender Gleichheit diese Signalleitung aus der Reihen­ folge gelöscht wird und
daß für den Fall, daß bei jedem Bitmustersatz Gleichheit festge­ stellt wird, diese Signalleitung als tatsächliche zweite Sig­ nalleitung an der Anzeigeeinheit (AE) bestätigt wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß für eine Flachbaugruppe, auf der sich bei einem Kurzschluß zweier Signalleitungen ein durch einen ersten binären Wert re­ präsentierter digitaler Pegel gegenüber einem durch einen zwei­ ten binären Wert repräsentierten digitalen Pegel durchsetzt, der erste Logikoperator (L1) für den Fall, daß der Istwert den ersten binären Wert und der Sollwert den zweiten binären Wert aufweist, als Vergleichsergebnis einen ersten binären Wert bildet und für den Fall, daß der Istwert den zweiten binären Wert auf­ weist als Vergleichsergebnis den zweiten binären Wert bildet.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in den die Fällen, in denen der Istwert den ersten binären Wert und der Sollwert entweder den ersten oder einen unbestimm­ ten Wert aufweist, ein nicht verwertetes Vergleichsergebnis ge­ bildet wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der zweite Logikoperator (L2) bei einer Übereinstimmung zwischen Referenzwert und Sollwert den Zählerstand des zugeord­ neten Zählers (ZS) in eine erste Richtung und bei komplementä­ ren Werten in eine zweite Richtung jeweils um eine Zähleinheit verstellt.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß für den Fall, daß der Sollwert einen unbestimmten Wert und der Referenzwert einen ersten oder zweiten binären Wert auf­ weist, der zweite Logikoperator (L2) den Zählerstand um eine halbe Zähleinheit in die erste Richtung verstellt.

7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß für den Fall, daß der Referenzwert den ersten und ein Soll­ wert den zweiten binären Wert aufweist und der diesem Referenz­ wert zugeordnete Bitmustersatz in der Sequenz der Bitmuster­ sätze der erste mit einem ersten binären Wert als Referenzwert ist, der zweite Logikoperator (L2) eine Abbruchmeldung (ABM) bildet, aufgrund der die diesem Sollwert zugehörige Signallei­ tung von einer weiteren Ermittlung ausgeschieden wird.

8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß dem ersten Logikoperator (L1) ein Summenzähler (SZ) zuge­ ordnet ist, dessen Zählerstand mit jedem ersten oder zweiten vom ersten Logikoperator (L1) gebildeten binären Wert in die gleiche Richtung und um jeweils eine Zähleinheit verstellt wird und daß zur Bildung von normierten Zählerständen nach Durchlauf der Bitmustersätze die Zählerstände der Zähler durch den Zäh­ lerstand des Summenzählers dividiert werden.