DE2025864C2 - Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens - Google Patents

Description

Die Erfindung ijezieht sich auf ein Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen, die in einer größeren Anzahl auf einer Leiterplatte angeordnet sind, durch Beaufschlagung der Eingänge des gerade zu prüfenden Grundbausteins mit den Prüfsignalen und Vergleich der Signale an den Ausgängen mit nach einem Prüfschema vorgegebenen Signalen, wobei bei Abweichungen ein Fehlersignal erzeugt wird und auf eine Vorrichtung zur Durchführung des Verfahrens. Ein Verfahren und eine Vorrichtung dieser Gattung sind bereits bekannt. Geprüft werden hiermit analoge elektrische Schaltungen, deren Ausgänge bei Her Prüfung getrennt voneinander zu einer Meßanordnung geführt werden. Während der Prüfung einer ausgewählten analogen Schaltung sind auch die Verbindungen zu anderen analogen Schaltungen gelöst (US-PS 2961607).

Bekannt ist auch ein Verfahren zur Prüfung logischer Schaltungen, die Bestandteile einer Großintegrationsschaltung sind. Die Prüfung findet während der Herstellungsverfahren vor der endgültigen Verbindung der logischen Schaltungen untereinander nach dein jeweils vorgegebenen Schaltplan statt. Erst nach Feststellung der einwandfreien Funktion der logischen Schaltungen werden die Verbindungsleitunp.en zu den anderen logischen Schaltungen, die Grundfunktionen ausüben, hinzugefügt (US-PS 3423822).

Bei einer weiteren bekannten Anordnung sind logische Schaltkreise in einer integrierten Schaltung angeordnet, die zusätzliche von außen zugängliche Leitungen hat. Durch Beaufschlagung dieser Leitungen mit Stromimpulsen können bestimmte nach Art von Sicherungen bemessene Abschnitte aufgetrennt werden, um aus einem vorgegebenen Verbindungsmuster die gewünschten Schaltungsverbindungen zwischen den Bausteinen auszuwählen (US-PS 3500148).

Schließlich ist ein Verfahren und eine Vorrichtung zur Prüfung digital arbeitender Schaltungen bekannt, die auf gedruckten Leiterplatten angeordnet sind. Diese Leiterplatten werden über ihre Anschlußstekker mit Prüfsignalen beaufschlagt (US PS 3302109). Zur vollständigen Prüfung der auf der jeweiligen

Platte angeordneten logischen Schaltungen sind zahlreiche Eingangssignalkombinationen anzulegen. Alle nicht unmittelbar über den Anschlußsteckel zugänglichen Schaltungen müssen mittels der vom Anschlußstecker direkt ansieuerbaren Schaltungen sekundär j geprüft werden Zur Gewinnung der erforderlichen Eingangssignalkombinationen müssen die Bausteine auf der Kante in b»vug auf die von den Eingangssignalen erzeugten Signalzustände analysiert werden. Diese Analyse uiuii auch die bei den verschiedenen möglichen Fehlern an den Steckern auftretenden Signale einbeziehen. Eine Methode zur Gewinnung von Prüfplänen für kombinatorische logische Netzwerke ist in den »IEE Transactions on Electronic Computers«, Februar 1966, EC-15, No. 1, von D. B. Armstrong unter dem Titel »On Finding a Nearly Minimal Set of Fault Detection Tests for Combinational Logic Nets« erschienen. Für die Analyse wirkt sich das zeitliche Folgeverhalten der Schaltkreise besonders erschwerend aus. Häufig ist nicht sicher vorherbestirnrnbar, wie sich fehlerhafte Signale in der vermachten Schaltung fortpflanzen und am Kartenstecker erkennbar sind. Deshalb müssen Fehler oft in Versuchen simuliert werden. Die Erstellung eines Prüfschemas ist deshalb sehr umständlich, langwierig und kostspielig. Je mehr Anschlußelemente und Bausteine eine Platte enthält, desto mehr Kombinationen von Prüfsignalen am Stecker sind erforderlich. Hat eine Platte z. 3. 50 Eingangsan&chlüsse, so sind mindestens 2⁵⁰ Kombinationen von Eingangssignalen möglich. Häufig bewirken unterschiedliche Fehler an den Meßstellen gleichartige Signale. Eine Fehlerseiektion ist demnach auch mit Hilfe eines solchen Prüfschemas umständlich und zeitraubend. Bei umfangreichen Schaltungen ist zudem die Wahrscheinlichkeit sehr groß, daß in einem auf die oben beschriebene Weise ermittelten Prüfschema viele Fehlermöglichkeiten nicht berücksichtigt sind.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art dahingehend weiterzuentwickeln, daß eine möglichst zuverlässige Feststellung von fehlerhaften Schaltungsplatten mit einer Vielzahl digitaler Grundbausteine bei geringem Aufwand möglich ist.

Die Aufgabe wird erfindungsgemäiJ dadurch gelöst, daß die Grundbausteine digital arbeitende Schaltungen sind und während der Einzelprüfung nicht von den übrigen digitalen Bausteinen der Platte galvanisch getrennt werden und daß durch Steuersignale Speicher, denen nicht ohne Beschädigung an mehreren Ein- und Ausgängen gleichzeitig bestimmte Potentiale aufzwingbar sind und deren Ausgänge mit Eingängen von Grundbausteinen oder Gruppen von Grundbausteinen verbunden sind, vor deren Prüfung auf einen Speicherzustand gebracht werden, der an den Eingängen der zu prüfenden Grundbausteine oder Gruppen von Grundbausteinen den durch das Prüfschema bestimmten Signalzustand herstellt.

Die Erfindung beruht auf dem Gedanken, jeden eine logische Grundoperation ausführenden Grund- ω baustein und jede Leiterbahn auf der Karte für sich auf einwandfreie Funktion zu prüfen. Diese Prüfung setzt voraus, daß die Ein- und Ausgänge der Grundbausteine und die Leiterbahnen über die Prüfeinrichtung zugänglich sind. Diese Voraussetzung läßt sich in *>*> einfacher Weise mittels Prüfadaptern erfüllen, die an die an den einzelnen Grundbausteinen nach außen geführten Anschlußdrähtc angeschlossen werden. Hierdurch sind sowohl die Ein- und Aii^r.gc cer fjrundhuumeine als auch die zu den Bausteinen führenden Lei: rliulinen durch Prüfsignale beaufschlagbar,

Fs ist eine weitgehende Lokalisierung der Stellen mit Fehlern auf einer Platte ohne Auftrennung dta Verbindungen zwischen den Grundbausteinen miäg lieh.

Zur Prüfung der auf einer Platte angeordneten Grundbausteine bzw. Gruppen von Grundbausteinen sind nur relativ wenige Signalkombinationen an den Eingängen zu diesen Bausteinen bzw. Gruppen nötig, die in wenigen Schritten nacheinander angelegt werden. Die Ermittlung dieser Signalfolgen kann demnach schnell geschehen. Für die meisten Bausteinezur Herstellung logischer Grundfunktionen, z. B. für UND-, ODER-, NOR', NAND-, monostabile oder bistabile Bausteine, sind die Prüfsignalkombinationen auch bereits bekannt. Während der Prüfung eines Grundbausteins bzw. einer ausgewählt η Gruppe von Grundbausteinen bleiben die an den üb; igen Bausteinen auftretenden Signale unberücksichtigt. Die Prüfpläne lassen sich daher einfach und schnell erstellen und an unterschiedlich bestückte oder geschaltete Platten anpassen.

Das oben erläuterte Verfahren eignet sich besonders gut für einen automatischen Ablauf. Die erforderlichen Prüfpläne für die Grundbausteine können in einem Speicher vorhanden sein. Für die zu den einzelnen Stellen auf der Platte führenden Leitungen wird dann eine Reihenfolge von Prüfsignalen vorgegeben, deren jeweils die von zu messenden Stellen ankommenden Signale zugeordnet sind. Die Auswahl der Prüfsignale und der zu messenden Signale ist ebenfalls im Speicher vorgesehen. Sobald ein Grundbaustein bzw. eine Gruppe geprüft ist, wird das zur Prüfung des nächsten Grundbausteins bzw. der Gruppe benötigte Prüfschema dem Speicher entnommen und für die Prüfung verwendet. Aus obigen Angaben ist zu entnehmen, daß der Aufbau eines Prüfprogramms einfach und übersichtlich ist. Bei unterschiedlicher Bestückung von zu prüfenden Platten kann ein solches Prüfprogramm in der Struktur beibehalten und durch die Änderung weniger Befehle den neuen Erfordernissen angepaßt werden. Es ist auch möglich, die Prüfschritte für die jeweils vorkommenden logischen Funktionen der Grundbausteine auf einem eigenen Datenträger zu speichern und mittels eines Steuerprogramms den Abruf dieser Prüfschritte und die Zuordnung zu den an die einzelnen Stellen der Platte angeschlossenen Leitungen durchzuführen. Das Steueiprogramm legt die Signale für die Anschlußstellen der Platte fest. Dabei können den einzelnen Prüfleitungen Adressen zugeordnet sein, die das Erstellen des Stensrprogramms erleichtern. Bereits bei der Erstellung der Schaltpläne füi die Platte kann angegeben werden, weiche logischen Funktionen den einzelnen Anschlußadressen entsprechen. Es läßt sich auch ein Programm erstellen, das mittels einer programmgesteuerten Rechenmaschine an Hand der Angaben über die logischen Funktionen und der zugehörigen Adressen das Steuerprogramni für die Prüfmaschine selbstf*··" ermittelt.

In einer bevori.j_c-tsn Ausführungsform ist vorgesehen , daß jedem /ι· einem. Grundbaustein führenden Leiterzug nebst den an den Leiterzug angeschlossenen Ein- bzw. Ausgängen des Grundbausteins nur an einer Stelle tin Signal zur Prüfung zugeführt oder vn Messung abgenommen wird.

Diese Ausführungsform ergibt sich aus der Erkenntnis, daß es für die Prüfung der Grundbausteine bzw. Gruppen von Bausteinen auf einwandfreie Funktion und der Leiterbahnen auf Durchgang oder Kurzschluß genügt, wenn die Ein- und Ausgange und <·, die damit verbundenen Leiterbahnen wenigstens an einer Stelle über die Prüfeinrichtung zugänglich sind. Damit können in vorteilhafter Weise eigene Prüfschritte entfallen, die sich lediglich auf die Prüfung des einwandfreien Zustands der mit Ein- und Ausgängen m von Grundbausteinen verbundenen Leiterbahnen befassen. Die Prüfung der Leiterbahnen läßt sich gleichzeitig mit der Prüfung der Grundbausteine bzw. Gruppen durchführen. Da alle Grundbausteine bzw. Gruppen nacheinander geprüft werden, wird eine r, zwischen jeweils einem Eingang und einem Ausgang verlaufende Leiterbahn bei der Piüfiing eines Grundbausteins an ihrem dem Anschlußpunkt für den gerade zu prüfenden Grundbaustein entgegengesetzten Ende von einem Prüfsignal beaufschlagt oder für eine >o Messung des Signals abgefragt. Liegt ein Kurzschluß oder eine Unterbrechung im Zuge der Leiterbahn vor. dann erhält der zu prüfende Grundbaustein nicht die vorgegebene Eingangssignalkornhination und gibt am Ausgang nicht das festgelegte Signal ab. Das Ver- >i fahren gibt demnach ein Fehlersignal aus. Diese Fehler können den jeweiligen Grundbausteinsteinen bzw. Gruppen von Grundbausteinen und den an diese angeschlossenen Leiterbahnen leicht zugeordnet werden. Das erfindungsgemäße Verfahren erlaubt ein schnelles Feststellen der Fehlerstelle.

Bei einer weiteren bevorzugten Ausführungsform ist vorgesehen, daß während der Prüfung eines Grundbausteins oder einer Gruppe von Grundbausteinen alle nicht mit den Ein- bzw. Ausgängen dieses a Grundbausteins oder dieser Gruppe von Grundbausteinen verbundenen Aus- und Eingänge der übrigen Grundbausteine oder Gruppen auf Bezugspotential gehalten werden. Diese Maßnahme gewährleistet den einfachen Aufhau eines Prüfgerätes, bei dem jede zur Platte führende Prüfleitung mittels eines Schalters an Bezugspotential anschließbar ist. während bei offenem Schalter ein dem anzulegenden Prüfsignal entsprechendes Potential auf der Leitung ansteht. Die Durchführung des erfindungsgemäßen Verfahrens beruht darauf, daß logischen Bausteinen, die in einer bestimmten Technik, z. B. TTL-Technik. ausgeführt sind, kurzzeitig sowohl an Ein- wie an Ausgängen übereinstimmende Potentiale aufgezwungen werden können, ohne daß die Grundbausteine dadurch beschädigt werden.

Eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens besteht darin, daß jeder zu einem Ein- bzw. Ausgang eines Grundbausteins oder einer Gruppe von Grundbausteinen führenden Prüfleitung eine Adresse zugeordnet ist, daß jeder Prüfleitung ein Schalt- und Meßkanal vorgeschaltet ist, der Speicherschaltungen zur Ansteuerung von Torschaltungen, durch die die Prüfleitung wahlweise mit einem einer logischen »L« oder »O« zugeordneten Si- gnal beaufschlagbar ist, sowie eine Schaltung zum Vergleich gespeicherter mit an der Prüfleitung anste hender Signale aufweist, daß die Eingänge zu den Speicherschaltungen parallel und die Ausgänge der Vergleichsschaltungen parallel an ein Leitwerk angeschlossen sind, daß weitere Eingänge an den Speicherschaltungen mit einer Adressenentschlüsselungsschaltung verbunden sind, daß die gleichen Potentia len zugeordneten Torschaltungen parallel geschaltet und über ein vom Leitwerk steuerbares Tor mit den Spannungsquellen verbunden sind und daß das Leit werk und die Adressenentschlüsselungsschaltung mit einer speicherprogrammierbaren Rechenmaschine verbunden sind.

Die Rechenmaschine enthält die Adressen der zu prüfenden Grundbausteine bzw. Gruppen und die zugehörigen PrüWaten. Über den Rechner werden die für die Prüfung eines Grundbausteins bzw. einer Gruppe benötigten Schalt- und Meßkani.le nacheinander aufgerufen. Zuerst erhalten die ilen Eingängen zugeordneten Kanäle über die gemeinsame Eingangsleitung der Reihe nach die für die Prüfung erforderliehen Signale, wobei gleichzeitig die entsprechenden Torschaltungen an den Prüfleitungen eingeschaltet weiueii. Aii>^i"imcucmu Wii'u uiC ijCtfiCMSSpünnüntZ ΓιΠ die Grundhausteine oder Gruppen angelegt. Durch Vergleich der für die Beaufschlagung der Eingänge vorgesehenen Signale mit den durch Anlegen der Betriebsspannung entstehenden Signalen können bereits Unterbrechungen oder Kurzschlüsse auf den mit den Eingängen verbundenen Lei'ungszügen ermittelt werden. Um das Ausgangssignai feststellen zu können, werden die der entsprechenden Prüfleitung zugeordneten Torschaltungen gesperrt. Anschließend gelangt das vorbestimmte Signal über die gemeinsame Eingani:^c!eitung in einen Speicher des Meß- und Schaltkanals. Durch Anlegen Jer Betriebs- und Null-Potentiale erfolgt ein Vergleich des gespeicherten und des an der Prüfleitung anstehenden Signals. Bei Abweichungen beider Signale erfolg; eine Fehlermeldung. Durch ö'.e Progni^'-iicriir.^ dor Rechenmaschine ist es möglich, den Fehler mit der zugehörigen Kennzeichnung seiner Lage auf der Platte anzuzeigen bzw. auf einem Datenträger aufzuzeichnen und die Prüfung des übrigen Teils der Platte fortzusetzen.

Bei Abweichungen in der Bestückung oder Schaltung zwischen den Platten werden die den entsprechenden Prüfleitungen zugeordneten Daten im Programm gemäß den veränderten Prüfbedingungen durchgeführt.

In einer günstigen Ausführungsform ist vorgesehen, daß die Schalt-und Meßkanäle über ein Leitwerk und die Adressenentschiüsselungsschaltung sowie Adressenspeicher mit einem Dateüciugabegerät verbunden sind. Diese Anordnung erlaubt den Betrieb einer Prüfeinrichtung mittels eines im Off-Line-Betrieb durch eine Rechenmaschine erstellten Meuerlochstreifens oder Magnetbands.

Weitere vorteilhafte Einzelheiten der Erfindung sind aus den Ansprüchen in Verbindung mit einem ; nachfolgend anhand von Zeichnungen beschriebenen ': Ausführungsbeispiel ersichtlich.

Es zeigen:

Fig. 1 ein Blockschaltbild einer Prüfeinrichtung,

Fig. 2 ein Blockschaltbild eines Schalt- und Meßkanals.

An eine programmgesteuerte Rechenmaschine 1 ist ein Lochstreifenlesegerät 2 und ein Drucker 3 angeschlossen. Die Rechenmaschine steht ferner über einen Datenkanal 4 mit einem Leitwerk 5 und über ; einen Datenkana! 6 mit einer Adressenentschlüsse- 'L lungsschaltung 7 in Verbindung. Die Datenkanäle 4 und 6 können zahlreiche parallele Leitungen aufwei- -i sen. Von der Adressenentschlüsselungsschaltung 7 | führen den einzelnen Adressen zugeordnete Leitun- § gen 8,9,10,11,12,13,14 zu Schalt- und Meßkanälen ΐ

IS. 16, 17, 18, 19, 20 und 21. Die Schalt- und Meßkanäle 15 und 21 iind gleichartig aufgebaut. Λη die Schalt- und Meßkanäle 15 und 21 sind Prüfleitungen 22, 23, 24. 25, 26, 27, 28 angeschlossen, die über nicht näher bezeichnete Prüfadapter mit Ein- bzw. Ausgängen vo-i Grundbausteinen 29. 30. 31. 32 verbunden sind. Die Grundbausteine 29 bis 32 befinden sich auf einer in gedruckter Schaltungstechnik hergestellten Platte 33. Die Platte 33 enthält noch weitere Grundbausteine 34. 35. die über nicht näher bezeichnete Prüfleitungen an Schalt- und Meßkanüle angeschlossen sind.

Die Schalt- und Meßkanäle werden über die Leitungen 36 bzw. .37 mit Betriebsspannung bzw. Nullpotential versorgt. Beide Leitungen 36 bzw. 37 werden durch das Leitwerk 5 ein- oder ausgeschaltet. Leitungen 39 bz^w. ¹^f. 'l'f* '·""■ Fiiu'abi der Priifsipnale b/w. Fehlermeldung dienen, sin;! allen Schalt- und Meßkanälen 15 bis 21 gemeinsam und werden durch das Leitwerk 5 gesteuert.

Die Grundbausteine 29 bis 32 und 34 stellen eine NAND-Verknüpfung ihrer Eingangssignal her. Her Grundbaustein35 hat Speicherverhalten. Der Grundbaustein 30 ist über Ein- bzw. Ausgänge 40. 41. der Baustein 29 über Ein- bzw Ausgänge 42. 43. 44. der Grundbaustein 31 über Ein- bzw. Ausgänge 45, 46.

47. der Grundbaustein 32 über Ein- bzw. Ausgänge

48. 49, 50, 51 und der Grundbaustein 34 über Einbzw. \usgängc 52. 53, 54. 55 und Leitungzügen auf der Platte 33 verbunden. Die Ein- bzw. Ausgänge des Grundbausteins 35 sind nicht näher bezeichnet. Die Platte 33 besitzt ferner Anschlußelemente 56. 57, 58. 59, 60, 61, 62, 63, 64. die als Stecker ausgebildet sein können.

Der in Fig. 2 dargestellte Schalt- und Meßkanai. z. B. 15. 16, 17, 18, 19, 20 oder 21 enthält zwei Torschaltungen 65. 66, die gemeinsam an eine Leitung, z. B. 22, 23, 24, 25, 26. 27 oder 28 angeschlossen sind. Die Torschaltung 65 steht ferner mit der Leitung 37 •jnd die Torschaltung 66 über einen Widerstand 67 mit der Leitung 36 in Verbindung. Die Torschaltungen 65 bzw. 66 werden von UND-Gliedern 68 bzw. 69 gesteuert, deren eine Eingänge parallel an einen Ausgang einer Speicherschaltung 70 angeschlossen sind. Der zweite Eingang des UND-Glieds 69 ist mit einem ersten Ausgang einer Speicherschaltung 71 verbunden, dessen zweiter, gegenüber L-Signalen am Eingang invertierte Signal führender Ausgang den zweiten Eingang des UND-Glieds 68 speist. Dieser Ausgang wird als »wahrer« Ausgang der Speicherschaltung 71 bezeichnet. Die Leitungen 39 und 13 stehen mit zwei Eingängen eines UND-Gliedes 72 in Verbindung, dessen Ausgang mit einem Eingang der Speicherschaltung 71 geführt ist. Die Speicherschaltung 71 kann ein Flip-Flop z. B. des S-R-Typs sein. Das UND-Glied 72 speist demnach den S-Eingang. Der R-Eingang de Speicherschaltung 71 wird durch ein ODER-Giieü 15 gwU - ' -essen einer Eingang mit einer Leitung 74 verbunden ist. die auch auf einen Lösch-Eingang der Speicherschaltung 70 geführt ist. Über die Leitung 74 können vor Beginn des Prüfvorgangs alle Speicher in einen definierten Ausgangszustand versetzt werden. Der zweite Eingang des ODER-Glieds 72 ist an den Ausgang eines UND-Glieds 78 angeschlossen. Ein erster Eingang des UND-Glieds 78 ist mit einem Inverter 75 verbunden, dessen Eingang an die Leitung 39 angeschlossen ist. Auf den zweiten Eingang des UND-Glieds 78 ist die Leitung 13 geführt, die auch an einen Eingang der Speieherschaltung 70 angeschlossen ist. Die Speicherschaltung 70 kann S-R-T-Verhalten haben. Der S-Eingang bleibt unbelcgt. Die Leitung 13 speist den T-Eingang. Der bei L-Signal am S-Eingang L-Signal führende Ausgang der Speicherschaltung 71 und die Leitung 27 sind mit einer Vergleichsschaltungsanordnung 76 verbunden, deren Ausgang über ein UND-Glied 77 an die Leitung 40 angeschlossen ist. Das UND-C ilied 77 sieht über seinen zweiten Eingang mit tier Leitung 36 in Verbindung. Den Leitungen 22 bis 28seien /.. B. die Adressen /(bis/i + 6zugeordnet. Die Durchführung einer Prüfung wird anhand des Grundbausteins 31 erklärt.

Der Grundbaustein 31 zeigt NAND-Verhalten, das sich durch folgende Wahrheitstabelle I beschreiben läßt:

Tabelle I:

	47	Auspiinc
4ί	L	4ft
L	L	O
C)	O	L
L	C)	L
C)	L

Den Eingängen 45 bzw. 47 sind die Adressen /i + 4 bzw . η + 3. dem Ausgang 46 die Adresse η + 5 zugeordnet. Der Teil des Prüfprogramms, der sich mit der Prüfung der den Adressen /i + 3, n + 4, η + 5 zugeordneten Änsehlußpunktc befaßt, enthält Anweisungen, die in der Tabelle I angegebene Signalkombination an die Eingänge 45 und 47 anzulegen und mit den in der Tabelle vorgegebenen Ausgangssignalen zu prüfen. Diese Prüfung erfolgt in (fen vier durch die Wahrheitstabelle I gekennzeichneten Schritten. Aus der Wahrheitstabelle I läßt sich ein Prüfschema ableiten, das weniger Prüfschritte enthält als die Wahrheitstabelle Signalkombinationen. Im vorliegenden Fall kann im Prüfschema auf die in der vierten Zeile angegebene Signalkombination verzichtet werden, da die Durchführung der übrigen Prüfschritte bereits für die Prüfung auf einwandfreie Funktion des Grundbausteins ausreicht.

Soli vor der Prüfung des Grundbausteins 31 eine Prüfung der zu dessen Eingängen führenden Leitungszügen auf der Platte 33 erfolgen, so werden an Ste'le der Eingänge 45 und 46 die Eingänge 41 und 42 mit L-Signalen belegt. Dies ist im Programm durch Angabe der Adressen η und η + 1 zu berücksichtigen.

Vor Beginn der Prüfung werden die Speicherschaltungen in allen Schalt- und Meßkanälen auf einen definierten Zustand durch ein Signal auf der Leitung 74 gebracht. Dieser Zustand kann durch O-Signal auf den »wahren« Ausgängen der Speicher gekennzeichnet sein. Anschließend werden die einzelnen Grundbausteine sowie deren zugeordnete Leitungszüge auf der Platte der Reihe nach geprüft. Die Prüfung des Grundbausteins 31 beginnt mit dem Aufruf der Adresse η durch das Programm. Über die Leitung 6 und die Adressenentschlüsselungsschaltung 7 wird die Leitung 8 angesteuert. Gleichzeitig erzeugt das Leitwerk 5. das über die Leitung 4 von der Rechenmaschine 1 angestoßen wurde, auf der Leitung 39 ein Signal, das einer logischen »L« zugeordnet ist. Die

»wahren« Ausgänge der Speicherschaltungen 70 und 71 führen deshalb L-Signal. Die Torschaltung 66 des Schalt- und Mcßkanals 15 ist geschlossen.

Anschließend wird durch das Programm die Adresse // + 2 aufgerufen. Die Leitung 10 erhält dabei L-Signal, während die Leitung 39 ebenfalls L-Signal führt. Die »wal.ren« Ausgänge Jer Speichcischaltungen 70 und 71 des Schalt- und Meßkanals 17 nehmen dadurch L-Signal an. Die Adresse /i + 2 wird danach erneut aufgerufen, wobei die Leitung 39 wieder L-Signal führt. Das L-Signal am »wahren« Ausgang der Speicherschaltung 71 bleibt erhalten, während am »wahren« Ausgang der Speicherschaltung 70 ein O-Signal entsteht. Die beiden Torschaltungen 65 und 66 des Schalt- und Mcßkanals 17 sind deshalb geöffnet.

Als nächster Schritt wird die Adresse η + 3 aufgerufen Πιτ *\i*h;ilt- und Μρ[ίί':ιη;ι1 15t win) in »ΙιΜίΊιιτ

Weise angesteuert wie der Schalt- und Meßkanal 17. Demnach sind auch die Torschaltunizen 65 und 66 des Schalt- und Meßkanals 17 offen.

In einem weiteren Schritt schließt das Leitwerk die Leitungen 36 bzw. 37 an Betriebsspannung bzw. Nullpotential an. dem O-Signal zugeordnet ist. Über die geschlossene Torschaltung 66 des Schalt- und Meßkanals 15 gelangt dabei Betriebsspannung, der eine logische »L« zugeordnet ist. auf den Ausgang 42. Sind die Leitungszüge zwischen dem Ausgang 42 und den Eingängen 47 und 52 in einwandfreiem Zustand, dann nehmen diese Punkte ebenfalls L-Signal an. Diese Signale werden durch die Vergleichsschaltungen 76 der Schalt- und Meßkanäle 17. 18 mit den in den Speicherschaltungen 71 vorhandenen L-Signalen verziehen. Bei Übereinstimmung tritt auf der Leitung 40 kein Fehlersignal auf. Da alle nicht an der Prüfung beteiligten Schalt- und Meßkanäle 16. 19. 20 und 21 am »wahren« Ausgang der Speicherschaltung 70 ein L-Signal und am »invertierten« Ausgang der Speicherschaltung 71 ein L-Signal führen, sind deren Torschaltungen 65 geschlossen. Während der Einsehaltdauer des Betriebs- und Nullpotentials führen die Ein- bzw. Ausgänge 41. 45. 46 und 48 Nullpotential. Herrscht beispielsweise ein Kurzschluß zwischen dem zwischen dem Ausgang 42 und dem Eingang 47 liegenden Leitungszug und dem zwischen dem Ausgang 41 und dem Eingang 45 liegenden Leitungszug, dann wird der Eingang 47 bzw. 52 auf O-Signal gehalten. Über die Vergleichsschaltungen 76 der Schalt- und Meßkanäle 17 bzw. 18 wird ein Fehlersignal auf die Leitung 40 gegeben, das von der Rechenmascnine : gemeldet und aufgezeichnet werden kann, wobei die zugeordneten Adressen ebenfalls gemeldet werden können. Ein Bruch in den zwischen dem Ausgang 42 und dem Eingang 47 oder 42 und 52 liegenden Leitungszügen löst gleichfalls ein Fehlersignal aus.

Der zwischen dem Ausgang 41 und dem Eingang 45 liegende Leiterzug wird anschließend nach der oben beschriebenen Weise auf Unterbrechung und Kurzschlüsse zu benachbarten Leitungszügen geprüft.

Nach der Prüfung ö -- Leiterzüge an den Eingängen schließt sich die Pn s iig des Grundbausteins 31 an.

Um die Prüfung nach der ersten Zeile der Wahrheitstabelle I durchzuführen, werden die Adressen η+ 3 und η+ 4 aufgerufen, wobei mit π+ 3 in den Speicherschaltungen 71 des Kanals 18 ein L-Signal und mit π + 4 in der Speicherschaltung 71 des Kanals 19 ein L-Signal eingegeben wird. Danach erfolgt die

Aufrutung der Adresse η + 5. wobei in der Speicherschaltung 71 des Kanals 20 ein O-Signal eingegeben wird und nach zweimaligem Aufruf beide Torschaltungen 65 und 66 de? Schalt- und Meßkanals 20 geöffnet sind. Anschließend werden durch das Leitwerk die Betriebs- und Nullpotentiale an die Schalt- und Mc3kanälc 15 bis 21 angeschlossen. Die Eingänge 45 und 47 erhalten dabei ein L-Signal. Tritt an dem Ausgang 46 ein O-Signal auf, so ergibt der Vergleich mit dem O-Signal in der Speicherschaltung 71 des Schalt- und Meßkanals 20 Übereinstimmung. Es wird deshalb kein Hehlersignal erzeuet. Führt der Ausgang46dagegen kein O-Signal. dann liefert die Vergleichsschaltung 76 des Schalt- und Meßkanals 20 ein Fehlersignal. das über die Leitung40 dem LeiIwerk 5 und von dort der Rechenmaschine 1 gemeldet wird.

An diesen Prüfschritt schließen sich die weiteren l'riifsi'lirittc ;in. dt'rfii lin- und Ausgans'ssicnale durch die Zeilen 2 bis 4 derTabclle I vorgegeben sind.

In gleicher Weise können andere Grundbausteine unter Berücksichtigung der ihnen zugeordneten Wahrheitstabelle geprüft werden.

Im Programm muß dabei vermerkt werden, welche Signalbeaufsehlagimg an den entsprechenden Adrcssen in einer bestimmten Reihenfolge durchgeführt werden. Änderungen der Grundbausteine bzw. Anschlußstellen lassen sich durch entsprechende Änderungen im Programm leicht und schnell berücksichtigen.

Die Aufstellung eines Programms mit der Adressenzuordnung vereinfacht sich noch, wenn die Grundbausteine in gleichartigen Gehäusen eingebaut sind, denen jeweils ein Prüfadapter zugeordnet ist. Dann liegen die zu einem Prüfadapter führenden Prüfleitungen und deren Adressen fest. Änderungen in der Art der Grundhausteine sowie ihrer Wahrheitstabelle beziehen sich dabei auf festliegende Gruppen und Adressen. Die Programme sind deshalb sehr übersichtlieh und leicht den Änderungen anzupassen.

Als weiterer Vorteil kommt die Möglichkeit hinzu, die Adapter in sehr kurzer Zeit an die Grundbausteine anschließen zu können.

Eine Prüfeinriditung kann auch über einen Lochstreifen oder ein Magnetband gesteuert werden, die von einer Rechenmaschine in Off-Line-Betrieb erstellt werden. Eine solche Prüfeinrichtung benötigt ein Leitwerk, das ein angeschlossenes Lesegerät steuert und die eingelesenen Daten abspeichern und auswerten kann.

Eine Vereinfachung der Schalt- und Meßkanäle 15 bis 21 ist möglich, wenn die zu prüfenden Grundbausteine jede mögliche Signalkombination an den Ein- und Ausgängen ohne Beschädigung überstehen. In diesem Fall brauchen den Eingängen nur die vorgegebenen Signale aufgezwungen zu werden, während die an den anderen Anschlußstellen, mit Ausnahme des zu prüfenden Ausgangs, herrschenden Signale ohne Bedeutung s.nd. Es können dann die Torschaltungen 65 ürid deren AnUeuerschaltungen ejagss+ü«ί ncrden, da bei Beaufschlagung einer Anschlußstelle mit O-Signa! nur ein zugehöriger Schaller geschlossen werden muß. Alle nicht mit O-Signal beaufschlagten Ein- bzw. Ausgänge führen beim Einschalten des Betriebspotentials L-Signal. Entsteht an einem Bau--Steinausgang durch die Prüfung ein O-Signai, dann bleibt dieses erhalten, da am Widerstand 67 ein Spannungsabfall auftritt.

Hierzu 2 Blatt Zeichnunaen

Claims (6)

Patentansprüche:

1. Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen, die in einer größeren Anzahl auf einer Leiterplatte angeordnet sind, durch Beaufschlagung der Eingänge des gerade zu prüfenden Grundbausteins mit den Prüfsignalen und Vergleich der Signale an den Ausgängen mit nach einem Prüfschema vorgege- |₀ benen Signalen, wobei bei Abweichungen ein Fehlersignal erzeugt wird,

dadurch gekennzeichnet,

daß die Grundbausteine (29, 30, 31, 32, 34, 35) digital arbeitende Schaltungen sind und während der Einzelprüfung nicht von den übrigen digitalen Bausteinen der Platte (33) galvanisch getrennt werden und daß durch Steuersignale Speicher, denen nichi ohne Beschädigung an mehreren Ein- und Ausgängen gleichzeitig bestimmte Potentiale aufzwingbar sind und deren Ausgänge mit Eingängen von Grundbausteinen oder Gruppen von Grundbausteinen verbunden sind, vor deren Prüfung auf einen Speicherzustand gebracht werden, der an den Eingängen der zu prüfenden Grundbausteine oder Gruppen von Grundbausteinen den durch das Prüfschema bestimmten Signalzustand herstellt.

2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet,

daß jedem zu einem Grundbaustein (29,30,31, 32, 34,35) führenden Leittrzug nebst den an den Leiterzug angeschlossenen Ein- bzw. Ausgängen (42,43,44; 40,41; 45,46,47; Λ, 49,50,51; 52,53, 54,55) des Grundbausteins (29,30,31,32,34,35) j₅ nur an einer Stelle ein Signal zur Prüfung zugeführt oder zur Messung abgenommen wird.

3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,

daß während der Prüfung eines Grundbausteins to (29, 30, 31, 32, 34, 35) oder einer Gruppe von Grundbausteinen alle nicht mit den Ein- bzw. Ausgängen (42, 43, 44; 40, 41; 45, 46, 47; 48, 49, 50, 51; 52,53,54, 55) dieses Grundbausteins (29, 30,31,32,34,35) oder dieser Gruppe von Grundbausteinen verbundenen Aus- und Eingänge der übrigen Grundbausteine oder Gruppen auf Bezugspotential gehalten werden.

4. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet,

daß jeder zu einem Ein- bzw. Ausgang (42, 43, 44; 40,41; 45,46,47; 48,49,50,51; 52,53,54,55) eines Grundbausteins (29,30,31,32,34, 35) oder einer Gruppe von Grundbausteinen führenden Prüfleitung (22,23,24,25,26,27,28) eine Adresse zugeordnet ist, daß jeder Prüfleitung (22 bis 28) ein Schalt- und Meßkanal (15 bis 21) vorgeschaltet ist, der Speicherschaltungen (70,71) zur Ansteuerung von Torschaltungen (65, 66), durch die die Prüfleitung wahlweise mit einem einer logischen »L« oder »O« zugeordneten Signal beaufschlagbar ist, sowie eine Schaltung (76) zum Vergleich gespeicherter mit an der Prüfleitung anstehender Signale aufweist, daß die einen Eingänge zu den Speicherschaltungen (70,71) parallel und die Ausgänge der Vergleichsschaitutigen (76) parallel an ein Leitwerk (5) angeschlossen sind, daß weitere Eingänge an den Speicherschaltungen (71) mit einer Adressenentschlüsselungsschaltung (7) verbunden sind, daß die gleichen Potentialen zugeordneten Torschaltungen (65 bzw. 66) parallel geschaltet und über ein vom Leitwerk (5) steuerbares Tor mit den Spannungsquellen verbunden sind und daß das Leitwerk (5) und die Adressenentschlüsselungsschaltung (7) mit einer speioherprogrammierbaren Rechenmaschine (1) verbunden sind.

5. Vorrichtung nach Anspruch 4,
dadurch gekennzeichnet,

daß die Adressenentschlüsselungsschaltung mit Adressenspeichern und diese sowie ein Leitwerk mit einem Dateneingabegerät verbunden sind.

6. Vorrichtung nach Anspruch 4 oder 5,
dadurch gekennzeichnet,

daß die Prüfleitungen (22 bis 28) gruppenweise mit Adaptern verbunden sind, die an in integrierter Technik ausgeführte Bausteine anschüeßbar sind.