-
Schaltungsanordnung zur Erzeugung von Testbitfolgen
-
Beschreibung Schaltungsanordnung zur Erzeugung von lestbitfolgen
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung von Testbitfolgen
für die Prüfung von logischen Schaltungen.
-
Zur Untersuchung der Betriebscharakteristik logischer Schaltungen
werden Eingängen dieser Schaltungen Bitfolgen zugeführt und dabei Ausgänge daraufhin
überwacht, ob die abgegebenen Signale einen vorgegebenen Verlauf haben und innerhalb
der vorgeschriebenen Grenzen liegen. Vielfach sind bei logischen Schaltungen bestimmte
Phasenbeziehungen zwischen den an verschiedenen Eingängen eintreffenden Signalen
einzuhalten, wenn eine fehlerhafte Signalverarbeitung verhindert werden soll. Um
derartige Fehler zu vermeiden, werden beim Betrieb der Schaltungen zumeist hohe
Sicherheitsabstände zwischen den jeweiligen Signal flanken vorgesehen. Dadruch ergibt
sich jedoch eine Verkleinerung der Arbeitsgeschwindigkeit der Schaltung. Um die
Kapazität einer logischen Schaltung, insbesondere einer Großschaltung, voll ausnutzen
zu können, ist es demgegenüber erwünscht, die Arbeitsgeschwindigkeit möglichst hoch
zu wählen.
-
Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung
zur Erzeugung von Testbitfolgen für die Prüfung von logischen Schaltungen zu entwickler
mit der die Phasenbeziehung der Impulse zwischen an verschiedenen Eingängen anlegbarer
Testbitfolgen eingestellt werden kann.
-
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß mindestens zwei
Testbitfolgen in Schieberegister eingehbar sind, die bei der Prüfung auf zyklischen
Betrieb umschaltbar und wahlweise mit Taktimpulsen verschiedener Frequenzen beaufschlagbar
sind, daß an den Ausgang jedes Schieberegisters eine Verzögerungsschaltung angeschlossen
ist,
wobei beide Verzögerungsschaitungen synchron mit der. Ausgangssignalen
der Schieberegister beaufschlagbar sind, und daß die Verzögerungsschaltungen über
Verstärker an Eingänge des zu prüfenden Schaltkreises angeschlossen sind0 Mit dieser
Anordnung läßt sich die Phasenbeziehung in zweifacher Hinsicht einstellen. Durch
die Auswahl der Testbitfolgen in den beiden Schieberegistern kann z. B.
-
der Beginn von in den beiden Kanälen erzeugten Impulsen mit hohem
oder niedrigem Signalpegel in durch die Periode der Taktsignale gegebenen Einheiten
verändert werden.
-
Darüberhinaus ist es möglich, durch die Auswahl der Verzögerungszeiten
zusätzliche Verzögerungen einzuführen, die kleiner als die Takteipalperiode sind.
Damit können die Schaltkreise insbesondere mit Testbitfolgen beaufschlagt werden,
deren Phasenbeziehungen an oder nahe an der kritischen Grenze liegen. Die Grenze,
bis zu der noch eine einwandfreie zuverlässige Verarbeitung gewährleistet ist, läßt
sich mit der Prüfschaltung somit ohne Schwierigke.t ermitteln. Diese Grenze ist
beispielsweise bei verschiedenen Chargen von Großschaltkreisen unterschiedlich.
Durch die Ermittlung der Grenze ist es möglich, ine Arbeitsgeschwindigkeit für den
jeweiligen Schaltkreis zu wählen, die den jeweiligen Eigenschaften optimal angepaßt
ist. Desweiteren kann die Anordnung dazu benutzt werden, die Schaltkreise dahingehend
zu überprüfen, ob sie die von den Herstellern angegebenen Betriebscharakteristiken
aufweisen.
-
Bei einer zweckmäßigen Ausführungsform ist vorgesehen, daß zwischen
einer Taktimpulsquelle,mit der Taktimpulse verschiedener Frequenzen erzeugbar sind,
und den Takteingängen der Schieberegister Torschaltungen vorgesehen sind, die durch
einen voreinstellbaren Zähler steuerbar sind, der ebenfalls mit den Taktimpulsen
beatlfschlagbar ist.
-
Mit dieser Anordnung können für die Eingabe der Testbitfolgen andere
Taktfrequenzen ausgewählt werden als für den Betrieb in der Ringschaltung, bei dem
der zu prüfende Schaltkreis mit den Testbitfolgen beaufschlagt wird. Für die Eingabe
der Testbitfolgen und die Eingabe des Voreinstellwert ird die Taktfrequenz den Gegebenheiten
desjenigen Gerätes angepaßt, das die Testbitfolgen liefert.
-
Anschließend wird für die Prüfung die gewünschte Taktfrequenz ausgewählt,
die zumeist über derjenigen bei der Eingabe liegt. Der voreinstellbare Zähler dient
zur Festlegung der Länge, d. h,.der Anzahl der Bits, der Testbitfolge.
-
Eine günstige Ausführungsform besteht darin, daß die Testbitfolgen
und die Voreinstellzahl den Schieberegistern bzw. dem Zähler mittels eines Digitalrechners
zuführbar sind, durch den der Start, die Betriebsweise, die Auswahl der Verstärker
und die Verzögerung steuerbar ist. Die Durchführung der Prdfung läßt sich hierdurch
automatisören.
-
Die Eingabe der Testbitfolge und der Voreinstellung für den Zähler
wird der Zykluszeit des Digitalrechners angepaßt. Nach Beendigung der Eingabe arbeitet
die Prüfschaltung selbsttätig, so daß der Digitalrechner für andere Aufgaben zur
Verfügung steht.
-
Vorzugsweise sind an die Verzögerungsschaltungen über Schalter Verstärker
für unterschiedliche Schaltkreisfamilien angeschlossen. Die Anordnung kann somit
universell für die verschiedenen Schaltkreisfamilien, z. B. in TTL- oder C-MOS-Technik,
verwendet werden.
-
Weiterhin lassen sich auch die Spannungspegel ändern.
-
Damit läßt sich das Verhalten der zu prüfenden Schaltung sowohl bei
Veränderung der Phasendifferenz als auch bei unterschiedlichen Pegeln untersuchen.
-
Bei einer anderen zweckmäßigen Ausführungsform ist vorgesehen, daß
zwischen den Ausgängen der Schieberegister und den Eingängen der Verzögerungsschaltungen
von einem gemeinsamen Takt gesteuerte Flipflops vorgesehen sind, die in den gleichen
Halbleiterkristall integriert sind.
-
Die Schieberegister können bei dieser Anordnung unterschiedliche Signallaufzeiten
haben, da sich diese auf die Eingaben der Ausgangssignale in die Flipflops nicht
auswirken. Mit dem Taktsignal erfolgt die Eingabe gleichzeitig in die Flipflops.
Da diese in einem gemeinsamen Halbleiterkristall enthalten sind, haben sie ebenfalls
gleiche oder nahezu gleiche Signallaufzeiten, d. h. die Ausgangesignale ändern sich
bei beiden Flipflops nach der Eingabe neuer Daten praktisch gleichzeitig. Damit
wird eine Bezugszeit definiert, an die sich die mit den Verzögerungsschaltungen
eingestellten Zeiten anschließen.
-
Eine weitere günstige Ausführungsform besteht darin, daß der zu prüfende
Schaltkreis auf der Oberseite eines flachen Gehäuses in einen Prüfstecker einsetzbar
ist und daß die Schieberegister, Verzögerunggschbltungen, Schalter und Verstärker
im Gehäuse nahe an der Oberseite angeordnet sind. Die Abstände zwischen den Ausgängen
der Prüfschaltung und den Eingängen der zu prüfenden Schaltung sind bei dieser Anordnung
nur klein. Infolgedessen kann die Testbitfolge mit sehr hoher Frequenz an die zu
prüfende Schaltung angelegt werden, ohne daß auf den Zuleitungen unzulässige Laufzeitunterschiede
und Signalverzerrungen entstehen.
-
Die Erfindung wird im folgenden an Hand eines in einer Zeichnung dargestellten
Ausführungsbeispiels näher erläutert, aus dem sich weitere Merkmale sowie Vorteile
ergeben.
-
Es zeigen: Fig. 1 ein Blockschaltbild einer Schaltungsanordnung zur
Erzeugung von Testbitfolgens Fig. 2 Einzelheiten der in Fig. 1 dargestellten Schaltungsanordnung.
-
Eine Schaltungsanordnung zur Erzeugung von Testbitfolgen für die Prüfung
eines logischen Schaltkreises 1 enthält zwei Schieberegister 2, 3 deren Ausgänge
je eine Verzögerungsschaltung 4, 5 nachgeschaltet ist. Die Verzögerungszeiten der
beiden Schaltungen 4, 5 sind gleich.
-
Die nicht näher bezeichneten Ausgänge der Verzögerungsschaltungen
4 5 speisen die Eingänge von Schaltern 6, 7, 8 bzw. 9, 10, 11, deren Ausgänge mit
Verstärkern 12, 13, 14 bzw. 15, i(>, 18 verbunden sind.
-
Die Verstärker 12 und 18 sind für die Abgabe von Signalen an unterschiedliche
Schaltkreisfamilien ausgelegt. Die Verstärker 12, 16 weisen z. B. offene Kollektoren
auf, denen Spannungen zugeführt werden können, die der Betriebsspannung des Schaltkreises
1 angepaßt sind. Die Verstärker 13 und 17 sind beispielsweise für die Versorgung
von C-MOS-Schaltkreisen ausgelegt. Die Verstärker 15 und 18 können für die Speisung
von TTL-Schaltkreisen bestimmt sein. Bei der in Fig. 1 dargestellten Anordnung besteht
eine Verbindung zwischen den Verstärkern 12 und 16 und zwei Eingängen des Schaltkreises
19 bei dem es sich z. B. um einen integrierten Großschaltkreis handelt. Für die
Prüfung von TTL-Schaltkreisen mit festen TTL-Pegeln werden 50 Ohm-Treiber verwendet,
deren Ausgänge über verdrillte Leitungen fest mit Abschlußwiderständen verbunden
sind, um störende Reflexionen zu vermeiden.
-
Mit den Schaltern 6 bis 11 werden die für die Prüfung gewünschten
Verstärker ausgewählt. An Stelle einer Betätigung von Hand kann eine Ein- bzw. Ausschaltung
mittels eines frei programmierbaren Digitalrechners
19 vorgesehen
sein. Dte zu den einzelnen Schaltern 6 bis lt führenden Steuerleitungen sind durch
die gestrichelte Linie 20 dargestellt. Der Digitalrechner 19 wählt demnach entsprechend
einet eingebenden Programm die Schalter 6 bis 11 aus.
-
Vor den Dateneingängen der Schieberegister 2, 3 sind jeweils Umschalter
21, 22 angeordnet. Die Eingänge der Umschalter 21, 22 stehen einerseits über nicht
näher bezeichneten Leitungen mit den Ausgängen der zugehörigen Schieberegister 2,
3 und andererseits it Leitungen 23 24 in Verbindung, die vom Digitalrechner 19 gespeist
werden. Die Steuerung der Umschalter 21, 22 erfolgt ebenfalls vol Digitalrechner
19 aus. In der einen Stellung der Umschalter 21, 22 werden also die zugehörigen
Schieberegister 2, 3 für den zyklischen Betrieb vorbereitet. In der anderen Ruhelage
können vom Digitalrechner 19 ausgegebene Testbitfolgen in die Schieberegister 2,
3 eingegeben werden.
-
Die Takteingänge der Schieberegister 2, 3 sind gemeinsam an eine Torschaltung
25 angeschlossen, deren beide Eingänge je vom Digitalrechner 19 und von einer weiteren
Torschaltung 26 gespeist werden. Die Taktung der Schieberegister 2, 3 erfolgt daher
unter Kontrolle des Digitalrechners 19 oder der Torschaltung 269 bei der es sich
z. B. um ein UND-Glied handelt, das zwei Eingänge hat. Ein Eingang ist nit eine.
Multiplexer 27 verbunden. Der andere Eingang wird von einer Zählerabfrage 28 gespeist,
deren Eingänge an die Ausgänge eines voreinstellbaren Zählers 29 angeschlossen sind.
Der Zähler 29 erhält vom Multiplexer 27 Zählerimpulse Die voreinstellbare Zahl wird
de. Zähler 29 über Leitungen 30 vom Digitalrechner 19 zugeführt.
-
Der Multiplexer 27 ist mit einer Frequenzteilerschaltung 31 verbunden,
die an mehreren, nicht näher bezeichneten Ausgängen Taktiipulsfolgen mit verschiedenen
Frequenzen ausgibt. Der Frequenzteiler 31 wird von einem Taktgenerator 32 gespeist,
der durch den Digitalrechner 19 gesteuert wird. Der Digitalrechner bestimmt daher
die Startzeit der Prüfschaltung.
-
Die Ausgänge der Schieberegister 2, 3 stehen nicht nur mit den jeweiligen
Schaltern 21, 22 sondern auch mit den Dateneingängen von D-Flipflops 33 34 in Verbimdung,
deren Takteingänge von der Torschaitung 25 gespeist werden.
-
Den Ausgängen der Flipflops 33, 34 sind die Verzögerungsschaltungen
4 5 nachgeschaltet. Diese können jeweils aus einzelnen Inverterstufen bestehen,
die zur Einstellung einer gewünschten Signalverzögerung zwischen die Flipflopausgänge
und die Schalter 6 bis 11 gelegt werden.
-
Die Länge einer Testbitfolge wird durch die Zahl im voreinstellbaren
Zähler 29 bestimmt der z. B. für die Rückwärtszählung eingestellt sein kann. Die
Zählerabfrage 28 gibt dann beim Inhalt Null ein Steuersignal ab, das die Torschaltung
26 sperrt. Die Fory der Testbitfolge, d. h.
-
Art der Aufeinanderfolge von binären 0- und l-Werten wird den Schieberegistern
2 und 3 nach der Umschaltung ihrer Eingänge auf die Leitungen 23 24 vom Digitalrechner
19 zugeführt. Die Taktsignale für die Schieberegister 2, 3 stehen während der Eingabezeit
unter Kontrolle des Digitalrechners 19. Dies kann z. B. dadurch erfolgen, daß der
Digitalrechner 19 über nicht näher dargestellte Steuerleitungen den Multiplexer
27 auf einen Eingang umschaltet, der eine für die Dateneingabe geeignete Frequenz
aufweist, und daß die Torschaltung 25 für diese Taktimpulsfolge freigegeben wird.
Es ist auch ein frei laufender Betrieb möglich in dem die Schieberegister 2, 3 lediglich
mit Impulsen gespeist werden, ohne daß ein bestimmte Impulsmuster vorgegeben wird.
-
Die Testbitfolgen werden im Hinblick auf die Phasenbeziehung zwischen
den beiden, dem Schaltkreis 1 zuzuführenden Prüfsignale ausgewählt. Auf diese Weise
läßt sich eine genaue Einstellung erreichen. Eine feinere Einstellung der Phasenbeziehung
wird mittels der Verzögerungsschaltungen 4, 5 erreicht, mit denen beispielsweise
eine Verzögerung von 10 nsec eingestellt werden kann. Die Verzögerungszeit läßt
sich somit durch entsprechende Programmierung des Digitalrechners 19 ebenfalls einstellen.
-
Wenn die Eingabe der Testbitfolgen in die Schieberegister 2, 3 beendet
ist, werden diese mittels der Umschalter 21, 22 in den Ringbetrieb umgeschaltet.
Für den zyklischen Umlauf der Testbitfolgen in den Schieberegistern 2, 3 kann über
den Digitalrechner 19 der Multiplexer 27 auf einen Eingang
mit
einer höheren Frequenz uigeschaltet werden. Diese Frequenz muß nicht mehr an die
Zykluszeit des Digitalrechners 19 angepaßt sein.
-
Mit dem Digitalrechner 19 wird also die Betriebsweise der Prüfschaltung
eingestellt. Die Arbeitsfrequenz des Schaltkreises s dient als Maßstab für die Auswahl
der Frequenz. Die Testbitfolgen der beiden Kanäle werden durch Schließen der Schalter
6 9 dem Schaltkreis 1 zugeführt. Der Schaltkreis 1 wird dadurch periodisch mit den
beiden Testbitfolgen beaufschlagt, zwischen denen die eingestellte Phesendifferenz
besteht.
-
Das Verhalten des Schaltkreises 1 unter dem Einfluß der Teatbitfolgen
kann daher geprüft werden.
-
Obwohl die Signale in den beiden Schi eberegi stern 2, 3 verschiedene
Laufzeiten haben können, stehen die Ansteigs- bzw. Abfall flanken der beiden Testbitfolgen
in einer definierten Beziehung zueinander. Dies wird mittels der beiden Flipflops
339 34 erreicht, in die Daten mittels eines gemeinsamen Taktimpulses gleichzeitig
eingegeben werden. Da die beiden Flipflops 33 34 in einem Halbleiterkristall vereinigt
sind, zeigen sie wegen der gleichen Herstellungsbedingungen die gleichen Signal
laufzeiten. Die Ausgangssignale der beiden Flipflops 33 34 ändern sich somit bei
der Übernahme neuer Daten an den Eingängen praktisch gleichzeitig.
-
Die Phssendifferenz zwischen Anstiegsflanken der beiden Testbitfolgen
oder zwischen jeweils einer Anstiegs- und einer Abfall flanke kann mit der vorstehend
erläuterten Vorrichtung so weit erhöhtwerden, bis die zu prüfende Schaltung die
Testbitfolgen nicht mehr einwandfrei verarbeitet. Auf diese Weise kann festgestellt
werden, ob der Schaltkreis die vom Hersteller angegebenen Bedingungen erfüllt. Es
ist auch möglich, die kritische Grenze zu
messen, um den Schnltkreis
mit einer möglichst hohen Arbeitsfrequenz betreibon zu können, die nur den für die
sichere Arbeitsweise unbedingt nëtigen Abstand von der kritischen Grenze aufkeist.
-
Der zu prüfende Schaltkreis 1 ist zweckmäßigerweise in eihnen Prüfstecker
einsetzbar, der sich auf der Oberseite eines flachen Gehänses befindet, in dem die
anderen Elemente der Prüfschaltung angeordnet sind. Möglichst nahe am Prüfstecker
sind die Nerstärker 12 bis 18, die Schalter 6 bis 11, die Verz@gerungsschaltungen
4, 5, die Flipflops 33, 34 und die Schiebheregister 2, 3 angeordnet. Nit dioser
Maßnahme lassen sich auch bei hohen Taktfrequenzen Signal verzögerungen und Verzerrungen
@eitgehend vermeiden.
-
Leerseite