DE3587620T2

DE3587620T2 - Logikanalysator.

Info

Publication number: DE3587620T2
Application number: DE85106364T
Authority: DE
Inventors: Noboru Akiyama; Tetsuo Aoki; Katsumi Kobayashi; Takayuki Nakajima
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1984-05-28
Filing date: 1985-05-23
Publication date: 1994-03-24
Anticipated expiration: 2005-05-24
Also published as: EP0163267A2; US4701918A; DE3587620D1; EP0163267A3; EP0163267B1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf einen Logikanalysator, der Testmustersignale an eine zu testende Schaltung an legt aufeinanderfolgend die von dieser abgegebenen Ausgabedaten in einen Speicher ein liest und die Daten aus diesem für eine Analyse oder Anzeige ausliest.
Bislang wurde beispielsweise in der US-PS 4 425 643 oder der US-PS 4 434 488 ein Logikanalysator vorgeschlagen, der Signalverlaufs-Ausgangssignale, die an jeweiligen Teilen einer logischen Schaltung auftreten, liest und abgegebene Signalverläufe anzeigt, anhand derer der Benutzer beurteilt, ob die logische Schaltung korrekt arbeitet oder nicht. Da der Benutzer bei dieser Art von Logikanalysator eine Beurteilung des Betriebs der im Test befindlichen Schaltung auf der Grundlage des Zeitverhaltens der Mehrzahl von angezeigten logischen Signalverläufen abgibt, muß er mit dem Betrieb der im Test befindlichen Schaltung gut vertraut sein. Dementsprechend ist erhebliche Qualifikation zur Durchführung des Tests unter Einsatz eines solchen Logikanalysators erforderlich.
Vor kurzem ist ein Logikanalysator zum Einsatz gekommen, bei dem ein von einem einfachen Mustergenerator abgegebenes Testmustersignal an die im Test befindliche Schaltung angelegt wird und ein von dieser abgegebenes Reaktionsausgangssignal zur Beobachtung, Analyse oder zum Vergleich mit einem erwarteten Wert für die Beurteilung, ob die im Test befindliche Schaltung in Ordnung oder defekt ist, erhalten wird.
Das Testmustersignal muß geeignet in Übereinstimmung mit der Funktion der im Test befindlichen Schaltung gewählt werden. Beispielsweise unterscheiden sich eine einen Zählvorgang durchführende logische Schaltung und eine eine logische Verknüpfung bewirkende logische Schaltung hinsichtlich des Testmustersignalflusses vollständig. Daher ist es dann, wenn die im Test befindliche Schaltung beispielsweise einen Abschnitt für einen Zählvorgang und einen logischen Verknüpfungsabschnitt enthält und beispielsweise einen Betriebsablauf wiederholt, bei dem eine bestimmte logische Verknüpfungsschaltung eine Verarbeitung durchführt, wenn der Zählwert einen bestimmten Wert erreicht, und der Zähler auf der Grundlage des logischen Verknüpfungsergebnisses erneut betrieben wird, notwendig, daß sich der Zustand der Testmustersignalerzeugung durch den Mustergenerator in Abhängigkeit davon unterscheidet, ob der Zähler oder die logische Verknüpfungsschaltung in Betrieb sind. Weiterhin gibt es Fälle, bei denen die Parameter der Testmustersignalerzeugung geändert werden, wenn eine bestimmte Fehlfunktion während des Tests einer Schaltung mit einer Funktion erfaßt wird.
Um die vorstehend angegebenen Anforderungen zu erfüllen, wurde ein Verfahren vorgeschlagen, bei dem dann, wenn der logische Zustand der im Test befindlichen Schaltung einen vorbestimmten logischen Zustand annimmt, ein hierfür repräsentatives Signal erzeugt und dieses als ein Unterbrechungssignal herangezogen wird, um hierdurch die Parameter der Testmustersignalerzeugung zu verändern. In manchen Fällen verändert sich jedoch der Zeitpunkt, zu dem die im Test befindliche Schaltung in den vorbestimmten logischen Zustand gebracht wird, aufgrund des Einflusses eines externen Signals, oder es wird die Schaltung wiederholt in den vorbestimmten logischen Zustand gebracht. Daher besitzt das vorstehend angegebene Unterbrechungssystem den Nachteil, daß der Ablauf der Erzeugung des Testmustersignals selbst dann, wenn der Mustergenerator ein Programm zur Erzeugung einer Reihe von Testmustersignalen ausführt, umgeschaltet wird, wenn die im Test befindliche Schaltung den vorbestimmten logischen Zustand erfüllt. Dies bedeutet, daß zuvor bestimmte Arten von Testmustersignalen von dem Mustergenerator an die im Test befindliche Schaltung zur Testung aller ihrer Funktionen angelegt werden, daß aber die im Test befindliche Schaltung nicht vollständig getestet werden kann falls die Erzeugung einer bestimmten Reihe von Testmustersignalen auf die Erzeugung einer anderen Reihe von Testmustersignalen umgeschaltet wird.
Die Druckschrift Electronic Design, Vol. 29, No. 21, Oktober 1981, Seiten 165-174, Waseca, MN, Denville, NJ, US, S. Palmquist et al.: "Flexible pattern generation aids logic analysis" offenbart einen Logikanalysator, bei dem die Erzeugung von Testmustern durch ein Programm in Abhängigkeit vom aktuellen Status einer DUT (geprüfte Einrichtung) gesteuert werden kann. Das Programm ist zur Ausführung von Pausen-, Sperr- und Unterbrechungs-Funktionen imstande.
In dem Dokument Electronic Design, Vol. 29, No. 3, 5. Februar 1981, Seiten 79-82, Waseca, MN, Delville, NJ, US, K. Neves: "Interactive software eases 64-k memory testing" ist ein Speichertestsystem beschrieben, bei dem Testergebnisse sowohl in Form von Signalverläufen als auch in Form von die Signalverläufe beschreibenden numerischen Daten angezeigt werden.
Die Druckschrift Wescon Technical Papers, Vol. 19, 16.-19. September 1975, Seite 2712 (1- 4), J.F. Campbell, Jr. et al.: "A new real-time function test generation system for complex LSI testing" offenbart ein IC-Testgerät, bei dem Testmuster aus funktionellen Daten erzeugt werden, die unter Steuerung durch einen Sequenz-Prozessor gespeichert werden. Einem lokalen Speicher wird ein Mikrocode-Speicher hinzugefügt. Durch die Adreßsteuerungs- und Zeitsteuerungsabschnitte des Sequenz-Prozessors wird ein Mikrocode aus der aktuellen Position in dem lokalen Speicher ausgelesen und interpretiert, wobei gleichzeitig Funktions- und Vergleichsdaten aus dem Funktionsdatenbereich des lokalen Speichers ausgelesen werden. Der ausgelesene Mikrocode ermöglicht eine Anzahl von Steuerfunktionen, wobei sich ein bedingter Sprung unter den von dem Prozessor zugelassenen Basisbefehlen befindet. Die Beschreibung des bedingten Zweigs in dieser Druckschrift geht nicht über diejenige eines allgemeinen bedingten Zweigs hinaus und offenbart keine bestimmte Ausgestaltung.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Logikanalysator zu schaffen, der derart ausgestaltet ist, daß der Ablauf der Erzeugung von Testmustersignalen lediglich dann geändert wird, wenn eine im Test befindliche Schaltung eine vorbestimmte Bedingung erfüllt und die Erzeugung einer Reihe von Testmustersignalen zu diesem Zeitpunkt abgeschlossen ist, so daß es möglich ist, alle vorab festgelegten Tests einer Schaltung durchzuführen.
Diese Aufgabe wird durch einen Logikanalysator gelöst, wie er im Patentanspruch 1 beansprucht ist.
Spezielle Ausführungsbeispiele der Erfindung sind Gegenstand der Unteransprüche.
In Übereinstimmung mit der vorliegenden Erfindung wird bei einem Logikanalysator, bei dem Testmustersignale von einem Mustergenerator an eine im Test befindliche Schaltung angelegt und deren Ausgangsdaten in einen Speicher eingelesen werden, ein Änderungsbefehl zum Ändern des Tests durch eine Teständerungsbefehl-Erzeugungseinrichtung in Beziehung mit der Erzeugung der Testmustersignale durch den Mustergenerator erzeugt. Das von der im Test befindlichen Schaltung bei Erfüllung einer vorgegebenen Bedingung erhältliche Ausgangssignal wird als ein externes Steuersignal von einem Eingangsanschluß (input probe) zugeführt und der Ablauf der Erzeugung der Testmustersignale wird durch die Änderungseinrichtung auf einen vorbestimmten Ablauf umgeschaltet, wenn eine Übereinstimmung zwischen dem externen Steuersignal und dem Änderungsbefehl erfaßt wird. Selbst wenn die im Test befindliche Schaltung somit in den vorbestimmten Zustand versetzt wurde, wird der Änderungsbefehl noch nicht abgegeben, falls die Erzeugung einer Reihe von Testmustersignalen noch nicht beendet ist, so daß keine Möglichkeit besteht, daß der Ablauf der Erzeugung der Testmustersignale während des Ablaufs der Erzeugung einer Reihe von Testmustersignalen gewechselt wird und somit manche Tests nicht durchgeführt werden. Hierbei ist der Änderungsbefehl so festgelegt, daß er nach der Beendigung der Erzeugung einer Reihe von Testmustersignalen abgegeben wird, so daß durch den Wechsel des Ablaufs der Erzeugung der Testmustersignale keine Störungen hervorgerufen werden.
Wenn der Mustergenerator ein Programm aus einem Mikrocodespeicher ausliest und unter der Steuerung durch das Programm Musterdaten aus einem Musterspeicher ausliest, kann der vorstehend angesprochene Änderungsbefehl in dem Mikrocodespeicher gespeichert werden. Der Änderungsbefehl kann auch zu bestimmten Musterdaten in dem Musterspeicher hinzugefügt sein. Der vorbestimmte Zustand der im Test befindlichen Schaltung kann manchmal dadurch erfaßt werden, daß ermittelt wird, daß Signale an einer Mehrzahl von Stellen in der im Test befindlichen Schaltung einen spezifischen Zustand annehmen. In einem solchen Fall wird der Änderungsbefehl in dem Mikrocodespeicher gespeichert und gleichzeitig der spezifische Zustand als ein Signal, das den zu ändernden Zustand anzeigt, gespeichert. Das zustandsanzeigende Signal und ein von einem Eingangstastkopf der im Test befindlichen Schaltung abgegebenes Signal werden miteinander verglichen und ein zu diesem Zeitpunkt ausgelesener Befehl wird lediglich dann, wenn eine Übereinstimmung zwischen den Signalen erfaßt wird, ausgeführt.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt ein Blockschaltbild, das ein Ausführungsbeispiel des Logikanalysators gemäß vorliegender Erfindung veranschaulicht;
Fig. 2 zeigt ein Blockschaltbild, das ein spezifisches Ausführungsbeispiel eines Teils eines in Fig. 1 eingesetzten Mustergenerators 2 darstellt;
Fig. 3A bis 3H stellen Zeitdiagramme zur Erläuterung des Betriebs des in Fig. 2 gezeigten Beispiels dar;
Fig. 4 zeigt ein Blockschaltbild eines spezifischen Ausführungsbeispiels eines in Fig. 1 eingesetzten Mikrocode-Sequenzers bzw. einer Mikrocode-Folgesteuerungseinrichtung 2D;
Fig. 5 zeigt ein Ablaufdiagramm eines Beispiels eines Teils des Ablaufs eines Programms, das in einem in Fig. 4 eingesetzten Mikrocodespeicher 14 gespeichert ist; und
Fig. 6 zeigt ein Blockschaltbild einer teilweise abgeänderten Ausführungsform der Mikrocode-Folgesteuerungseinrichtung 2D.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Fig. 1 zeigt als Beispiel die gesamte Anordnung des erfindungsgemäßen Logikanalysators, der mit einem Mustergenerator ausgestattet ist. Eine Datenerfassungseinrichtung 1 und ein Mustergenerator 2 sind über eine Datensammelleitung 4 mit einer Steuereinheit verbunden und werden durch diese gesteuert.
In dem Mustergenerator 2 werden Musterdaten, Verzögerungsdaten und Breitendaten von der Steuereinheit 3 jeweils zu einem Musterspeicher 2A, einer Verzögerungsimpuls-Generatorgruppe 2K und einer Breitenimpuls-Generatorgruppe 2L übertragen und gespeichert. Diese Muster-, Verzögerungs- und Breitendaten werden zu Beginn eines Tests über eine Tastatur oder eine ähnliche Eingabeeinrichtung 11 eingegeben, jedoch können auch zuvor eingegebene Daten in einem Speicher 12 wie etwa einer Disketteneinheit gespeichert und aus dieser in die Steuereinheit 3 eingespeichert werden. Hierbei speichert der Musterspeicher 2A Mikrocodes, in die Befehle eines Programms zur Definierung von Mustererzeugungszuständen bzw. -bedingungen eincodiert sind.
Der aus dem Musterspeicher 2A ausgelesene Mikrocode wird durch einen Mikrocode-Sequenzer bzw. durch eine Mikrocode-Folgesteuerungseinrichtung 2D zur Erzeugung einer Reihenfolge von Adressen für die Auslesung aus dem Musterspeicher 2A ausgewertet. In einem Taktgenerator 2J ist durch die Steuereinheit 3 eine Mustererzeugungsperiode eingestellt und der Taktgenerator 2J gibt an seinen Anschlüssen 2a, 2b und 2c einen aus einem Basistakt erhaltenen Takt TG, einen Takt PG, der ein mit dem Takt TG synchronisierter Mustererzeugungstakt ist, dessen Periode ein ganzzahliges Vielfaches derjenigen des Takts TG ist, und einen Zeitsteuerungswiedergewinnungstakt ab.
Die Verzögerungsimpuls-Generatorgruppe 2K und die Breitenimpuls-Generatorgruppe 2L enthalten jeweils mehrere in ihnen gespeicherte, beispielsweise acht, Verzögerungsdaten und Breitendaten und erzeugen Verzögerungsimpulse TD, die bezüglich einer Referenzzeitgabe verzögert sind, bzw. Breitenimpulse TW in Übereinstimmung mit den Verzögerungsdaten und den Breitendaten. Die Verzögerungsimpulse TD und die Breitenimpulse TW werden einem Signalgenerator 2G zusammen mit aus dem Musterspeicher 2A ausgelesenen Musterdaten zugeführt. Der Signalgenerator 2G erzeugt RZ- oder NRZ-Signale, die die logischen Pegel der eingegebenen Musterdaten besitzen und von denen jedes um ein Zeitintervall sD relativ zu der Referenzzeitgabe verzögert ist und eine Impulsbreite sW besitzt die durch ein entsprechendes aus Paaren aus dem eingegebenen Verzögerungsimpuls TD und Breitenimpulsen TW bestimmt ist.
Diese Mehrzahl von beispielsweise acht Signalen wird jeweils in ihrer Polarität durch entsprechende Polaritätssteuersignale gesteuert, die in einem Polaritätseinstellregister 2M eingestellt sind. Die polaritätsgesteuerten Signale werden an einen oder mehrere Treiber in einer Treibergruppe 2H in Übereinstimmung mit Verteilungssteuersignalen angelegt, die in einem Verteilungseinstellregister 2N eingestellt sind. Die Polaritätssteuersignale und die Verteilungssteuersignale werden durch die Steuereinheit 3 in dem Polaritätseinstellregister 2M und dem Verteilungseinstellregister 2N eingestellt.
Fig. 2 zeigt ein spezifisches Ausführungsbeispiel der Anordnung zur Erzeugung eines Signals mit Hilfe eines Verzögerungsimpulsgenerators 2K', eines Breitenimpulsgenerators 2L' und des Musterspeichers 2A in dem Signalgenerator 2G. Der Verzögerungsimpulsgenerator 2K' enthält einen Verzögerungsspeicher 2B und einen Verzögerungszähler 2E, während der Breitenimpulsgenerator 2L' mit einem Breitenspeicher 2C und einem Breitenzähler 2F ausgestattet ist. Verzögerungsdaten, die die Verzögerungszeit sD relativ zur Referenzzeitgabe anzeigen, und Breitendaten, die die Impulsbreite sW repräsentieren, sind jeweils vorab in dem Verzögerungsspeicher 2B und dem Breitenspeicher 2C durch die Steuereinheit 3 eingespeichert (Fig. 1). Ein in der Folgesteuerungseinrichtung 2D enthaltener Programmzähler 15 zählt den Takt PG der in Fig. 3A gezeigten Periode Ta am Anschluß 2b und der Musterspeicher 2A wird mit Hilfe des Zählerstands des Programmzählers 15 ausgelesen. Fig. 3B zeigt ein Beispiel von Musterdaten PA mit aufeinanderfolgenden Werten "1, 1, 0", die in dieser Weise aus dem Musterspeicher 2A ausgelesen werden. Sowohl der Verzögerungszähler 2E als auch der Breitenzähler 2F werden durch den Takt PG zurückgesetzt und zählen den in Fig. 3C gezeigten Takt TG am Anschluß 2a. Der Verzögerungsspeicher 2B weist einen nicht gezeigten Koinzidenzdetektor auf, der die in dem Speicher 2B gespeicherten Verzögerungsdaten mit dem Inhalt des Verzögerungszählers 2E vergleicht und bei Erfassung einer zwischen diesen Größen vorhandenen Übereinstimmung den Verzögerungsimpuls TD erzeugt, der um das Zeitintervall sD relativ zur Referenzzeitgabe (zum Takt PG) verzögert ist, wie dies in Fig. 3D gezeigt ist. Auch der Breitenspeicher 2C weist einen nicht gezeigten Koinzidenzdetektor auf, der die in dem Speicher 2C gespeicherten Breitendaten und den Inhalt des Breitenzählers 2F vergleicht und bei Erfassung einer zwischen diesen Größen vorhandenen Übereinstimmung den Breitenimpuls TW erzeugt, der, wie in Fig. 3E gezeigt ist, relativ zu dem verzögerten Impuls TD um das Zeitintervall τW verzögert ist. Da bei der vorstehend beschriebenen Anordnung beide Zähler 2E und 2F durch die Taktimpulse PG zurückgesetzt werden, ist in dem Breitenspeicher 2C vorab ein Wert τD + τW als die Breitendaten gespeichert.
Die ausgelesenen Musterdaten PA und der in dieser Weise erzeugte Verzögerungsimpuls TD und Breitenimpuls TW werden jeweils an Dateneingänge D von zur Wiedergewinnung der Zeitabstimmung eingesetzten D-Flipflops 2d, 2e und 2f im Signalgenerator 2G angelegt. Ein Zeitgabewiedergewinnungs-Taktsignal RG wird über den Anschluß 2c an Takteingänge ck der Flipflops 2d, 2e und 2f angelegt. Die an Ausgangsanschlüssen Q und Q des Flipflops 2d auftretenden Ausgangssignale werden an UND-Schaltungen 2g und 2h angelegt, die weiterhin mit dem Ausgangssignal am Ausgangsanschluß Q des Flipflops 2e gespeist werden. Das Ausgangssignal der UND-Schaltung 2g wird an den Setzanschluß S eines RS-Flipflops 2e angelegt, dessen Rücksetzanschluß R über eine ODER-Schaltung 2j mit dem Ausgangssignal der UND- Schaltung 2h und dem Ausgangssignal an einem Ausgangsanschluß Q des Flipflops 2f gespeist wird. Auch wenn dies in den Zeichnungen nicht gezeigt ist, ist eine Verzögerungseinrichtung zur Einstellung der Zeitgabe zwischen dem Ausgang Q des Flipflops 2f und dem Eingang der ODER-Schaltung 2j vorgesehen. Die Ausgangssignale an Ausgangsanschlüssen Q und Q des Flipflops 2i werden an eine Torschaltung 2k bzw. 2l angelegt. Das Polaritätssteuersignal wird der Torschaltung 2k direkt über einen Ausgangsanschluß 2m des Polaritätseinstellregisters 2M zugeführt und gleichzeitig über einen Invertierer 2n an die Torschaltung 21 angelegt. Die Ausgangssignale der Torschaltung 2k und 2l werden an einen Anschluß 2p abgegeben, der einer der Ausgänge des Signalgenerators 2G ist.
Wenn sich die Musterdaten PA, wie in Fig. 3B gezeigt, auf hohem Pegel befinden und der Verzögerungsimpuls TD erzeugt wird, wird das Flipflop 2i durch das Ausgangssignal der UND- Schaltung 2g gesetzt und dann durch den Breitenimpuls TW zurückgesetzt. Wenn das Polaritätssteuersignal am Anschluß 2m auf dem Pegel "1" liegt, wird das Ausgangssignal des Flipflops 2i (Fig. 3F) als positives RZ-Signal über die Torschaltung 2k an den Anschluß 2p angelegt. Wenn das Polaritätssteuersignal den Pegel "0" besitzt, wird das Ausgangssignal des Flipflops 2i über die Torschaltung 2l an den Anschluß 2p angelegt, wodurch ein negatives RZ- Signal erhalten wird, wie in Fig. 3H gezeigt ist. In dem Fall der Erzeugung eines NRZ-Signals, d. h. in dem Fall, daß die in dem Breitenspeicher 2C gespeicherten Breitendaten eine Impulsbreite sW von null anzeigen, wird das Flipflop 2i dann, wenn die Auslesemusterdaten PA auf den niedrigen Pegel absinken, durch das Ausgangssignal der UND-Schaltung 2h bei Auftreten des unmittelbar nachfolgenden Verzögerungspulses TD zurückgesetzt. Umgekehrt wird das Flipflop 2i dann, wenn die Musterdaten PA auf den hohen Pegel anwachsen, durch das Ausgangssignal der UND-Schaltung 2g bei Auftreten des unmittelbar nachfolgenden verzögerten Impulses TD gesetzt. Als Folge wird ein NRZ-Signal erzeugt.
Es wird nun erneut auf Fig. 1 Bezug genommen. Das Ausgangssignal des Mustergenerators 2, d. h. das Ausgangsmustersignal der Treibergruppe 2H wird über eine Ausgangssonde bzw. eine Ausgangs-Anschlußstelle 6 mit beispielsweise 644 Kanälen an jeden Eingangsanschluß einer im Test befindlichen Schaltung 5 angelegt. Signale von einem oder mehreren vorbestimmten Schaltungspunkten der im Test befindlichen Schaltung 5 werden über eine Eingangssonde bzw. ein Eingangs-Anschlußfeld 21 in den Mustergenerator 2 eingespeist, in dem sie an die Mikrocode-Folgesteuerungseinrichtung 2D angelegt werden.
Mit der Eingangsseite der Datenerfassungseinheit 1 ist beispielsweise ein Eingangsanschlußkopf 7 mit 644 Kanälen verbunden, der seinerseits mit jedem Ausgangsanschluß der im Test befindlichen Schaltung 5 verbunden ist, so daß die von dieser abgegebenen Ausgangssignale als ein bei dem Test abgegeben es Signal über den Eingangsanschlußkopf 7 an eine Signalformerschaltung 1A abgegeben werden. In der Signalformerschaltung 1A wird synchron mit einem Takt in dem Schaltungstestgerät entschieden, ob die beim Test abgegebenen Signale hohen oder niedrigen logischen Pegel besitzen, und die Signale werden in einem Speicher 1B unter Normalisierung ihres Zeitverhaltens gespeichert. Der Speicher 1B wird durch eine Speichersteuerschaltung 1C zur aufeinanderfolgenden Speicherung der beim Test abgegebenen Signale gesteuert. Wenn eine Übereinstimmung zwischen dem beim Test abgegebenen, eingegebenen Signale und einem vorgegebenen Auslösewort durch einen Auslösewortdetektor 1D erfaßt wird, wird an die Speichersteuerschaltung 1C ein Schreibendesignal nach einem vorgegebenen Verzögerungszeitintervall nach der Erfassung der Übereinstimmung angelegt, wodurch das Einschreiben in den Speicher 1B beendet wird.
Die Steuereinheit 3 weist eine Zentraleinheit 3A, einen Festwertspeicher (im folgenden als ROM bezeichnet) 3B und einen Direktzugriffsspeicher (im folgenden als RAM bezeichnet) 3C auf. In dem ROM 3B ist ein Programm zum Betreiben der Datenerfassungseinheit 1, des Mustergenerators 2 und einer nachstehend beschriebenen Anzeige 9 in einer vorbestimmten Folge gespeichert. In dem RAM 3C sind über die Eingabeeinrichtung 11 eingegebene, für die Mustererzeugung einzusetzende Musterdaten (die Polarität eines Mustersignals, Daten betreffend die Verzögerungszeit relativ zur Referenzzeitgabe, Impulsbreitendaten) und der Mikrocode gespeichert. Die Musterdaten, der Mikrocode und die Verzögerungs- und die Breitendaten werden jeweils zu dem Musterspeicher 2A, dem Verzögerungsspeicher 2B und dem Breitenspeicher 2C des Mustergenerators 2 übertragen und dort gespeichert. Die Musterdaten, der Mikrocode und die Verzögerungs- und die Breitendaten können von außen über eine Kommunikationsschnittstelle 13 in den Speicher 12 wie etwa eine Diskette eingegeben werden.
Die Anzeige 9 weist einen Videospeicher 9A, eine Steuereinrichtung 9B für die Steuerung des Auslesens aus dem Videospeicher 9A und eine Kathodenstrahlröhrenanzeige 9C bzw. eine Anzeige eines ähnlichen Abtasttyps auf. In dem Videospeicher 9A gespeicherte Daten werden wiederholt für die Darstellung auf der Anzeige 9C ausgelesen.
In Fig. 4 ist ein bestimmtes Ausführungsbeispiel der Mikrocode-Folgesteuerungseinrichtung 2D in Verbindung mit verschiedenen anderen, in Fig. 1 eingesetzten Teilen dargestellt. Bei diesem Ausführungsbeispiel ist ein Mikrocodespeicher 14 getrennt von dem Musterspeicher 2A gezeigt. Der Mikrocodespeicher 14 und der Musterspeicher 2A werden jeweils durch ein von einem Programmzähler 15 erhaltenes Adreßsignal ausgelesen. Aus dem Mikrocodespeicher 14 werden ein als nächster auszuführender Befehl, eine Verzweigungsadresse usw. ausgelesen.
Der aus dem Mikrocodespeicher 14 ausgelesene Befehl wird in einen Mikrocode-Decodierer 16 eingespeist, der ihn interpretiert. An den Mikrocode-Decodierer 16 werden über Eingangsanschlüsse 16A und 16B ein Unterbrechungssignal (INTERRUPT) und ein Pausesignal (PAUSE) als externe Steuersignale angelegt. Weiterhin wird eine Vielzahl von externen Steuersignalen (Signale IF), die den Status der im Test befindlichen Schaltung 5 anzeigen, über den Eingangsanschlußkopf 21 an einen Anschluß 16C angelegt.
Die aus dem Mikrocodespeicher 14 ausgelesene Adresse wird an einen Eingangsanschluß 17A eines Multiplexers 17 angelegt. Ein weiterer Eingangsanschluß 17B des Multiplexers 17 wird durch ein Unterbrechungsregister 18 mit einem Adreßsignal gespeist, das eine Adresse anzeigt auf die zum Zeitpunkt einer Unterbrechung überzuspringen ist, während ein anderer Eingangsanschluß 17C des Multiplexers 17 mit einem Adreßsignal von einer Stapeldatei 19 gespeist wird. Der Multiplexer 17 spricht auf das Ausgangssignal des Mikrocode-Decodierers 16 dadurch an, daß er irgendeinen aus den Eingangsanschlüssen 17A, 17B und 17C zur Einladung der entsprechenden Adresse in den Programmzähler 15 auswählt. Wie bereits erwähnt, werden mehrere externe Steuersignale durch den Eingangsanschlußkopf 21 eingegeben und diese externen Steuersignale werden durch einen Codierer 16D codiert. Das codierte Ausgangssignal B&sub1;B&sub2;B&sub3; und ein statusbestimmender Code A&sub1;A&sub2;A&sub3; zum Zeitpunkt des Auslesens eines Befehls IF aus dem Mikrocodespeicher 14 werden durch einen Koinzidenzdetektor 16E verglichen. Wenn eine Übereinstimmung erfaßt wird, wird eine Sperr-Torschaltung 16F deaktiviert, um den Durchgang eines den Befehl IF anzeigenden Signals durch diese zur Aktivierung des Mikrocode-Decodierers 16 zu sperren, wobei dann, wenn das den Befehl IF anzeigende Signal an den Mikrocode-Decodierer 16 angelegt wird, dessen Betrieb beendet wird.
Die Befehle, die aus dem Mikrocodespeicher 14 ausgelesen werden, sind Befehle INC (Inkrementieren), Sprung-, Aufruf- und Rückkehrbefehle. Üblicherweise wird hauptsächlich der Befehl INC aufgerufen. Der Zählstand des Programmzählers 15 wird durch Zählen eines vom Anschluß 2b erhaltenen Taktimpulses PG bei jedem Auftreten des Befehls INC hochgestuft, um die Adressen des Musterspeichers 2A und des Mikrocodespeichers 14 jeweils um eins fortzuschalten, und es werden Musterdaten aus dem Musterspeicher 2A ausgelesen und an den Signalgenerator 2G unter Erzeugung eines Mustersignals angelegt.
Im Falle eines Sprungbefehls wird eine aus dem Mikrocodespeicher 14 zusammen mit dem Befehl ausgelesene Verzweigungsadresse über den Multiplexer 17 in den Programmzähler 15 geladen und dann ein Befehl des verzweigten Adreßbereichs durchgeführt, wobei ein durch diesen Adreßbereich definiertes Mustersignal erzeugt wird.
Wenn ein Aufrufbefehl aus dem Mikrocodespeicher 14 ausgelesen wird, wird eine Verzweigungsadresse des Mikrocodespeichers 14 in den Programmzähler 15 geladen und gleichzeitig wird die nachfolgende Programmadresse des Aufrufbefehls in die Stapeldatei 19 unter einer Adresse geladen, die in Übereinstimmung mit dem Inhalt eines Stapelzeigers 21 bestimmt ist. In dem Fall des Rückkehrbefehls wird die in der Stapeldatei 19 zum Zeitpunkt der Ausführung eines Aufrufbefehls gehaltene Adresse in den Programmzähler 15 eingeladen und die Mustererzeugung beginnt bei der eingeladenen Adresse.
Wenn das Unterbrechungssignal an den Eingangsanschluß 16A für die externe Steuerung angelegt wird, wird ein Befehl zum Zeitpunkt der Eingabe durchgeführt, wonach der Zählstand des Programmzählers 15 in die Stapeldatei 19 eingegeben und der Inhalt des Unterbrechungsregisters 18 in den Programmzähler 15 geladen wird. Dann wird ein Befehl des bei der geladenen Adresse beginnenden Adreßbereichs durchgeführt, wobei ein Mustersignal erzeugt wird, das durch den in dem Adreßbereich geschriebenen Befehl bestimmt ist.
Wenn das Pausesignal an den Eingangsanschluß 16B für die externe Steuerung angelegt wird, beendet die Mikrocode-Folgesteuerungseinrichtung 2D die Abarbeitung des Programms während des Anlegens des Pausesignals.
Bei der vorliegenden Erfindung wird ein aus dem Mikrocodespeicher 14 auszulesender Befehl mit einem Zusatz IF (Wenn-Bedingung), falls erforderlich, versehen. Wenn der mit dem Wenn- Zusatz versehene Befehl ausgelesen wird und falls der durch den Befehl spezifizierte Statuscode A&sub1;A&sub2;A&sub3; und ein den Status der im Test befindlichen Schaltung 5 repräsentierendes, an den Eingangsanschluß 16C für die externe Steuerung angelegtes Signal, d. h. das Ausgangssignal B&sub1;B&sub2;B&sub3; des Codierers 16D miteinander übereinstimmen, kann das die Wenn- Bedingung anzeigende Signal nicht durch die Sperr-Torschaltung 16F hindurchgelangen und der Decodierer 16 bewirkt die Durchführung des mit der Wenn-Bedingung versehenen Befehls. Wenn, anders ausgedrückt, ein Befehl A&sub1;A&sub2;A&sub3; IF CALL SUB 1 (wobei A&sub1;A&sub2;A&sub3; ein Statuscode ist) beispielsweise aus dem Mikrocodespeicher 14 ausgelesen wird, bewirkt der Mikrocode- Decodierer 16 dann, wenn der Code mit einem den Status der im Test befindlichen Schaltung 5 anzeigenden, zu diesem Zeitpunkt an den Eingangsanschluß 16C für die externe Steuerung angelegten Code B&sub1;B&sub2;B&sub3; (Ausgangssignal des Codierers 16D) übereinstimmt, die Ausführung des Befehls CALL (Aufrufen) SUB 1. Fig. 5 zeigt dies in Form eines Ablaufdiagramms.
Bei dem in Fig. 5 gezeigten Beispiel beginnt der Test mit der Ausführung eines Befehls SCHLEIFE 1 zur Erzeugung von Testmustersignalen. Wenn die durch den Befehl SCHLEIFE 1 definierten Mustersignale an die im Test befindliche Schaltung 5 nach Beendigung des Tests angelegt werden, wird der Befehl A&sub1;A&sub2;A&sub3; IF (Wenn) CALL (Aufrufen) SUB 1 ausgelesen. Falls die im Test befindliche Schaltung 5 in diesem Fall bislang korrekt auf die angelegten Mustersignale geantwortet hat und sich in einem vorbestimmten Status befindet, stimmt der von der im Test befindlichen Schaltung 5 abgegebene bzw. eingenommene Status mit dem durch den Statuscode A&sub1;A&sub2;A&sub3; repräsentierten Status überein. Der Mikrocode-Decodierer 16 führt dann den Befehl IF CALL SUB 1 aus, d. h. der Mikrocode-Decodierer 16 springt zu einer zu diesem Zeitpunkt ausgelesenen Adresse und arbeitet ein Unterprogramm SUB 1 ab, um eine Reihe von Testmustern zu erzeugen, und führt am Ende des Unterprogramms SUB 1 den Rückkehrbefehl aus, um an die Adresse zurückzukehren, die in der Stapeldatei 19 vor dem Übergang zum Unterprogramm SUB 1 geladen wurde, und führt dann einen Befehl SCHLEIFE 2 aus. Bei diesem Beispiel spricht der Mikrocode-Decodierer 16 nach Beendigung der Abarbeitung des Befehls SCHLEIFE 2 auf einen Sprungbefehl zur Rückkehr an den Beginn des Befehls SCHLEIFE 1 an. Dieser Ablauf wird wiederholt zum Prüfen der im Test befindlichen Schaltung 5 durchgeführt. Falls keine Übereinstimmung zwischen den Statuscodes A&sub1;A&sub2;A&sub3; und B&sub1;B&sub2;B&sub3; erfaßt wird, wenn der Befehl A&sub1;A&sub2;A&sub3; IF CALL SUB 1 ausgelesen wird, wird der Befehl SCHLEIFE 2 als nächstes abgearbeitet.
Wie vorstehend beschrieben, kann ein weiteres Testmuster lediglich dann, wenn die Bedingungen bzw. Zustände des Mustergenerators 2 und der im Test befindlichen Schaltung 5 übereinstimmen, erzeugt werden, so daß ein weiterer Test durchgeführt werden kann, falls der Status der im Test befindlichen Schaltung 5 einen vorbestimmten Zustand bei Abschluß eines Tests eingenommen hat. Demgemäß kann die im Test befindliche Schaltung 5 vollständig in allen Zuständen getestet werden. Demgegenüber wird beim Stand der Technik dann, wenn der Zustand der im Test befindlichen Schaltung 5 eine vorbestimmte Bedingung erfüllt, das Unterprogramm SUB 1 bei dem vorstehenden Beispiel durchgeführt, wobei es aber manchmal unter dem Einfluß eines externen Signals unmöglich sein kann, vorherzusagen, wann die im Test befindliche Schaltung 5 die Bedingung (Zustand) erreicht. In einem solchen Fall wird das Unterprogramm SUB 1 vor der Beendigung des gewünschten Tests ausgeführt. Um dies zu vermeiden, wird beim Stand der Technik eine Mehrzahl von unterschiedlichen Tests nicht seriell durchgeführt, sondern es wird nach der Beendigung einer Reihe von Tests eine weitere Serie von Tests eingeleitet. Gemäß der vorliegenden Erfindung kann jedoch eine Vielzahl von unterschiedlichen Tests in Reihe bzw. aufeinanderfolgend bewirkt werden und folglich kann die zum Testen benötigte Zeit verringert werden.
Auch wenn bei dem vorstehenden Beispiel der Befehl IF CALL SUB 1 zwischen die Befehle SCHLEIFE 1 und SCHLEIFE 2 eingefügt ist, ist es gleichfalls möglich, die vorstehend angegebene Übereinstimmung bei jeder Durchführung eines aus dem Mikrocodespeicher 14 ausgelesenen Befehls zu erfassen. In einem solchen Fall kann das Testmustersignal selbst dann, wenn der Betrieb der im Test befindlichen Schaltung 5 nicht vollständig vorab bekannt ist, auf ein anderes Testmustersignal umgeschaltet werden, wenn der Status der im Test befindlichen Schaltung einen vorbestimmten Zustand erreicht.
Weiterhin ist es auch möglich, den Ablauf des Testprogramms durch Abarbeitung eines anderen Befehls, beispielsweise IF CALL JUMP 200 (AUFRUF SPRUNG 200). abzuändern, auch wenn gemäß der vorstehenden Beschreibung der Befehl IF CALL SUB 1 zur Veränderung des Testerzeugungsprogramms durchgeführt wird.
In manchen Fällen wird aus dem Zustand eines von der im Test befindlichen Schaltung 5 abgegebenen Signals ermittelt, daß ihr Status einen vorbestimmten Zustand eingenommen hat. In einem solchen Fall wird lediglich ein Signal durch den Eingangsanschlußkopf 21 bereitgestellt und direkt an die Sperr-Torschaltung 16F angelegt, wie dies teilweise in Fig. 6 gezeigt ist, wobei der Statuscode A&sub1;A&sub2;A&sub3; in dem Mikrocodespeicher 14 entfallen ist. Es ist auch möglich, eine Anordnung, wie in Fig. 6 gezeigt, zu treffen, bei der ein die Wenn-Bedingung repräsentierendes Bit in einem bestimmten Bitbereich bi des Musterspeichers 2A gespeichert ist. Wenn in diesem Fall eine "1" aus dem bestimmten Bitbereich bi ausgelesen wird, d. h. wenn Testdaten abgegeben werden, wird eine Übereinstimmung zwischen dem Ausgangssignal "1" des Bitbereichs bi und dem externen Steuersignal an dem Anschluß 16c durch eine UND-Schaltung 22 erfaßt und das ermittelte Ausgangssignal wird an den Decodierer 16 angelegt. wonach eine vorbestimmte Adresse in dem Programmzähler 15 eingestellt wird, d. h. der Decodierer 16 zu dieser Adresse springt.

Übersetzung der Textbestandteile der Zeichnungen:

Fig. 1:

Block/Teil Text
1 Datenerfassungseinrichtung
1A Signalformerschaltung
1B Speicher
1C Speichersteuerschaltung
1D Auslösewortdetektor
2A Musterspeicher
2D Folgesteuerungseinrichtung
2G Signalgenerator
2H Treiber
2I Eingangsanschlußkopf
2K Verzögerungsimpuls-Generator
2L Breitenimpuls-Generator
2M Polaritätseinstellung
2N Verteilungseinstellung
3A Zentraleinheit
3B ROM
3C RAM
5 getestete Schaltung
6 Ausgangs-Anschlußstelle
7 Kanal-Eingangsanschlußkopf
9A Videospeicher
9B Steuereinrichtung
9C Kathodenstrahlröhre
11 Eingabeeinrichtung
12 Speicher
13 Kommunikationsschnittstelle

Fig. 2:

Block/Teil Text
2A Musterspeicher
2B Verzögerungs-Speicher
2E Verzögerungs-Zähler
2C Breiten-Speicher
2F Breiten-Zähler
15 Programmzähler

Fig. 4:

Block/Teil Text
2A Musterspeicher
2G Signalgenerator
2H Treiber
21 Eingangsanschlußkopf
5 getestete Schaltung
6 Ausgangs-Anschlußstelle
14 Mikrocodespeicher
15 Programmzähler
16 Decodierer
16D Codierer
16E Koinzidenzdetektor
17 Multiplexer
18 Unterbrechungsregister
19 Stapeldatei
21 Stapelzeiger

Fig. 5:

Block/Teil Text
LOOP 1 Schleife 1
YES Ja
EXECUTE SUB 1 Führe SUB 1 aus und
& RETURN kehre zurück
NO Nein
LOOP 2 Schleife 2

Fig. 6:

Block/Teil Text
2A Musterspeicher
14 Mikrocodespeicher
16 Decodierer
21 Eingangsanschlußkopf

Claims

1. Logikanalysator mit

einer ersten Speichereinrichtung (1B) zum aufeinanderfolgenden Speichern der Ausgangssignale einer im Test befindlichen Schaltung;

einer Eingangsanschlußeinrichtung (2I) zum aufeinanderfolgenden Empfangen von externen Steuerdaten von der im Test befindlichen Schaltung, wobei die externen Steuerdaten aufeinanderfolgende Zustände der im Test befindlichen Schaltung repräsentieren;

einer zweiten Speichereinrichtung (2A, 14) zum Speichern von Musterdaten und eines Programms in einer Vielzahl von Adreßstellen für die Erzeugung von aufeinanderfolgenden, an die im Test befindliche Schaltung anzulegenden Testmustern, wobei jede Adreßstelle einen Musterdatenbereich und einen Befehlsbereich enthält, auf die sämtlich gleichzeitig durch eine die Adreßstelle bezeichnende Adresse zugegriffen wird;

einem Programmzähler (15) zum aufeinanderfolgenden Erzeugen von an die zweite Speichereinrichtung anzulegenden Adressen für einen Zugriff zu den jeweiligen Adreßstellen synchron mit Mustererzeugungs-Taktsignalen;

einer Decodiereinrichtung (16) zum Decodieren eines aus dem Befehlsbereich der zweiten Speichereinrichtung ausgelesenen Befehls und zum Steuern des Programmzählers in Abhängigkeit von dem decodierten Ergebnis;

einem Mustergenerator (2G) zum aufeinanderfolgenden Erzeugen von Testmustern auf der Basis der aus dem Musterdatenbereich der zweiten Speichereinrichtung ausgelesenen Musterdaten und zum Anlegen der Testmuster an die im Test befindliche Schaltung;

dadurch gekennzeichnet, daß jede Adreßstelle der zweiten Speichereinrichtung weiterhin einen Wenn-Bedingung-Bereich und einen Statuscode-Bereich enthält;

daß eine Koinzidenzerfassungseinrichtung (16E) zum Erfassen einer Übereinstimmung zwischen einem aus dem Statuscode-Bereich der zweiten Speichereinrichtung ausgelesenen Statuscode und einem Steuersignal, das den externen, von der Eingangsanschlußeinrichtung erhaltenen Steuerdaten entspricht, vorhanden ist, und

daß eine Sperreinrichtung (16F) zum Empfangen der Ausgangssignale des Wenn- Bedingung-Bereichs der zweiten Speichereinrichtung und der Koinzidenzerfassungseinrichtung sowie zum Deaktivieren der Decodiereinrichtung dann, wenn eine Wenn-Bedingung bei Fehlen einer Koinzidenz vorliegt, so daß der Programmzähler zur nächsten Adresse unter Nichtberücksichtigung des aus dem Befehlsbereich zusammen mit der Wenn-Bedingung ausgelesenen Befehls weiterschreitet, sowie zum Aktivieren der Decodiereinrichtung für die Ausführung des Befehls dann, wenn sowohl die Wenn-Bedingung als auch eine Übereinstimmung vorliegen, vorhanden ist.

2. Logikanalysator nach Anspruch 1, bei dem die zweite Speichereinrichtung einen Musterspeicher (2A) zum Speichern der Musterdaten und einen Mikrocodespeicher (14) zum Speichern des Programms aufweist und bei dem gleichzeitig auf den Musterspeicher und den Mikrocodespeicher durch jede durch den Programmzähler erzeugte Adresse zugegriffen wird.

3. Logikanalysator nach Anspruch 1 oder 2, mit einem Codierer (16D) zum Codieren der externen Steuerdaten zur Erzeugung der Steuersignale.

4. Logikanalysator nach einem der vorhergehenden Ansprüche, bei dem jede der Adreßstellen der zweiten Speichereinrichtung einen Adreßbereich zum Speichern einer Adresse enthält, und bei dem der Analysator weiterhin eine Adreßregistereinrichtung (18, 19) zum Speichern vorbestimmter Adressen und einen Adreßmultiplexer (17) zum selektiven Zuführen von Adressen von der Adreßregistereinrichtung und dem Adreßbereich der zweiten Speichereinrichtung enthält, wobei die zugeführten Adressen in dem Programmzähler in Übereinstimmung mit dem decodierten Ergebnis der Decodiereinrichtung einzustellen sind.