DE19937232B4

DE19937232B4 - Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen

Info

Publication number: DE19937232B4
Application number: DE19937232A
Authority: DE
Inventors: Hidenobu Santa Clara Matsumura; Hiroaki Santa Clara Yamoto; Koji Santa Clara Takahashi
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-08-18
Filing date: 1999-08-06
Publication date: 2007-08-23
Anticipated expiration: 2019-08-07
Also published as: DE19937232A1; TW419770B; KR20000017333A; US6370675B1; KR100483876B1; JP2000082094A

Abstract

Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen, enthaltend
– eine Umgebung zur elektronischen Entwicklungsautomatisierung (41, EDA) für die Entwicklung eines LSI-Bauteils mit Hilfe von CAD und zur Bewertung von Funktionen des entwickelten LSI-Bauteils mit Hilfe eines Bauteil-Logiksimulators (43);
– eine Speicherauszugsdatei (15), die ereignisbezogene Daten enthält, die Logiksimulationsergebnisse zeigen, die Eingangs-/Ausgangsdaten des entwickelten LSI-Bauteils enthalten, die bei dem Betrieb des Bauteil-Logiksimulators (43) als Teil des CAD-Prozesses für das LSI-Bauteil in der EDA-Umgebung erhalten werden, wobei die „durch das Ereignis ausgedrückten" Eingangs-/Ausgangsdaten jeden Veränderungspunkt in dem Eingangs-/Ausgangssignal definieren und Takte der Veränderungspunkte bezüglich eines vorgegebenen Bezugspunktes;
– Mittel zum Abrufen von zyklusbezogenen Takt- und Musterdaten aus den durch das Ereignis ausgedrückten Eingangs-/Ausgangsdaten der Speicherauszugsdatei (15), wobei die „durch den Zyklus ausgedrückten" Daten Takt und Muster bezüglich eines entsprechenden Prüfzyklus definieren;
– einen aus Software gebildeten LSI-Prüfgerät-Simulator (11) zur Simulation einer Operation eines LSI-Prüfgerätes und zur Erzeugung eines...

Description

Die vorliegende Erfindung betrifft ein Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen, beispielsweise Großschaltkreise (LSIs), und insbesondere ein Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen, das zur Hochgeschwindigkeitsbewertung von Prüfmustern dient, welche für ein Halbleiter-Prüfsystem bzw. zur Durchführung eines Fehlertests am Entwurf einer integrierten Halbleiterschaltung erzeugt wurden und auf in einer Entwicklungsphase der integrierten Halbleiterschaltung mit Hilfe eines CAD-Programms gewonnenen logischen Simulationsdaten basieren, wobei kein eigentliches Halbleiterprüfsystem bzw. keine eigentliche integrierte Halbleiterschaltung als Prüfling verwendet wird.

Bei der Entwicklung von integrierten Halbleiterschaltungen, beispielsweise von Großschaltkreisen (LSIs), wird beinahe immer ein Entwicklungsverfahren unter Verwendung eines CAD-Programms eingesetzt. Eine derartige Entwicklungsumgebung unter Einsatz eines CAD-Programms wird auch als Umgebung zur elektronischen Entwicklungsautomatisierung (EDA) bezeichnet. Bei einem solchen Halbleiter-Entwicklungsverfahren unter Verwendung eines CAD-Programms werden die gewünschten Halbleiterschaltungen in einem LSI mit Hilfe einer Hardware-Spezifikationssprache, wie etwa VHDL bzw. Verilog, erzeugt. Außerdem werden bei diesem Verfahren Funktionen der so entworfenen Halbleiterschaltungen mittels einer Simulationssoftware, eines sogenannten Bauteillogiksimulators, bewertet.

Ein Bauteillogiksimulator umfaßt eine Schnittstelle, die üblicherweise als Testbench bezeichnet wird und durch die den Bauteildaten, welche die gewünschten Halbleiterschaltungen repräsentieren, Prüfdaten (Vektoren) zugeführt und die resultierenden Antwortsignale der geplanten Haltbleiterschaltungen bewertet werden.

Nach Beendigung der Entwurfsphase der LSI-Schaltung werden die eigentlichen LSI-Bauteile hergestellt und mit Hilfe eines Halbleiterprüfsystems, beispielsweise eines LSI-Prüfgeräts, geprüft, um festzustellen, ob die LSI-Bauteile die gewünschten Funktionen fehlerfrei ausführen. Ein LSI-Prüfgerät leitet dabei ein Prüfmuster (Prüfvektor) an einen LSI-Prüfling und vergleicht die sich ergebenden Ausgangssignale vom LSI-Bauteil mit SOLL-Wert-Daten, um zu bestimmen, ob das LSI-Bauteil fehlerfrei oder fehlerhaft arbeitet. Zur Prüfung eines LSI-Bauteils hoher Funktionalität und Dichte muß dem LSI-Bauteil ein entsprechend komplexes und umfangreiches Prüfmuster zugeführt werden, was die Herstellung des Prüfmusters entsprechend arbeitsintensiv und zeitaufwendig macht. Es empfiehlt sich daher nicht, ein Prüfmuster für tatsächlich vorhandene LSI-Prüflinge herzustellen, und dies insbesondere dann, wenn es sich dabei um LSI-Bauteile mit vergleichsweise kurzer Lebensdauer handelt, da sich hierdurch die Vermarktung dieser LSI-Bauteile verzögert.

Um somit die Gesamtprüfleistung und die Produktivität bei integrierten Halbleiterschaltungen zu erhöhen, werden häufig die während des Betriebs des Bauteillogiksimulators erzeugten Daten bei einer Prüfung der tatsächlichen vorhandenen integrierten Halb leiterschaltungen eingesetzt. Dies ist darauf zurückzuführen, daß das vom LSI-Prüfgerät beim Prüfen existierender integrierter Halbleiterschaltungen verwendete Prüfverfahren eine erhebliche Ähnlichkeit mit einem vom Bauteillogiksimulator beim Prüfen der Entwicklungsdaten der Halbleiterschaltung im oben erwähnten CAD-Verfahren eingesetzten Prüfverfahren aufweist.

So werden beispielsweise Prüfmuster und SOLL-Wert-Muster für ein LSI-Prüfgerät zum Prüfen der geplanten integrierten Halbleiterschaltungen unter Verwendung der bei der Durchführung der Bauteillogiksimulation gewonnenen Ausgangsdaten (Speicherauszugsdatei) erzeugt. Allerdings gibt es derzeit kein System, das in der Lage wäre, mit hoher Geschwindigkeit und bei niedrigen Kosten auf der Grundlage der während der Entwicklungsphase der LSI-Bauteile gewonnenen Speicherauszugsdatei Prüfmuster und SOLL-Wertmuster zur Verwendung in einem LSI-Prüfgerät zu erzeugen und diese zu bewerten.

Bei derartigen Logiksimulationsdaten liegen die an ein Bauteilmodell anzulegende Prüfmuster ebenso wie die resultierenden Ausgangssignale (SOLL-Wert-Muster) des Bauteilmodells in einem ereignisbezogenen Format vor. Dabei entsprechen die ereignisbezogenen Daten den Stellen eines Wechsels im Prüfmuster vom Binär "1" zum Binär "0" oder umgekehrt (Ereignissen) in bezug zur verstrichenen Zeit. Üblicherweise wird die verstrichene Zeit als Zeitspanne ab einem bestimmten Bezugspunkt oder ab dem vorhergegangenen Ereignis angegeben. Bei einem eigentlichen LSI-Prüfgerät ist das Prüfmuster hingegen zyklusbezogen. Bei zyklusbezogenen Daten werden Prüfmuster in bezug zu vorbestimmten Prüfzyklen (Prüfgeschwindigkeit) des Prüfgeräts definiert.

Wie bereits erwähnt, geht man davon aus, daß in der Entwicklungsphase der LSI-Bauteile gewonnene CAD-Daten bei der Erzeugung von Prüfmustern zum Prüfen von tatsächlich hergestellten LSI-Bauteilen wirkungsvoll eingesetzt werden können. Aus verschiedenen Gründen sind jedoch auf diese Weise erzeugte Prüfmuster für LSI-Prüfgeräte nicht immer in der Lage, ein Versagen der LSI-Prüflinge sicher festzustellen. Es ist daher notwendig, eine Bewertung der in der genannten Weise erzeugten Prüfmuster durchzuführen.

Gemäß dem Stand der Technik gibt es grundsätzlich zwei Verfahren zur Bewertung von in LSI-Prüfgeräten einzusetzenden und unter Verwendung von Logiksimulationsdaten erzeugten Prüfmustern, wobei man bei dem einen Verfahren tatsächlich ein LSI-Prüfgerät verwendet, während bei dem anderen kein LSI-Prüfgerät eingesetzt wird. Bei dem Verfahren unter Verwendung eines LSI-Prüfgeräts ist es notwendig, zu den Logiksimulationsdaten gehörende ereignisbezogene Prüfmuster abzurufen und diese ereignisbezogenen Prüfmuster in zyklusbezogene Prüfmuster umzuwandeln. Derartige zyklusbezogene Prüfmuster werden zur Bewertung der Fehlerlosigkeit der Prüfmuster beim tatsächlich vorhandenen LSI-Prüfgerät eingesetzt. Dieses Verfahren hat den Nachteil, daß ein teueres LSI-Prüfgerät allein zur Bewertung der Fehlerlosigkeit der Prüfmuster dient.

Bei dem Verfahren, bei dem kein LSI-Prüfgerät zum Einsatz kommt, wird zur Bewertung der Prüfmuster ein LSI-Prüfgerätsimulator verwendet. Auch bei diesem Verfahren spürt der LSI-Prüfgerätsimulator Fehler in den in eine zyklusbezogene Form umgewandelten Prüfmustern auf. Zur Simulation der Funktionen des LSI-Prüflings, welcher das Prüfmuster vom LSI-Prüfgerätsimulator empfängt, wird ein während der Entwicklungsphase unter Verwendung des CAD-Programms erzeugter Logiksimulator eingesetzt. Da der gesamte Bewertungsvorgang in Form von Software-Arbeitschritten abläuft, weist dieses Verfahren den Nachteil auf, daß die vollständige Durchführung der Bewertung sehr lange Zeit in Anspruch nimmt.

Ein Beispiel für den Stand der Technik, bei dem nicht, wie oben beschrieben, ein tatsächlich vorhandenes LSI-Prüfgerät verwendet wird, wird im folgenden näher erläutert. 1 zeigt ein Beispiel für den Stand der Technik zur Bewertung von Prüfmustern unter Verwendung eines Prüfgerätsimulators und eines Logiksimulators, d.h. ein Beispiel, bei dem alle Arbeitsschritte unter Einsatz von Software durchgeführt werden.

Gemäß 1 werden einem durch Software gebildeten LSI-Simulator 11 Musterdaten und Taktdaten zugeführt, die von einer Musterdatei 10₁ bzw. einer Taktdatei 10₂ für ein LSI-Prüfgerät erzeugt wurden. Die Musterdaten und die Taktdaten erhält man beispielsweise, indem man Musterdaten und Taktdaten aus einer bei der Durchführung einer logischen Simulation während der Entwicklungsphase des LSI-Bauteils gewonnenen Speicherauszugsdatei 15 abruft. Als Logiksimulator-Speicherauszugsdatei dient beispielsweise die VCD (Wertänderungs-Speicherauszugsdatei) von Verilog. Die Daten in der Speicherauszugsdatei 15 werden mittels einer Umwandlungssoftware 17 in zyklusbezogene Daten umgewandelt, wodurch die in der Musterdatei 10₁ bzw. der Taktdatei 10₂ gespeicherten bereits erwähnten Muster- und Taktdaten entstehen.

Der LSI-Prüfgerätsimulator 11 dient zum Aufspüren von Fehlern im zum Prüfen des geplanten LSI-Bauteils bzw. zum Prüfen der Funktionen des LSI-Bauteils dienenden Prüfmuster, ohne daß dabei ein LSI-Prüfgerät in Form von Hardware vorhanden ist. Der LSI-Prüfgerätsimulator 11 erzeugt ein Prüfmuster mit Musterinformationen und Taktinformationen und führt das Prüfmuster dem LSI-Prüfling-Logiksimulator zu. Der LSI-Prüfgerätsimulator 11 vergleicht sodann die resultierenden Ausgangssignale vom Logiksimulator mit den SOLL-Werten, um zu bestimmen, ob das Prüfmuster bzw. die Leistung des LSI-Bauteils fehlerfrei ist.

Der LSI-Prüfgerätsimulator 11 sendet das Prüfmuster als Eingangsdaten an einen Formatkonverter 12. Der Formatkonverter 12 wandelt die Eingangsdaten vom LSI-Prüfgerätsimulator 11 in ein Format um, das von einem Bauteillogiksimulator 13 akzeptiert wird. Üblicherweise enthält der Bauteillogiksimulator 13 eine Schnittstelle, die als PLI (Programmsprachen-Schnittstelle) bezeichnet wird. In diesem Fall wandelt also der Formatkonverter 12 das Prüfmuster in das PLI-Format um.

Beim Bauteillogiksimulator 13 handelt es sich um denselben Simulator, der bereits während der Entwicklung des LSI-Bauteils zum Einsatz kam. Er besteht aus einem Logiksimulator 13₁ und einem Bauteilmodell 13₂ , welches in einer für die Kommunikation mit dem Simulator 13₁ geeigneten Sprache spezifiziert ist. Das Bauteilmodell 13₂ simuliert die Arbeitsweise des LSI-Prüflings. Der Bauteillogiksimulator 13 sendet das über die PLI-Schnittstelle empfangene Prüfmuster zum Bauteilmodell 13₂ und leitet das resultierende Antwortsignal vom Bau teilmodell 13₂ durch die PLI-Schnittstelle zu einem Formatkonverter 14. Der Formatkonverter 14 wandelt die Ausgangssignale vom Bauteilmodell 13₂ in ein Format um, das vom LSI-Prüfgerätsimulator empfangen werden kann. Der LSI-Prüfgerätsimulator 11 vergleicht die vom Formatkonverter 14 kommenden Bauteilausgangsdaten mit den SOLL-Wert-Daten. Stimmen beide überein, so wird das Prüfmuster für korrekt befunden.

Das beschriebene Bewerten von Prüfmustern allein mit Hilfe eines Softwareverfahrens unter Verwendung des Bauteillogiksimulators erfordert einen hohen Arbeitsaufwand und eine sehr lange Verarbeitungszeit, wobei, die Verarbeitungszeit beim Einsatz des Bauteillogiksimulators den größten Teil der Gesamtverarbeitungszeit bildet. Außerdem ist die Kapazität der PLI-Schnittstelle begrenzt, was zur Ineffizienz der Bewertung beiträgt.

Verfahren zum Prüfen von hochintegrierten logischen Schaltungen, die ein Prüfgerät einsetzen, sind beispielsweise in der DE 24 39 577 C2 , US 5 790 565 A und US 5 745 501 A beschrieben.

Der Erfindung liegt die Aufgabe zugrunde, ein Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen zu beschreiben, das zur schnellen und kostengünstigen Hochgeschwindigkeitsbewertung von zum Prüfen von LSI-Bauteilen verwendeten und auf während der Entwicklungsphase der LSI-Bauteile gewonnenen CAD-Daten basierenden Prüfmustern dient.

Beim erfindungsgemäßen Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen wird ein gewünschtes LSI-Bauteil mit Hilfe eines elektronischen Entwicklungsautomatisierungsverfahrens (EDA-Verfahren) entwickelt und das so entwickelte LSI-Bauteil an einem Computer mit Hilfe eines Bauteil-Logiksimulators geprüft. Ereignisbezogene Daten, die bei der Durchführung der Bauteil-Logiksimulation gewonnen werden, werden als Speicherauszugsdatei gespeichert. Mit Hilfe von aus den Daten der Speicherauszugsdatei stammenden, umgewandelten Muster- und Taktdaten wird dann ein in einem LSI-Prüfgerät einzusetzendes zyklusbezogenes Prüfmuster erzeugt.

Das Prüfmuster wird mit einer aus der Speicherauszugsdatei stammenden Eingangssignalwellenform des LSI-Bauteils synchronisiert. Befinden sich beide im synchronen Zustand, so werden die aus der Speicherauszugsdatei stammenden Ausgangswellenformen des LSI-Bauteils mit den Daten (SOLL-Werten) in einem durch die Takt- und Musterdaten festgelegten Vergleichstakt verglichen. Stimmen die beiden Daten überein, so wird das Prüfmuster für geeignet befunden. Gibt es Abweichungen, so lassen sich durch Bestimmung der Ausgangssignale des Bauteils bzw. des Verhältnisses zwischen den Eingangsdaten und den Ausgangsdaten des LSI-Bauteils Fehlersimulationen des LSI-Bauteils durchführen.

Bei dem erfindungsgemäßen Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen wird mit Hilfe der während der Entwicklung des LSI-Bauteils gewonnenen Speicherauszugsdatei mit hoher Geschwindigkeit und bei niedrigen Kosten ein gewünschtes LSI-Bauteil mit Hilfe einer elektronischen Umgebung zur Entwicklungs-Automatisierung (EDA) entwickelt und ein Prüfmuster sowie ein SOLL-Wert-Muster erzeugt.

Bei der Prüfmusterbewertung mit dem erfindungsgemäßen System wird kein durch Software gebildeter Bauteillogiksimulator benötigt. Da das Prüfmuster außerdem unter Verwendung kleiner, dem System zugeordneter Hardwareeinheiten bewertet wird, erfolgt die Prüfmusterbewertung mit hoher Geschwindigkeit bei niedrigen Kosten.

Im folgenden wird die Erfindung unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen
1 ein Blockschaltbild zur Darstellung eines Prüfmusterbewertungsverfahrens gemäß dem Stand der Technik, wobei ein durch Software gebildeter Bauelementlogiksimulator zum Einsatz kommt,
2 ein Blockschaltbild zur Darstellung eines grundlegenden Aufbaus des Entwicklungs- und Bewertungssystems für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung,
3 schematische Wellenformen zur Darstellung der Datenumwandlung durch den zum erfindungsgemäßen Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen gehörenden Zyklus-Ereignis-Konverter; und
4 ein Blockschaltbild eines modifizierten Aufbaus der Bewertungseinheit des Entwicklungs- und Bewertungssystems für integrierte Halbleiterschaltungen gemäß der vorliegenden Erfindung.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. 2 zeigt ein Blockschaltbild des erfindungsgemäßen Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen. Bei den wesentlichen, in 2 dargestellten Blöcken handelt es sich um einen EDA-Block 41, der eine Umgebung zur elektronischen Entwicklungs-Automatisierung (EDA) repräsentiert, eine Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung 20 sowie einen LSI-Simulator 11.
Im EDA-Block 41 werden ein gewünschtes LSI-Bauteil entwickelt und seine Funktionen mit Hilfe eines Bauteil-Logiksimulators bewertet. In diesem EDA-Block 41 ist nur ein Bereich dargestellt, der zur Prüfung des LSI-Bauteils dient. Der Bauteillogiksimulator umfaßt einen Logiksimulator 43 und ein Bauteilmodell 45, das in der Sprache spezifiziert ist, die vom Logiksimulator interpretiert werden kann. Mit Hilfe des Bauteilmodells 45 wird die Arbeit des LSI-Prüflings simuliert. Bei der Durchführung der Prüfung mit Hilfe des Bauteillogiksimulators werden Daten, die das Verhältnis zwischen Logikeingangs- und Logikausgangssignalen und den Takten darstellen, als Speicherauszugsdatei erzeugt. Ein Beispiel für eine solche Speicherauszugsdatei ist VCD (Wertänderungs-Speicherauszugsdatei) von Verilog.
Der durch Software gebildete LSI-Simulator 11 empfängt Muster- und Taktdaten, die zum Prüfen des LSI-Bauteils durch ein LSI-Prüfgerät von einer Musterdatei 10₁ bzw. einer Taktdatei 10₂ gebildet wurden. Die Musterdaten und die Taktdaten werden beispielsweise mittels einer Umwandlungssoftware 17 durch Abrufen von Muster- und Taktdaten aus der Speicherauszugsdatei 15 erstellt, welche bei der Durchführung einer Logiksimulation während der Entwicklung des LSI-Bauelements im EDA-Block 41 erzeugt wurden. Wie bereits erwähnt, wird ein Prüfmuster zur Verwendung in einem LSI-Prüfgerät üblicherweise so gestaltet, daß es in bezug auf eine Prüfgerätgeschwindigkeit, d.h. zyklusbezogen, arbeitet. Die von der Speicherauszugsdatei 15 kommenden Muster- und Taktdaten liegen somit in zyklusbezogener Form vor.
Ähnlich dem in 1 dargestellten Beispiel dient außerdem auch hier ein LSI-Prüfgerätsimulator 11 zum Aufspüren von Fehlern in Prüfmustern, die zum Prüfen geplanter LSI-Bauteile oder der Funktionen der geplanten LSI-Bauteile verwendet werden, ohne daß hierbei LSI- Prüfgeräte in Form von Hardware zum Einsatz kommen. Auf der Grundlage der Muster- und Taktdaten erzeugt der LSI-Prüfgerätsimulator 11 ein Prüfmuster, welches dem Prüfling zugeführt wird, sowie ein SOLL-Wert-Muster, das zum Vergleich mit den Ausgangssignalen des Prüflings dient. Der LSI-Prüfgerätsimulator 11 liefert das Prüfmuster, welches Musterinformationen und Taktinformationen enthält, an die Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung und vergleicht die resultierenden Ausgangsdaten von der Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung mit dem SOLL-Wert-Muster, um zu ermitteln, ob das Prüfmuster fehlerhaft ist.
Die Hochgeschwindigkeitsvorrichtung 20 zur Prüfmusterbewertung umfaßt einen Zyklus-Ereignis-Konverter 22 zur Umwandlung des zyklusbezogenen Prüfmusters in ein ereignisbezogenes Prüfmuster sowie eine Bewertungseinheit 24 zur Synchronisierung und zum Vergleich zweier Ereignis-Eingangsdaten. Das vom LSI-Prüfgerätsimulator 11 kommende Prüfmuster wird dem Zyklus-Ereignis-Konverter 22 zugeführt. Der Zyklus-Ereignis-Konverter 22 kann entweder durch Software oder durch Hardware gebildet werden; zur Erzielung eines Hochgeschwindigkeitsbetriebs ist jedoch eine Hardware-Ausführung vorzuziehen.
3 zeigt eine Schemadarstellung der Umwandlungsfunktion des Zyklus-Ereignis-Konverters 22. In 3A sind Wellenformen der zyklusbezogenen Musterdaten (in der Zeichnung oben) und der zyklusbezogenen Taktdaten (in der Zeichnung unten) dargestellt. Der LSI-Prüfgerätsimulator erhält die den Wellenformen gemäß 3A entsprechenden Daten von der Musterdatei 10₁ bzw. der Taktdatei 10₂ . Der LSI-Prüfgerätsimulator 11 erzeugt Prüfmusterdaten mit einem Wellenformbild gemäß 3B und führt diese dem Zyklus-Ereignis-Konverter 22 zu. Der Zyklus-Ereignis-Konverter 22 wandelt die Prüfmusterdaten in Ereignisdaten mit dem Wellenformbild gemäß 3C um.
Die Bewertungseinheit 24 enthält einen Speicher 25 zum Speichern der vom Zyklus-Ereignis-Konverter 22 kommenden Prüfmusterdaten, einen Speicher 26 zum Speichern der von der Speicherauszugsdatei 15 kommenden Ereignisdaten und einen Komparator 27 zum Synchronisieren der im Speicher 25 gespeicherten Daten mit den im Speicher 26 gespeicherten Daten und zum Abrufen der im Speicher 26 gespeicherten Daten, die den Ausgangssignalen des Prüflings entsprechen. Bei dieser Anordnung wird das ereignisbezogene Prüfmuster im Speicher 25 abgelegt, während die ereignisbezogenen Bauteil-Ausgangsdaten im Speicher 26 abgelegt werden. Durch die Synchronisierung des Prüfmusterereignisses und des Ausgangsdatenereignisses ist es möglich, ein Verhältnis zwischen dem Ausgangssignal des Prüflings und dem vorgegebenen Eingangssignal zu bestimmen. Zu diesem Zweck untersucht der Komparator 27 das Taktverhältnis zwischen den Daten vom Speicher 25 und denjenigen vom Speicher 26, ermittelt die zu den Prüfmusterdaten im Speicher 25 synchronen Ausgangsdaten vom Speicher 26 und liefert diese als Bauteilausgangssignal.
Die vom Komparator 27 kommenden Daten werden dem LSI-Prüfgerätsimulator 11 als resultierendes Ausgangssignal des Prüflings zugeführt. Der LSI-Prüfgerätsimulator 11 vergleicht die Ausgangssignale vom Komparator 27 mit den SOLL-Wert-Daten in einem Auswertimpulstakt, um festzustellen, ob die beiden Daten übereinstimmen. Ist dies der Fall, so wird das Prüfmuster für korrekt befunden.
Die Bewertungseinheit 24 gemäß 2 kann auch eine Bauteilfunktions-Addierschaltung 28 umfassen, die in der Lage ist, das Verhältnis zwischen Eingangs- und Ausgangssignalen zu bestimmen, um so ein Versagen des Prüflings zu ermitteln. Die Schaltung 28 und das Verhältnis zwischen den Eingangs- und Ausgangssignalen können je nach Art der Fehlersuche programmiert bzw. eingestellt werden. So werden beispielsweise bei einer Fehleranalyse einer eine analoge Funktion aufweisenden Logikschaltung die Arbeitsschritte einer solchen Logikschaltung durch Hinzuaddieren der Analogfunktion mittels der Bauteilfunktions-Addierschaltung 28 bewertet.
4 zeigt ein Blockschaltbild eines weiteren Beispiels einer Bewertungseinheit einer Hochgeschwindigkeitsvorrichtung zur Prüfmusterbewertung. Bei diesem Beispiel umfaßt eine Bewertungseinheit 34 eine Vielzahl von Prüfmusterspeichern 35₁ und 35₂ , eine Vielzahl von VCD-Datenspeichern 36₁ und 36₂ , ein Paar von Komparatoren 37₁ und 37₂ sowie eine Bauteilfunktions-Addierschaltung 38. Die vielen Prüfmusterspeicher 35₁ und 35₂ empfangen das Prüfmuster vom Zyklus-Ereignis-Konverter 22 gemäß 2 und speichern es. Jeder Speicher 35₁ und 35₂ besteht aus zwei Speichern geringer Kapazität. Vorzugsweise führen die Speicher 35 eine Antwortüberlappungsfunktion durch, wobei ein Speicher dem Komparator 37 Daten liefert, während der andere Speicher einen bestimmten Teil des nächsten Prüfmusters empfängt. In ähnlicher Weise bestehen die vielen VCD-Datenspeicher 36₁ und 36₂ aus zwei Speichern geringer Kapazität, die ebenfalls mit Antwortüberlappung arbei ten. Durch diese Antwortüberlappung wird unter Verwendung von kostengünstigen Speichern geringer Kapazität ein Hochgeschwindigkeits-Speicherbetrieb erzielt.
Ähnlich dem Komparator 27 gemäß 2 vergleicht auch der Komparator 37₁ das Taktverhältnis zwischen den Prüfmusterdaten vom Speicher 35 und den Ausgangsdaten des Prüflings vom Speicher 36 und synchronisiert beide Daten. Der Komparator 37₁ sendet die mit den Prüfmusterdaten synchronisierten Ausgangsdaten vom Speicher 36 als Bauteilausgangsdaten zum LSI-Prüfgerätsimulator 11. Der LSI-Prüfgerätsimulator 11 vergleicht die Bauteilausgangsdaten mit den SOLL-Wert-Daten, um zu bestimmen, ob das Prüfmuster geeignet ist. In ähnlicher Weise vergleicht der Komparator 37₂ das Taktverhältnis zwischen den Prüfmusterdaten vom Speicher 35 und den Eingangsdaten des Prüflings vom Speicher 36 und synchronisiert beide Daten. Der Komparator 37₂ sendet die mit den Prüfmusterdaten synchronisierten Eingangsdaten vom Speicher 36 als Bauteileingangsdaten zum LSI-Prüfgerätsimulator 11. Der LSI-Prüfgerätsimulator 11 vergleicht die Bauteileingangsdaten mit dem Prüfmuster, um zu bestimmen, ob das Prüfmuster fehlerfrei ist.
Die zwischen dem Komparator 37₁ und dem Komparator 37₂ angeordnete Bauteilfunktions-Addierschaltung 38 dient in programmierbarer Weise zur Bestimmung von Verhältnissen zwischen Eingangssignalen und Ausgangssignalen, um Fehler im Bauteil aufzuspüren. Durch die Schaltung 38 ist es möglich, bestimmte Arten von Fehlern im LSI-Bauteil zu simulieren. Außerdem können durch die Bestimmung des Verhältnisses zwischen dem aus der Speicherauszugsdatei stammenden Prüfmuster und dem vom Prüfgerätsimulator stammenden Prüfmuster die Bauteil prüfergebnisse in Abhängigkeit vom Unterschied zwischen den Prüfmustern simuliert werden. Darüber hinaus kann ein Logikbauteil mit analoger Funktion durch Addieren derartiger Funktionen mittels einer Bauteilfunktions-Addierschaltung 38 bewertet werden, obwohl ein Logiksimulator normalerweise nicht in der Lage ist, analoge Funktionen zu simulieren.
Wie sich der obigen Beschreibung entnehmen läßt, wird bei dem erfindungsgemäßen Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen ein LSI-Bauteil in einer Umgebung zur elektronischen Entwicklungsautomatisierung (EDA) entwickelt und das Prüfmuster zum Prüfen des erzeugten LSI-Bauteils auf der Grundlage von in der Entwicklungsphase gewonnenen CAD-Daten mit hoher Geschwindigkeit bewertet. Durch den Einsatz des erfindungsgemäßen Entwicklungs- und Bewertungssystems für integrierte Halbleiterschaltungen ist das Prüfmuster einsatzbereit, wenn die LSI-Bauteile in Produktion gehen. Es ist somit möglich, LSI-Bauteile schnell auf den Markt zu bringen. Außerdem ermöglicht das erfindungsgemäße Entwicklungs- und Bewertungssystems für integrierte Halbleiterschaltungen die Überprüfung von Prüfmustern mit kleinen, spezifizierten Hardwareelementen bei hoher Geschwindigkeit, ohne daß dabei ein Prüfgerät tatsächlich vorhanden ist.

Claims

Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen, enthaltend – eine Umgebung zur elektronischen Entwicklungsautomatisierung (41, EDA) für die Entwicklung eines LSI-Bauteils mit Hilfe von CAD und zur Bewertung von Funktionen des entwickelten LSI-Bauteils mit Hilfe eines Bauteil-Logiksimulators (43); – eine Speicherauszugsdatei (15), die ereignisbezogene Daten enthält, die Logiksimulationsergebnisse zeigen, die Eingangs-/Ausgangsdaten des entwickelten LSI-Bauteils enthalten, die bei dem Betrieb des Bauteil-Logiksimulators (43) als Teil des CAD-Prozesses für das LSI-Bauteil in der EDA-Umgebung erhalten werden, wobei die „durch das Ereignis ausgedrückten" Eingangs-/Ausgangsdaten jeden Veränderungspunkt in dem Eingangs-/Ausgangssignal definieren und Takte der Veränderungspunkte bezüglich eines vorgegebenen Bezugspunktes; – Mittel zum Abrufen von zyklusbezogenen Takt- und Musterdaten aus den durch das Ereignis ausgedrückten Eingangs-/Ausgangsdaten der Speicherauszugsdatei (15), wobei die „durch den Zyklus ausgedrückten" Daten Takt und Muster bezüglich eines entsprechenden Prüfzyklus definieren; – einen aus Software gebildeten LSI-Prüfgerät-Simulator (11) zur Simulation einer Operation eines LSI-Prüfgerätes und zur Erzeugung eines Prüfmusters zum Prüfen des LSI-Bauteils auf Grundlage der zyklusbezogenen Takt- und der Musterdaten sowie eines SOLL-Wert-Musters zum Vergleich mit den durch das Prüfmuster ausgelösten Ausgangssignalen vom LSI-Bauteil, wobei das Prüfmuster und das SOLL-Wert-Muster zyklusbezogen sind; – einen Zyklus-Ereignis-Konverter (22) zum Unwandeln des vom LSI-Prüfgerät-Simulator (11) gelieferten zyklusbezogenen Prüfmusters in ein Prüfmuster mit ereignisbezogener Form; – einen ersten Speicher (25) zum Speichern des vom Zyklus-Ereignis-Konverter (22) kommenden ereignisbezogenen Prüfmusters; – einen zweiten Speicher (26) zum Speichern der aus der Speicherauszugsdatei (15) stammenden Eingangs-/Ausgangsdaten des LSI-Bauteils; und – einen Komparator (27) zum Synchronisieren der im ersten und zweiten Speicher (25, 26) gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen den beiden Daten und durch Abrufen von Ausgangsdaten des LSI-Bauteils von der Speicherauszugsdatei entsprechend dem vom LSI-Prüfgerät-Simulator gelieferten Prüfmuster; wobei das vom LSI-Prüfgerät-Simulator (11) erzeugte Prüfmuster mit Bezug auf die Daten von der Speicherauszugsdatei (15), die vom Bauteil-Logiksimulator (43) durch Logik-Simulation des LSI-Bauteils erzeugt wurden, bewertet wird und dabei das Prüfmuster ohne Verwendung eines eigentlichen LSI-Prüfgerätes oder LSI-Bauteils bewertet wird.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 1, wobei die Umgebung zur elektronischen Entwicklungs-Automatisierung (41, EDA) ferner ein Bauteilmodell (45) enthält, welches in einer Sprache spezifiziert ist, die vom Logiksimulator (43) interpretiert wird, wobei mit Hilfe des Bauteilmodells (45) Arbeitsschritte des mittels CAD entwickelten LSI-Bauteils simuliert werden.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 1, wobei der Zyklus-Ereignis-Konverter (22) und der Komparator (27) durch Hardware gebildet werden.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 1, wobei der Zyklus-Ereignis-Konverter (22) durch Software und der Komparator (27) durch Hardware gebildet wird.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 1, weiterhin enthaltend eine Bauteilfunktions-Addierschaltung (28), welche die Funktionalität des mittels CAD entwickelten LSI-Bauteils durch Hinzufügen von Funktionen erweitert oder durch Modifizieren von Funktionen verändert.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 1, wobei der Komparator aufweist: – einen ersten Komparator (37₁ ) zum Synchronisieren der im ersten und zweiten Speicher (35, 36) gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen den beiden Daten und durch Abrufen von Ausgangdaten des LSI-Bauteils von der Speicherauszugsdatei (15) entsprechend dem vom LSI-Prüfgerät-Simulator (11) gelieferten Prüfmuster; und – einen zweiten Komparator (37₂ ) zum Synchronisieren der im ersten und zweiten Speicher (35, 36) gespeicherten Daten durch Vergleich des Taktverhältnisses zwischen den beiden Daten und durch Abrufen von Eingangsdaten des LSI-Bauteils von der Speicherauszugsdatei (15) entsprechend dem vom LSI-Prüfgerät-Simulator (11) gelieferten Prüfmuster; und wobei das System ferner aufweist: – eine zwischen dem ersten und dem zweiten Speicher (35, 36) angeordnete Bauteilfunktions-Addierschaltung (38), welche die Funktionalität des LSI-Prüflings optional durch Hinzufügen von Funktionen erweitert.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 6, wobei sowohl der erste als auch der zweite Speicher jeweils aus einer Vielzahl von kleinen Speichern (35₁ , 35₂ , 36₁ , 36₂ ) besteht, die eine Überlappungsfunktion durchführen, wobei abwechselnd Daten gelesen und gespeichert werden.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 6, wobei der Zyklus-Ereignis-Konverter (22) und der erste und zweite Komparator (37₁ , 37₂ ) durch Hardware gebildet werden.
Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen nach Anspruch 6, wobei der Zyklus-Ereignis-Konverter (22) durch Software und der erste und zweite Komparator (37₁ , 37₂ ) durch Hardware gebildet wird.