[go: up one dir, main page]

DE2439577C2 - Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens

Info

Publication number
DE2439577C2
DE2439577C2 DE2439577A DE2439577A DE2439577C2 DE 2439577 C2 DE2439577 C2 DE 2439577C2 DE 2439577 A DE2439577 A DE 2439577A DE 2439577 A DE2439577 A DE 2439577A DE 2439577 C2 DE2439577 C2 DE 2439577C2
Authority
DE
Germany
Prior art keywords
circuit
test
input
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2439577A
Other languages
English (en)
Other versions
DE2439577A1 (de
Inventor
Michael Joseph Poughkeepsie N.Y. Patti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2439577A1 publication Critical patent/DE2439577A1/de
Application granted granted Critical
Publication of DE2439577C2 publication Critical patent/DE2439577C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

a) Erzeugen von Prüfmustern aus f diskreten, eine logische 1 darstellenden und s diskreten, eine logische Null darstellenden Signalen, wobei s und £ ganze Zahlen zwischen 0 und 2000 sowie s+f=n sind, für jeden Schritt eines Prüfmusters, wobei der Wert von r durch die Wahrheitstabeile der zu prüfenden Schaltung bestimmt wird; und
b) Verändern von ν der r diskreten, eine logische 1 darstellenden Signale zwischen einem größten und einem kleinsten Wert; und
c) Verändern von u der s diskreten, eine logische Null darstellenden Signalen zwischen einem größten und einem kleinsten Wert, wobei u und ν jeweils ganzzahlig sind und zwischen Null und s bzw. Null und r liegen; und
d) Anlegen dieser ein Prüfmuster darstellenden η elektrischen Signale, die sich aus v, t—v, u und s—u Signalen zusammensetzen, an den π diskreten Eragangskleiamen &.r zu untersuchenden und zu prüfenden Schaltung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichner, daß die Werte von u und ν rein zufällig bestimmt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vorbestimmte Werte von u bzw. ν verwendet werden, wobei sich jeder der ν diskreten, eine logische 1 darstellenden Signale aus einer Veränderung eines vorbestimmten der t, eine logische 1 darstellenden Signale ergibt und wobei sich jedes der u diskreten, eine logische Null darstellenden Signale aus der Veränderung eines vorbestimmten der 5 eine logische Null darstellenden Signale ergibt
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ν diskreten Signale auf einem ersten Potential, die f— ν Signale auf einem zweiten Potential, die u Signale auf einem dritten und die 5— υ Signale auf einem vierten Potential liegen, und daß die vier elektrischen Potentiale nicht gleich sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ν diskreten, eine logische 1 darstellenden Signale auf einem ersten Potential liegen, dessen Größe während eines Zeitintervalls fi sich in vorbestimmter Weise ändert, während die f— ν diskreten, eine logische 1 darstellenden Signale auf einem zweiten Potential liegen, dessen Größe sich während des Zeitintervalls (1 nicht ändert, daß ferner die u diskreten, eine logische Null darstellenden Signale auf einem dritten Potential liegen, dessen Größe sich während des Zeitintervalls fi in vorbestimmter Weise ändert, daß die s— u diskreten, eine logische Null darstellenden Signale auf einem vierten Potential liegen, dessen Größe sich während des Zeitintervalls ti nicht ändert, wobei die vier Potentiale während des Zeitintervalls t\ voneinander verschieden sind, und daß das Zeitintervall U einen Bruchteil einer Sekunde beträgt
6. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, mit einer Systemsteuerung, einem System-Taktgeber und einer Vergleicherschaltung zum Prüfen einer hochintegrierten Schaltung durch Anlegen von Prüfimpuismuster-Folgen an η Eingangsklemmen der zu prüfenden Schaltung und Vergleichen der an m Ausgangsklemmen der zu prüfenden Schaltung auftretenden Signale mit in der Systemsteuerung abgespeicherten Sollwerten, gekennzeichnet durch einen Zufallsgenerator (4) und eine Decodierlogik (3), an der eingangsseitig Prüfmustersignale und Zufallsimpulse anliegen, sowie durch Potentialquellen (35Λ 36Λ, 37A, 38A), die je nach Ansteuerung durch die Prüfmustersignale und die Zufallsimpulse an die Eingangsklemmen (18) der integrierten Schaltung (17) angelegt werden.
7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Decodierlogik (3) eine erste bistabile Kippschaltung (25) aufweist, die durch die Zufallsimpulse in völlig beliebiger Weise umschaltbar ist, daß ferner mindestens eine weitere bistabile Kippschaltung (26,37) vogesehen ist, -die durch die Prüfmusterdaten und Steuerbefehle oder die Ausgangssignale der ersten bistabilen Kippschaltung (25) ansteuerbar ist, und daß mit den Ausgängen der weiteren bistabile» Kippschaltungen (26, 27) vier UND-Glieder (28, 29, 30, 31) in der Weise verbunden sind, daß immer nur ein UND-Glied ausgangsseitig ein Signal abzugeben vermag, und daß die Ausgänge der UND-Glieder mit Schaltern (35, 36, 37,38) in der Weise verbunden sind, daß bei Auftreten eines Ausgangssignals an einem UND-Glied eines von vier vorbestimmten Potentialen (35Λ, 36Λ, 37A 38) an einer der π Klemmen der zu prüfenden Schaltung angelegt wird, und daß dabei die Auswahl des jeweils anzulegenden Potentials durch das Prüfmustersignal und die durch den Zufallsgenerator (4) umschaltbare erste bistabile Kippschaltung (25) bestimmt ist
8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Ausgänge der Schalter (35,36,37, 38) gemeinsam mit dem Eingang eines Operationsverstärkers (39) verbunden sind, dessen Ausgang (ISA) mit einer de.; π Eingangsklemmen verbunden ist
9. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine weitere Kippschaltung (26) der Steuerung für die logischen Signale 0 oder 1 dient, und daß die erste bistabile Kippschaltung (25; 2SA) der Umschaltung der eine logische 1 bzw. eine logische Null darstellenden Signale zwischen zwei jeweils unterschiedlichen Potentialen (35Λ, 36/i; 37Λ, 3&A) dient.
Die Erfindung betrifft ein Verfahren zum Prüfen von hochintegrierten logischen Schaltungen nach dem Oberbegriff des Anspruchs 1 sowie eine Einrichtung zur Durchführung des Verfahrens nach dem Oberbegriff des Anspruchs 6.
Bisher hat man verschiedene elektronische Schaltungen und Vorrichtungen dadurch geprüft, daß man ihr
3 4
Ansprechverhalten mit dem einer bekannten Schaltung und wegen der Notwendigkeit, daß viele unterschiedli-
verglichen hat ehe Betriebsparameter überprüft werden mü5sen„ziem-
Ein wesentliches Merkmal der hier zu prüfenden lieh schwierig. Um das Arbeiten einer gegebenen Schal-Schaltungen ist darin zu sehen, daß die zahlmäßige Aus- tung vollständig zu bewerten, muß sie sowohl statischen beute bei solchen integrierten Schaltungen relativ klein 5 als auch dynamischen Prüfungen und Messungen unterist, das heißt, daß ein sehr hoher Prozentsatz der Schalt- zogen werden. Bei diesen Prüfungen muß auf Leitung kreise bei der Prüfung zurückgewiesen wird. Außerdem und auf Funktion überprüft werden, wobei die letztere verbietet sich bei der großen Anzahl der im allgemeinen Prüfung insbesondere beim Prüfen logischer Schaltkreivorkommenden THSenummern ein maßgeschneidertes se wichtig ist, um festzustellen, ob der Schaltkreis, der Prüfsystem für jede einzelne Teilenummer einer Schal- io geprüft werden soll, auf ein entsprechendes Eingangssitung. Aus Kostengründen ist selbst die Verwendung ei- gnal die gewünschte logische Operation durchführt Bei nes Prüfsystems ausgeschlossen, bei dem-eine große An- einer Funktionsprüfung, die entweder kombinatorisch zahl einzelner, komplizierter Programme für jede Teile- oder sequentiell durchgeführt werden kann, wird ein nummer durchgeführt werden muß. Kostenmäßige und bekanntes Signal einem oder mehreren der Eingänge zeitliche Überlegungen verbieten es auch, jeden logi- is der Schaltung zugeführt und das tatsächlich auftretende sehen Schaltkreis optisch zu überprüfen. Ferner ist es Ausgangssignal wird überprüft, um zu bestimmen, ob es von der Arbeitsgeschwindigkeit und vom Wirkungsgrad dem gewünschten Ausgangssignal, das die Schaltung her erwünscht, diese Bauelemente und Schaltungen richtigerweise in Abhängigkeit von dem genau spezifi- bzw. Schaltkreise auf Echtzeitbasis zu prüfen. Bisher zierten Eingangssignal abgeben sollte, entspricht
bekannte Prüfgeräte können komplexe, funktionale, lo- 20 Beim Durchführen dieser Prüfungen irr ~s erwünscht gische Schallungen dieser Art nicht prüfen, das heißt, daß die Schaltung in bezug auf Last, Stromversorgung eine Prüfung in Echtzeit unter ungünstigsten Bedkigun- und bei logischen Schaltkreisen mit Taktsignalen möggen der möglichen Belastung, wie dies durch die i/erlie- liehst in der Nähe ihrer tatsächlichen Betriebsbedingungende' Erfindung ermöglicht werden soll, ist derzeit gen betrieben wird. Dabei hat man festgestellt daß es nicht möglich. 25 sehr erwünscht ist solche Schaltungen oder Schal tkrei-
Eine der bedeutendsten Entwicklungen der neueren se unter den ungünstigsten Bedingungen oder für den
Zeit auf dem Gebiet der Herstellung elektrischer Schal- ungünstigsten Fall aller auftretenden Bedingungen zu
tungen ist die integrierte Schaltungstechnik (LSI), bei prüfen.
der eine große Anzahl von Schaltkreisen mit einer gro- Als »ungünstigster Fall« können dann die.Betriebsbe-
ßen Anzahl und auch unterschiedlicher Bauelemente auf 30 dingungen bezeichnet werden, unter denen die Schal-
einem einzigen Plättchen aus Halbleitermaterial herge- tung erwartungsgemäß als Forderung oder als Wunsch
stellt wird. Diese Herstellungsverfahren wurden durch immer noch eine brauchbare, akzeptable Leistung er-
die dann folgende Entwicklung von Metall-Oxyd-Silici- bringt
um (MOS)- und Metall-Dickes-Oxyd-Silicium Aufgabe der Erfindung ist es deshalb, ein Verfahren
(MTOS)-Verfahren erleichtert 35 zum Prüfen hochintegrierter logischer Schaltungen an-
In solchen integrierten Schaltungen ist das Halbleiter- zugeben, das eine wirkungsvolle Prüfung unter Berück-
plättchen, das die integrierten Schaltkreise trägt, in ei- sichtigung der Grenzwerte für die Signalpegel ermög-
nem Gehäuse eingeschlossen und weist eine Anzahl von licht sowie eine Einrichtung zur Durchführung des Vsr-
Anschlußstiften für den Anschluß äußerer Schaltungen fahrens zu schaffen.
auf. Die Verbindungen zwischen diesen Anschlußstiften 40 Diese Aufgabe wird durch ein Verfahren mit den im
und den Eingangs- und Ausgangsklemmen der inte- Kennzeichen des Anspruchs 1 angegebenen Verfah-
grierten Schaltungen werden durch sehr dünne, metalli- rensschritten sowie durch eine Einrichtung mit den im
sehe Drähte hergestellt die an den Stiften und den An- Kennzeichen des Anspruchs 6 angegebenen Merkmalen
Schlüssen der integrierten Schaltung angelötet sind. gelöst
Komplexe elektronische Anlagen für die Verarbei- 45 Zum Prüfen der Beanspruchung von logischen Schaktung oder Übertragung von Daten bestehen aus einer kreisen unter Grenzbedingungen wird erfindungsgegroßen Anzahl solcher integrierter Schaltungseinheiten, maß ein Verfahren mit Zufallseinstellung der einzelnen und man muß daher notwendigerweise in der Lage sein, Pegel benutzt Wie aus der nachfolgenden Beschreibung das einwandfreie Arbeiten dieser integrierten Schaltun- der den schlechtesten Fall der Beanspruchung darsteigen zu überprüfen. 50 !enden Beschreibung kervorgehen wird, darf man das
Dise hochintegrierte Schaltungstechnik macht es Verfahren gemäß der Erfindung mit Zufallseinstellung möglich, daß eine große Anzahl von Schaltkreisen in auf bestimmte Eingangspegel nicht mit der Erzeugung einem relativ kleinen Volumen untergebracht werden von Mu.*te*n nach dem Monte Carlo-Verfahren verkann. Diese Schaltkreise haben die ganz wesentlichen wechseln. Das gemäß der Erfindung verwendete Muster Vorteile, daß sie bei geringen Leistungsverlusten und 55 verwendet das Anlegen einer Anzahl von logischen Einbei hohen Betriebs- bzw. Schaltgeschwindigkeiten ar- sen und Nullen an den Eingang einer zu prüfenden beiten. Schaltung. Die Einsen haben dabei eine Zufallsvertei-
Somit sind hochintegrierte Schaltungen ganz allge- lung der Art, daß ski entweder auf dem höchstmöglich
mein nunmehr im Gebrauch, beispielsweise als logische- positiven Pegel oder auf dem kleinsten positiven Pegel
oder Speicherschaltungen in digitalen Datenverarbei- eo liegen, während die Nullen rein zufällig entweder beim
tungsanlagen und dergleichen. Die Zuverlässigkeit sol- am meisten negativen Pegel oder beim geringste^ iviga-
cher Systeme hängt weitgehend von der Zuverlässigkeit tiven Pegel liegen. Diese Pegel sollen im folgenden als
und Genauigkeit der Arbeitsweise der Schaltungsbau- MPUL, LPUL, MNDL und LNDL bezeichnet werden
gruppen ab und somit benötigt man auch neuerdings und die kritischen Werf ? des Eingangssignals darstellen,
neue und komplizierte Prüfeinrichtungen und Verfah- 65 Die zu prüfende Schaltung muß in Abhhängigkeit von
ren zum Prüfen solcher h-jchintegrierter Schaltkreise. einer größeren Anzahl von Mustern, die aus diesen kriti-
Ein solches Prüfen ist wegen der großen Anzahl der sehen Werten bestehen, zufriedenstellend arbeiten, um
verschiedenen funktioneüen Abschnitte jeder Schaltung annehmbar zu sein. Es ist dabei erwünscht, eine Schal-
5 6
tung unter der strengsten Kombination dieser den Die Wahrheitstabelle einer typischen LSl-logischen schlechtesten Fall darstellenden Bedingungen zu prüfen, Schaltung verlangt, daß bis zu 10 OOOenden von Mustern B1 das heißt, ein voll brauchbares Ausgangssignal soll von an die zu prüfende Schaltung angelegt werden müssen, der Schaltung abgegeben werden, selbst wenn die Ein- In vielenFällen sind lOOOOOende von Prüfmusterschrit- & gangssignale im Grenzbereich »grade noch gut« liegen, s ten erforderlich. Durch die Erfindung wird jede Treiber-Für eine Schaltung mit nur einem Eingang, wie z. B. eine schaltung für einen Anschlußstift so ausgelegt, daß auslnverterstufe, wird für den schlechtesten Fall zur Prü- gangsseitig für eine logische 1 und eine logische 0 je fung lediglich MPUL oder LPUL für eine 1 und in Ab- zwei Werte auftreten. Diese Werte sind der am höchhängigkeit von der Technologie MNDL oder LNDL für sten positive Pegel und der niedrigste positive Pegel eine Null zugeführt Für Schaltungen mit mehreren Ein- io (MPUL und LPUL) für eine logische 1 und der am meigängen, wie z. B. ein UND- oder ein ODER-Glied oder sten negative Pegel und der geringste negative Pegel eine Kombination aus UND-Gliedern, ODER-Gliedern (MNDL und LNDL) für eine logische 0. Jede dieser und Inverterstufen usw. ist eine Analyse zur Feststel- Treiberschaltungen wird für zwei Eingangssignale prolung der eingangsseitig zuzuführenden Muster über die grammiert. Das erste Eingangssignal bestimmt, ob das Wahrheitstabelle erforderlich, um herauszufinden, wel- 15 von der Treiberschaltung zu liefernde Ausgangssignal ehe Kombination der Signale MPUL, LPUL, MNDL entsprechend dem für die zu prüfende Schaltung einge- und LNDL die höchsten Anforderungen an die zu prü- setzten Prüfprogramm für jeden Prüfschritt eine 1 oder 'ende Schaltung in άετ am iiicisicn erwünschter! Weise, eine 0 sein so!!. Das zweite Eingangssigna! bestimmt, das heißt für den schlechtesten oder schlimmsten Fall, daß am Ausgang der Treiberschaltung, unabhängig dastellen. Man sieht, daß mit fortschreitender Wahrheits- 20 von, welcher logischer Zustand 1 oder 0 hierfür protabelle an einem gegebenen Eingang in einem Muster grammiert ist, der niedrigere Wert (LPUL oder MNDL) MPUL und MNDL und in einem nächsten Muster oder der höhere Wert (MPUL oder LNDL) auftritt.
LPUL oder LNDL zugeführt werden müssen. Die Bestimmung, ob an den entsprechenden Aus-Für eine relativ einfache logische Schaltung mit rela- gangsleitungen der Treiberschaltung eine logische 1 tiv wenigen Eingängen oder mit relativ kleiner Schalt- 25 oder eine logische 0 auftritt, wird durch ein vorbestimmkreisdichte ist die Wahrheitsprüftabelle nicht komplex, tes Prüfprogramm gesteuert während die hohen bzw. und die für eine Prüfung des schlechtesten Falles erfor- niedrigen VVte für jedes der Ausgangssignale der Treiderliche Analyse ist leicht durchführbar. berschaltung in jenem Prüfschritt unabhängig von den Wenn sich jedoch die Schaltkreisdichten und die Ein- Ausgangssignalen anderer Treiberschaltungen in beliegangsleitungen in Größenordnungen bewegen, wie sie 30 biger Folge auftritt Auf diese Weise erzielt man eine bei hochgradig integrierten Schaltungen auftreten, dann hohe Wahrscheinlichkeit, daß alle Eingangskreise mit nimmt die Analyse astronomische Werte in bezug auf den schlechtesten Bedingungen beansprucht werden, die Anzahl der für eine vollkommene Erschöpfung der wenn man die große Anzahl der zum Prüfen typischer Wahrheitstabelle erforderlichen Prüfmuster an. Von ei- LSI-Schaltungen und Aufbauten erforderlichen Prüfnem praktischen Gesichtspunkt aus wird es tatsächlich 35 schritte in Betracht zieht Die Wahrscheinlichkeit daß unmöglich, vollständig und mit gutem Wirkungsgrad alle Eingangskreise für den schlechtesten Fall beanhochgradig integrierte Schaltkreise nach den bisher be- sprucht werden, nimmt mit zunehmender Anzahl der kannten Verfahren zu prüfen. Die derzeit benutzten Prüfschritte zu.
Prüfverfahren zum Prüfen von LSI sind insoweit wir- Beim Entwurf des Systems und beim Entwurf der kungsmäßig stark eingeschränkt als es das Anlegen von 40 Steuerschaltungen für die Anschlußstifte kann man erPrüfmustern für den schlechtesten Fall betrifft Diese reichen, daß die Ausgangssignale der Treiberschaltunbekannten Prüfverfahren arbeiten mit festen Pegeln, gen zwischen MPUL und LPUL für die logische 1 und das heißt alle Eingangssignale 1 haben den gleichen zwischen LNDL und MNDL für die logische 0 im einge-Wert (das heißt 1 = MPUL oder LPUL) und alle Nullen schwungenen Zustand für 1 bzw. 0 abwechseln. In einer haben ilen gleichen Wert (MNDL oder LNDL) für einen 45 bevorzugten Ausführungsform der Erfindung wird eine gegebenen Durchlauf durch die Wahrheitstabelle. Man Treiberschaltung verwendet die Verriegelungsschalhat ferner bereits vorgeschlagen, einen zweiten Durch- tungen benutzt wodurch im eingeschwungenen Zulauf durch die Wahrheitstabelle vorzunehmen, um die zu stand ein Ausgangssignal einer der folgenden vier Zuprüfende Schaltung in der entgegengesetzten Richtung stände MPUL, LPUL, LNDL oder MNDL abgegeben zu beanspruchen. Zur1 Klarstellung sei gesagt daß dann, 50 wird Man erkennt jedoch, daß bestimmte Schaltungen wenn der erste Durchgang durch die Wahrheitstabelle dadurch wirksam geprüft werden können, daß man eimit Einsen bei LPUL und Nullen bei LNDL durchge- nen gleitenden Übergang im eingeschwungenen Zuführt wurde, daß dann der nächste Durchgang bei stand, nämlich zwischen den Grenzen von 1 (MPUL, MPUL bzw. MNDL durchgeführt werden muß. Offen- LPUL) oder zwischen den Grenzen von 0 (LNDL, sichtlich gibt es dabei zwei andere Kombinationen, die 55 MNDL)zu\äS>L· Bei dieser Lösung erzielt man außerdem man noch anlegen könnte, nämlich LPULJMNDL und noch den zusätzlichen Vorteil, daß die zu prüfende MPULJLNDL Keine dieser Bedingungen ergeben je- Schaltung mit verrauschten oder gestörten Einsen oder doch in Wirklichkeit für alle durch die Wahrheitstabelle Nullen geprüft wird und dies wird anschließend als eine hindurchführenden Schritte eine optimale Beanspru- weitere Ausführungsform der Erfindung beschrieben chung. das heißt die bisher vorgeschlagenen Lösungen 60 werden.
sind bestenfalls Kompromisse. Bekanntlich liegt die Anzahl der Eingangs/Aus-Die heue und erfinderische Prüfeinrichtung und das gangsstifte für eine typische LSI-Schaltung in der Grödabei angewandte Prüfverfahren überwindet nicht nur ßenordnung zwischen 10 und 300, und die Zahl der Andie Beschränkungen des Standes der Technik, sondern schlußstifte für einen typischen Aufbau mit einer Anzahl gestattet auch eine hoch wirksame und effiziente Prü- 65 von hochintegrierten Schaltungen liegt in der Größenfung von hochintegrierten Schaltungen. Das neue Ver- Ordnung von 200 bis 3000. Durch die Erfindung ist es fahren und die neue Einrichtung soll dabei zunächst in tatsächlich möglich, Schaltungen zu prüfen, die eine dereiner Zusammenfassung wie folgt dargestellt werden: artig hohe Anzahl von Anschlußstiften aufweist
7 8
Die Erfindung wird nunmehr anhand von Ausfüh- stemsteuerung oder eine entsprechende Datenverarbei-
rungsbeispielen in Verbindung mit den Zeichnungen im tungsanlage einen Speicher und dient als Quelle für
einzelnen beschrieben. Prüfmuster, die zu erwartenden Ergebnisse und die Syn-
In den Zeichnungen zeigt chronisiersignale für das gesamte System. Die Daten-
F i g. 1 ein Blockschaltbild einer Ausführungsform der 5 Verarbeitungsanlage steuert auch die Arbeitsweise der
Erfindung, Prüfeinrichtung. Der Systemspeicher nimmt auch Daten
F i g. 2 eine idealisierte Darstellung der elektrischen zur Speicherung auf, die die Annahme oder Zurückwei-
Darstellufig einer logischen 1 durch einen von zwei Zu- sung betreffen, einschließlich der Befehlsdaten hoch/
ständen (MPUL oder LPLJL) und einer logischen 0 tief, die sich auf die zu prüfende Schaltung beziehen. Die
durch einen von zwei Zuständen (LNDL oder MNDL). 10 Prüfmuster, wie sie hier verwendet werden, liefern die
In F i g. 2 ist eine logische 1 durch eine positive Span- elektrischen Darstellungen der logischen Einsen und
nung und eine logische 0 durch eine negative Spannung Nullen, die an der zu prüfenden Schaltung und deren
dargestellt Dies ist nur zur Erläuterung so dargestellt, Eingangsklemmen angelegt werden sollen. Für jede Ein-
da eine logische 1 eine positive Spannung und eine logi- gangsklemme der zu untersuchenden Schaltung ist ein
sehe 0 eine weniger positive Spannung sein kann, oder 15 Kanal vorgesehen. Diese Kanäle übertragen Prüfmu-
eine logische 1 kann beispielsweise eine positive Span- sterdaten von der Systemsteuerung an die zu prüfende
nung und die logische 0 Erd- oder Nullpotential haben. Schaltung. Jeder Kanal enthält eine logische Decodier-
Gleicherweise kann eine logische 1 Erd- oder Nullpo- schaltung. Jedem Kanal ist eine unabhängige Zufallsim-
tentiai sein und eine logische ö kann ein negatives Po- puisqueiie zugeordnet. Ebenfalls ist jedem Kanal eine
tential sein; oder eine logische 1 kann eine negative 20 Analogsteuerung zugeordnet. Die logische Decodier-
Spannung und eine logische O eine noch weiter negative schaltung jedes Kanals nimmt Prüfmusterinformation
Spannung sein. Alles hängt dabei von der jeweils ver- sowie Zufallsimpulsdaten von der Zufallsimpulsquelle
wendeten Technologie und den dabei angewandten Be- auf und liefert über seine zugeordnete Analogsteuerung
zeichnungen ab. Wesentlich ist, daß eine elektrische einen von vier Befehlen. Für jeden Schritt eines Prüfmu-
Darstellung für eine logische 1 und eine logische O in der 25 sters geht von der Decodierlogik jeweils ein und nur ein
Weise gewählt sein müssen, daß elektrische Schaltun- Befehl aus, nämlich MPUL, LPUL LNDL oder MNDL
gen zwischen diesen beiden Zuständen unterscheiden Wenn also die zu prüfende Schaltung η Eingangsklem-
können. men aufweist, dann sind η unabhängige Kanäle erfor-
In gleicher Weise kann man auch andere elektrische derlich. Jeder Kanal hat seine Decodierlogik, seine ZuGegebenheiten verwenden, wie z. B. den elektrischen 30 fallsimpulsquelle und eine Analogsteuerung mit vier Strom. Steuerleitungen. Eine Systemsynchronisierung nimmt
F i g. 3A und 3B, die gemäß F i g. 3 nebeneinander zu Systemsynchronisiersignale von der Systemsteuerung legen sind, eine neuartige Decodierlogik und eine Ein- auf und liefert Takt- und Steuersignale, wie z. B. Zufallsgangstreiberschaltung für jede Eingangsklemme des in impuls-Entsperrsignal, Steuerungs-Befehlssignal und F i g. 1 gezeigten zu prüfenden Systems, wobei 35 Abtastdaten-Befehlssignal. Das Zufallsimpuls-Entsperr-
F i g. 3A die neue Decodierlogik zeigt, die in dem in signal schaltet die Zufallsimpulse durch die Decodierlo-
F i g. 1 gezeigten System je Eingangsklemme eingesetzt gik hindurch. Das Sieuerungs-Bcichlssigna! wird durch
wird und die Decodierlogik benutzt und betätigt die Analog-
Fig.3B den neuen Eingangstreiber, der in dem in steuerung in Abhängigkeit von den Prüfmusterdaten
F i g. 1 gezeigten System je Eingangsklemme benutzt 40 und dem Rauschen oder den Störungen der Zufallsim-
wird, pulsquelle. Der Eingabe-Treiber ist zwischen der Ana-
F i g. 4 ein Impulsdiagramm zur Darstellung der Zeit- logsteuerung und der Eingangsklemme der zu untersu-
lage der einzelnen in F i g. 1 auftretenden Impulse, chenden Schaltung angeschlossen. Für jeden Kanal ist
F i g. 5A die Anordnungen der F i g. 5 und 3B neben- ein Eingabe-Treiber vorgesehen, und sie haben dabei
einander, zur Darstellung einer neuen Treiberschaltung, 45 alle eine Schnittstellenfunktion. Ein Vergleicher nimmt
die als weitere Ausführungsform zum Ansteuern von das Ausgangs-Datensignal der zu untersuchenden
Anschlußstiften benutzt werden kann, Schaltung sowie ein Datensignal für die zu erwartenden
F i g. 6 ein Impulsdiagramm zur Darstellung der Zeit- Ergebnisse und ein Signal zum Abtasten des Datenbelage der einzelnen in der Anordnung gemäß F i g. 1,3B, fehls von der Systemsynchronisierung auf und liefert an 5 und 5A auftretenden Impulse und 50 die Systemsteuerung ein Signal darüber, ob die zu un-
F i g. 7 eine neuartige Treiberschaltung für die An- tersuchende Schaltung anzunehmen oder zurückzuwei-
schlußstifte, die in einer weiteren Ausführungsform der sen ist. Der Vergleicher enthält dabei eine Vergleichs-
Erfindung benutzt werden kann. stufe für jede Ausgangsklemme der zu untersuchenden
Es ist allgemein bekannt, Datenverarbeitungsanlagen Schaltung. Für jede Ausgangsklemme der zu untersuzur Primärsteuerung einer elektronischen Prüfeinrich- 55 chenden Schaltung gibt es auch ein Datensignal für das
tung zu benutzen. Die Datenverarbeitungsanlage steu- zu erwartende Ergebnis und dafür, ob die zu untersu-
ert dabei den Prüfablauf und die einzelnen Parameter chende Schaltung akzeptierbar ist oder nicht
unter Einfluß eines Prüfprogramms. Die Erstellung von
Prüfprogrammen ist allgemein bekannt Die Datenver- Einzelbeschreibung eines bevorzugten
arbeitungsanlage und die daran angeschlossenen Vor- eo Ausführungsbeispiels
richtungen liefern dann, gesteuert durch ein Prüfprogramm, die Prüfmuster. Die Prüfprogramme stehen da- F i g. 1 zeigt eine Ausführungsform einer elektronibei in einer funktioneilen Beziehung zu der zu prüfen- sehen Prüfeinrichtung gemäß der Erfindung. Die Syden Schaltung; oder mit anderen Worten, ein erfahrener stemsteuerung 1 stellt die Primärsteuerung für das ge-Programmierer schreibt Prüfprogramme, die die ent- 65 samte System dar und stellt die Taktgabe, die Prüffoige sprechenden Prüfmuster und Verfahren zum Prüfen der und die Parameter gemäß einem Betriebsprüfprozu prüfenden Schaltung enthalten. gramm zur Verfügung. Das Betriebsprüfprogramm
Gemäß der vorliegenden Erfindung enthält eine Sy- wird durch einen Programmierer erstellt. Prüfprogram-
9 10
me gibt es derzeit und sie sind kein Teil der vorliegen- impulse bestimmt.
den Erfindung. Auch ist die Erstellung zusätzlicher Prüf- Das Zufallsimpuls-Entsperrsignal schaltet die Zufallsprogramme zur Durchführung der Erfindung für den impulse während der Ruhepause der Analogsteuerung 8 Fachmann auf diesem Gebiet kein Problem. nach der Decodierlogik 3 durch. Die Analogsteuerung 8
Die Systemsteuerung 1 liefert.Prüfmuster an die De- 5 jedes Kanals besteht aus vier, den Ausgang der Decocodierlogik 3. Jedes Prüfmuster besteht aus einer An- dierlogik 3 mit dem Eingang des Eingangstreibers 9 verzähl von Schrittef und jeder Schritt besteht aus einer bindenden Leitungen. Die Analogsteuerung 8 gibt also Anzahl von elektrischen Signalen für logische Einsen einen der vier zuvorgenannten Befehle an den Ein- und logische Nullen. Jeder Schritt des Prüfprogramms gangstreiber9ab.
enthält also eine elektrische Darstellung entweder einer io Eingangstreiber 9 jedes Kanals ist ausgangsseitig unlogischen 1 oder einer logischen 0 für jede Eingangs- mittelbar mit einer Eingangsklemme 18 der zu untersuklemme der zu prüfenden Schaltung. chenden Schaltung 17 verbunden. Es gibt dabei η Ein-
Für die Diskussion sei angenommen, daß die zu prü- gangstreiber, die jeweils eine Schnittstellenfunktion
fende Schaltung ein logisches Netzwerk mit n-Eingän- ausüben.
gen sei. wobei η eine ganze Zahl im Bereich zwischen 10 15 Die zu prüfende Schaltung ist mit ihren Stromversor- und 3000 sei. Die die Systemsteuerung mit der zu prü- gungsanschlüssen 20 an einem Stromversorgungsgerät fenden Schaltung verbindende Einrichtung soll daher η 16 angeschlossen. Die Ausgangsklemmen 19 der zu prü-Kanäle aufweisen. Jeder Kanal führt ein elektrisches fenden Schaltung 17 sind mit einem Vergleicher 12 verSignal für entweder eine logische 1 oder eine logische 0 bunden.
an eine Eingangsklemme der zu prüfenden Schaltung. 20 Die Systemsteuerung liefert während jedes Prüfmu-Da die einzelnen η Kanäle identisch aufgebaut sind, sterschrittes ein Datensignal für das zu erwartende Erwird nur die Arbeitsweise eines einzigen dieser Kanäle gebnis und sagt für den gerade laufenden Prüfmusterim einzelnen beschrieben. Jeder Kanal enthält eine De- schritt den richtigen Zustand der Ausgangsklemme 19 codierlogik 3, eine Analogsteuerung 8 und einen Ein- der zu prüfenden Schaltung 17 voraus. Mit anderen gangstreiber 9. Die Decodierlogik 3 ist im einzelnen in 25 Worten ist das zu erwartende Ergebnis angebende Da-F ig. 3A dargestellt Die vier Leitungen der Analog- tensignal eine elektrische Darstellung des richtigen Aussteuerung 8 sind im einzelnen in F i g. 3A und 3B gezeigt. gangssignals der zu prüfenden Schaltung 17 für ein ge-
Wie aus F i g. 1 zu sehen, nimmt die Systemtaktgabe 6 gebenes logisches Eingangssignal aus Einsen und NuI-ein Systemsynchronisiersignal von der Systemsteuerung len. Wenn die zu untersuchende Schaltung m Ausgänge 1 auf und liefert die folgenden mit entsprechender Zeit- 30 aufweist, dann enthält das Datensignal für das zu erwarlage auftretenden Ausgangssignale, nämlich Zufallsim- tende Ergebnis m logische Einsen und Nullen. puls-Entsperrsignal, Steuerungs-Befehlssignal, Abtast- Der Vergleicher 12 nimmt die von den Ausgangs-Daten-Befehlssignal. Der Systemtaktgeber 6 kann da- klemmen 19 der zu prüfenden Schaltung kommenden her als Quelle für Torimpulse und Impulse dienen, die Ausgangssignale, das von der Systemsteuerung 1 komalle von der Systemsynchronisierung abgeleitet werden. 35 mende Datensignal für das zu erwartende Ergebnis und Näheres erkennt man aus F i g. 4. das Datenbefehlssignal vom Systemtaktgeber 6 auf und
Jedem der π Kanäle ist eine Zufallsimpulsquelle 4 liefert ein Datensignal an die Systemsteuerung darüber, zugeordnet. Die Zufallsimpulsquelle 4 kann ein frei- ob die zu untersuchende Schaltung die Prüfung bestanschwingender Multivibrator sein, der so geschaltet ist, den hat oder nicht Kurz gesagt, vergleicht der Vergleidaß sich seine Impulsfrequenz völlig zuf fällig und will- 40 eher 12 für jeden Schritt des Prüfmusters das Ausgangskürlich um eine Mittenfreqvenz verteilt, und zwar da- signal der zu untersuchenden Schaltung mit einem bedurch, daß man einmal eine ungeregelte Spannungs- kannten und guten Standardsignal und liefert ein das quelle in Verbindung mit rausch- und temperaturemp- Ergebnis dieses Vergleichs anzeigendes Ausgangssifindlichen Bauelementen benutzt Jede an sich bekannte gnal. Hat die zu untersuchende Schaltung m Ausgangs-Zufallsimpulsquelle oder jeder bekannte Zufallsimpuls- 45 klemmen, dann kann der Vergleicher insgesamt m Bitgenerator kann hier eingesetzt werden. Vergleichsstufen enthalten. Es wird somit für jede Bit-
Das Ausgangssignal der Zufallsimpulsquelle 4 wird position des Ausgangssignals der zu untersuchenden
über ein UND-Glied 5 durch das Zufallsimpuls-Ent- Schaltung ein Vergleich mit der entsprechenden Bitpo-
sperrsignal nach der Decodierlogik 3 durchgeschaltet sition des Datensignals für das zu erwartende Ergebnis
Das Ausgangsignal des UND-Gliedes 5 besteht aus ei- 50 durchgeführt Das das Ergebnis diesesVergleichs anzei-
ner Serie von gruppenweise auftretenden Zufallsimpul- gende Datensignal enthält dann ebenfalls m Anzeigen,
sen, und zwar je eine Gruppe von Zufallsimpulsen je Jede Anzeige des Datensignals für eine Annahme oder
Prüfschritt. In jeder Gruppe gibt es eine unbestimmte Zurückweisung der zu untersuchenden Schaltung zeigt
Anzahl von solchen Impulsen. dabei an, daß das Ausgangssignal einer gegebenen Aus-
Die Decodierlogik 3 nimmt Prüfmusterdaten, Zufalls- 55 gangsklemme 19 der Schaltung 17 beim Vergleich mit
impulse und das Steuerungs-Befehlssignal auf und lie- dem für diese bestimmte Klemme zu erwartende Ergeb-
fert einen und nur einen von vier Befehlen an die Ana- nis beim gerade laufenden Schritt des Prüfmustes gut
logsteuerung 8. Die vier möglichen Befehle sind »Hoch- oder schlecht abschneidet
Eins-Auswahl«, »Tief-Eins-Auswahl«, »Hoch-Null-Aus- Bei logischen Netzwerken mit vielen Eingängen ist wahl«, »Tief-Null-Auswahl« oder MPUL, LPUL, LNDL 60 das Ausgangssignal einer Schaltung mit m Ausgangsbzw. MNDL· klemmen ein Datenwort, das aus logischen Einsen und/
Das Steuerungs-Befehls-Signal bewirkt, daß die Ana- oder Nullen besteht Man sieht, daß diese ausgangsseitig
logsteuerung 8 einen und nur einen dieser näher be- auftretenden Datenworte von der zu untersuchenden
zeichneten Ausgangsbefehle abgibt Der bestimmte, Schaltung an die Systemsteuerung zur Speicherung und
durchdie Analogsteuerung 8 abgegebene Befehl wird in 65 Weiterverarbeitung übertragen werden können, wenn
Abhängigkeit vom Steuerungs-Befehls-Signal durch das die Systemsteuerung eine Datenverarbeitungsanlage
Prüfmuster-Dateneingangssignal und die Anzahl der ausreichender Größe und Kapazität enthält
nach der Decodierlogik 3 hindurchgeschalteten Zufalls- Betrachtet man F i g. 1 und 3A, dann erkennt man, daß
ξ 11 12
i über die Leitung 50 der Zustand des Befehls »Hoch- Ferner sei für die Diskussion angenommen, daß ebens| Tief« der bistabilen Kippschaltung jedes Kanals an die falls jeweils nach Aufnahme der durchgeschalteten Zu-If Systemsteuerung übertragen wird. Die Systemsteue- fallsimpulse die bistabilen Schaltungen der Kanälen—2, ;| ru;.'g fragt dabei den Zustand jeder Hoch-Tief-Befehls- n— 1 und π die folgenden Zustände aufweisen: »zweite.? p vorrichtung während jedes Prüfschrittes ab. Somit ste- 5 Zustand«, zweiter Zustand« bzw. »erster Zustand«. £[ hen also der Systemsteuerung vollständige Prüfdaten Dann liegen an den Klemmen n—2, n—\ uno η der ,,J für die zu untersuchende Schaltung und deren gesamte Eingangsklemmen 18 der zu untersuchenden und zu § Eingangs- und Ausgangsklemmen zur Verfügung. Diese prüfenden Schaltung die elektrischen Signale einer logi· M Daten enthalten das angelegte Eingangssignal, das sich sehen 0 auf ihrem am meisten negativen Pegel, eine $ dabei ergebende Ausgangssignal, Daten, ob die Schal- io logische 1 auf ihrem kleinsten positiven Pegel und eine tung gut oder schlecht ist und Angaben darüber, ob die logische 0 auf ihrem kleinsten negativen Pegel, jeweils angelegte 1 oder 0 hoch oder tief war. Es ist nun klar, daß die Prüfmusterdaten für jeden Das Abfrage-Daten-Befehlssignal ist ein Taktsignal, Schritt des Prüfmusters den logischen Wert (1 oder 0) das während jedes Prüfmusterschrittes eingesetzt wird der den jeweiligen Eingangsklemmen 18 der zu prüfen- und den Vergleich des Ausgangssignals der zu prüfen- is den Schaltung zuzuführenden Signale bestimmt. Ferner den Schaltung mit den Daten des erwarteten Ergebnis- sieht man, daß für jeden Schritt des Prüfmusters der t ses in dem Vergleicher 12 einleitet hohe oder niedrige elektrische Pegelwert des logischen Die Spannungsversorgung 16 liefert die erforderli- Wertes (1 oder 0) das den jeweiligen Eingangsklemmen - chen Potentiale einschließlich F.rdnotential an die Klem- 18 der zu untersuchenden Schaltung zugeführt wird, für men 20 der zu untersuchenden Schaltung 17. Die Anzahl 20 jede Eingangsklemme durch den Zustand der bistabilen ι der voneinander unabhängigen oder separaten Span- Schaltung des dieser bestimmten Eingangsklemme zu-I: nungsversorgungsgeräte wird durch die zu prüfende geordneten Kanals unabhängig bestimmt wird. Außer-■ Schaltung bestimmt. Benötigt man ρ getrennte Span- dem stellt sich der Zustand jeder der den einzelnen η ',, nungen für die Schaltung, die geprüft werden soll, dann Kanälen zugeordneten bistabilen Schaltungen völlig zu- !"· sind ebenfalls ρ Spannungsversorgungsgeräte vorgese- 25 fällig in Abhängigkeit von den Zufallsimpulseii ein, die hen, die jeweils einzeln mit der zu prüfenden Schaltung ebenfalls voneinander unabhängig von den entspreverbunden sind. Der Ausdruck »Spannungsversorgung« chenden Zufallsimpulsquellen geliefert werden. Jede der soll hierbei geregelte und nichtgeregelte Spannungs- Zufallsimpulsquellen ist einer der π bistabilen Kippquellen, Konstantstromquellen und Erdverbindungen schaltungen und dem zugehörigen Kanal ausschließlich mit einschließen. 30 zugeordnet
Die Arbeitsweise der in Fig. 1 dargestellten Schal- Damit wird klar, daß für jeden Schritt des Prüfmu-
1 tung ist dabei wie folgt: sters die der zu untersuchenden und zu prüfenden
ι Die Systemsteuerung 1 liefert an jeden der π Kanäle Schaltung zuzuführenden logischen Signale 1 und 0 in
I eine elektrische Darstellung einer logischen 1 oder einer völlig beliebiger Weise zwischen einem höchsten Wert
1 logischen 0. Es sei angenommen, daß am Kanal n—3 35 und einem niedrigsten Wert modifiziert werden.
eine Darstellung einer logischen 1 liegt, daß am Kanal Während dieses Teils jedes Prüfschrittes wird das von n—2 die elektrische Darstellung einer logischen 0 liegt, der zu prüfenden Schaltung kommende Ausgangssignal daß am Kanal n—\ die elektrische Darstellung einer mit einem als gut bekannten Einheitssignal verglichen, logischen 1 liegt und am Kanal π die elektrische Darstel- um dabei festzustellen, ob die zu untersuchende Schallung einer logischen 0 auftritt 40 tung schlecht oder gut ist. Dieses Prüfergebnis wird Die Decodierlogik 3 des Kanals n—3 nimmt eine logi- dann zur Verwertung und/oder Speicherung an die Sy-I sehe 1 auf und gibt über die Analogsteuerung 8 einen stemsteuerung abgegeben.
: Befehl einer logischen 1 entweder bei dem am höchsten Die Vergleichsergebnisse und andere Prüf ergebnispositiven Pegel (MPUL) oder bei dem kleinsten positi- daten werden nach der Systemsteuerung übertragen. Es ven Pegel (LPUL) ab. Welcher der beiden Pegel durch 45 ist bekannt, daß \p einem Prüfsystem bestimmte Speidie Decodierlogik 3 des Kanals n—3 abgegeben wird, cherelemente zu entsprechenden Prüfzeiten abgetastet nämlich MPUL oder LPUL, wird durch eine in der De- werden sollten und insbesondere im Anschluß an eine codierlogik selbst enthaltene bistabile Schaltung be- Fehleranzeige. Bei der neuen Prüfschaltung können zustimmt In der bevorzugten Ausführungsform der Erfin- mindest der Status der bistabilen Schaltung 25 für jede dung kann sich die in der Decodierlogik 3 befindliche 50 einzelne Eingangsklemme, insbesondere im Falle einer S bistabile Schaltung während jedes Schrittes eines Prüf- Fehleranzeige, und eine oder mehrere Ausgangsklem-• musters in einem ihrer beiden stabilen Zustände befin- men abgetastet werden. (Vergleiche Leitungen 50 in ψ: den. Zwischen den einzelnen Schritten des Prüfmusters F i g. 1 und 3A.) Diese Information wird dann zusammen ί ändert sich, in Abhängigkeit von durchgeschalteten Zu- mit der Prüfmusterinformation (die bereits im Speicher ö? fallsimpulsen, die vom Zufallsimpulsgenerator 4 des Ka- 55 liegt) und in Verbindung mit den Prüfschrittdaten, auf H nals Π—3 geliefert werden, der Schaltzustand der bista- die hin die Fehleranzeige aufgetreten ist, nach richtiger ,ös bilen Schaltung des Kanals n—3 beliebig oft Es sei für Analyse durch die Datenverarbeitungsanlage und/oder ?! die Diskussion zunächst angenommen, daß die bistabile menschliche Beurteilung wertvolle diagnostische Daten IfI Schaltung oder bistabile Kippschaltung des Kanals n—3 in bezug auf den oder die Fehler der zu untersuchenden ϊΚ nach Aufnahme der durchgeschalteten Zufallsimpulse ω Schaltung liefern.
t» sich in ihrem ersten Betriebszustand befindet Dann lie- Die Decodierlogik 3 in F i g. 3A, die innerhalb jedes
ff fern die Analogtreiber des Kanals λ—3 an den Ein- der vorgenannten η Kanäle benutet wird, wird nunmehr
ü gangstreiber 9 des Kanals n—3 einen Befehl MPUL im einzelnen beschreiben. Während jedes Schrittes des
Jl (Hoch-Eins Auswahl). Daraufhin gibt der Eingangstrei- Prüfmusters liegt an der Klemme 21 entweder eine logi-
f§ ber 9 des Kanals n—3 an die Eingangsklemme n—3 der 65 sehe 1 oder eine logische 0. Die Klemme 21 ist mit dem
p Eingangsklemmen 18 der zu prüfenden Schaltung eine Eingang D der bistabilen Kippschaltung 26 verbunden.
i§ logische 1 mit dem am meisten positiven Pegel (MPUL) Der Treiber-Steuerbefehl liegt an der Klemme 22 und
m ab. damit am Eingang C der bistabilen Kippschaltung
und am Eingang C der bistabilen Kippschaltung 27. Die Klemme 23 ist mit einer positiven Potentiaiqueüe mit einem Potential in der Größenordnung einer logischen 1 verbunden. Das positive Potential der Klemme 23 liegt an den Eingangsklemmen J und K der bistabilen Kippschaltung 25. Die ftusgangsklemme Q der bistabilen Kippschaltung 25 ist mit der Eingangsklemme D der bistabilen Kippschaltung 27 verbunden. Ein UND-Glied 28 ist mit seinem ersten Eingang mit der Q-Ausgangsklemme der bistabilen Kippschaltung 26 und mit dem zweiten Eingang mit der Q-Ausgangsklemme der bistabilen Kippschaltung 27 verbunden und weist einen Ausgang auf, der mit »Hoch-Eins-Auswahl« bezeichnet ist Ein UND-Glied 29 ist mit seinem ersten Eingang mit der Ausgangsklemme Q der bistabilen Kippschaltung 26 und mit seinem zweiten Eingang mit der Ausgangskiemme Q der bistabilen Kippschaltung 27 verbunden und weist einen Ausgang auf, der mit »Tief-Eins-Auswahl« bezeichnet ist. Ein UND-Glied 30 ist mit einem ersten Eingang mit der Ausgangsklemme Q der bistabilen Kippschaltung 25 und mit einem zweiten Eingang am Ausgang Q der bistabilen Kippschaltung 27 angeschlossen und weist einen Ausgang auf, der mit »Hoch-Null-Auswahl« bezeichnet ist. Ein UND-Glied 31 ist mit einem ersten Eingang an der Ausgangsklemme Q der bistabilen Kippschaltung 26 und mit einem zweiten Eingang an der Ausgangsklemme Q der bistabilen Kippschaltung 27 angeschlossen und weist einen Ausgang mit der Bezeichnung »Tief-Null-Auswahl« auf.
Die Kippschaltung 25 kann eine bekannte Art von durch Impulsflanken geschaltete Tl L-TK-Kippschaltung sein, deren Klemmen / und K beide an einer logischen Eins liegen. Die Kippschaltung 25 ändert dann ihren Schaltzustand für jede negativ gerichtete Impulsflanke an der Klemme C Durchgeschaltete Zufallsimpulse-lassen die Kippschaltung 25 dann in einem ihrer beiden Zustände stehen. Der Ausgang Q der Kippschaltung 25 liegt dann während jedes Prüfmusterschrittes entweder auf einem hohen 1-Potential oder einem niedrigen O-PotentiaL Dies ist in F i g. 3A durch die Bezeichnung »Hoch-Tief-Befehl« auf der Verbindung zwischen der Q-Ausgangsklemme der Kippschaltung 25 und der Eingangsklemme D der Kippschaltung 27 angegeben.
Die Kippschaltungen 26 und 27 können ebenfalls von bekannter Bauart sein, beispielsweise durch Impulsflanken geschaltete 11L-D-Kippschaltungen. Die Kippschaltungen 26 und 27 sind ein Paar Daten-Flip-Flops. Die an deren Eingangsklemme D auftretenden Daten in Form einer 1 oder einer 0 treten dann an der Ausgangsklemme Q auf, wenn an der Eingangsklemme C eine positiv gerichtete Impulsflanke auftritt Das an der Klemme 21 auftretende Prüfmuster ist eine vorherbestimmte 1 oder 0. Das von der Kippschaltung 25 kommende Hoch-Tief-Befehl-Signal ist beliebig 1 oder 0. In Abhängigkeit von diesem Treiber-Befehlssignal werden die Kippschaltungen 26 und 27 so angesteuert, daß sie die folgenden vier Zustände einnehmen können: 00; 01; 10 oder 11.
Die UND-Glieder 28, 29, 30 und 31 haben jeweils zwei Eingänge und arbeiten als positive logische Schaltungen, das heißt, sie geben dann ein positives Ausgangssignal ab, wenn an beiden Eingängen ein positives Eingangssignal anliegt Diese Und-Glieder dienen als Decodiernetzwerk wodurch dann eine und nur eine der vier Leitungen des Analogtreibers 8 zu einem bestimmten Zeitpunkt nämlich während eines Prüfmusterschrittes, auf einem positiven Potential liegt Das Ausgangssignal des Analogtreibers 8 entspricht dabei dem diskre ten Schaltzustand der Kippschaltungen 26 und 27.
Steht die 1 für ein positives Potential und die 0 für ein negatives Potential dann kann die nachfolgende Wahrheitstabelle zur Erläuterung der Decodierlogik dienen, wie sie die Kippschaltungen 26 und 27 und die UND-Glieder 28,29,30 und 31 der F i g. 3A liefern.
Kippschaltung 26 Ausgangs- Ausgangsklemme Q klemme kQ
Kippschaltung 27 Ausgangs- Ausgangsklemme Q klemme Q
1 0 1 0
1 0 0 1
15 0 41 1 0
0 1 0 1
Und 28 Und 29 Und 30 Und 31
20 Hoch-Ens- Tief-Eins- Hoch-NuU- Tief-Null-
Auswahl- Auswahl- Auswahl· Auswahl-
Leitung Leitung Leitung Leitung
0 1 0 0
0 0 1 0
0 0 0
Anschließend wird der Eingangstreiber 9, der in
3d* Fig.3B gezeigt und in jedem der zuvor erwähnten π Kanäle benutzt wird, im einzelnen beschrieben.
Der Eingangstreiber 9 enthält einen Analogschalter 34, dem vier verschiedene mögliche Eingangssignale von der Decodierlogik 3 zugeführt werden. Die vier möglichen Eingangssignale am Analogschalter 34 sind Hoch-Eins-Auswahl, Tief-Eins-AuswahL Hoch-Null-Auswahl und Tief-Null-Auswahl. Die vier Treiberleitungen des Analogtreibers 8 sind jeweils über interne Treiber 35.8, 365, 37B und 38S mit Feldeffekt-Transistor- schaltern 35,36,37 und 38 verbunden. Die Ausgangssignale der FET-Schalter 35, 36, 37 und 38 werden gemeinsam dem Summeneingang eines Operationsverstärkers 39 zugeleitet Die FET-Schalter 35,36,37 und 38 sind jeweils über einen Widerstand (R 24, R 2B, R 2C und R 2D) mit einer entsprechenden Potentialquelle verbunden. Schalter 35 ist über einen 10-Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Hoch-Eins verbunden. Schalter 36 ist über einen 10-Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Tief-Eins
so verbunden, Schalter 37 ist über einen 10-Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Hoch-Null verbunden und Schalter 38 ist über einen 10-Kilo-Ohm-Widerstand mit einer Bezugsspannungsquelle Tief-Null verbunden.
Wie gesagt, weisen die vier Treiberfeitungen des Analogtreibers 8 je einen internen Treiber 355, 365, 3!JB und 3ΛΒ und einen einpoligen FET-Schalter 35,36, 37 und 38 auf. Die internen Treiber wandeln das TTL-logische Signal, nämlich Hoch-Eins-Auswahl, Tief-Eins- Auswahl, Hoch-Null-Auswahl und Tief-Null-Auswahl in ein Treibersignal zum Einschalten des zugehörigen FET-Schalters um. Wie bereits erwähnt, ist jeweils nur eine der vier Leitungen des Analogtreibers 8 eingeschaltet Der entsprechende FET-Schalter wird dann eingeschaltet und die entsprechende Bezugsspannung 35/4, 36Λ, 37/4 oder 38Λ liegt am Eingang des Operationsverstärkers 39. Das am Ausgang 184 des Operationsverstärkers 39 auftretende Ausgangssignal ist
gleich dem Eingangssignal, das heißt mit anderen Worten, daß die gewählte Bezugsspannung einer Eingangsklemme 18 der zu untersuchenden Schaltung zugeleitet wird.
EHe Gleichbezugsspannungen 35A, 36A, 37A und 38Λ werden entsprechend den vier gewünschten logischen Werten AiPtA, LPUL, LNDL und MNDL ausgewählt, wie sie für die Analogsteuerung 8 als Eingangssignal flüden Operationsverstärker 39 benötigt werden.
In F i g. 3B sind die Werte der Widerstände R1, R 2A, R 2B, R 2Q R 2D, R 3 und J? 4 mit jeweils 10-Kilo-Ohm angegeben. Dies ist ein für die hier gezeigte und beschriebene Prüfschaltung richtiger und brauchbarer Wert Selbstverständlich können diese Widerstände auch andere Werte haben als 10-Kilo-Ohm, doch sollten die Werte zum Erreichen optimaler Ergebnisse der neuen Prüfschaltung untereinander gleichgroß oder nahezu gleichgroß sein. Sind also diese Widerstände in F i g. 3B alle gleichgroß und ist nur einer und nur einer der FET-Schalter (35,36,37 oder 38) leitend, dann wird die an der Ausgangsklemme ISA auftretende Spannung gleich der vollen Bezugsspannung sein, die dem entsprechenden leitenden FET-Schalter zugeordnet ist (das heißt, die an der Ausgangsklemme 18Λ auftretende Spannung ist eine der vier Spannungen der PotentialqueUen 35A, 36A, 37Λ oder 38AJl
Angenommen, die Hoch-Eins-Bezugsspannung an der Klemme 35A sei 5,2 Volt, dann liegt bei leitendem FET-Schalter 35 an der Ausgangsklemme 18A ein Potentia) von +5,2VoIt
Angenommen, die Tief-Eins-Bezugsspannung an Klemme 36A sei +4,8 Volt, dann liegt bei geschlossenem FET-Schalter 36 an der Ausgangsklemme 18A ein Potentialvon +4,8 Volt
Angenommen, die Hoch-Null-Bezugsspannung an Klemme 37A sei — 4,8 Volt, dann liegt bei geschlossenem FET-Schalter 37 an der Ausgangsklemme 18A ein Potential von—4,8 VoIl
Angenommen, die Tief-NuU-Bezugsspannuiig an der Klemme 38A sei — 5,2 Volt, dann liegt bei geschlossenem Schalter 38 an der Ausgangsklemme 18A ein Potential von — 5,2 Volt
In der folgenden Tabelle ist die Arbeitsweise der Eingangstreiberschaltung der F i g. 3B zusammengefaßt
Betätigte Leitung FET-Schalter Potential
oder Befehl des geschlossen ander
Analog-Treibers 8 Ausgangs
klemme 18/4
Hoch-Eins-Aus wahl 35 Tief-Eins-Auswahl 36 Hoch-Null-Auswahl 37 Tief-Null-Auswahl 38
»Eins Hoch« »Eins Tief« »Null Hoch« »Null Tief«
Selbstverständlich ist eine Beschränkung, wie bereits bemerkt wurde, auf bestimmte Größen von Bezugsspannungen, wie sie an den Klemmen 35A, 36A, 37A und 38A liegen sowie auf irgendwelche bestimmten Potentiale, hoch oder tief, zur Darstellung der logischen Einsen und Nullen und auf die Art der Darstellung in Form von Polentialpegeln nicht notwendig.
In Fig.4 ist ein Impulsdiagramm eines typischen Prüfmusterschrittes gezeigt Der Prüfmusterschritt dauert von ίο bis i|. In dem hier dargestellten Beispiel wird während des Prüfmusterschrittes an einen bestimmten Kanal eine logische 1 abgegeben. Das heißt, für die Periode to bis ii wird der Decodierlogik dieses Kanals eine »Eins« zugeführt Während des ersten Abschnittes der Periode des Prüfschrittes läßt das Zufallsimpuls-Entsperrsignal eine Anzahl von Zufallsimpulsen durch.
Anschließend bewirkt das Steuerbefehlssignal, daß eine der vier Leitungen des Analogtreibers 8 betätigt wird. Ist beispielsweise.für den betrachteten Fall der Prüfmusterdaten das Signal eine logische 1, dann wird entweder die Hoch-Eins-Auswahl- oder die Tief-EinsT
ίο Auswahl-Leitung des Analogtreibers 8 betätigt Während des letzten Abschnittes des Prüfschrittes bewirkt das Abtast-Daten-Befehlssignal einen Vergleich zwischen dem Ausgangssignal der zu prüfenden Schaltung und einem Signal, das das zu erwartende Ergebnis dar stellt
Man sieht jetzt, daß der zu prüfenden Schaltung für jede logische Eins des Prüfmusters in beliebiger Auswahl ein Signal MPUL oder LPUL und für jede logijche Null des Prüfmusters ein Signal LNDL oder MNDL zugeführt wird.
Man sieht also, daß eine Beanspruchung der zu prüfenden Schaltung mit den schlechtesten Bedingungen sehr wahrscheinlich wird, wobei die Wahrscheinlichkeit mit zunehmender Anzahl der Prüfschritte ebenfalls zu nimmt
Eine weitere Ausführungsform der Erfindung wird nunmehr im Zusammenhang mit den F i g. 5 und 6 beschrieben. In der bevorzugten Ausführungsform der Erfindung wird eine und nur eine der vier Analogsteuerlei- tungen pro Kanal für jeden Prüfmusterschritt betätigt und bleibt während des gesamten Prüfmusterschritts betätigt Betrachtet man noch einmal das Impulsdiagramm der Fig.4 der bevorzugten Ausführungsform und die Decodierlogik Fig.3A, so erkennt man. daß zwei Bedingungen zusammenwirken müssen, damit dies eintritt:
1. Zufallsimpulse werden durchgeschaltet und das Anlegen dieser Impulse wird kurz vor Eintreffen des Steuerbefehlssignals beendet
2. Die Kippschaltung 27 verriegelt den von der bistabilen Kippschaltung 25 kommenden Hoch-Tief-Befehl für einen gesamten Zyklus, der mit dem Steuerbefehlssignal beginnt und bis zum Eintreffen des nächsten Steuerbefehlssignals aufrechterhalten wird. Wie bereits ausführlich erläutert, ermöglicht dies in der bevorzugten Ausführungsform einen eingeschwungenen Zustand für eine von vier möglichen Steuerbedingungen für jeden P>;üfmuster- schritt an jeder Eingangsklemme der zu untersuchenden Schaltung, nämlich MPUL LPUL LNDL oder MNDL
In Fig.5A, in Verbindung mit dem Impulsdiagramm der F i g. 6, erkennt man zwei Abwandlungen der bevorzugten Ausführungsform. 1.) Die Zufallsimpulse werden nicht über eine Torschaltung geleitet und liegen daher ständig an der binären /^-Kippschaltung 25A an. Die binäre Kippschaltung 25A ändert also ständig bei Eintreffen der Zufallsimpulse ihren Schaltzustand und die Ausgangssignale an den Ausgängen Q und Q der binären Kippschaltung 25A werden direkt dem aus UND-Gliedern aufgebauten Netzwerk mit den UND-Gliedern 28,29,30 und 31 zugeleitet.
Die Ausgangssignale an den Ausgangsklemmen Q und Oder Kippschaltung 25 schwanken jeweils kontinuierlich hin und her.
Aus F i g. 3A sieht man, daß dann, wenn der Prüfmu-
17 18
sterschritt eine Eins verlangt (Klemme 21), die Eins der ein Signal MPUL zugeführt, wenn gemäß den Prüfmu-Eingangsklemme der zu untersuchenden und zu prüfen- sterdaten eine logische Eins gefordert ist, während denden Schaltung zugeführt wird, die während des Prüfmu- jenigen Eingangsklemmen der zu prüfenden Schaltung, sterschrittes zwischen MPUL und LPUL hin und her denen gemäß Prüfmusterdaten eine logische Null zugeschwankt Wird dagegen für den Prüfmusterschritt eine 5 leitet werden soll, ein Potentialpegel LNDL zugeleitet Null gefordert dann wird der zu prüfenden Schaltung wird.
eine Null zugeleitet deren Pegel während des gesamten Man erkennt nunmehr, daß in der Ausführungsform
Prüfmusterschrittes zwischen LNDL und MNDL hin gemäß Fig.? jede einzelne bistabile Schaltung,die nach und her schwankt Dies erkennt man auch aus Fi g. 6, in Aufnahme eines Signals Hoch-Auswahl ein Signal Tiefder die einzelnen Impulse für einen Prüfmusterschritt io Auswahl aufnimmt, einen Tief-Befehl an die entspreder Dauer ίο bis fi-für eine logische Eins dargestellt sind. chende Treiberschaltung abgibt Ein Tief-Befehl hat
Nimmt man nun alle Eingangstreiber zusammen, so aber zur Folge, daß der Eingangsklemme der zu prüfenerkennt man, daß, obgleich die logischen Einsen und den Schaltung dann, wenn das Prüfmuster eine logische Nullen für den Prüfmusterschritt alle synchron abgeru- Eins verlangt, der Pegel LPUL zugeleitet wird, und daß fen werden, das Schwanken dieser einzelnen Nullen 15 für eine vom Prüfmuster geforderte logische Null ein zwischen den jeweiligen verschiedenen Werten rein zu- Signal MNDL zugeführt wird.
fällig und unabhängig voneinander erfolgt Diese Zu- Man erkennt ferner, daß in der Ausführungsform
fallsoperation erkennt man leicht daraus, daß man sich nach F i g. 7 während jedes Prüfmusterschrittes für jede daran erinnert, daß jede bistabile Schaltung 25A durch Eingangsklemme der zu prüfenden Schaltung eine Auseine unabhängige Zufallsimpulsquelle angesteuert wird. 20 wahl zwischen Hoch und Tief möglich ist
Dieses Schwanken während der PrSfmusterschritte Man erkennt femer, daß im Hinblick auf die Eriäute-
hat den Vorteil, daß die zu prüfende Schaltung innerhalb rung der bevorzugten Ausführungsform und der ersten der Grenzen MPUL und LPUL, LNDL bzw. MNDL Alternativ-Ausführungsform monostabile oder astabile verrauschten Einsen und Nullen ausgesetzt wird. Dies Kippschaltungen anstelle von oder zusätzlich zu einer ist ein zusätzliches und neuartiges Verfahren der Bean- 25 oder mehreren der bistabilen Schaltungen 51 bis 50+π spruchung von zu prüfenden Schaltungen, das beim Prü- eingesetzt werden können. Man sieht sofort, daß bei fen ganz bestimmter Vorrichtungen besondes günstig Verwendung von monostabilen oder astabilen Schaltunangewendet werden kann. gen die elektrische Darstellung einer logischen Eins
Eine weitere Ausführungsform der Erfindung sei nun- oder einer logischen Null entsprechend dem Prüfmuster mehr im Zusammenhang mit F i g. 7 beschrieben. Die 30 während eines Prüfmusterschrittes in seiner Amplitude Treiberschaltungen 61 bis 60+π geben an die Eingangs- schwankt
klemmen 18-1 bis 18-A/der zu prüfenden Schaltung ei- Eine weitere Ausführungsform der Erfindung kann
nes der vier elektrischen Signale MVUL, LPUL, MNDL beispielsweise einige Kanäle der allgemeinen im Zu- oder LNDL ab. In dieser Ausführungsform bestimmt sammenhang mit der bevorzugten Ausführungsform das Prüfmuster während jedes Prüfsciirittes, ob an jeder 35 der Erfindung beschriebenen Kanäle benutzen, wäh-Eingangsklemme der zu prüfenden Schaltung eine logi- rend die übrigen Kanäle so aufgebaut sein können, wie sehe Eins oder eine logische Null angelegt wird. Der es in den Alternativ-Ausführungsformen der Erfindung Zustand der bistabilen Schaltungen 51 bis 50+η be- beschrieben worden ist
stimmt, ob der Eingangsklemme 18 eine logische Eins
oder eine logische Null mit ihrem Wert »Hoch« oder 40 Hierzu 7 Blatt Zeichnungen »Tief« zugeleitet werden solL
Jede Treiberschaltung 61 bis 60+n hat zwei Eingänge, wobei dem ersten Eingang die Prüfmusterdaten für die Darstellung einer logischen Eins oder einer logischen Null zugeleitet werden, während am zweiten Ein- 45 gang ein von einer bistabilen Schaltung kommender Befehl »Hoch/Tief« anliegt. Jede bistabile Schaltung hat eine Eingangsleitung Tief-Auswahl und eine Eingangsleitung Hoch-Auswahl. Man erkennt aus F i g. 7, daß die Leitung Hoch-Auswahl jeder bistabilen Schaltung 51 bis 50 50+η an einer gemeinsamen Klemme 70 angeschlossen ist Ein an dieser Eingangsklemme 70 ankommendes Signal Hoch-Auswahl bewirkt, daß diese bistabilen Schaltungen einen ersten eingeschwungenen Zustand annehmen. Ein Signal an einer oder mehreren der Leitungen 55 Tief-Auswahl der bistabilen Schaltungen bewirkt, daß diejenigen Schaltungen, die ein solches Signal erhalten, den zweiten eingeschtvungenen Zustand annehmen.
Zur Erläuterung soll angenommen werden, daß zu Beginn eines Prüfmusterschrittes alle bistabilen Schal- 60 tungen 51 bis 50+η auf der Leitung Hoch-Auswahl ein Signal Hoch-Auswahl aufnehmen, so daß alle bistabilen Schaltungen ihren ersten eingeschwungenen Zustand annehmen. Es sei weiterhin angenommen, daß während dieses Prüfmusterschrittes keiner der bistabilen Schal- 65 tungen ein Signal Tief-Auswahl zugeleitet wird. Dann werden während dieses Prüfmusterschrittes allen denjenigen Eingangsklemmen der zu prüfenden Schaltung

Claims (1)

Patentansprüche:
1. Verfahren zum Prüfen von hochintegrierten logischen Schaltungen mit π Eingangsklemmen und m Ausgangsklemmen, wobei m und π ganze Zahlen zwischen 10 und 3000 sind, durch Anlegen von Prüfimpuls-Musterfolgen an den Eingangsklemmen und Vergleichen der ausgansseitig auftretenden Signale mit Sollwerten, gekennzeichnet durch folgende Verfahrensschritte:
DE2439577A 1973-09-06 1974-08-17 Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens Expired DE2439577C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US394712A US3916306A (en) 1973-09-06 1973-09-06 Method and apparatus for testing high circuit density devices

Publications (2)

Publication Number Publication Date
DE2439577A1 DE2439577A1 (de) 1975-03-13
DE2439577C2 true DE2439577C2 (de) 1986-09-11

Family

ID=23560111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2439577A Expired DE2439577C2 (de) 1973-09-06 1974-08-17 Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens

Country Status (6)

Country Link
US (1) US3916306A (de)
JP (1) JPS531175B2 (de)
DE (1) DE2439577C2 (de)
FR (1) FR2243444B1 (de)
GB (1) GB1430514A (de)
IT (1) IT1027550B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19937232B4 (de) * 1998-08-18 2007-08-23 Advantest Corp. Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013951A (en) * 1974-08-02 1977-03-22 Nissan Motor Co., Ltd. Circuit testing apparatus
US4058767A (en) 1975-04-29 1977-11-15 International Business Machines Corporation Apparatus and process for testing AC performance of LSI components
US4002974A (en) * 1975-11-13 1977-01-11 Bell Telephone Laboratories, Incorporated Method and apparatus for testing circuits
US4102491A (en) * 1975-12-23 1978-07-25 Instrumentation Engineering, Inc. Variable function digital word generating, receiving and monitoring device
US4025768A (en) * 1976-05-24 1977-05-24 Burroughs Corporation Method and apparatus for testing and diagnosing data processing circuitry
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
JPS54947A (en) * 1977-06-06 1979-01-06 Hitachi Ltd Failure detection system for digital output circuit
US4122995A (en) * 1977-08-02 1978-10-31 Burroughs Corporation Asynchronous digital circuit testing system
US4266294A (en) * 1977-08-30 1981-05-05 Xerox Corporation Copy reproduction machine with controller self check system
US4156132A (en) * 1977-11-01 1979-05-22 Burroughs Corporation Automatic fault injection apparatus and method
US4192451A (en) * 1978-05-30 1980-03-11 Tektronix, Inc. Digital diagnostic system employing signature analysis
US4236246A (en) * 1978-11-03 1980-11-25 Genrad, Inc. Method of and apparatus for testing electronic circuit assemblies and the like
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
US4297029A (en) * 1979-04-09 1981-10-27 Xerox Corporation Apparatus and method for diagnostic entry
US4285059A (en) * 1979-12-10 1981-08-18 The United States Of America As Represented By The Secretary Of The Army Circuit for test of ultra high speed digital arithmetic units
EP0059184A1 (de) * 1980-09-08 1982-09-08 Mostek Corporation Funktionstest für halbleiterspeicher bei versorgungsspannungsgrenzwerten
US4503538A (en) * 1981-09-04 1985-03-05 Robert Bosch Gmbh Method and system to recognize change in the storage characteristics of a programmable memory
JPS5853775A (ja) * 1981-09-26 1983-03-30 Fujitsu Ltd Icメモリ試験方法
US4450560A (en) * 1981-10-09 1984-05-22 Teradyne, Inc. Tester for LSI devices and memory devices
IT1140156B (it) * 1981-12-15 1986-09-24 Honeywell Inf Systems Apparato di verifica della immunita' ai disturbi dinamici di circuiti integrati digitali
US4524444A (en) * 1982-01-12 1985-06-18 Discovision Associates Analyzing the signal transfer characteristics of a signal processing unit
US4617663A (en) * 1983-04-13 1986-10-14 At&T Information Systems Inc. Interface testing of software systems
US4572506A (en) * 1983-06-03 1986-02-25 Commodore Business Machines Raster line comparator circuit for video game
US4564943A (en) * 1983-07-05 1986-01-14 International Business Machines System path stressing
US4502140A (en) * 1983-07-25 1985-02-26 Mostek Corporation GO/NO GO margin test circuit for semiconductor memory
DE3335671A1 (de) * 1983-09-30 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zur lokalisierung von zeitkritischen vorgaengen im innern einer getakteten elektronischen schaltung
US4683420A (en) * 1985-07-10 1987-07-28 Westinghouse Electric Corp. Acousto-optic system for testing high speed circuits
US4862070A (en) * 1987-10-30 1989-08-29 Teradyne, Inc. Apparatus for testing input pin leakage current of a device under test
US5012471A (en) * 1988-09-30 1991-04-30 Texas Instruments Incorporated Value-strength based test pattern generator and process
US6105152A (en) * 1993-04-13 2000-08-15 Micron Technology, Inc. Devices and methods for testing cell margin of memory devices
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ic試験装置
US5677853A (en) * 1994-11-16 1997-10-14 Delco Electronics Corp. Product testing by statistical profile of test variables
US5590136A (en) * 1995-01-25 1996-12-31 Hewlett-Packard Co Method for creating an in-circuit test for an electronic device
DE10001154A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Schaltungsanordnung zur Simulation der Eingangs- oder Ausganslast einer Analogschaltung
JP4282334B2 (ja) * 2003-02-04 2009-06-17 株式会社アドバンテスト 試験装置
US7340660B2 (en) 2003-10-07 2008-03-04 International Business Machines Corporation Method and system for using statistical signatures for testing high-speed circuits
US20080046789A1 (en) * 2006-08-21 2008-02-21 Igor Arsovski Apparatus and method for testing memory devices and circuits in integrated circuits
US8893087B2 (en) * 2011-08-08 2014-11-18 Ca, Inc. Automating functionality test cases
US10747611B2 (en) * 2018-01-15 2020-08-18 Microchip Technology Incorporated Safety enhancement for memory controllers
CN108387831B (zh) * 2018-06-04 2024-01-26 华北电力大学 一种3000a半导体器件的功率循环试验系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3253134A (en) * 1961-03-15 1966-05-24 Western Electric Co Digit by digit series high-low limit comparator having means for completing an electrical path through a logic circuit
US3490041A (en) * 1964-08-28 1970-01-13 Commerce Usa Electronic fault finding system using acceptable limits testing
US3614608A (en) * 1969-05-19 1971-10-19 Ibm Random number statistical logic test system
US3621387A (en) * 1969-08-21 1971-11-16 Gen Instrument Corp Computer-controlled tester for integrated circuit devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19937232B4 (de) * 1998-08-18 2007-08-23 Advantest Corp. Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen

Also Published As

Publication number Publication date
FR2243444B1 (de) 1976-10-22
USB394712I5 (de) 1975-01-28
FR2243444A1 (de) 1975-04-04
DE2439577A1 (de) 1975-03-13
GB1430514A (en) 1976-03-31
JPS531175B2 (de) 1978-01-17
US3916306A (en) 1975-10-28
IT1027550B (it) 1978-12-20
JPS5056839A (de) 1975-05-17

Similar Documents

Publication Publication Date Title
DE2439577C2 (de) Verfahren zum Prüfen von hochintegrierten logischen Schaltungen und Einrichtung zur Durchführung des Verfahrens
DE3709032C2 (de)
DE60308870T2 (de) Kompensation von testsignalverschlechterung aufgrund einer fehlfunktion des zu testenden bauelements
DE2040063A1 (de) Testgeraet
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE2658611A1 (de) Vorrichtung zur erzeugung und zum empfang von digitalwoertern
DE10055456A1 (de) Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen
DE2023741A1 (de) Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen
DE3702408C2 (de)
DE3901636A1 (de) Dateneingabeanordnung mit mikrorechner
DE2335785A1 (de) Schaltungsanordnung zum pruefen einer matrixverdrahtung
DE3341766A1 (de) Verfahren und vorrichtung zum zeitlichen koordinieren von daten
DE19944911A1 (de) Wellenformgenerator, Halbleitertestvorrichtung und Halbleitervorrichtung
DE3530591A1 (de) Halbleiterspeicher
DE2241724A1 (de) Verfahren und vorrichtung zur teilchenanalyse unter verwendung eines elektronischen rechners
EP0766092A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2433885C3 (de) Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen
DE3817143C2 (de)
DE2917126A1 (de) Verfahren zum pruefen einer integrierten schaltung
DE2704141C2 (de)
DE3019473C2 (de) Logikanalysator
DE69128116T2 (de) Flash-A/D-Wandler mit Prüfschaltung
DE10341836B4 (de) Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen
DE3312687A1 (de) Einrichtung zur pruefung von elektrische schaltkreise enthaltenden prueflingen
DE102004010783A1 (de) Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee