DE3709032C2 - - Google Patents

Description

Die Erfindung betrifft eine Prüfeinrichtung für mehrere Großschaltkreise nach dem Oberbegriff des Patentanspruchs 1.

Generell müssen IS-Halbleitervorrichtungen nach ihrer Her­ stellung geprüft werden, um festzustellen, ob sie ordnungs­ gemäß funktionsfähig sind. Da durch die zunehmende Inte­ grationsdichte der Schaltungsaufbau der IS-Halbleitervor­ richtung immer komplizierter wird, wird auch die Prüfung der Schaltungsfunktionen der Vorrichtung immer schwieriger. Infolgedessen erfordert die Erstellung von Testmustern zum Prüfen sämtlicher Schaltungsfunktionen sehr viel Arbeits­ und Zeitaufwand. Es wurde daher bereits versucht, einen IS-Aufbau zu realisieren, der die Prüfung selbst verein­ fachen kann. Dabei werden z. B. zusätzliche funktionelle Mittel vorgesehen, die es ermöglichen, in einer Schalt­ kreislogik enthaltene Speicherelemente aufgrund von extern zugeführten Signalen willkürlich in gewünschte Zustände zu setzen, oder die ein direktes Auslesen der Zustände der Speicherelemente gestatten. Eine komplexe Schaltkreislogik ist in eine Gruppe von Speicherelementen und Schaltnetze bzw. kombinatorische Verknüpfungsglieder unterteilt.

Um die Prüfung der Schaltnetze zu vereinfachen, wurde ein sogenannter Abtastweg-Schaltungsaufbau vorgeschlagen, bei dem sämtliche Flipflops (Halteglieder), die in einem Groß­ schaltkreis vorgesehen sind, bei der Prüfung des Groß­ schaltkreises als Schieberegister arbeiten können (JP 56-90 270-A). Bei diesem bekannten Schaltungsaufbau sind Schaltsteuermittel vorgesehen, die es erlauben, daß an einer Mehrzahl Signalanschlüsse, die üblicherweise für den Datenein/-ausgang bestimmt sind, Eintastdaten direkt in eine Mehrzahl Flipflops gesetzt werden, während die Inhalte der Flipflops direkt zu den Signalanschlüssen überführt werden, um dadurch eine Hochgeschwindigkeits-Austastopera­ tion zu realisieren.

Es ist aber zu beachten, daß bisher das Testen bzw. Prüfen einer Mehrzahl von Großschaltkreisen, die auf einer Leiterplatte montiert sind, noch keine Berück­ sichtigung gefunden hat, weil nämlich der Umfang des Logik­ teils der Schaltung, die eine Anzahl von auf der Leiter­ platte montierten Großschaltkreisen umfaßt, sehr groß ist, so daß es äußerst schwierig ist, Prüfmuster zum Prüfen der Schaltung zu entwickeln, da diese eine enorme Menge an Musterinformation benötigen, was problematisch ist.

Aus diesem Grund wird bisher weitgehend ein Verfahren ange­ wandt, bei dem einzelne Großschaltkreise, die auf der Lei­ terplatte montiert sind, mit Hilfe einer sogenannten systemeigenen Testvorrichtung geprüft werden. Die Prüfung unter Verwendung der systemeigenen Testvorrichtung muß jedoch für jeden der Großschaltkreise einzeln und getrennt durchgeführt werden, was viel Zeit und Arbeitsaufwand er­ fordert. Selbst wenn dabei ein Kontaktierungsfehler zwi­ schen einem Stift eines Großschaltkreises und einer Leiter­ bahn auf der Leiterplatte vorhanden ist, besteht die Ge­ fahr, daß dieser Defekt nicht gefunden wird, weil beim Prü­ fen der Stift möglicherweise gegen die Lotinsel auf der Leiterplatte gepreßt wird, so daß vorübergehend ein guter Kontakt hergestellt wird. In diesem Fall wird nachteili­ gerweise kein Kontaktfehler angezeigt.

Obwohl es also erwünscht ist, daß Leiterplatten, auf denen mehrere Großschaltkreise angeordnet sind, im Montagezustand geprüft werden, gibt es bisher keine einfache Methode bzw. Möglichkeit zur Durchführung einer solchen Prüfung.

Durch die DE 31 30 714 A1 ist ein Testsystem für integrierte Halbleiterschaltungselemente bekannt geworden, bei dem das Testsystem auf jedem zu prüfenden LSI-Halbleiterschaltungssubstrat angeordnet ist. Das Testsystem weist u. a. steuerbare Übertragungsgatter auf, mit denen unterschiedliche Verbindungen zwischen der zu prüfenden Logikschaltung und den Eingangs- und Ausgangsanschlüssen hergestellt werden können. Ein Testgenerator, der im wesentlichen aus einem Schieberegister besteht, das von einem Steuergenerator gesteuert wird, liefert Testoperanden zur Überprüfung der Logikschaltung. Zur Prüfung größerer LSI-Halbleiterschaltungen ist dieses System nicht geeignet, da für die Unterbringung der dann sehr großen Schieberegister auf dem Chip kaum ausreichend Platz zu finden ist.

Die US 39 24 144 beschreibt ein Prüfverfahren, bei dem die logische Schaltung, die sich auf dem Chip befindet, in Funktionsuntereinheiten aufgeteilt ist. Auf dem Chip sind Dekodierschaltungen integriert, über die, bei entsprechender Ansteuerung, einzelne Untereinheiten ausgewählt und mit Testoperanden versorgt werden können. Auch dieses Prüfverfahren verwendet Schieberegister und unterliegt daher wie das vorhergehend genannte Testsystem den erwähnten Einschränkungen. Es ist überdies zur gleichzeitigen Prüfung mehrerer Großschaltkreise nicht geeignet.

Der Erfindung liegt die Aufgabe zugrunde, eine Prüfeinrichtung für mehrere Großschaltkreise zu schaffen, die jeweils eine interne Schaltungslogik aufweisen und die aufeinanderfolgend miteinander verbunden sind, und wobei die Großschaltkreise im Montagezustand auf einer gedruckten Leiterplatte geprüft werden können. Gelöst wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale.

Zweckmäßige Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen angegeben.

In Verbindung mit der hier verwendeten Terminologie ist zu beachten, daß der Ausdruck "LSI" bzw. Großschaltkreis sich auf eine Halbleitervorrichtung mit einer Integrationsdichte von nicht weniger als 50 Elementen je Stift bezieht, wäh­ rend der Ausdruck "IS" bzw. integrierter Schaltkreis sich auf eine Halbleitervorrichtung mit einer geringeren Inte­ grationsdichte bezieht.

Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines Großschaltkreises der mit der erfindungsgemäßen Prüfeinrichtung geprüft werden kann;

Fig. 2A und 2B Schaltbilder, die jeweils Grundstrukturen der Durchlaufschaltung nach Fig. 1 zeigen;

Fig. 3A bis 3E Schaltbilder, die jeweils diejenigen Schalt­ kreise zeigen, die zur Bildung eines Teils der Durchlaufschaltung verwendbar sind, um die Anzahl Signale zu verringern, wenn die Anzahl der Eingangssignale die Anzahl der Ausgangssignale übersteigt;

Fig. 4A bis 4D Schaltbilder, die jeweils diejenigen Schalt­ kreise zeigen, die als Teil der Durchlauf­ schaltung verwendbar sind, um die Anzahl der Si­ gnale zu erhöhen, wenn die Anzahl der Ausgangs­ signale die Anzahl der Eingangssignale übersteigt;

Fig. 5A und 5B Schaltbilder, die jeweils typische Konfigura­ tionen der Selektorschaltung nach Fig. 1 zei­ gen;

Fig. 6 ein schematisches Blockschaltbild der Prüfeinrichtung und der Großschaltkreise, deren Aufbau demjenigen nach Fig. 1 entspricht; und

Fig. 7 ein Ersatzschaltbild der Schaltung nach Fig. 6 während der Prüfung.

Fig. 1 zeigt eine Grundausführungsform der Großschaltkreise, die bei der Erfindung geprüft werden. Der Großschaltkreis, der allgemein mit LSI 1 bezeichnet ist, umfaßt eine Eingangsschaltung 11 zur Umsetzung des Pegels von von einer externen Einheit zugeführten Eingangssignalen auf den Pegel von internen Signalen, z. B. vom TTL-Pegel auf den CMOS-Pegel, eine interne Schaltkreislogik 12, in der die Signale mit dem internen Signalpegel gespeichert und anderweitig logisch verarbeitet werden, und eine Ausgangsschaltung, die den Pegel der Ausgangssignale von der internen Schaltkreislogik 12 auf den externen Signalpegel umsetzt. Ferner ist eine Durchlaufschaltung 14 der internen Schaltkreislogik 12 parallelgeschaltet und stellt eine Kurzschlußverbindung zwischen der Eingangsschaltung 11 und der Ausgangsschaltung 13 her. Ferner ist eine Selektorschaltung 15 zwischen die Ausgangsschaltung 13 und die Parallelschaltung der internen Schaltkreislogik 12 und der Durchlaufschaltung 14 geschal­ tet, um exklusiv entweder die Ausgangssignale der internen Schaltkreislogik 12 oder die Ausgangssignale der Durchlauf­ schaltung 14 der Ausgangsschaltung 13 zuzuführen. Zu diesem Zweck ist die Selektorschaltung 15 von einem Steuersignal 4 steuerbar, das selektiv entweder die Durchlaufschaltung 14 oder die interne Schaltkreislogik 12 mit der Ausgangsschal­ tung 13 verbindet.

Die interne Schaltkreislogik 12 umfaßt eine Anzahl Schalt­ glieder, Speicherglieder u. dgl. und kann zusätzlich einen Zuordnungskreis wie etwa einen Zähler od. dgl. aufweisen, dessen Betrieb von dem zeitlich vorhergegangenen Zustand abhängt. Als typisches Beispiel für die interne Schalt­ kreislogik kann eine Schaltkreismatrix genannt werden.

Die Funktion der Durchlaufschaltung 14 besteht grundsätz­ lich darin, das Eingangssignal in Normalform an den Ausgangsan­ schluß zu übermitteln. In diesem Zusammenhang ist darauf hinzuweisen, daß die Inversion sämtlicher Signale im Grunde eine logische Aquivalenz zur Normalform sämtlicher Signale bedeutet. Wenn die An­ zahl der Eingangsanschlüsse nicht mit der Anzahl der Ausgangsan­ schlüsse übereinstimmt, können nicht sämtliche Schaltungsglieder geprüft werden, wenn irgendeiner der Anschlüsse ungenutzt bleibt. Wenn man z. B. annimmt, daß die Eingangsschaltung (oder die Ausgangsschaltung) geprüft werden soll, muß mit sämtlichen Eingangsanschlüssen (bzw. Ausgangsanschlüssen) eine Verbindung hergestellt werden. Zu diesem Zweck kann die Durchlaufschaltung ein Schaltnetz enthalten, das einen Ausgangszustand annimmt, der von einem Eingangs­ zustand bestimmt ist, und zwar ungeachtet des zeitlich vorangegangenen Zustands des Schaltnetzes. Die Durchlauf­ schaltung 14 wird aktiviert und verbindet die Eingangs­ schaltung 11 mit der Ausgangsschaltung 13

• (1) wenn Operationen der Eingangs- und der Ausgangsschal­ tung des zugehörigen Großschaltkreises zu prüfen sind oder
• (2) wenn eine Prüfung durchzuführen ist, um festzustellen,

ob andere Teile der Leiterplatte, an die der zugehörige Großschaltkreis angeschlossen ist, normal arbeiten.

Somit hat die Durchlaufschaltung grundsätzlich keine Bedeu­ tung für die Prüfung von Schaltungsfunktionen des Groß­ schaltkreises selbst (Funktionen der internen Schaltkreis­ logik). Infolgedessen genügt es, daß der komplizierte Groß­ schaltkreis durch eine einfache Schaltkreislogik ersetzt wird, die bevorzugt ein einfaches kombinatorisches Schalt­ netz hat. Die Durchlaufschaltung hat somit eine wesentlich einfachere Logik als die interne Schaltkreislogik.

Da die Prüfung für eine Vorrichtung vorzunehmen ist, die mehrere Großschaltkreise aufweist, können Stiftkontaktausfälle und andere Feh­ ler von Großschaltkreisen mit hoher Zuverlässigkeit ermittelt werden.

Bei einer typischen Vorrichtung, bei der die interne Schaltkreislogik 12 einige zehn- bis zwanzigtausend Schaltglieder umfaßt, enthält die Durchlaufschaltung nor­ malerweise höchstens 100-200 Schaltglieder. Infolgedessen ist der von der Durchlaufschaltung beanspruchte Platz sowie ihr Stromverbrauch vernachlässigbar gegenüber dem Platz­ bedarf und dem Stromverbrauch der Großschaltkreise.

Im Fall des gezeigten Großschaltkreises LSI 1 ist das Steuersignal 4 so vorgegeben, daß die Selektorschaltung 15 im Normalbetrieb des Großschaltkreises den Ausgang der in­ ternen Schaltkreislogik 12 auswählt. Infolgedessen wird im Normalbetrieb das Eingangssignal 2 zum Ausgangssignal 3 reflektiert über die Eingangsschaltung 11, die interne Schaltkreislogik 12, die Selektorschaltung 15 und die Aus­ gangsschaltung 13. D. h., der gezeigte Großschaltkreis LSI 1 arbeitet gleich dem konventionellen Großschaltkreis. Zur Prüfung der Leiterplatte bzw. der Vorrichtung wird die Selektorschaltung 15 so eingestellt, daß sie den Ausgang der Durchlaufschaltung unter Steuerung durch das Steuer­ signal 4 auswählt. In diesem Fall wird das Eingangssignal 2 zur Ausgangsseite über die Eingangsschaltung 11, die Durch­ laufschaltung 14, die Selektorschaltung 15 und die Aus­ gangsschaltung 13 übertragen. Infolgedessen wird bei der Prüfung der Leiterplatte der Umfang der Schaltkreislogik des Großschaltkreises erheblich reduziert.

Fig. 2A zeigt eine typische Ausführungsform der Durchlauf­ schaltung. Bei dieser Durchlaufschaltung 14-1 ist der Ein­ gang über einen elektrischen Leiter direkt mit dem Ausgang verbunden. D. h., jeder Ausgang ist entsprechend jedem Ein­ gang vorgesehen, wobei bei einer logischen "1" am Eingang eine logische "1" am entsprechen­ den Ausgang ausgegeben wird.

Bei der Logikoperation können sämtliche Signalpegel inver­ tiert werden. Fig. 2B zeigt eine Durchlaufschaltung 14-2, die so ausgelegt ist, daß sämtliche Eingangssignale invertiert ausgegeben werden. Insbesondere ist jeder Eingang mit dem zugehörigen Ausgang über ein Nichtglied IN verbunden.

In Großschaltkreisen entspricht die Anzahl der Ein­ gänge nicht immer der Anzahl der Ausgänge. In einem solchen Fall ist die Durchlaufschaltung nach den Fig. 2A und 2B nicht geeignet.

Wenn die Anzahl der Eingangssignale größer als die Anzahl der Aus­ gangssignale ist, ist es erwünscht, die Anzahl der Eingangs­ signale auf diejenige der Ausgangssignale zu verringern. In diesem Zusammenhang ist zu beachten, daß einige der Logiksignale häufig eine vorgegebene gegensei­ tige Beziehung haben. Wenn z. B. ein Signal A nicht gleich­ zeitig mit einem Signal B einen "0"- oder "1"-Zustand an­ nimmt, können zur Verringerung der Anzahl der Eingangssignale Schaltungskonfigurationen entsprechend den Fig. 3A und 3B verwendet werden. Nach Fig. 3A enthält die Durchlaufschal­ tung ein NAND-Glied, das ein logisches Ausgangssignal "1" erzeugt, wenn nur eines der Eingangssignale A und B eine logische "1" ist, während es ein logisches Ausgangssignal "0" erzeugt, wenn beide Eingangssignale gleichzeitig den "1"-Zustand haben. Im Fall der Schaltungskonfiguration von Fig. 3B, die ein NOR-Glied aufweist, wird das logische "1"-Ausgangssignal erzeugt, wenn nur eines der Signale A und B den logischen "1"-Zustand hat, während das logische "0"-Ausgangssignal erzeugt wird, wenn beide Signale A und B gleichzeitig logische "1"-Zustände haben. Somit eignen sich die Schaltkreise nach den Fig. 3A und 3B zur Verringerung der Anzahl Signale, wenn die Signale A und B nicht gleich­ zeitig den Logikpegel "0" annehmen.

Der Schaltkreis von Fig. 3C ist so ausgelegt, daß er ein logisches "1"-Signal ausgibt, wenn nur eines der Eingangs­ signale A und B eine logische "0" ist, und ein logisches "0"-Signal ausgibt, wenn beide Eingangssignale A und B gleichzeitig "0" sind. Andererseits wird im Fall des Schaltkreises von Fig. 3D das Ausgangssignal "0" erzeugt, wenn nur eines der Signale A und B eine logische "0" ist, während ein logisches "1"-Signal erzeugt wird, wenn beide Signale A und B gleichzeitig "0" sind. Somit eignen sich die Schaltkreise nach den Fig. 3C und 3D zur Verringerung der Anzahl Eingangssignale, wenn beide Signale A und B nicht gleichzeitig den logischen "1"-Pegel annehmen.

Bei dem Schaltkreis nach Fig. 3E wird eines der Signale A und B in Abhängigkeit vom Zustand eines Time-sharing-Si­ gnals S gewählt. Wenn dabei das Signal S eine logische "1" ist, wird ein UND-Glied AND 1 aktiviert und wählt das Si­ gnal A. Wenn dagegen das Signal S eine logische "0" ist, wird ein Signal S zur logischen "1" und aktiviert ein UND-Glied AND 2, so daß das Signal B gewählt wird.

Die Schaltkreise nach den Fig. 3A, 3B, 3C, 3D und 3E können als Teil der Schaltungen nach den Fig. 2A und 2B verwendet werden, um die Anzahl der Eingangssignale mit derjenigen der Ausgangssignale in Übereinstimmung zu bringen, wenn erstere größer als letztere ist. Die Schaltungskonfiguration nach Fig. 3E kann vorteilhaft dann verwendet werden, wenn sämt­ liche Eingangssignale auf Time-sharing-Basis zugeführt sind.

Wenn die Anzahl der Ausgangssignale größer als diejenige der Eingangssignale ist, ist es erwünscht, die Anzahl der Eingangs­ signale zu erhöhen, so daß sie mit derjenigen der Ausgangs­ signale übereinstimmt, damit primär die Ausgangsschaltung geprüft werden kann und Ausgangssignale sämtlichen Ausgän­ gen zugeführt werden können.

Die Schaltkreise nach den Fig. 4A, 4B und 4C führen, den beiden Ausgängen ein Eingangssignal zu. Der Schaltkreis nach Fig. 4A arbeitet ohne Invertierung, während die Schaltkreise nach den Fig. 4B und 4C invertierend arbeiten.

Fig. 4D zeigt einen Schaltkreis, der so ausgelegt ist, daß er zwei Arten von Signalen A′ und B′ erzeugt, wenn ein Ein­ gangssignal sich als Funktion der Zeit ändert. Dieser Schaltkreis ist vorteilhaft dann anwendbar, wenn die Prü­ fung mit Verzögerung des Eingangssignals durchzuführen ist.

Die Fig. 5A und 5B zeigen beispielsweise Anordnungen für die Selektorschaltung. Im Fall der Selektorschaltung nach Fig. 5A hat ein UND-Glied AND 5 zwei Eingänge, denen die Ausgangssignale der Durchlaufschaltung 14 und das inver­ tierte Steuersignal 4 zugeführt werden, wodurch ein logi­ sches "1"-Ausgangssignal erzeugt wird, wenn beide genannten Eingangssignale gleichzeitig "1" sind, wobei das Ausgangs­ signal einem ODER-Glied OR 5 zugeführt wird. Das andere UND- Glied AND 6 hat zwei Eingänge, denen ein Ausgangssignal der internen Schaltkreislogik 12 und das Steuersignal 4 zuge­ führt werden, wodurch ein logisches "1"-Ausgangssignal erzeugt wird, wenn beide Eingangssignale gleichzeitig "1" sind, wobei das Ausgangssignal dem ODER-Glied OR 5 zugeführt wird. D. h., daß entweder die Durchlaufschaltung 14 oder die interne Schaltkreislogik 12 gewählt wird in Abhängig­ keit davon, ob das Steuersignal 4 eine logische "0" oder eine logische "1" ist. Fig. 5B zeigt einen Schaltkreis der Selektorschaltung, der aus Verschiebe-Gates TG 5 und TG 6 besteht, die jeweils aus einem MOS-FET bestehen. Wenn das Steuersignal 4 "0" ist, wird das Verschiebe-Gate TG 5 geöff­ net, und wenn das Steuersignal 4 "1" ist, wird das Ver­ schiebe-Gate TG 6 geöffnet.

Fig. 6 ist ein Blockschaltbild der Prüfeinrichtung und der Großschaltkreise, die jeweils dem Aufbau nach Fig. 1 entsprechen. Fig. 7 ist ein Ersatzschaltbild der Schaltung während der Prüfung.

In den Fig. 6 und 7 ist eine Leiterplatte gezeigt, auf der Großschaltkreise LSI 102, 103, 104 bzw. 201 angebracht sind, ferner sind gezeigt eine aus integrierten Schaltkrei­ sen (IS) aufgebaute Logik 101, Eingangssignale 204 zur Prüfeinrichtung, Eingangssignale 205 an einen Großschaltkreis, Ausgangssignale 206 von dem Großschaltkreis und Ausgangs­ signale 207 von der Prüfeinrichtung 100.

Die Prüfeinrichtung 100 weist die drei Großschaltkreise 102, 103 und 104 sowie die aus integrierten Schaltkreisen auf­ gebaute Logik 101 auf. Bei der Prüfung ist das Steuersignal 4 so vorge­ geben, daß in sämtlichen drei Großschaltkreisen der Ausgang der jeweiligen Durchlaufschaltung 14 ausgewählt wird. Die Prüfeinrichtung 100 nimmt dann die nur durch die integrierten Schaltkreise gebildete Logikkonfiguration an. Die logisch vereinfachte Prüfeinrichtung kann dann mit einer verringerten Anzahl einfacher Prüfmuster geprüft werden, so daß die Ver­ drahtung und die aus integrierten Schaltkreisen gebildete Logik 101 sowie die Eingangs- und Ausgangsschaltungen 11 bzw. 13 der Großschaltkreise 102, 103 und 104 geprüft wer­ den.

Dann wird das Steuersignal 4 so vorgegeben, daß in nur einem der Großschaltkreise der Ausgang der internen Schalt­ kreislogik 12 angesteuert wird, während die Ausgänge der Durchlaufschaltungen 14 in den übrigen Großschaltkreisen angesteuert werden. Damit ist die Prüfeinrichtung 100 äqui­ valent mit der in Fig. 7 gezeigten Anordnung. Da der Großschaltkreis 201 mehrere tausend bis einige zehntausend Gates enthält und im Gegensatz dazu jeder aus integrierten Schaltkreisen gebildete Logikkreis 202 und 203 einige zehn bis einige hundert Gates aufweist, kann die gesamte Anordnung mit Mustern geprüft werden, die im wesentlichen denjenigen entsprechen, die für die Prüfung eines Großschaltkreises erforderlich sind. Die übrigen Großschaltkreise können in gleicher Weise geprüft werden, so daß die interne Logik jedes Großschaltkreises geprüft werden kann. Der Großschaltkreis 201 kann dabei mit den IS-Blöcken 202 und 203 kombiniert und als ein Groß­ schaltkreis 201′ behandelt werden.

Es ist nunmehr ersichtlich, daß das Verdrahtungsmuster der Leiterplatte, die Ein/Ausgangskreise der Großschaltkreise und der aus integrierten Schaltkreisen bestehende logische Schaltungsaufbau mit einer verringerten Anzahl von wesent­ lich vereinfachten Prüfmustern geprüft werden können.

Ferner können die Prüfmuster für die gesamten auf der Lei­ terplatte befindlichen Schaltkreise aus einem Muster zur Prüfung der aus integrierten Schaltkreisen bestehenden Logik und drei Mustern zur Prüfung der Großschaltkreise bestehen, so daß die Prüfmuster wesentlich vereinfacht wer­ den gegenüber dem Muster, das für die jeweilige Prüfung einer großintegrierten Logik, wie sie durch drei Groß­ schaltkreise und eine aus integrierten Schaltkreisen auf­ gebaute Logik gebildet ist, erforderlich ist.

Im Fall einer Leiterplatte, bei der auf beiden Seiten integrierte Schaltkreise und Großschaltkreise angebracht sind und die Prüfung mit einer systeminternen Testvorrich­ tung (einer Testvorrichtung zur Prüfung der gedruckten Schaltung auf einer Leiterplatte auf Segmentbasis, indem eine Nadelsonde auf Kontaktflächen geführt wird, die zwi­ schen den Leitern gebildet sind) nur unter Schwierigkeiten durchführbar ist, kann die Anzahl der Schritte zur Bildung der Prüfmuster verringert werden, weil die erforderlichen Prüf­ muster einfach sind und ihre Anzahl verringert ist. Im Fall einer Leiterplatte, bei der auf einer Oberfläche inte­ grierte Schaltkreise und Großschaltkreise angebracht sind, kann die Prüfung in einfacher Weise ohne die systeminterne Testvorrichtung erfolgen, was wiederum bedeutet, daß die Kontaktflächen für die Testvorrichtung entfallen können, wodurch die Miniaturisierung der Leiterplatte bzw. der Vorrich­ tung realisierbar ist. Selbstverständlich können die in Verbindung mit der systeminternen Testvorrichtung zu ver­ wendenden Prüfmuster ebenfalls vereinfacht und ihre Zahl verringert werden, so daß die Anzahl der Schritte zur Erstel­ lung der Prüfmuster gegenüber konventionellen Prüfmustern erheblich verringert ist. Ferner ist zu beachten, daß die Erfindung in gleicher Weise wie bei der beschriebenen Lei­ terplatte auch bei Hybrid-Großschaltkreisen und mehrere Chips umfassenden LSI-Chips anwendbar ist.

Claims (11)

1. Prüfeinrichtung (100) für mehrere Großschaltkreise (102-104), die jeweils eine interne Schaltkreislogik (12) aufweisen und aufeinanderfolgend miteinander verbunden und auf einer Leiterplatte montiert sind, gekennzeichnet durch Schaltmittel (101; 202, 203) zur Zuleitung von Steuersignalen (4) an einen vorbestimmten Großschaltkreis (102-104), dessen interne Schaltkreislogik (12) zu überprüfen ist, und zur Zuleitung der Steuersignale (4) an die verbleibende Großschaltkreise (102-104) zur Aktivierung von internen Durchlaufschaltungen (14) in den Großschaltkreisen (102-104), um Eingangssignale (204, 205) ohne Durchgang durch die interne Schaltkreislogik (12) durch die verbleibenden Großschaltkreise passieren zu lassen.

2. Prüfeinrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, daß die zu prüfenden Großschaltkreise (LSI 1; 102-104) aufweisen:

• - eine Eingangsschaltung (11), die von außen zugeführte Signale aufnimmt und deren Pegel auf den Betriebspegel der internen Schaltkreise der Großschaltkreise (LSI 1; 102-104) umsetzt;
• - eine interne Schaltkreislogik (12), die die von der Eingangsschaltung (11) zugeführten Eingangssignale verarbeitet und die eine Zuordnungslogik aufweist;
• - eine Durchlaufschaltung (14), die die Eingangssignale, die von der Eingangsschaltung (11) zugeführt werden, entsprechend einer Logik verarbeitet, die wesentlich einfacher ist als diejenige der internen Schaltkreislogik (12);
• - eine Selektorschaltung (15), die mit der internen Schaltkreislogik und der Durchlaufschaltung (14) verbunden ist und die nach Maßgabe eines von außen dem Großschaltkreis (LSI 1; 102-104) zugeführten Steuersignale (4) von den zueinander parallel angeordneten internen Schaltkreislogik (12) und der Durchlaufschaltung (14) entweder das Ausgangssignal der internen Schaltkreislogik (12), wenn in dieser selbst eine logische Verarbeitung zu erfolgen hat oder wenn diese selbst zu überprüfen ist, oder andererseits, das Ausgangssignal der Durchlaufschaltung (14) auswählt; und
• - eine Ausgangsschaltung (13), die mit der Selektorschaltung (15) verbunden ist, um den Pegel der Ausgangssignale an den Pegel der externen Signale anzupassen.

3. Prüfeinrichtung (100) nach Anspruch 2, dadurch gekennzeichnet, daß die Durchlaufschaltung (14) die ihr von der Eingangsschaltung (11) zugeführten Eingangssignale unverändert weitergibt.

4. Prüfeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Durchlaufschaltung (14) die Eingangssignale, die von der Eingangsschaltung (11) angeliefert werden, in invertierter Form als Ausgangssignale abgibt.

5. Prüfeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Durchlaufschaltung (14) kombinatorisch logische Verknüpfungen ausführt.

6. Prüfeinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens zwei Ausgangssignale der Durchlaufschaltung (14) einem Eingangssignal der Eingangsschaltung (11) entsprechen.

7. Prüfeinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß wenigstens zwei Ausgangssignale der Durchlaufschaltung (14) einem Eingangssignal der Eingangsschaltung (11) entsprechen.

8. Prüfeinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die kombinatorische logische Verknüpfung von wenigstens zwei Eingangssignalen der Eingangsschaltung (11) ein Ausgangssignal der Durchlaufschaltung (14) zur Folge hat.

9. Prüfeinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß eines von zwei Eingangssignalen von der Eingangsschaltung (11) als Ausgangssignal der Durchlaufschaltung (14) ausgegeben wird.

10. Prüfeinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Invertierung des anderen Eingangssignals der Eingangsschaltung (11) ein Ausgangssignal der Durchlaufschaltung (14) ergibt.

11. Prüfeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Durchlaufschaltung (14) einen ersten Schaltungsteil aufweist, der ein Eingangssignal der Eingangsschaltung (11) wechselweise zwei Ausgängen zuführt, und einen zweiten Schaltungsteil aufweist, der weitere Eingangssignale der Eingangsschaltung (11) entsprechend kombinatorischer logischer Verknüpfung verarbeitet und die resultierenden Signale den Ausgängen der Durchlaufschaltung (14) zuführt.