DE19950821A1

DE19950821A1 - Bewertungssystem für integrierte Halbleiterschaltungen

Info

Publication number: DE19950821A1
Application number: DE19950821A
Authority: DE
Inventors: Koji Takahashi; Hiroaki Yamoto; Hidenobu Matsumura
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-10-23
Filing date: 1999-10-21
Publication date: 2000-04-27
Also published as: US6061283A; KR20000029237A; JP2000132416A; TW451129B

Abstract

Die Erfindung betrifft ein Bewertungssystem für integrierte Halbleiterschaltungen, die mit hoher Geschwindigkeit Funktionen eines zu prüfenden Bauteils sowie ein Prüfmuster zum Prüfen des zu prüfenden Bauteils bewertet, ohne daß dabei ein tatsächliches Prüfgerät oder das geplante Bauteil verwendet werden. Das Bewertungssystem umfaßt eine Prüfmusterdatei zum Speichern eines Prüfmusters, das einem Prüfling zu Prüfzwecken zugeführt werden soll, einen ersten Speicher, der zum Speichern von Prüfgerät-Ereignisdaten dient und hierzu einen bestimmten Teil eines Prüfmusters aus der Prüfmusterdatei empfängt, eine erste FIFO-Einheit (First-In-First-Out-Einheit), die einen bestimmten Teil der Prüfgerät-Ereignisdaten aus dem ersten Speicher empfängt und die Prüfgerät-Ereignisdaten in der Reihenfolge ihres Empfangs extrahiert, einen zweiten Speicher, der zum Speichern von Prüflings-Ereignisdaten dient und hierzu einen bestimmten Teil von Ereignisdaten empfängt, die aus einer Logiksimulation des Prüflings auf der Grundlage von durch ein CAD-Verfahren erzeugten Layoutdaten des Prüflings stammen, eine zweite FIFO-Einheit (First-In-First-Out-Einheit), die einen bestimmten Teil der Prüflings-Ereignisdaten vom zweiten Speicher empfängt und die Prüflings-Ereignisdaten in der Reihenfolge ihres Empfangs extrahiert, einen Komparator zum Vergleich der von der ersten FIFO-Einheit stammenden Ereignisdaten mit den von der zweiten FIFO-Einheit stammenden Ereignisdaten und Mittel zur Erzeugung eines ...

Description

Die vorliegende Erfindung betrifft ein Bewertungssystem für integrierte Halbleiterschaltungen, beispielsweise für Großintegrationsschaltungen (LSIs), und dabei ins besondere ein Bewertungssystem für integrierte Halblei terschaltungen, das zur Hochgeschwindigkeitsbewertung von Prüfmustern dient, welche für ein Halbleiter-Prüf system bzw. zur Durchführung eines Fehlertests am Ent wurf einer integrierten Halbleiterschaltung erzeugt wurden und auf in einer Entwicklungsphase der inte grierten Halbleiterschaltung mit Hilfe eines CAD-Ver fahrens (Verfahren zur rechnergestützten Entwurfsanfer tigung) gewonnenen logischen Simulationsdaten basieren, wobei kein eigentliches Halbleiterprüfsystem bzw. keine eigentliche integrierte Halbleiterschaltung als Prüf ling verwendet wird.

Bei der Entwicklung von integrierten Halbleiterschal tungen, beispielsweise von Großschaltkreisen (LSIs), wird beinahe immer ein Entwicklungsverfahren unter Ver wendung eines CAD-Programms eingesetzt. Eine derartige Entwicklungsumgebung unter Einsatz eines CAD-Programms wird auch als Umgebung zur elektronischen Entwicklungs automatisierung (EDA) bezeichnet. Bei einem solchen Halbleiter-Entwicklungsverfahren unter Verwendung eines CAD-Programms werden die gewünschten Halb leiterschaltungen in einem Großschaltkreis mit Hilfe einer Hardware-Spezifikationssprache, wie etwa VHDL bzw. Verilog, erzeugt. Außerdem werden bei diesem Ver fahren Funktionen der so entworfenen Halbleiterschal tungen mittels einer Simulationssoftware, eines soge nannten Bauteillogiksimulators, bewertet.

Ein Bauteillogiksimulator umfaßt eine Schnittstelle, die üblicherweise als Testbench bezeichnet wird und durch die den Bauteildaten, welche die gewünschten Halbleiterschaltungen repräsentieren, Prüfdaten (Vektoren) zugeführt und sodann die durch die Prüfdaten ausgelösten Antwortsignale der geplanten Haltbleiterschaltungen bewertet werden.

Nach Beendigung der Entwurfsphase der LSI-Schaltung werden eigentliche LSI-Bauteile hergestellt und mit Hilfe eines Halbleiterprüfsystems, beispielsweise eines LSI-Prüfgeräts, geprüft, um festzustellen, ob die LSI- Bauteile die gewünschten Funktionen fehlerfrei aus führen. Ein LSI-Prüfgerät leitet dabei ein Prüfmuster (Prüfvektor) an einen LSI-Prüfling und vergleicht die sich ergebenden Ausgangssignale vom LSI-Bauteil mit SOLL-Wert-Daten, um zu bestimmen, ob das LSI-Bauteil fehlerfrei oder fehlerhaft arbeitet. Zur Prüfung eines LSI-Bauteils hoher Funktionalität und Dichte muß dem LSI-Bauteil ein entsprechend komplexes und umfangrei ches Prüfmuster zugeführt werden, was die Herstellung des Prüfmusters entsprechend arbeitsintensiv und zeit aufwendig macht. Es empfiehlt sich daher nicht, ein Prüfmuster für tatsächlich vorhandene LSI-Prüflinge herzustellen, und dies insbesondere dann, wenn es sich dabei um LSI-Bauteile mit vergleichsweise kurzer Le bensdauer handelt, da sich hierdurch die Vermarktung dieser LSI-Bauteile verzögert.

Um somit die Gesamtprüfleistung und die Produktivität bei integrierten Halbleiterschaltungen zu erhöhen, wer den üblicherweise die durch den Einsatz des Bauteillogiksimulators während der Entwicklung der in tegrierten Schaltung erzeugten Daten bei einer Prüfung der tatsächlichen vorhandenen integrierten Halb leiterschaltungen eingesetzt. Grundsätzlich weist näm lich ein vom LSI-Prüfgerät beim Prüfen integrierter Halbleiterschaltungen verwendetes Prüfverfahren eine erhebliche Ähnlichkeit mit einem vom Bauteillogiksimu lator zum Prüfen der Layoutdaten der Halbleiterschal tung im oben erwähnten CAD-Verfahren eingesetzten Prüf verfahren auf. So werden beispielsweise Prüfmuster und SOLL-Wert-Muster für ein LSI-Prüfgerät zum Prüfen der geplanten integrierten Halbleiterschaltungen unter Ver wendung der bei der Durchführung der Bauteillogik simulation gewonnenen Ausgangsdaten (Speicherauszugsdatei) erzeugt. Allerdings gibt es der zeit kein System, das in der Lage wäre, mit hoher Ge schwindigkeit und bei niedrigen Kosten Prüfmuster und SOLL-Wertmuster zur Verwendung in einem LSI-Prüfgerät zu erzeugen und diese zu bewerten, ohne daß dabei In formationsfehler auftreten, welche auf die während der Logiksimulation des LSI-Prüflings gewonnene Speicher auszugsdatei zurückgehen.

Bei derartigen Logiksimulationsdaten liegen die einem Bauteilmodell zuzuführenden Prüfmuster ebenso wie die resultierenden Ausgangssignale (SOLL-Wert-Muster) des Bauteilmodells in einem ereignisbezogenen Format vor. Dabei entsprechen die ereignisbezogenen Daten den Stel len eines Wechsels (Ereignissen) im Prüfmuster vom Bi när "1" zum Binär "0" oder umgekehrt in bezug zur verstrichenen Zeit. Üblicherweise wird die verstrichene Zeit als Zeitspanne ab einem bestimmten Bezugspunkt oder ab einem vorhergegangenen Ereignis angegeben. Bei einem eigentlichen LSI-Prüfgerät sind die Prüfmuster hingegen zyklusbezogen. Bei zyklusbezogenen Daten wer den Prüfmuster in bezug zu vorbestimmten Prüfzyklen (Prüfgeschwindigkeit) des Prüfgeräts definiert.

Wie bereits erwähnt, werden zur Erzeugung von Prüfmu stern zum Prüfen von tatsächlich vorhandenen LSI-Bau teilen die in der Entwicklungsphase der LSI-Bauteile gewonnenen CAD-Daten wirkungsvoll eingesetzt. Aus ver schiedenen Gründen sind jedoch auf diese Weise erzeugte Prüfmuster für LSI-Prüfgeräte nicht immer in der Lage, ein Versagen der LSI-Prüflinge sicher festzustellen. Es ist daher notwendig, eine Bewertung der in der genann ten Weise erzeugten Prüfmuster durchzuführen.

Gemäß dem Stand der Technik gibt es grundsätzlich zwei Verfahren zur Bewertung von in LSI-Prüfgeräten einzu setzenden und unter Verwendung von Logiksimulationsda ten erzeugten Prüfmustern, wobei man bei dem einen Ver fahren tatsächlich ein LSI-Prüfgerät verwendet, während bei dem anderen kein LSI-Prüfgerät eingesetzt wird. Bei dem Verfahren unter Verwendung eines LSI-Prüfgeräts ist es notwendig, zu den Logiksimulationsdaten gehörende ereignisbezogene Prüfmuster abzurufen und diese in zy klusbezogene Prüfmuster umzuwandeln. Derartige zyklus bezogene Prüfmuster werden zur Bewertung der Fehlerlo sigkeit der Prüfmuster beim tatsächlich vorhandenen LSI-Prüfgerät eingesetzt. Dieses Verfahren hat den Nachteil, daß ein teueres LSI-Prüfgerät, allein zur Be wertung der Fehlerlosigkeit der Prüfmuster dient.

Bei dem Verfahren, bei dem kein LSI-Prüfgerät zum Ein satz kommt, wird zur Bewertung der Prüfmuster ein LSI- Prüfgerätsimulator verwendet. Auch bei diesem Verfahren spürt der LSI-Prüfgerätsimulator Fehler in den in eine zyklusbezogene Form umgewandelten Prüfmustern auf. Zur Simulation der Funktionen des LSI-Prüflings, welcher das Prüfmuster vom LSI-Prüfgerätsimulator empfängt, wird ein während der Entwicklungsphase unter Verwendung des CAD-Programms erzeugter Logiksimulator eingesetzt. Da der gesamte Bewertungsvorgang in Form von Software- Arbeitsschritten abläuft, weist dieses Verfahren den Nachteil auf, daß die vollständige Durchführung der Be wertung sehr lange Zeit in Anspruch nimmt.

Ein Beispiel für den Stand der Technik, bei dem kein tatsächlich vorhandenes LSI-Prüfgerät verwendet wird, wird im folgenden näher erläutert. Fig. 1 zeigt ein Bei spiel für den Stand der Technik zur Bewertung von Prüf mustern unter Verwendung eines Prüfgerätsimulators und eines Logiksimulators, d. h. ein Beispiel, bei dem alle Arbeitsschritte unter Einsatz von Software durchgeführt werden.

Gemäß Fig. 1 werden einem durch Software gebildeten LSI- Simulator 11 Musterdaten und Taktdaten zugeführt, die von einer Musterdatei 101 bzw. einer Taktdatei 102 für ein LSI-Prüfgerät erzeugt wurden. Die Musterdaten und die Taktdaten erhält man beispielsweise, indem man Mu sterdaten und Taktdaten aus einer bei der Durchführung einer Logiksimulation während der Entwicklungsphase des LSI-Bauteils gewonnenen Speicherauszugsdatei 15 extra hiert. Als Logiksimulator-Speicherauszugsdatei dient beispielsweise die VCD (Value Change Dump) von Verilog. Die Daten in der Speicherauszugsdatei 15 werden mittels einer Umwandlungssoftware 17 in zyklusbezogene Daten umgewandelt, wodurch die in der Musterdatei 10 ₁ bzw. der Taktdatei 10 ₂ gespeicherten bereits erwähnten Mu ster- und Taktdaten entstehen.

Der LSI-Prüfgerätsimulator 11 dient zum Aufspüren von Fehlern im zum Prüfen des geplanten LSI-Bauteils bzw. zum Prüfen der Funktionen des LSI-Bauteils dienenden Prüfmuster, ohne daß dabei ein LSI-Prüfgerät in Form von Hardware vorhanden ist. Der LSI-Prüfgerätsimulator 11 erzeugt ein Prüfmuster mit Musterinformationen und Taktinformationen und führt das Prüfmuster dem LSI- Prüfling-Logiksimulator zu. Der LSI-Prüfgerätsimulator 11 vergleicht sodann die resultierenden Ausgangssignale vom Logiksimulator mit den SOLL-Werten, um zu bestim men, ob das Prüfmuster bzw. die Leistung des geplanten LSI-Bauteils fehlerfrei ist.

Der LSI-Prüfgerätsimulator 11 sendet das Prüfmuster als Eingangsdaten an einen Formatkonverter 12. Der Format konverter 12 wandelt die Eingangsdaten vom LSI-Prüfge rätsimulator 11 in ein Format um, das von einem Bau teillogiksimulator 13 akzeptiert wird. Üblicherweise enthält der Bauteillogiksimulator 13 eine Schnitt stelle, die äls PLI (Programmsprachen-Schnittstelle) bezeichnet wird. In diesem Fall wandelt also der For matkonverter 12 das Prüfmuster in das PLI-Format um.

Beim Bauteillogiksimulator 13 handelt es sich um den selben Simulator, der bereits während der Entwicklung des LSI-Bauteils zum Einsatz kam. Er besteht aus einem Logiksimulator 13 ₁ und einem Bauteilmodell 13 ₂, welches in einer für die Kommunikation mit dem Logiksimulator 13 ₁ geeigneten Sprache spezifiziert ist. Das Bau teilmodell 13 ₂ simuliert die Arbeitsweise des LSI-Prüf lings. Der Bauteillogiksimulator 13 sendet das über die PLI-Schnittstelle empfangene Prüfmuster zum Bau teilmodell 13 ₂ und leitet das resultierende Antwortsi gnal vom Bauteilmodell 13 ₂ durch die PLI-Schnittstelle zu einem Formatkonverter 14. Der Formatkonverter 14 wandelt die Ausgangssignale vom Bauteilmodell 13 ₂ in ein Format um, das vom LSI-Prüfgerätsimulator 11 emp fangen werden kann. Der LSI-Prüfgerätsimulator 11 ver gleicht die vom Formatkonverter 14 kommenden Bauteil ausgangsdaten mit den SOLL-Wert-Daten. Stimmen beide überein, so wird das Prüfmuster für korrekt befunden.

Das beschriebene Bewerten von Prüfmustern allein mit Hilfe eines Softwareverfahrens unter Verwendung des Bauteillogiksimulators erfordert einen hohen Arbeits aufwand und eine sehr lange Verarbeitungszeit, wobei die Verarbeitungszeit beim Betrieb des Bauteillogiksi mulators den größten Teil der Gesamtverarbeitungszeit bildet.

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Bewertungssystem für integrierte Halbleiterschal tungen zu beschreiben, das zur Hochgeschwindigkeitsbe wertung der Leistung von in einem elektronischen Ent wicklungs-Automatisierungsverfahrens (EDA-Verfahren) entwickelten LSI-Bauteilen sowie der zum Prüfen der LSI-Bauteile verwendeten Prüfmustern dient, welche auf während der Entwicklungsphase des LSI-Bauteils gewon nenen CAD-Daten basieren.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Bewertungssystem für integrierte Halbleiter schaltungen zu beschreiben, das zur Hochgeschwindig keitsbewertung von zum Prüfen von LSI-Bauteilen verwen deten und auf während der Entwicklungsphase der LSI- Bauteile gewonnenen CAD-Daten basierenden Prüfmustern dient, ohne daß ein eigentliches LSI-Prüfgerät zum Ein satz kommt, und das es ermöglicht, das Prüfmuster zum Prüfen des LSI-Bauteils vor der eigentlichen Her stellung des LSI-Bauteils fertigzustellen.

Darüber hinaus ist es eine Aufgabe der vorliegenden Er findung, ein Bewertungssystem für integrierte Halblei terschaltungen zu beschreiben, das zur Hochgeschwindig keitsbewertung von zum Prüfen von LSI-Bauteilen verwen deten und auf während der Entwicklungsphase der LSI- Bauteile gewonnenen CAD-Daten basierenden Prüfmustern dient und bei dem kleine, spezialisierte Hardwareein heiten verwendet werden.

Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Bewertungssystem für integrierte Halbleiterschal tungen zu beschreiben, das einen aus kleinen, speziali sierten Hardwareelementen bestehenden Programmzeitver kürzer sowie einen Arbeitsplatz mit Graphikanzeige- und Logiksimulationsfunktionen enthält und zur Bewertung eines Prüfmusters dient, welches zum Prüfen von LSI- Bauteilen verwendet wird und auf während der Entwicklungsphase der LSI-Bauteile gewonnenen CAD-Daten basiert.

Beim erfindungsgemäßen Bewertungssystem für integrierte Halbleiterschaltungen werden die Funktionen von mit Hilfe eines elektronischen Entwicklungsautomatisie rungsverfahrens (EDA-Verfahrens) entwickelten LSI-Hau teilen an einem Rechner mit Hilfe eines Bauteil-Logik simulators geprüft. Bei der Durchführung der Bauteil- Logiksimulation gewonnene ereignisbezogene Daten werden in einer Speicherauszugsdatei gespeichert. Mit Hilfe von durch Umwandlung von Daten aus der Speicherauszugs datei gewonnenen Muster- und Taktdaten wird dann ein Prüfmuster zur Verwendung in einem LSI-Prüfgerät er zeugt. Dabei wird in einem bestimmten Taktverhältnis die Wellenform eines Ausgangs-Pins gemäß dem Prüfmuster mit der auf die Speicherauszugsdatei zurückgehenden Ausgangs-Pin-Wellenform verglichen. Anstatt der von der Speicherauszugsdatei erzeugten Wellenform kann zum Ver gleich mit dem Prüfmuster auch die Ausgangswellenform des Logiksimulators verwendet werden. Stimmen die bei den Ausgangswellenformen überein, so wird das Prüfmu ster für geeignet befunden bzw. die geplante Funktion des Bauteils als erfüllt angesehen.

Das erfindungsgemäße Bewertungssystem für integrierte Halbleiterschaltungen ermöglicht durch die Verwendung der während der Entwicklung des LSI-Bauteils gewonnenen Layoutdaten die Bewertung eines Prüfmusters zum Prüfen eines mit Hilfe eines elektronischen Entwicklungs-Auto matisierungsverfahrens (EDA-Verfahrens) entwickelten LSI-Bauteils mit hoher Geschwindigkeit und zu niedrigen Kosten. Beim Bewertungssystem wird das Prüfmuster durch kleine, systemspezifische Hardwareeinheiten bewertet. Außerdem erfolgt die Prüfmusterbewertung kostengünstig und mit hoher Geschwindigkeit, so daß es möglich ist, das Prüfmuster sowie die Leistung des LSI-Bauteils vor dessen tatsächlicher Herstellung zu prüfen.

Im folgenden wird die Erfindung unter Bezugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeich nung zeigen

Fig. 1 ein Blockschaltbild zur Darstellung eines Prüfmusterbewertungsverfahrens gemäß dem Stand der Technik, wobei ein durch Software gebildeter Bauteillogiksimulator zum Einsatz kommt,

Fig. 2A ein Blockschaltbild zur Darstellung des grundsätzlichen Aufbaus des erfindungsgemäßen Bewertungssystems für integrierte Halbleiter schaltungen,

Fig. 2B eine schematische Darstellung eines LSI-Prüf geräts, das eine dem Bewertungssystem gemäß Fig. 2A äquivalente Funktion erfüllt;

Fig. 3 ein Blockschaltbild eines vollständigen Ver fahrens zur Herstellung eines integrierten Halbleiterbauteils von einer Entwicklungs phase über eine Bewertungsphase bis zu einer Herstellungs- und Prüfphase, wobei auch die Beziehung zwischen dem Herstellungsverfahren und dem erfindungsgemäßen Bewertungssystem für integrierte Halbleiterschaltungen er sichtlich ist;

Fig. 4 ein Blockschaltbild zur genaueren Darstellung des Aufbaus des erfindungsgemäßen Bewertungs systems für integrierte Halbleiterschaltungen und der Beziehung zwischen dem Aufbau des Be wertungssystems und der Software sowie den Daten, welche bei der Entwicklung der inte grierten Halbleiterbauteile zum Einsatz kom men;

Fig. 5 ein Wellenform-Diagramm zur Darstellung der Arbeitsweise des erfindungsgemäßen Bewer tungssystems für integrierte Halbleiterschal tungen;

Fig. 6 ein Blockschaltbild zur Darstellung der Ar beitsweise des erfindungsgemäßen Bewertungs systems für integrierte Halbleiterschaltungen unter Bezugnahme auf Logikdaten;

Fig. 7 ein Blockschaltbild zur genaueren Darstellung des Aufbaus des erfindungsgemäßen Bewertungs systems für integrierte Halbleiterschaltun gen; und

Fig. 8 ein Wellenformdiagramm zur Darstellung von Signalwellenformen, welche den in einer Er eignis-FIFO-Einheit des erfindungsgemäßen Be wertungssystems für integrierte Halbleiter schaltungen gespeicherten Ereignisdaten ent sprechen.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Das Blockschaltbild gemäß Fig. 2A zeigt einen grundlegenden Aufbau eines Prüf systems 26, welches ein erfindungsgemäßes Bewertungssy stem für integrierte Halbleiterschaltungen enthält. Die Hauptblöcke des Prüfsystems 26 bestehen beim Beispiel gemäß Fig. 2 aus einem Bewertungssystem 20 für inte grierte Halbleiterschaltungen, einem Bauteilmodell 23, einem Logiksimulator 25 und einer durch die Logiksimulation erstellte Speicherauszugsdatei 27. Das Bewertungssystem 20 für integrierte Halbleiterschaltun gen gemäß der vorliegenden Erfindung umfaßt einen tech nischen Arbeitsplatz (EWS) 24 und einen Programmzeit verkürzer 22. Wie später noch im einzelnen erläutert wird, besteht der technische Arbeitsplatz EWS 24 im we sentlichen aus einer Simulationseinheit, während der Programmzeitverkürzer 22 durch spezifische Hardware gebildet wird, die eine Hochgeschwindigkeitsbearbeitung ermöglicht. Fig. 2B zeigt in einem Schemadiagramm ein LSI-Prüfgerät, dessen Funktion der des Prüfsystems ge mäß Fig. 2A äquivalent ist. Das LSI-Prüfgerät 30 führt eine Bauteilprüfung am eigentlichen LSI-Bauteil durch, indem es dem Bauteil Prüfmuster zuführt, was der vom in Fig. 2A dargestellten Prüfsystem durchgeführten Prüfung entspricht.

Mit Hilfe des Prüfsystems gemäß Fig. 2A ist es möglich, sowohl Prüfmuster zum Prüfen von in einer EDA-Umgebung entwickelten LSI-Bauteilen als auch die Leistung der LSI-Bauteile zu bewerten. Das Prüfsystem erlaubt die Bewertung der Halbleiterbauteile lange bevor diese tatsächlich auf einer Siliziumscheibe hergestellt wer den. Außerdem ermöglicht das Prüfsystem die Fertigstel lung der Prüfmuster zum Prüfen von LSI-Bauteilen lange bevor die LSI-Bauteile tatsächlich in Produktion gehen. Beim Beispiel gemäß Fig. 2A kann der Arbeitsplatz 24 entweder vom Logiksimulator 25 oder von der Speicher auszugsdatei 27 Eingangsdaten empfangen.

Empfängt der Arbeitsplatz 24 die Eingangsdaten vom Lo giksimulator 25, so werden dabei dem Arbeitsplatz die Daten des vom Bauteilmodell 23 und dem Logiksimulator simulierten geplanten Halbleiterbauteils zugeführt. Der Arbeitsplatz 24 führt dem simulierten Halbleiterbauteil das Prüfmuster zu und der Programmzeitverkürzer 22 be wertet das vom Bauteil kommende resultierende Antwort signal. Empfängt der Arbeitsplatz 24 andererseits Ein gangsdaten von der Speicherauszugsdatei 27, so bedeutet dies, daß dem Arbeitsplatz 24 die von der Speicheraus zugsdatei 27 stammenden, bei der Durchführung der Bau teil-Logik-Prüfsimulation während der Entwicklungsphase des Halbleiterbauteils gewonnenen Daten zugeführt wer den. Die Bauteil-Ausgangssignale der von der Speicher auszugsdatei 27 stammenden Daten werden vom Programm zeitverkürzer 22 bewertet. Als Speicherauszugsdateien des Bauteillogik-Prüfsimulators dienen beispielsweise die VCD (Value Change Dump) von Verilog sowie STIL (Standard Test Interface Language) von IEEE.

Der schematischen Darstellung gemäß Fig. 3 läßt sich entnehmen, in welcher Beziehung das erfindungsgemäße Bewertungssystem für integrierte Halbleiterschaltungen zum gesamten Herstellungsverfahren für integrierte Halbleiterschaltungen, einschließlich der Entwicklung, der Bewertung und der Herstellungs- und Prüfphasen steht. In Fig. 3 sind auf der linken Seite etwa bis zur Blattmitte hin die zum Herstellungsverfahren gehörende CAD-Entwicklungsphase des Halbleiterbauteils sowie des sen simulierte Prüfphase gezeigt, während etwa auf der rechten Blatthälfte der Fig. 3 die Bauteil-Herstellungs phase sowie die Prüfphase des Herstellungsverfahrens dargestellt sind. Das erfindungsgemäße Bewertungssystem 20 für integrierte Halbleiterschaltungen bezieht sich auf die Bauteil-Entwicklungsphase des Verfahrens. Das Bewertungssystem 20 für integrierte Halbleiterschaltun gen führt die Bewertung der Prüfmuster zum Prüfen der Halbleiterbauteile ebenso mit hoher Geschwindigkeit durch wie die Bewertung der Funktionen des entwickelten Halbleiterbauteils unter Verwendung der bewerteten Prüfmuster.

In der frühen Entwicklungsphase werden mit Hilfe des CAD-Entwicklungsverfahrens Bauteil-Layoutdaten 32 in der Hardwarespezifikationssprache HDL sowie Prüfsignal daten 31 zum Prüfen des entwickelten Bauteils erzeugt. Die in der höheren Computersprache spezifizierten Daten 31 und 32 werden durch Einsatz des Logiksimulators 25 und eines Silizium-Compiler 33 in Gatterschaltungs-Lo gikdaten kompiliert. Auf der Grundlage der vom Logik simulator 25 und dem Compiler 33 gelieferten kompilier ten Daten werden eine Netzliste 34 sowie Schaltdia grammdaten 35 erzeugt, die die Schaltverbindungen zwi schen den Gattern anzeigen.

Auf der Grundlage der Netzliste 34 und der Schaltdia grammdaten 35 werden eine das physikalische Layout und die Verdrahtung des Bauteils auf einem Siliziumsubstrat betreffende Layout-Simulation 36 sowie eine der Zuord nung physikalischer Parameter des Bauteils dienende Parametersimulation 37 durchgeführt. Bei der Durchfüh rung dieser Simulationen werden Daten 38 gewonnen, wel che Layout-Netzlisten entsprechen. Die entwickelten Halbleiterbauteile werden dann auf der Grundlage der Daten 38 in einem Verfahren zur Herstellung integrier ter Schaltungen auf dem Siliziumsubstrat erzeugt. Die in dieser Weise hergestellten eigentlichen Halbleiterbauteile werden sodann durch ein LSI-Prüfge rät 30 unter Verwendung verschiedener Prüfsignale be wertet.

Das erfindungsgemäße Bewertungssystem für integrierte Halbleiterschaltungen wird beim beschriebenen Halblei terherstellungsverfahren vorteilhaft in der in der Zeichnung mit Pfeilen bezeichneten Schleife eingesetzt. Die Ergebnisse der Simulationen 36 und 37, die die Ar beitstakte simulieren, welche das physikalische Layout und die physikalischen Parameter des Bauteils betref fen, werden beispielsweise in einer Wertänderungs-Spei cherauszugsdatei 27 (VCD-Speicherauszugsdatei) gespei chert. Die in der Speicherauszugsdatei 27 gespeicherten Daten werden mit Hilfe einer Umwandlungssoftware 43 in Prüfmusterdaten (LPAT) 44 umgewandelt. Derartige Prüf musterdaten bestehen aus Musterdaten und Taktdaten und werden so erstellt, daß durch sie in einer Prüfspezifi kationssprache TDL 45 spezifizierte Prüfziele erreicht werden. Das in den Prüfmusterdaten 44 abgespeicherte Prüfmuster wird vom erfindungsgemäßen Bewertungssystem 20 für integrierte Halbleiterschaltungen bewertet. Ein derartiges Bewertungsverfahren wird durchgeführt, indem man ermittelt, ob in Antwort auf Prüfmustereingangssi gnale erzeugte Prüfmusterausgangssignale (SOLL-Werte) den Ausgangssignalen des betreffenden Halbleiterbau teils entsprechen.

Fig. 4 zeigt ein Blockschaltbild zur Darstellung eines Aufbaus des erfindungsgemäßen Bewertungssystems für in tegrierte Halbleiterschaltungen sowie der Beziehung zwischen dem Bewertungssystem und der bei der Bewertung direkt mit einbezogenen Software bzw. den entsprechenden Daten. In Fig. 4 sind Teile, die denjenigen in Fig. 3 entsprechen, mit denselben Bezugsziffern gekennzeich net. Allerdings handelt es sich beim Logiksimulator 25 in Fig. 4 um eine aus dem Logiksimulator 25, dem Compi ler 33 und den Simulatoren 36 und 37 der Fig. 3 ge bildeten Einheit. Das Bewertungssystem 20 für inte grierte Halbleiterschaltungen empfängt entweder die aus der Speicherauszugsdatei 27 stammenden Daten über die Datei 46 oder aber die Daten vom Logiksimulator 25. Darüber hinaus empfängt das Bewertungssystem 20 für in tegrierte Halbleiterschaltungen auch noch die durch die Prüfmusterdaten LPAT 44 und die Prüfzielspezifikationen TDL 45 gebildeten Prüfmuster.

Der Benutzer gibt dem Bewertungssystem 20 durch ein Be diensystem, etwa eine graphische Benutzerschnittstelle GUI 47, Befehle ein. Das Bewertungssystem 20 für inte grierte Halbleiterschaltungen besteht aus einem techni schen Arbeitsplatz (EWS) 24, einem Programmzeitverkür zer 22 und einer Schnittstellenkarte 28. Der Arbeits platz 24 und der Programmzeitverkürzer 22 dienen als Prüfgerätemulator. Der Arbeitsplatz 24 umfaßt außerdem zur Steuerung des Programmzeitverkürzers 22 über die Schnittstellenkarte 28 eine Treibersoftware für den Programmzeitverkürzer 22. Aufbau und Arbeitsweise des Programmzeitverkürzers 22 werden später noch im einzel nen erläutert.

Ein Beispiel für die Arbeitsweise des Bewertungssystems für integrierte Halbleiterschaltungen gemäß der vorlie genden Erfindung ist im Wellenformdiagramm gemäß Fig. 5 dargestellt. Der Benutzer gibt am Bildschirm der gra phischen Benutzerschnittstelle 47 einen Befehl zum Be ginn der Prüfung ein, wodurch die aus Prüfmusterdaten 45 und Prüfzielspezifikation 44 gebildeten Prüfmuster dem Bewertungssystem zugeführt werden, und der Prüfge rätemulator wird aktiviert. Im Beispiel gemäß Fig. 5 ist eine Situation dargestellt, in der Ausgangssignale ei nes Halbleiterbauteilpins 4 sich bei (durch Pfeile dar gestellten) Auswertsignal-Takten auf den dargestellten hohen bzw. niedrigen Niveaus befinden, wenn die darge stellten Prüfwellenformen an die Halbleiterbauteilpins 1 bis 3 angelegt werden.

Die in der Zeichnung dargestellten Prüfwellenformen werden dem Bauteilmodell 23 durch den Logiksimulator 25 zugeführt und die resultierenden Ausgangssignale am Pin 4 des Bauteilmodells werden mit den Ausgangssignalen des Pins 4 des Prüfgerätsimulators verglichen. Statt dessen können auch die in der Speicherauszugsdatei 27 enthaltenen Ausgangssignale des Pins 4 mit den Aus gangssignalen des Pins 4 des Prüfgerätesimulators vergli chen werden. Diese Anordnung ermöglicht eine Bewertung der Arbeitsweise des geplanten Halbleiterbauteils sowie der Prüfmuster zum Prüfen des Halbleiterbauteils. Wenn die Vergleichsergebnisse anzeigen, daß beide Daten übereinstimmen, so bedeutet dies, daß die Prüfmuster geeignet sind. Weichen die Daten voneinander ab, so sind entweder die Prüfmuster ungeeignet oder das Halb leiterbauteil arbeitet fehlerhaft. Außerdem erkennt das System einen Fehler im Prüfmuster, wenn die Prüfwellen form eine Impulsbreite aufweist, die geringer ist als die vorbestimmte Minimalimpulsbreite, wie dies bei der dargestellten Wellenform von Pin 1 der Fall ist. Eine derartige Fehlerinformation wird in einer Datei 51 ge speichert.

Ein Beispiel für die Arbeitsweise des erfindungsgemäßen Bewertungssystem für integrierte Halbleiterschaltungen wird nun unter Bezugnahme auf Fig. 6 näher erläutert. Die Prüfmusterdaten vom LPAT 44 werden von einem Prüf gerätemulator 53 als ereignisgestützte Befehle und Da ten klassifiziert. Die Bezeichnung "VGC" in Fig. 6 steht für eine Vektorenerzeugungs-Kontrolleinheit, die bei diesem Beispiel "NOP" anzeigt. Die Bezeichnung "RATE" steht für einen Geschwindigkeitsgenerator, der auf der Grundlage eines Taktintervalls zwischen aufeinanderfol genden Prüfimpulsen eine Prüfgerätgeschwindigkeit fest legt. "TTB" steht für einen Funktionstabellenpuffer, der das Prüfmuster durch "1" und "0" wiedergibt. "FP" bezeichnet einen Rahmenprozessor, welcher die Takt- Steuerung jedes Prüfsignals unter Berücksichtigung der Prüfgerätgeschwindigkeit auf der Grundlage einer zeit lichen Verzögerung festlegt. Ähnlich dem Beispiel gemäß Fig. 5 sind auch in Fig. 6 die Daten am Ausgangspin 4 des Halbleiterbauteils gezeigt.

Die Daten vom Prüfgerätemulator 53 werden einer Ereig nis-FIFO-Einheit (First-In-First-Out-Einheit) 54 zuge führt. Die Daten vom Logiksimulator 25 bzw. der Spei cherauszugsdatei 27 werden dem Bewertungssystem 20 als Bauteileingangsdaten zugeleitet. Dabei gelangen die Da ten vom Logiksimulator 25 direkt zu einer Ereignis- FIFO-Einheit 57, während die Daten von der Speicheraus zugsdatei 27 der Ereignis-FIFO-Einheit 57 über einen Ereignis-Decoder 56 zugeführt werden. Der Prüfgerätemu lator 53 (Emulator 62 in Fig. 7), die Ereignis-FIFO-Ein heiten 54 und 57 und der Ereignisformatemulator 63 (Fig. 7), werden. durch zum Programmzeitverkürzer 22 ge hörende Hardwareeinheiten gebildet. Die Ausgangsdaten der beiden FIFO-Einheiten 54 und 57 werden durch einen Komparator 55 miteinander verglichen. Dieser Arbeits schritt wird durchgeführt, indem die zuerst empfangenen Ereignisdaten mit den anderen Ereignisdaten verglichen werden. Das Ergebnis des Vergleichs wird in einer Datei 58 gespeichert.

Ein Beispiel für den detaillierten Aufbau des Programm zeitverkürzers 22 des erfindungsgemäßen Bewertungssy stems 20 für integrierte Halbleiterschaltungen ist in Fig. 7 in Form eines Blockdiagramms dargestellt. Die Prüfmusterdaten vom Arbeitsplatz 24 und die Daten vom Logiksimulator 25 bzw. der Speicherauszugsdatei 27 wer den dem Prüfgerätemulator 62 bzw. einem Ereignisforma temulator 63 über einen Hauptweg 61 zugeführt. Der Prüfgerätemulator 62 weist Felder sowohl in Richtung der Pinzahl als auch in Richtung der Mustertiefe auf, so daß die unter Bezugnahme auf Fig. 6 beschrieben Daten in den durch einen Mustersortierer 68 generierten Datenfeldern 66, 67, 69 und 71 gebildet werden. Diese Ereignisdaten werden der FIFO-Einheit 54 durch ein Er eignis-Rechengerät 72 zugeführt.

In entsprechender Weise werden im Ereignisformatemula tor 63 Ereignisdaten in einem Speicherauszugsdateifeld 74 in Richtung der Mustertiefe und in Richtung der Pin zahl gebildet. Die Ereignisdaten werden der FIFO-Ein heit 57 durch ein Ereignisrechengerät 75 zugeführt. Die von den FIFO-Einheiten 54 und 57 kommenden Ereignisda ten werden durch den Komparator 55 unter Berücksichti gung eines bestimmtes Taktverhältnisses verglichen. Zur Bildung eines Vergleichsergebnisses 81, das "bestanden" bzw. "nicht bestanden" lautet, kann das Vergleichser gebnis zudem noch Pin-Status-Einheiten 83 und 85 zuge führt werden. Musterfehler 73 und Taktfehler 77 werden dabei direkt aufgespürt, ohne daß die Ausgangsdaten von den FIFO-Einheiten 54 und 57 verglichen werden müßten.

Der Arbeitsschritt, bei dem die Ereignisdaten von den FIFO-Einheiten 54 bzw. 57 abgerufen und vom Komparator 55 miteinander verglichen werden, wird im folgenden un ter Bezugnahme auf die Fig. 6, 7 und 8 näher erläutert. Wie bereits erwähnt, speichert die Ereignis-FIFO-Ein heit 54 die emulierten Informationen, die dem vom Prüfgerät zu erzeugenden Prüfsignal entsprechen, als Bauteil-Pin-Signal (in diesem Beispiel als Signal des Ausgangspins 4). Wie in Fig. 6 gezeigt, enthalten diese Informationen Taktangaben (wie etwa 3 ns, 13 ns) und Angaben über den Ereignistyp (SOLL-Wert, "hoch" bzw. "tief"). Die Ereignis-FIFO-Einheit 57 speichert ihrer seits entsprechende Informationen, die von der die Si mulationsdaten enthaltenden Speicherauszugsdatei (Speicherauszugsdatei 46) bzw. vom Logiksimulator 25 stammen.

Somit speichern die Ereignis-FIFO-Einheiten 54 und 57 Informationen über die herkömmlichen Pins des Halblei terbauteils, wobei die Ereignis-FIFO-Einheit 54 Infor mationen zu den Prüfmustern und die Ereignis-FIFO-Ein heit 57 Informationen über die Eingangs- und Ausgangs wellenformen des Halbleiterbauteils speichert. Fig. 8 zeigt eine Darstellung von Signalwellenformen, die den in den Ereignis-FIFO-Einheiten 54 und 57 gespeicherten Informationen entsprechen, wobei in Fig. 8A die Bautei linformationen und in Fig. 8B die Prüfmusterinformatio nen dargestellt sind.

Der Ereigniskomparator 55 gemäß Fig. 6 empfängt die Er eignisinformationen von den Ausgängen der Ereignis- FIFO-Einheiten 54 bzw. 57. Diese Ereignisinformationen lauten "3ns: expect H" bzw. "0ns: set 1". Aufgrund der Taktbeziehung zwischen den Ereignisinformationen wird die Ereignisinformation "0ns: set 1" von der FIFO-Ein heit 57 extrahiert, da diese die frühere Taktangabe enthält. Dementsprechend erscheint am Ausgang der FIFO- Einheit 57 als nächste Ereignisinformation "10ns: set0". Zu diesem Zeitpunkt verbleibt die Information "3ns: expect H" am Ausgang der FIFO-Einheit 54, da die Ereignisinformation am Ausgang der Ereignis-FIFO-Ein heit 54 nicht extrahiert wird. Da die extrahierte Er eignisinformation "0ns: set 1" zum Einstellen des Bau teilpins dient, werden die Statusdaten in der Datei 58 auf "1" gesetzt. Da die Ereignisinformationen dabei ein Einstellereignis betreffen, erfolgt kein Vergleich durch den Komparator und somit wird das Statusergebnis in der Datei 58 mit "bestanden" angegeben.

Als nächstes empfängt der Komparator 55 die Informatio nen "3ns: expect H" und "10ns: set1" und untersucht de ren Tatkverhältnis. Dabei wird die erste Information aus der Ereignis-FIFO-Einheit 54 extrahiert, da sie eine frühere Taktangabe enthält als die zweite Informa tion. Da die erste Information ein Vergleichsereignis anzeigt, werden die im vorherigen Zyklus eingestellten Pin-Statusdaten "1" mit dem in dieser Ereignisinforma tion enthaltenen SOLL-Wert H verglichen. Der Vergleich zeigt eine Übereinstimmung, so daß in der Ergebnis spalte der Datei 58 das Ergebnis "bestanden" eingetra gen wird. Wie erwähnt, wird der Wert der Ereignisinfor mation in der Datei 58 gespeichert, ohne daß ein Ver gleich durchgeführt wird, sofern die Bauteilereignisin formation ein Einstellereignis betrifft. Wenn dann di rekt nach dem Einstellereignis vom Prüfgerätemulator ein Vergleichsereignis geliefert wird, so wird der Wert des Einstellereignisses mit dem SOLL-Wert des Ver gleichsereignisses verglichen. Durch einen Vergleich der Ereignisinformationen an den Ausgängen der Ereig nis-FIFO-Einheiten 54 und 57 in der erwähnten Reihen folge ist es möglich, das Prüfmuster und die Leistung des Bauteils zu bewerten.

Die Zahl der Prüfkanäle eines LSI-Prüfgeräts muß der Maximalzahl an Pins des Prüflings entsprechen, die zwi schen 124 und bis zu 1.024 betragen kann. Jeder Prüfka nal enthält einen Prüfmustererzeuger und arbeitet mit derselben Taktsteuerung wie die anderen Kanäle. Aus Ko stengründen ist es nicht sinnvoll, für jeden Prüfkanal des LSI-Prüfgeräts im erfindungsgemäßen Be wertungssystem für integrierte Halbleiterbauteile Si gnalverarbeitungsschaltungen vorzusehen. Es werden des halb beim bevorzugten Ausführungsbeispiel des Bewer tungssystems für integrierte Halbleiterbauteile gemäß Fig. 7 für mehrere Pins oder mehrere zehn Pins eine Si gnalverarbeitungsschaltung sowie ein für eine solche Signalverarbeitungsschaltung geeigneter Speicher vorge sehen, der im Vergleich zur Mustertiefe des Prüfmu sters eine sehr viel geringere Kapazität aufweist. Bei dieser Anordnung wird die Bewertung des Prüfmusters und der Bauteilleistung mehrfach durchgeführt, indem die Anzahl der Pins und die Musterlänge in vorbestimmte kleine Einheiten unterteilt werden, wodurch sich ein Anstieg der Kosten vermeiden läßt und sich außerdem ein gutes Verhältnis zwischen den Prüfkosten und der Prüfleistung einstellt.

Wie bereits erwähnt, wird beim erfindungsgemäßen Bewer tungssystem zur Bewertung von integrierten Halbleiter schaltungen das Prüfmuster zum Prüfen von LSI-Bautei len, die auf der Grundlage von in der Entwicklungsphase gewonnenen CAD-Daten erzeugt werden, mit hoher Ge schwindigkeit durchgeführt. Durch den Einsatz des er findungsgemäßen Bewertungssystems steht das Prüfmuster zur Verfügung, wenn die LSI-Bauteile in Produktion ge hen, wodurch es möglich ist, die LSI-Bauteile schnell auf den Markt zu bringen. Außerdem ermöglicht das er findungsgemäße Prüfsystem ein Prüfen von Prüfmustern unter Verwendung kleiner, spezifizierter Hardwareein heiten hei hoher Geschwindigkeit und ohne Einsatz eines tatsächlichen LSI-Prüfgeräts.

Claims

1. Bewertungssystem für integrierte Halbleiterschaltun gen enthaltend

1. eine Prüfmusterdatei zum Speichern eines Prüfmu sters, das aus einem Eingabemuster, welches ei nem Prüfling zu Prüfzwecken zugeführt werden soll, sowie einem SOLL-Wert-Muster besteht, wel ches zum Vergleich mit einem durch das Eingabe muster ausgelösten Ausgangssignal des Prüflings dient;
2. einen ersten Speicher, der zum Speichern von Prüfgerät-Ereignisdaten dient und hierzu einen bestimmten Teil eines Prüfmusters aus der Prüf musterdatei empfängt;
3. eine erste FIFO-Einheit (First-In-First-Out-Ein heit), die einen bestimmten Teil der Prüfgerät- Ereignisdaten aus dem ersten Speicher empfängt und die Prüfgerät-Ereignisdaten in der Reihen folge ihres Empfangs extrahiert;
4. einen zweiten Speicher, der zum Speichern von Prüflings-Ereignisdaten dient und hierzu einen bestimmten Teil von Ereignisdaten empfängt, die aus einer Logiksimulation des Prüflings auf der Grundlage von durch ein CAD-Verfahren erzeugten Layoutdaten des Prüflings stammen;
5. eine zweite FIFO-Einheit (First-In-First-Out- Einheit), die einen bestimmten Teil der Prüf lings-Ereignisdaten vom zweiten Speicher emp fängt und die Prüflings-Ereignisdaten in der Reihenfolge ihres Empfangs extrahiert;
6. einen Komparator zum Vergleich der von der er sten FIFO-Einheit stammenden Ereignisdaten mit den von der zweiten FIFO-Einheit stammenden Er eignisdaten; und
7. Mittel zur Erzeugung eines Komparator-Vergleich sergebnisses.

2. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei die erste FIFO-Einheit, die zweite FIFO-Einheit, der Komparator und die Mit tel zur Erzeugung des Vergleichsergebnisses durch Hardware gebildet werden.

3. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei von einem Arbeitsplatz aus Zugriff auf das Prüfmuster genommen werden kann und die Zuführung des Prüfmusters zum ersten Spei cher unter der Kontrolle durch diesen Arbeitsplatz erfolgt.

4. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei die erste FIFO-Einheit, die zweite FIFO-Einheit, der Komparator und die Mit tel zur Erzeugung des Vergleichsergebnisses aus Hardware bestehen und einen Hardware-Programmzeit verkürzer bilden und wobei das Bewerten der Prüfmu ster und eine am Prüfling durchzuführende simulierte Prüfung durch ein Zusammenwirken des Hardware-Pro grammzeitverkürzers mit dem Arbeitsplatz erfolgen.

5. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, weiterhin enthaltend ein zwi schen dem ersten Speicher und der ersten FIFO-Ein heit angeordnetes erstes Ereignis-Rechengerät sowie ein zwischen dem zweiten Speicher und der zweiten FIFO-Einheit angeordnetes zweites Ereignis-Rechenge rät.

6. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, weiterhin enthaltend eine Da tei, in der entweder Ausgangsdaten der ersten FIFO- Einheit oder Ausgangsdaten der zweiten FIFO-Einheit gespeichert werden, je nachdem, welche Daten die frü here Ereignis-Taktangabe enthalten.

7. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei entweder Ausgangsdaten der ersten FIFO-Einheit oder Ausgangsdaten der zwei ten FIFO-Einheit in einer Datei gespeichert sind, je nachdem, welche Daten die frühere Ereignis-Taktangabe enthalten, und wobei dann, wenn es sich bei den in der Datei gespeicherten Daten um Prüflings-Ereignis daten handelt, das Prüflings-Ereignis mit einem SOLL-Wert eines Vergleichsereignisses verglichen wird, welches zu Prüfgerät-Ereignisdaten gehört, die unmittelbar auf die Prüflings-Ereignisdaten folgen, wobei zur Bewertung des Prüfmusters bestimmt wird, ob das Vergleichsergebnis eine Übereinstimmung zwi schen Prüfgerät-Ereignisdaten und Prüflings-Ereig nisdaten aufweist.

8. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei das in der Prüfmusterda tei gespeicherte Prüfmuster auf der Grundlage von Daten aus einer Speicherauszugsdatei erzeugt wird, in welcher bei der Durchführung einer Logiksimula tion des Betriebs eines Halbleiterbauteils gewonnene Daten gespeichert sind, wobei die Logiksimulation auf der Grundlage von in einem CAD-Verfahren bei der Entwicklung des Halbleiterbauteils gewonnen Layout daten durchgeführt wurde.

9. Bewertungssystem für integrierte Halbleiterschaltun gen nach Anspruch 1, wobei die erste FIFO-Einheit, die zweite FIFO-Einheit, der Komparator und die Mit tel zur Erzeugung des Vergleichsergebnisses aus Hardware bestehen und einen Hardware-Programmzeit verkürzer bilden und wobei das Bewertungssystem wei terhin einen Arbeitsplatz umfaßt, der unter Verwen dung des aus der Prüfmusterdatei stammenden Prüfmu sters Funktionen eines LSI-Prüfgeräts emuliert, und wobei die Bewertung der Prüfmuster sowie eine simu lierte Prüfung des Prüflings durch ein Zusammenwir ken des Hardware-Programmzeitverkürzers mit dem Ar beitsplatz erfolgt.