DE4002025C2 - Leiterplatte - Google Patents
LeiterplatteInfo
- Publication number
- DE4002025C2 DE4002025C2 DE4002025A DE4002025A DE4002025C2 DE 4002025 C2 DE4002025 C2 DE 4002025C2 DE 4002025 A DE4002025 A DE 4002025A DE 4002025 A DE4002025 A DE 4002025A DE 4002025 C2 DE4002025 C2 DE 4002025C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- printed circuit
- conductor
- coverings
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1059—Connections made by press-fit insertion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Die Erfindung bezieht sich auf Leiterplatten mit Leiterbelägen
in mehreren Ebenen und Durchkontaktierungen, gemäß dem Oberbegriff
das Patentanspruchs 1. Eine Leiterplatte dieser Gattung
ist aus der US-PS 47 87 853 bekannt.
Es gibt Leiterplatten, die über ihre Dicke mehrere Ebenen von
Leiterbelägen aufweisen, die Schichten für Stromversorgungs- und
Massepotential und Schichten mit Leiterbahnen für Signale
umfassen. Die verschiedenen Beläge stehen in elektrischer
Verbindung mit bestimmten Kontaktstiften, die mit der Leiterplatte
zusammenwirken, haben andererseits aber keine solche
Verbindung mit anderen Exemplaten der Kontaktstifte. Die Stifte
sind vollständig durch Löcher oder Bohrungen hindurchgeführt,
die sich in der Schaltungsplatte befinden und über die gesamte
Dicke der Platte denselben Durchmesser haben.
Bei der Leiterplatte nach der eingangs erwähnten US-PS befinden
sich die Leiterbeläge ausschließlich auf den beiden äußeren
Oberflächen der Platte, und die Durchkontaktierungen sind
gebildet mittels Durchgangsbohrungen, deren Wandungen leitend
beschichtet sind und die zur einen Plattenoberfläche hin einen
größeren Durchmesser (also im Effekt eine Senkbohrung zur
Aufnahme von Stiften) und zur anderen Plattenoberfläche hin einen
kleineren Durchmesser haben, damit auf dieser anderen Oberfläche
eine größere Packungsdichte von Leiterbahnen möglich ist. Hierbei
sind nur einige Exemplare der stiftaufnehmenden größeren
Bohrungen überhaupt Durchgangslöcher, bei den anderen handelt es
sich um Blindbohrungen.
Aus der US-PS 31 93 789 ist ein durch Schrauben zusammengehaltener
Aufbau aus mehreren übereinandergeschichteten leitertragenden
Platten und einer Deckplatte bekannt, worin die Platten miteinander
fluchtende Bohrungen haben, die massive leitende Körper
enthalten, um Kontakte von Platte zu Platte herzustellen. In
den Bohrzungen der Deckplatte sind diese Körper als nach oben
offene Steckbuchsen ausgebildet, die dadurch am Herausfallen
gehindert werden, daß sie in einem verbreiterten unteren Bereich
der sich nach oben wieder verengenden Deckplattenbohrung sitzen.
Die Aufgabe der Erfindung besteht darin, eine in mehreren Ebenen
mit Leitern belegte Leiterplatte so auszubilden, daß der für die
Leiterbälge verfügbare Gesamtflächenbereich maximal ist. Diese
Aufgabe wird erfindungsgemäß mit den Merkmalen des Patentanspruchs 1
gelöst.
Durch die Erfindung wird erreicht, daß in allen leiterbelegten
Ebenen mehr Flächenraum für die Leiterbälge bleibt. Dies erlaubt
eine höhere Packungsdichte von Leiterbahnen und/oder eine Vergrößerung
der effektiven Leiterbreite sowohl von signalführenden
Leiterbahnen als auch von Stromversorgungs- bzw. Masseschichten,
mit denen verschiedene Ebenen der Platte belegt sein können.
Bei einer vorteilhaften Ausführungsform steht eine breite Senkbohrung
in einer Deckplatte in Verbindung mit einer Durchgangsbohrung
kleineren Durchmessers, die durch den die Leiterbeläge
enthaltenden unteren Teil des Plattenaufbaues geht, und an den
äußeren Oberflächen des Plattenaufbaus sind um beide Bohrungen
herum Anschlußflächen vorgesehen. Über die Durchkontaktierungen,
die übereinanderliegende Beschichtungen aus stromlos aufgebrachtem
Kupfer und aus Elektrolytkupfer aufweisen, wird eine leitende
Verbindung über eine Anschlußfläche, die Senkbohrung,
die Durchgangsbohrung und die andere Anschlußfläche geschaffen.
Eine besonders bevorzugte Ausführungsform der Erfindung
ist in den Zeichnungen dargestellt; Aufbau,
Herstellung und Betrieb dieser Ausführungsform werden
nachstehend als Beispiel beschrieben:
Fig. 1 zeigt schematisch den Querschnitt
einer erfindungsgemäßen
Leiterplatte;
Fig. 2 zeigt schematisch einen Teil der Unterplatte
in der Ansicht eines Schnittes in einer Ebene, die sich
durch Leiterbahnen in der Platte erstreckt.
Die in den Figuren dargestellte Leiterplatte,
die insgesamt mit 10 bezeichnet ist, enthält eine
"mehrschichtige" Leiterplatte 12 und eine stiftaufnehmende
Deckplatte 14, die über eine Prepreg-Schicht 16 mit der
Leiterplatte 12 verbunden ist.
Durch die Leiterplatte 12
verlaufen in verschiedenen Ebenen, die in Richtung
der Plattendicke übereinanderliegen, verschiedene weitere
Systeme aus leitenden Belägen, und zwar in einer ersten Ebene eine Vielzahl von
Leiterbahnen 18, in einer zweiten Ebene eine das Stromversorgungspotential
führende Schicht 20, in einer dritten
Ebene eine das Massepotential führende Schicht 22 und in
einer vierten Ebene wiederum eine Vielzahl von Leiterbahnen
24. Die "Stromversorgungsschicht" 20 ist elektrisch mit
einer Bohrung 26 (lichter Durchmesser etwa 0,5 mm) verbunden,
und zwar über eine stromlos aufgebrachte Kupferbeschichtung
28 und eine elektrolytische Kupferbeschichtung 30. Die
"Masseschicht" 22 ist in ähnlicher Weise mit einer Bohrung
27 verbunden. Die Leiterbahnen 18 und 24 sind ebenfalls in
ähnlicher Weise mit anderen derartigen Bohrungen (nicht
dargestellt) verbunden. Die Beschichtung 30 erstreckt sich auch
über die Bodenwandung und die zylindrische Wandung einer
Senkbohrung 32 und bildet die äußeren Teile oberer und
unterer Anschlußflächen 34 bzw. 36. Die Senkbohrungen 32
(lichter Durchmesser etwa 1 mm) dienen zur Aufnahme von
Stiften 38, von denen nur einer in seiner Position in Fig.
1 dargestellt ist.
Wie in Fig. 2 zu erkennen, verlaufen zwischen den Bohrungen
26 und 27 drei Leiterbahnen 18 (die um die Bohrungen herumlaufenden
Metallisierungen 28 und 30 sind in der Fig. 2 schematisch
jeweils als ein einziger, die betreffende Bohrung umgebender
Ring dargestellt).
Bei der Herstellung der bevorzugten Ausführungsform wird
die Leiterplatte 12 mittels herkömmlicher Verfahren gefertigt,
indem Kunststoff (schwer entflammbares Epoxymaterial)
und leitende Schichten zu einer Einheit
laminiert werden, mit einer Kupferschicht darunter. Dieses
Laminat wird dann über eine etwa 0,5 mm dicke Schicht 16
aus Epoxy-Prepreg mit der Deckplatte 14 zusammengeschichtet,
die in diesem Stadium der Herstellung einen Kupferüberzug
trägt. Dann werden durch den gesamten Schichtaufbau
Löcher gebohrt, deren Durchmesser dem unplattierten Durchmesser
der Bohrungen 26 und 27 entspricht. Anschließend
werden in die Deckplatte 14 Löcher mit einem Durchmesser
entsprechend den unplattierten Senkbohrungen 32 gebohrt.
Der gesamte Aufbau wird dann stromlos verkupfert, so daß
sich diese Verkupferung über die auf beiden Seiten befindlichen
Kupferschichten, die gesamten Oberflächen der Senkbohrungen
32 und Löcher 26 und 27 und die Lochoberfläche am
Prepreg 16 zieht. Dieselben Zonen werden anschließend
elektrolytisch verkupfert. Die äußeren Oberflächen werden
dann geätzt, um rings um die Bohrungen 26, 27 und 32
Lötaugen stehenzulassen, die
eine durch drei Schichten gebildete Dicke haben,
entsprechend dem ursprünglichen Kupferüberzug plus der
stromlosen Kupferplattierung plus der letzten elektrolytischen
Kupferplattierung.
Da die Bohrungen in der Leiterplatte 12 verminderte Abmessung
haben, kann eine größere Anzahl von Leiterbahnen
zwischen jeweils zwei Bohrungen Platz finden. Außerdem
können die Stromversorgungs- und die Masseschicht eine
größere effektive Leiterbreite aufweisen.
Weitere Vorteile sind ein Auskommen mit weniger Ebenen für
leitende Wege (weil mehr Leiterbahnen pro Ebene untergebracht
werden können), verminderte Kapazität, größere
Flexibilität im Design der Leiterbahnen und die Möglichkeit,
mit kürzeren Leiterbahnlängen auszukommen.
Außerdem werden die Möglichkeiten verbessert, Impedanzen in
wünschenswerter Weise an Bauteile auf der Schaltungsplatte
anzupassen.
Neben der vorstehend beschriebenen dargestellten Ausführungsform
sind auch andere Ausgestaltungen der Erfindung
möglich. So können zwei Deckplatten vorgesehen werden,
jeweils eine auf jeder Seite der Unterplatte, um Stifte auf
beiden Seiten aufnehmen zu können. Einige der kleineren
Bohrungen (Durchgänge oder "Vias") können auch blind sein,
um zu vermeiden, daß sie mit unter ihnen liegenden Leiterebenen
(Masseleiter, Stromversorgungsleiter oder Signalleiterbahnen)
ins Gehege kommen.
Über die in seitlicher Richtung elektrisch übertragenden
Teile der gedruckten Schaltungsplatte, wie etwa die Leiterplatte
12, können zwischen den Löchern auch mehr Leiterbahnen
angeordnet werden, z. B. fünf Bahnen einer Breite von
jeweils etwa 0,1 mm.
Claims (4)
1. Leiterplatte mit Leiterbelägen,
die sich in verschiedenen Ebenen im wesentlichen parallel
zu den Oberflächen der Platte erstrecken, und Durchkontaktierungen
in Form von durchgehend leitend
beschichteten Wandungen von Bohrungen, die
Ankontaktierungen mit ausgewählten Leiterbelägen haben und
deren jede im Bereich der einen Oberfläche einen zur
Aufnahme eines Kontaktstiftes ausgelegten Teil hat,
dessen Querschnitt größer als der übrige Teil ist,
dadurch gekennzeichnet,
daß die Bereiche größeren Durchmessers der Durchgangsbohrungen
(26, 27) in mindestens einer separaten auflaminierten
Deckplatte (14) gebildet sind.
2. Leiterplatte nach Anspruch 1, dadurch
gekennzeichnet, daß die Leiterbeläge (18, 20, 22, 24) in
den verschiedenen Ebenen im Inneren der Leiterplatte
zwischen deren Oberflächen liegen und dort den Teil
kleineren Außendurchmessers ausgewählter Durchkontaktierungen
(28, 30) kontaktieren.
3. Leiterplatte nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Leiterbeläge (18, 20, 22, 24) in
den verschiedenen Ebenen eine erste Vielzahl von Leiterbahnen
(18), eine zweite Vielzahl von Leiterbahnen (24),
eine Stromversorgungsschicht (20) bzw. eine Masseschicht
(22) bilden.
4. Leiterplatte nach Anspruch 1, 2 oder 3, dadurch
gekennzeichnet, daß die Beschichtung der Wandungen der
Bohrungen (26, 27) aus Elektrolytverkupferung (30) auf
stromlos aufgebrachtem Kupferbelag (28) besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/302,008 US5038252A (en) | 1989-01-26 | 1989-01-26 | Printed circuit boards with improved electrical current control |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4002025A1 DE4002025A1 (de) | 1990-08-02 |
DE4002025C2 true DE4002025C2 (de) | 1997-09-11 |
Family
ID=23165855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4002025A Expired - Lifetime DE4002025C2 (de) | 1989-01-26 | 1990-01-24 | Leiterplatte |
Country Status (6)
Country | Link |
---|---|
US (1) | US5038252A (de) |
JP (1) | JPH02297883A (de) |
CA (1) | CA1312146C (de) |
DE (1) | DE4002025C2 (de) |
FR (1) | FR2642255B1 (de) |
GB (1) | GB2229042B (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5290970A (en) * | 1992-09-18 | 1994-03-01 | Unisys Corporation | Multilayer printed circuit board rework method and rework pin |
EP0677897A3 (de) * | 1994-04-14 | 1996-09-11 | Siemens Ag | Leiterplattenanordnung für Steckverbindungen. |
US5823830A (en) * | 1995-02-24 | 1998-10-20 | Wurster; Woody | Tailess compliant contact |
TW267265B (en) * | 1995-06-12 | 1996-01-01 | Connector Systems Tech Nv | Low cross talk and impedance controlled electrical connector |
DE69636779T2 (de) | 1995-06-12 | 2007-10-18 | Fci | Elektrischer verbinder mit niedrigem übersprechen und gesteuertem impedanzverhalten |
US6939173B1 (en) | 1995-06-12 | 2005-09-06 | Fci Americas Technology, Inc. | Low cross talk and impedance controlled electrical connector with solder masses |
DE19816215C1 (de) * | 1998-04-09 | 1999-07-08 | Siemens Matsushita Components | Leistungskondensator mit niederinduktiver Verschaltung |
DE19902950A1 (de) * | 1998-06-24 | 1999-12-30 | Wuerth Elektronik Gmbh & Co Kg | Verfahren zum Herstellen einer Leiterplatte und Leiterplatte |
US6181219B1 (en) * | 1998-12-02 | 2001-01-30 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
US6775122B1 (en) * | 1999-12-28 | 2004-08-10 | Intel Corporation | Circuit board with added impedance |
US6663442B1 (en) | 2000-01-27 | 2003-12-16 | Tyco Electronics Corporation | High speed interconnect using printed circuit board with plated bores |
US7008272B2 (en) * | 2003-10-23 | 2006-03-07 | Trw Automotive U.S. Llc | Electrical contact |
US7155821B1 (en) * | 2004-06-30 | 2007-01-02 | Emc Corporation | Techniques for manufacturing a circuit board having a countersunk via |
US7277297B2 (en) * | 2005-02-25 | 2007-10-02 | Cisco Technology, Inc | Device, apparatus, method and assembly for coupling an electrical component with a circuit board |
US7999192B2 (en) | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
DK2290753T3 (da) | 2009-08-31 | 2013-03-18 | Erni Electronics Gmbh | Konnektor og flerlagsprintplade |
US7963776B1 (en) * | 2010-03-23 | 2011-06-21 | Tyco Electronics Corporation | Electrical connector assembly having direct connection terminals |
KR101084899B1 (ko) * | 2010-03-26 | 2011-11-17 | 삼성전기주식회사 | 터치스크린 패널의 fpcb 접속구조 |
JP5506737B2 (ja) * | 2011-05-27 | 2014-05-28 | 株式会社日立製作所 | 信号伝送回路 |
WO2013146931A1 (ja) | 2012-03-30 | 2013-10-03 | 日立化成株式会社 | 多層配線板 |
US9880198B2 (en) * | 2013-02-11 | 2018-01-30 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | High bandwidth signal probe tip |
WO2015026871A1 (en) * | 2013-08-19 | 2015-02-26 | Sanmina Corporation | Methods of segmented through hole formation using dual diameter through hole edge trimming |
US20150173181A1 (en) * | 2013-12-16 | 2015-06-18 | Cisco Technology, Inc. | Enlarged Press-Fit Hole |
WO2016081868A1 (en) | 2014-11-21 | 2016-05-26 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
US9942993B2 (en) * | 2014-12-26 | 2018-04-10 | DISH Technologies L.L.C. | Method for back-drilling a through-hole onto a printed circuit board (PCB) |
US10201074B2 (en) | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10187972B2 (en) * | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10251270B2 (en) * | 2016-09-15 | 2019-04-02 | Innovium, Inc. | Dual-drill printed circuit board via |
US10667393B2 (en) * | 2018-01-04 | 2020-05-26 | Dell Products, L.P. | Stepped vias for next generation speeds |
CN112425274B (zh) | 2018-06-11 | 2024-12-17 | 安费诺有限公司 | 高速、高密度电连接器的底板覆盖区 |
EP3973597A4 (de) | 2019-05-20 | 2023-06-28 | Amphenol Corporation | Elektrischer hochgeschwindigkeitsverbinder mit hoher dichte |
TW202147718A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
EP4097800A4 (de) | 2020-01-27 | 2024-02-14 | Amphenol Corporation | Elektrischer steckverbinder mit schnellmontageschnittstelle |
USD1067191S1 (en) | 2021-12-14 | 2025-03-18 | Amphenol Corporation | Electrical connector |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3193789A (en) * | 1962-08-01 | 1965-07-06 | Sperry Rand Corp | Electrical circuitry |
US3243498A (en) * | 1964-12-24 | 1966-03-29 | Ibm | Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby |
JPS52128132A (en) * | 1976-04-20 | 1977-10-27 | Fujitsu Ltd | Positive type electron beam sensitive composition |
JPS5987893A (ja) * | 1982-11-12 | 1984-05-21 | 株式会社日立製作所 | 配線基板とその製造方法およびそれを用いた半導体装置 |
JPH0234461B2 (ja) * | 1983-06-20 | 1990-08-03 | Intaanashonaru Bijinesu Mashiinzu Corp | Hienkeipinanaakitasojudentaikibanoyobisonoseizohoho |
JPS6042896A (ja) * | 1983-08-18 | 1985-03-07 | 日本電気株式会社 | 印刷配線板の製造方法 |
JPS6112054A (ja) * | 1984-06-22 | 1986-01-20 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体パツケ−ジ製造方法 |
JPS6273697A (ja) * | 1985-09-26 | 1987-04-04 | 富士通株式会社 | 多層セラミツク回路基板の製造方法 |
JPS62229896A (ja) * | 1986-03-29 | 1987-10-08 | 株式会社東芝 | 印刷配線基板 |
JPS62235795A (ja) * | 1986-04-04 | 1987-10-15 | 松下電工株式会社 | プリント配線用基板 |
US4859806A (en) * | 1988-05-17 | 1989-08-22 | Microelectronics And Computer Technology Corporation | Discretionary interconnect |
-
1989
- 1989-01-26 US US07/302,008 patent/US5038252A/en not_active Expired - Lifetime
- 1989-09-22 CA CA000612490A patent/CA1312146C/en not_active Expired - Lifetime
-
1990
- 1990-01-24 DE DE4002025A patent/DE4002025C2/de not_active Expired - Lifetime
- 1990-01-25 JP JP2015940A patent/JPH02297883A/ja active Pending
- 1990-01-26 FR FR9000931A patent/FR2642255B1/fr not_active Expired - Lifetime
- 1990-01-26 GB GB9001834A patent/GB2229042B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4002025A1 (de) | 1990-08-02 |
FR2642255B1 (fr) | 1993-03-26 |
JPH02297883A (ja) | 1990-12-10 |
FR2642255A1 (fr) | 1990-07-27 |
US5038252A (en) | 1991-08-06 |
GB9001834D0 (en) | 1990-03-28 |
GB2229042B (en) | 1993-03-17 |
GB2229042A (en) | 1990-09-12 |
CA1312146C (en) | 1992-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4002025C2 (de) | Leiterplatte | |
DE2911620C2 (de) | Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
EP0175045B1 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE69800514T2 (de) | Leiterplatte mit primären und sekundären Durchgangslöchern | |
DE3586532T2 (de) | Mehrschichtleiterplatte mit hoher dichte. | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69934814T2 (de) | Nichtzirkuläre mikro-bohrung | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE3426278C2 (de) | Leiterplatte | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE2816857A1 (de) | Gedruckte schaltung | |
DE3011068A1 (de) | Elektrische gegenplatte und verfahren zu ihrer herstellung | |
EP0082216B1 (de) | Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
DE69318937T2 (de) | Mehrschicht Leiterrahmen für eine Halbleiteranordnung | |
CH667359A5 (de) | Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen. | |
DE69833495T2 (de) | Herstellungsvefahren für eine mehrschichtige leiterplatte | |
DE3512237A1 (de) | Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten | |
DE3443813A1 (de) | Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen | |
DE2047204A1 (de) | Mehrschichtige Leiterplatte | |
DE10109542B4 (de) | Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Free format text: JOHNSON, LENNART BORGE, MILFORD, N.H., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AMPHENOL CORP., WALLINGFORD, CONN., US |