DE3020196C2 - Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung - Google Patents
Mehrebenen-Leiterplatte und Verfahren zu deren HerstellungInfo
- Publication number
- DE3020196C2 DE3020196C2 DE3020196A DE3020196A DE3020196C2 DE 3020196 C2 DE3020196 C2 DE 3020196C2 DE 3020196 A DE3020196 A DE 3020196A DE 3020196 A DE3020196 A DE 3020196A DE 3020196 C2 DE3020196 C2 DE 3020196C2
- Authority
- DE
- Germany
- Prior art keywords
- connection
- conductor
- positions
- units
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Mehrebenen-Schaltungen nach Art
gedruckter Leiterplatten und danach hergestellte Leiterplatten.
Mehrebenen-Leiterplatten mit Leiterzügen auf zwei 5 .oder mehr Ebenen stellen ein in der Elektronik
allgemein verwendetes Bauelement dar. Zur Herstellung derartiger Leiterplatten ist es nach dem Stand der
Technik zunächst erforderlich, aufgrund der vom Geräteentwickler ausgearbeiteten Schaltungsunterlagen
Zeichnungsunterlagen herzustellen, die den Verlauf der Leiterzüge, also das Leiterzugmuster, der einzelnen
Leiterzugebenen darstellen. Anhand dieser Unterlagen wird sodann, üblicherweise im Sieb- oder Photodruck,
das Leiterzugmuster auf das Trägermaterial übertragen, um anschließend die Leiterzüge in bekannter Weise,
beispielsweise durch die üblichen Verfahrensschritte des
Galvanisieren und Ätzens, aufzubauen. Es wurde auch bereits vorgeschlagen, die Leiterzüge im sogenannten
Additiv-Verfahren herzustellen.
Handelt es sich um Schaltungen mit mehr als zwei Ebenen, so werden zunächst die einzelnen Leiterzugmuster
auf ihrer Dicke entsprechend dimensionierten Trägerfolien, im folgenden auch »prepreg« genannt,
hergestellt. Die einzelnen Lagen werden sodann durch einen Heißpreßvorgang in Registrierung zu einer
Einheit verbunden. Anschließend werden an den Stellen, die für die Verbindung zwischen Leiterzügen der
verschiedenen Ebenen und/oder für die Verbindung mit der Außenwelt bestimmt sind, Bohrungen hergestellt,
deren Wandungen in bekannter Weise mit einem Metallbelag versehen werden. Entsprechend dem
Bestückungsplan angeordnete, derartige Bohrungen dienen auch dem Anschluß der Verbindungsdrähte von
Bauelementen und werden im folgenden in der Rege! als »Bestückungs-Bohrungen« bezeichnet
Die Herstellung von Vielebenen-Schaltungen nach bekannten Verfahren ist damit ein relativ sehr
komplizierter Vorgang. Hierzu werden zunächst anhand der elektrischen Schaltung, unter Berücksichtigung
des vorgesehenen Bauelement-Bestückungsplanes, Zeichnungsunterlagen für jede der einzelnen
Leiterzugmusterebenen angefertigt. Diese »Entflechtungsarbeit« stellt selbst unter Zuhilfenahme moderner
Rechenanlagen und dafür geschaffener Programme, eine außerordentlich zeitaufwendige Vorarbeit dar;
trotz Einsatz dieser sogenannten Rechner-unterstützten Entwurfskonzepte ergibt sich in der Regel die
Notwendigkeit um eine unerwünscht hohe Leiterebenenzahl zu vermeiden, eine Anzahl von Leiterzügen auf
den einzelnen Ebenen von Hand unterzubringen.
Anhand dieser Zeichnungsunterlagen werden, zumeist im Photodruc^ die Leiterzu^niustcr nuf kunferkeschierte
Trägerfolien, sogenannte »prepregs«, aufgebracht und die Leiterzüge selbst üblicherweise durch
Ätzea ausgebildet Sodann werden die einzelnen, aus den prepregs mit den aufgebrachten Leiterzügen
bestehenden Lagen unter Verwendung von Registrierhilfsmitteln zu einem Paket geschichtet und zu einer
einheitlichen Vielebenenplatte verpreßt Anschließend werden die Bestückungs- und Verbindungsbohrungen
hergestellt die dazu dienen sollen, Leiterzüge in verschiedenen Ebenen miteinander und mit der
Außenwelt zu verbinden, wobei diese elektrische und mechanische Verbindung durch Metallisieren der
Lochwandungen erzielt wird.
Die Entflechtungsarbeit und, insbesondere bei Mehrebenen-Schaltungen,
die Herstellung der einzelnen Lagen, die zu einem Paket verpreßt werden, ist sehr
zeitaufwendig und kostspielig. Da es sich bei den elektronischen Einrichtungen, für die komplizierte
Zwei-, und insbesondere Vielebenen-Schaltungen verwendet werden, grundsätzlich um solche komplexer
Natur handelt, ergeben sich zwangsläufig und praktisch unvermeidbar Schaltungsänderungen während der
Entwicklung des betreffenden Gerätes. Solche Änderungen können zum Teil zunächst durch die Zerstörung
unerwünschter Leiterzüge durch Trennbohrungen bzw. durch äußerliches Anbringen von Verbindungen aus
Schaltdraht improvisiert werden. Um jedoch zu einer Lösung zu gelangen, die ohne derartige Improvisation
oder zumindest weitgehend ohne eine solche auskommt und daher für die Normalproduktion geeignet ist, muß
zunächst das veränderte Schaltbild in einer neuen Probeseric mit entsprechend abgeänderten Leiterplatten
getestet werden. Hierzu ist es unumgänglich, zunächst entsprechende, abgeänderte Zeichnungsunterlagen
anzufertigen, mit diesen prepregs mit den entsprechenden Leiterzugmustern zu produzieren,
daraus durch Verpressen das Laminat herzustellen, dieses mit dem Bohrmuster zu versehen und den
Verfahrensschritten zum Metallisieren der Lochwandungen zu unterziehen.
Abgesehen von den recht beträchtlichen Kosten sowohl für die erste Musteranfertigung als auch für jede
Änderung bedingt diese herkömmliche Vielebenen-Leiterplatten-Herstellung mit ihrem sehr beträchlichen
Zeitaufwand vom Schaltungsentwurf bzw. von der Schaltungsänderung bis zur fertigen Vielebenen-Leiterplatte
eine dem Gang der Entwicklungsarbeiten abträgliche und außerordentlich kostspielige Verzögerung
auf dem Weg zur Fertigung des betreffenden Gerätes.
Es ist auch bereits bekannt, durch Einsatz anderer als der gedruckten Leiterplatten-Techniken zu einer
geeigneten Lösung zu kommen. So wurden beispielsweise Verbindungsnetzwerke wie WIREWRAP<R™>
bzw. STITCH WIRE(R™> für derartige Zwecke vorgeschlagen.
Diese Techniken haben für bestimmte Anwendungsgebiete ihren Markt gefunden, sie sind
jedoch nicht geeignet die hier vorliegende Aufgabenstellung zu lösen. Die erstere Technik führt zu
raumbedarfsmäßig sowie auch im Bezug auf das elektrische Verhalten im Vergleich zu Leiterplatten
nach Art gedruckter Schaltungen völlig anderen Verbindungsnetzwerken; ähnliches gilt für die zweitgenannte
Technik, die zudem noch durch sehr hohe Kosten und Begrenzung bezüglich der erzielbaren
Leiterzugdichte benachteiligt ist Die unter der Bezeichnung MULTIWIRE(R™) bekanntgewordene Technik,
hei der das Leiterzugnetzwerk aus isoliertem Schaltdraht besteht hat sich gleichfalls für bestimmte Zwecke
einführen können, wobei ihr Anwendungsgebiet sich mit demjenigen für Mehrebenen-Schaltungen mit vielen
Leiterzugebenen überschneidet Da im Vergleich zu Vielebenen-Schaltungen nach Art gedruckter Leiterplatten
das MULTIWIRE-Verfahren den Weg vom Schaltungsdiagramm zur Leiterplatte ohne Umweg
über Zeichnungsunterlagen der Leiterzugbilder eröffnet ermöglicht dieses Verfahren bereits eine Beschleunigung
der Herstellung von Prototypen oder bei der Berücksichtigung von Änderungen. Da jedoch auch
beim MULTIWIRE-Verfahren noch für jede elektrische Schaltung zur Herstellung des Drahtverlegeplanes die
Rechner-unterstützte Unterlagenaufbereitung der Schaltungsunterlagen für die Leitermusterherstellung
erforderlich bleibt, stellt auch dieses Verfahren keine Lösung der der vorliegenden Erfindung zugrunde
liegenden Aufgabenstellung dar.
Es ist auch bereits bekannt, die Entflechtungs- und Herstell-Arbeitsschritte für Vielebenen-Leiterplatten
durch Auftrennen in Ebenen mit Leiterzugstücken in der X- und in der K-Achse zu vereinfachen. Die relativ
geringe, damit erzieibare Leiterdichte pro Flächeneinheit und andere Beschränkungen haben die praktische
Verwertung jedoch unmöglich gemacht.
In der DE-OS 26 27 297 sind ebenfalls Mehrschicht-Schaltungen beschrieben, in denen die stromleitenden
Ebenen entsprechend einem Schema angeordnet sind, welches es ermöglicht, daß die effektiven charakteristischen
Impedanzen näher an das Gleichgewicht herangebracht werden.
in der DE-OS 26 29 303 ist eine Mehrschicht-Schaltung beschrieben, die aus inneren und äußeren
Schichten besteht, wobei die inneren Schichten Universalschichten sind, während die äußeren Schichten
individuelle Leitungsmuster aufweisen. Die DE-OS 29 29 050, 29 29 051 und 29 29 052 bedienen sich eines
vorgefertigten, mehrschichtigen Basismaterials, das eine Anzahl gegeneinander, entsprechend einem Raster
verschobener Flächengitter aufweist, die durch Isolierstoffschichten
voneinander getrennt und mit parallelen, elektrisch leitenden Stegen versehet! sind.
Die Aufgabe der vorliegenden Erfindung besteht darin, die Herstellung von Mehrebenen-Leiterplatten
aus vorfabrizierten, lagerfähigen Einheitstafeln ohne die Notwendigkeit der Anfertigung von spezifischen und
für verschiedene Vielebenen-Schaltungen unterschiedlichen Leiterzug-Zeichnungsunterlagen zu ermöglichen.
Diese Aufgabe wird durch die in den Ansprüchen 1 bzw. 9 angegebene Erfindung gelöst.
Das Verfahren nach der Erfindung bedient sich vorgefertigter Einheiten, die für alle danach hergestellten
Leiterplatten benutzt werden. Je nach der Komplexität der herzustellenden Mehrebenen-Schaltung
wird eines oder mehrere der Halbfabrikat-Einheiten, im folgenden auch als »Multicircuits-Einheit«
bezeichnet, benutzt, wobei im letzteren Fall die Einheiten zu einer Leiterplatte verpreßt werden. In
einfacher Weise wird die endgültig gewünschte Dicke der Leiterplatte von beispielsweise den normierten
1,5 mm durch Mitverpressen von entsprechenden prepregs erreicht, da es möglich ist, die Leiterzugebenen
selbst aus entsprechend dünnem Material herzustellen.
Da es sich bei den Multicircuits-Einheiten um lagerfähige Halbfabrikate handelt, können diese in
wirtschaftlicher Weise in den entsprechenden Stückzahlen hergestellt und bei Bedarf vom Lager abgerufen
werden.
Das individuelle Leiterzugmuster der gewünschten Mehrebenen-Schaltung, also die Persönlichkeit dieser
Schaltung, wird lediglich durch das Anbringen von Lochmustern erzielt, deren eines im fertigen Produkt
metallisierte Lochwandungen aufweist, während das andere frei von solchen Lochwandmetallisierungen ist
Abgesehen von der einmaligen Herstellung der
erfindungsgemäßen Zeichnungsunterlagen für die Lagen der Multicircuits-Einheiten und das Herstellen
dieser Einheiten als Lagerhalbfabrikat, entfallen beim erfindungsgemäßen Verfahren aDe Arbeiten bezüglich
der Anfertigung von Zeichnungsunterlagen ebenso wie die Herstellung von individuellen Bnzel-Lagen zum
Aufbau einer Vielebenen-Schaltung. Damit entfallen praktisch alle wesentlichen, zeit- und lohnintensiven
Verfahrensschritte, wie sie aus der konventionellen Mehrebenen-Herstelltechnik bekannt sind. Änderungen
der elektrischen Schaltung oder des Bauelemente-Bestückungsplanes können beim erfindungsgemäßen Verfahren
in einfacher, kosten- und zeitsparender Weise berücksichtigt werden. Hierzu wird von den gleichen,
vorgefertigten Multicircuits-Einheiten ausgegangen, wobei lediglich die Bohrprogramme für zu metallisierende
bzw. nicht zu metallisierende Löcher entsprechend abgeändert werden müssen. Das Fertigprodukt
nach dem erfindungsgemäßen Verfahren entspricht in allen wesentlichen Punkten üblichen Leiterplatten nach
Art gedruckter Schaltungen. Verfahren und Endprodukt eignen sich für die Anfertigung von Prototypen
während der Entwicklungsarbeit ebenso wie für die Serienfertigung. Funktionsmäßig entsprechen die erfindungsgemäßen
Leiterplatten in ihrem Raumbedarf, ihrem grundsätzlichen Aufbau und ihren elektrischen
Eigenschaften weitgehend oder vollständig üblichen Mehrebenen-Schaltungen.
Die erfindungsgemäßen Leiterplatten, Multicircuits-Schaltungen genannt, bestehen aus einer oder mehreren
Multicircuits-Einheiten bzw. enthalten eine oder mehrere solcher Einheiten. Jede Einheit besteht aus vier
Leiterzugmuster tragenden Ebenen. Zwei der Ebenen sind mit erfindungsgemäß ausgebildeten, identischen
Mustern von »Verbindungsflächen« ausgestattet. Die Verbindungsflächen sind jeweils in zueinander parallelen
Reihen angeordnet, deren Abstand dem 40fachen
so des gewählten Einheitsrasterabstandes entspricht; die Mittelpunkte der Verbindungsflächen in jeder Reihe
sind gleichfalls im 40fachen Abstand des gewählten Einheitsrasters angeordnet.
Die beiden, einer Einheit zugeordneten Leiterzugebenen mit Verbindungsflächen-Mustern werden derart
zueinander verschoben übereinander angeordnet, daß ihre Mittelpunkte in der X- bzw. in der V-Richtung
jeweils in Reihen angeordnet sind, die in den beiden Ebenen um jeweils den 20fachen Rasterabstand
gegeneinander verschoben sind. Damit ergibt sich, daß bei der nachfolgend näher beschriebenen, erfindungsgemäßen
Ausgestaltung der Verbindungsflächen jeweils die peripheren Anschlußpunkte von in der einen Ebene
angeordneten Verbindungsflächen und jene der versetzt angeordneten Verbindungsflächen der anderen Ebene,
vom Lagenmaterial aus Isolierstoff getrennt, übereinander und damit, in der Aufsicht senkrecht zur Fläche der
Ebenen, deckend angeordnet sind.
Jede Verbindungsfläche ist erfindungsgemäß derart beschaffen, daß eine Anzahl von Verbindungspositionen sowie Trennpositionen in geometrisch bestimmter Weise im Bezug auf den Mittelpunkt einer zentralen, nachfolgend auch Bestückungs-Position genannten, Position angeordnet sind. Legt man in den Mittelpunkt der Bestückungsposition den Ursprung eines Koordinatenkreuzes, so ergibt sich folgende erfindungsgemäße Anordnung der obenerwähnten Positionen:
Jede Verbindungsfläche ist erfindungsgemäß derart beschaffen, daß eine Anzahl von Verbindungspositionen sowie Trennpositionen in geometrisch bestimmter Weise im Bezug auf den Mittelpunkt einer zentralen, nachfolgend auch Bestückungs-Position genannten, Position angeordnet sind. Legt man in den Mittelpunkt der Bestückungsposition den Ursprung eines Koordinatenkreuzes, so ergibt sich folgende erfindungsgemäße Anordnung der obenerwähnten Positionen:
Die auf der .Y-Achse angeordneten Verbindungspositionen befinden sich im Abstand von —8R und
w +12/? von der Bestückungsposition, wobei mit R
der gewählte Einheitsrasterabstand bezeichnet ist In analoger Weise befinden sich die beiden auf der
i^Achse angeordneten Verbindungspositionen im Abstand von +8R und — 12Ä, jeweils gerechnet
vom Mittelpunkt der zentralen oder Bestückungsposition.
Je eine weitere Verbindungsposition ist auf einer unter 45° durch jenen Mittelpunkt gezogenen
Achse angeordnet und besitzt die Koordinaten -6/?, -6/?bzw. +6R, +6R.
Jeweils auf der X- und der V-Achse ist weiterhin eine Position vorgesehen, die als Ort für das Anbringen von Unterbrechungen bestimmt ist. Nachfolgend wird der Mittelpunkt dort anzubringender Unterbrechungsbohrungen oder -lochungen als Unterbrechungs-Position bezeichnet.
Die auf der -Y-Achse befindliche Unterbrechungs-Position hat vom Koordinaten-Ursprung die Entfernung +7R, und die auf der V-Achse angeordnete den Abstand — TR.
Es soll vermerkt werden, daß die spiegelbildliche Anordnung aller Verbindungs- sowie Unterbrechungs-Positionen in gleicher Weise benutzt werden kann.
Jeweils auf der X- und der V-Achse ist weiterhin eine Position vorgesehen, die als Ort für das Anbringen von Unterbrechungen bestimmt ist. Nachfolgend wird der Mittelpunkt dort anzubringender Unterbrechungsbohrungen oder -lochungen als Unterbrechungs-Position bezeichnet.
Die auf der -Y-Achse befindliche Unterbrechungs-Position hat vom Koordinaten-Ursprung die Entfernung +7R, und die auf der V-Achse angeordnete den Abstand — TR.
Es soll vermerkt werden, daß die spiegelbildliche Anordnung aller Verbindungs- sowie Unterbrechungs-Positionen in gleicher Weise benutzt werden kann.
Die von der Orten der Verbindungspositionen grundsätzlich bestimmten Verbmdungsflächen werden
erfindungsgemäß vorteilhaft derart ausgestaltet, daß jeweils beim Anbringen von in ihrer Wirkungsweise
nachfolgend näher beschriebenen »Verbindungsbohrungen« eines gewählten Durchmessers an der Peripherie
der Verbindungsflächen ein zum Mittelpunkt der jeweiligen Verbindungsbohrung konzentrischer Ring
gewünschter Breite verbleibt, der beispielsweise einem Einheitsraster-Abstand entspricht.
Jede Multicircuits-Einheit besteht weiterhin aus je einer Ebene mit zueinander und zur -Y-Achse parallel
angeordneten Leiterzügen und einer solchen mit zueinander und zur K-Achse parallel angeordneten
Leiterzügen. Die einzelnen, zueinander parallel angeordneten Leiterzüge weisen einen Abstand auf, der
zwischen benachbarten Leiterzügen dem 20fachen Einheitsraster-Abstand entspricht Die Leiterbreite ist
derart gewählt, daß beim Anbringen einer einen solchen Leiter durchsetzenden Verbindungsbohrung ein ausreichender
seitlicher Randbezirk verbleibt Beispielsweise hat sich eine Leiterzugbreite von 4 R bewährt, wenn man
als Lochdurchmesser für Bohrungen in Verbindungspositio'nen und Unterbrechungspositionen beispielsweise
3,5 Einheitsraster und für solche in Bestückungspositionen von 7,58 wählt
Die Leiterzugebene mit Leiterzügen in der X-Achse wird, im Bezug auf die Leiterzugebene(n) mit Verbindungsflächen
derart angeordnet, daß die Mittellinien der Leiterzüge mit den Linien deckungsgleich verlaufen,
die durch den Mittelpunkt der Verbindungspositionen jener Verbindungsflächen mit den Koordinaten 6R,
-6R — bezogen auf die Bestückungs-Positions-Mittelpunkte
als Koordinaten-Ursprung — gezogen gedacht ist.
Vorteilhafterweise wird in den parallelen Leiterzügen an jenen Stellen, die in der Multicircuits-Einheit den
Unterbrechungs-Positionen entsprechen, die Leiterzugbreite
verringert, am so die zuverlässige Unterbrechung zu erleichtern. Die Verengung des Leiterzuges im
Bereich der Unterbrechungs-Positionen der Verbindungsflächen mit den Koordinaten -TR, O wird so
bemessen, daß die Mittellinie des verengten Leiterzuges durch die Mittelpunkte dieser Unterbrechungs-Positionen
verläuft Im oben angeführten Beispiel würde dies eine Halbierung der ursprünglichen Leiterzugbreite
bedeuten (2 R).
Die mit Leiterzügen parallel zur y-Achse versehene
Ebene wird so über dem Paket aus den beiden Ebenen mit Verbindungsflächen und der Ebene mit den
Leiterzügen in der X-Achse angeordnet, daß die Mittellinie eines jeden Leiterzuges parallel zur Y-Achse
mit dem Mittelpunkt der zugeordneten Bestückungs-Positionen der Verbindungsflächen durch den Mittelpunkt
der Verbindungs-Positionen mit den Koordinaten 4-6/?, + 6/? verläuft. Auch die Leiterzüge dieser Ebene
weisen zweckmäßig die den Leiterzügen in der X-Achsen-Ebene analogen Verengungen im Bereich der
zugeordneten Unterbrechungs-Positionen auf. Diese Unterbrechungs-Positionen entsprechen den Koordinaten
TR, O auf den Ebenen mit Verbindungsflächen und
jeweils im Bezug auf den Mittelpunkt der Bestückungs-Positionen der Verbindungsflächen. Die Verengungen
sind jeweils in einem durch die Unterbrechungs-Positionen definierten Abstand von 20/? voneinander getrennt
angeordnet.
Das aus den in der beschriebenen Weise angeordneten zwei Lagen mit die Verbindungsflächen tragenden
und einer Lage mit Leitern in der X- und einer solchen mit Leitern in der V-Achse tragenden Ebenen
bestehende Paket wird in der für Mehrebenen-Leiterplatten bekannten Weise in einem Heißpreßvorgang
zur Multicircuits-Einheit verpreßt.
Die Multicircuits-Einheiten stellen lagerfähige Halbfabrikate dar, die in wirtschaftlich geeigneten Mengen
im Vorrat hergestellt werden können.
Die für den jeweiligen Anwendungszweck gewünschten Leiterzüge, und damit eine bestimmte Leiterplatte
mit dem gewünschten Leiterzugmuster, erfolgt durch Anbringen von Verbindungs- bzw. Unterbrechungsbohrungen
an den dafür vorbestimmten, und für das gewünschte Leiterzugmuster erforderlichen, Verbindungs-
bzw. Unterbrechungs-Positionen. Hierbei wird, wie nachfolgend noch beschrieben, die Verbindung
zwischen Leiterzugteilen in verschiedenen Ebenen in bekannter Weise durch Lochwandmetallisierung hergestellt.
Gleichzeitig mit dem Anbringen des Metallbelages auf den Wandungen der Bohrungen in Verbindungs-Positionen
werden auch die Wandungen der in Bestückungspositionen angebrachten, zum Anschluß
von Bauteilen oder/und zum Verbinden von Leiterzügen dienenden Bestückungsbohrungen metallisiert
Wird eine höhere Leiterdichte pro Flächeneinheit der fertigen Leiterplatte gewünscht, so werden zwei oder
mehrere Multicircuits-Einheiten verwendet Hierbei werden in der Regel zunächst die jeder Einheil
zugeordneten Verbindungs- bzw. Unterbrechungsbohrungen angefertigt und, wie zuvor beschrieben, fertiggestellt
Dann werden die Multicircuits-Einheiten unter Zwischenlegen von prepregs in aus der Leiterplatten-Technik
bekannter Weise zu einer Einheit verpreßt Die Verbindung zwischen Leiterzügen aus verschiedenen
Einheiten erfolgt durch lochwandmetallisierte Bohrungen in dafür vorgesehenen Bestückungspositionen. Soll
eine Bestückungs-Position nicht zur Verbindung zwischen Leitern in verschiedenen Einheiten und/oder zum
Anschluß von Bauteilen dienen, so hat es sich als vorteilhaft erwiesen, die betreffende Position vor dem
Verpressen der Einheiten mit einer Bohrung zu versehen, die sich dann, während des Verpreßvorgangs,
mit Harz füllt wodurch eine zuverlässige Isolierung erreicht wird.
Die Isolierung zwischen den Einheiten erfolgt vermittels der Zwischenlagen aus prepreg oder
anderem, geeigneten Isoliermaterial.
Nach einer weiteren Ausgestaltung der vorliegenden Erfindung hat es .sich als vorteilhaft erwiesen, die
Ebenen mit Verbindungsflächen jeweils zusätzlich mit kreisförmigen, nicht miteinander in Verbindung stehenden
Metallflächen zu versehen. Diese entsprechen in ihrer Anordnung den Bestückungs-Positionen der
Verbindungsflächen aus den beiden Verbindungsflächen-Ebenen in der zuvor beschriebenen, gegeneinander
verschobenen Lage. Weiterhin sind die Ebenen jeweils mit kreisförmigen Metallflächen versehen, die
analog den Verbindungs-Positionen mit den Koordinaten —6/?, —6/? und +6/?, +6/? der jeweils anderen
Ebene entsprechen.
Aus einer oder mehreren Multicircuits-Einheiten bestehende Multicircuits-Leiterplatten können, wie
erwähnt, durch Zwischenlegen entsprechender pre- "> pregs auf die vorgegebene Dicke eingestellt werden.
Zweckmäßigerweise wird man die prepreg-Lagen der einzelnen, die Multicircuits-Einheit bildenden Ebenen
entsprechend dünn wählen, so daß sich beispielsweise für die fertige, aus mehreren Einheiten gebildete i>
Multicircuits-Leiterplatte durch Beigabe von prepregs eine Dicke von z. B. 1,5 mm ergibt. '
In einer weiteren Ausgestaltung der Erfindung werden eine oder beide Außenflächen der aus einer
oder mehreren Einheiten bestehenden Platte mit Kupferfolie kaschiert bzw. nach anderer, bekannter,
Weise mit einer Kupferschicht versehen, die ihrerseits in gleichfalls bekannter Weise zum Aufbau weiterer,
spezifischer, Leiterzugmuster dient, etwa solcher, die der Stromversorgung bzw. Abschirmung dienen; ebenso
können Anschlußflächen für Oberflächen-montierte Bauteile angebracht werden. Derartige Leiterzugmuster
können auch in anderer, bekannter Weise, beispielsweise in der sogenannten Additiv-Technik,
hergestellt werden. ,
Im folgenden soll die vorliegende Erfindung anhand von Zeichnungen näher erläutert werden.
F i g. 1 ist eine axoliptische, schematische Darstellung
einer Multicircuits-Einheit unter Weglassen der Isoliermaterial-Lagen. "55
F i g. 2 ist eine maßstäblich im Einheitsrasterabstand gezeichnete schematische Darstellung der Anordnung
der beiden Verbindungsflächen tragenden Ebenen (A, B) und der mit Leiterzügen in der AVAchse versehenen
Lage (C) sowie der mit Leiterzügen in der V-Achse w
versehenen Lage (D).
Fig. 2A zeigt eine vergrößerte Darstellung einer
Verbindungsfläche 1 sowie eines Leiterzuges in der y-Achse 3 und eines Leiterzuges in der X-Achse 4.
F i g. 3 stellt eine Verbindungsteile mit im Einheitsrasterabstand
eingetragenen Positionen für Bestükkungsbohrungen, Verbindungsbohrungen und Unterbrechungsbohrungen
dar.
Fig.4 zeigt in schematischer Darstellung die vier
Lagen mit ihren Leitermustern, die nach dem Verpres- so
sen das als Multicircuits-Einheit bezeichnete Halbfabrikat bilden.
Fig.5 stellt eine Verbindangsflächc dar, bei der
sowohl der Umriß als auch die Bohrungspositionen außer der Bestückungsbohrungen spiegelbildlich angeordnet
sind.
Die F i g. 6A bis 6D stellen die Leitermuster der vier
eine Einheit bildenden Ebenen dar.
Fig.7 zeigt in schematischer Darstellung eine Multicircuits-Einheit
F i g. 8 stellt gleichfalls in schematischer Darstellung
eine Einheit dar, bei der jedoch nicht nur die vier Lagen von Fi g. 7 in unterschiedlicher Weise angeordnet sind,
sondern die darüber hinaus mit zwei zusätzlichen, für
Leiterbilder zur Verfugung stehenden Außenlagen &
versehen ist, also sechs Leiterbildebenen besitzt.
Fig..9 ist die schematische Darstellung einer Multicircuits-Leiterplatte aus zwei Einheiten, die entsprechend
der F i g. 8 an den Außenflächen weitere Leiterzugebenen besitzt und insgesamt zehn Leiterbildebenen
aufweist.
Fig. 10 stellt eine Rastervorlage für die Fertigung entsprechend der Verfahrensschrittfolge auf den Seiten
34 bis 36 dar.
In Fig. 1 ist 1 die einer ersten Ebene angehörige Verbindungsfläche und 2 die einer darunter angeordneten,
zweiten Ebene angehörige Verbindungsfläche. Die in der V-Richtung verlaufenden Leiterzüge sind mit 3
und 3', die in der Af-Richtung verlaufenden Leiterzüge mit 4 und 4' bezeichnet. Die Bestückungsbohrungen 1.0
und 1.0' in den Verbindungsflächen 1 und Γ dienen zum Anschluß eines Bauelements 10 mit den Anschlußdrähten
10.1 und 10.2. Die Verbindungsfläche 1 ist mit einer Verbindungsbohrung 1.6 über die Lochwandmetallisierung
8.2 mit der Verbindungsböhrung 2.3 mit der
Verbindungsfläche 2 verbunden; diese ist ihrerseits mit der Verbindungsbohrung 2.5 über die Lochwandmetallisierung
8.1 und die den Leiterzug 3 durchsetzende Bohrung 2.5* mit diesem Leiterzug in seinem Abschnitt
3Λ verbunden. Durch Anbringen der Position 2.7 in der Anschlußfläche 2 entsprechenden Unterbrechungsbohrung
2.7* wird Teil 3ßdes Leiterzuges 3 elektrisch vom Teil 3A getrennt.
Die Verbindungsfläche Γ ist mit der Verbindungsbohrung
1.3' über die Lochwandmetallisierung 8.3 und die Verbindungsbohrung 2.6' mit der Verbindungsfläche 2'
verbunden, die ihrerseits über die Verbindungsbohrung 2.2', die Lochwandmetallisierung 8.4 und die Verbindungsbohrung
2.2'* mit Abschnitt 4'Z? des Leiterzuges 4' verbunden. Durch die Unterbrechungsbohrung 2.8' wird
der Leiterzug 4' in der Position 2.8'* aufgetrennt, so daß sein Teil 4'Λ vom mit der Verbindungsfläche 2' in
Verbindung stehenden Teil 4'Z?elektrisch getrennt ist.
In F i g. 2 ist eine Verbindungsfläche 1 mit ihrem Umriß sowie den Positionen für Bestückungs- und
Verbindungs- sowie Unterbrechungsbohrungen maßstäblich im Einheitsrasterabstand dargestellt, wobei die
Koordinaten im Bezug auf die Bestückungs-Position 1.0 als Koordinaten-Ursprung angegeben sind. Die Verbindungs-Positionen
1.1 mit den Koordinaten O und — 12Ä; 1.3 mit den Koordinaten — SR und O; 1.4 mit den
Koordinaten O und 8R; und 1.6 mit den Koordinaten
12/? und O dienen der Verbindung mit Verbindungsflächen
in der zweiten Verbindungsflächen-Ebene.
Die Verbindungspositionen 1.2 mit den Koordinaten — 6R, —6/?und 1.5 mit den Koordinaten +6R, +6/?;die
Positionen 1.7 mit den Koordinaten 7 R, O und 1.8 mit
den Koordinaten O, —TRdienen der Lokalisierung von
Trennbohrungen zum Auftrennen von den in der V-Richtung verlaufenden Leiterzügen 3 (F i g. 1 und 2A)
sowie solchen, die in der A"-Richtung verlaufen (4 in
F i g. 2A bzw. 4' in F i g. 1).
Wird ein Einheitsraster-Abstand von 0,127 mm gewählt, so werden Bestückungsbohrungen an den
erforderlichen Stellen, beispielsweise mit einem Durchmesser von 0,95 mm, Verbindungsbohrungen sowie
Unterbrechungsbohrungen mit einem solchen von 0,45 mm ausgeführt. Beim Raster R 0,127 mm ist
A : B gleich 8R: 12Ä; C:D=2R: 6R; EtF=TR: 5R;
G:H= SR:6Rund U: £/' = 20Ä:2OÄ(Fig.2).
Fig.3 zeigt in schematischer Darstellung (im Ausschnitt) die geometrische Orientierung der Verbindungsflächen
sowie der Leiterzüge der vier Ebenen einer Multicircuits-Einheit. Hierbei sind die Verbindungsflächen
der ersten Yerbindungsflächen-Ebene in der ersten Reihe mit 1 und in der folgenden Reihe mit Γ,
und die Verbindungsflächen der zweiten Verbindungsflächen-Ebene in der ersten Reihe mit 2 und in der
folgenden Reihe mit 2' bezeichnet Die in der dritten Ebene angebrachten Leiterzüge in der y-Richtung sind
mit 3, und die Leiterzüge in der vierten Ebene, die in der X-Richtung verlaufen, mit 4 bezeichnet
Wie sich aus F i g. 2 ergibt beträgt der Abstand der
Bestückungs-Positionen auf jeder der die Verbindungsflächen tragenden Ebenen 40/?; damit ergibt sich für die
verpreßte Multicircuits-Einheit der Abstand der möglichen Bestückungsbohrungen in der X- sowie in der
y-Richtung jeweils zu 20/?. Dieses entspricht mit einem
Einheitsrasterabstand von 0,127 mm einem Lochabstandsraster von 2,54 mm.
Wie oben ausgeführt, sind die Verbindungsflächen jeweils in der A"-Richtung um das Doppelte der
Mittelpunkts-Entfernung ihrer peripheren Verbindungspositionen versetzt Die Reihen von Verbindungsflächen einer Verbindungsebene sind gegeneinander in
der X- und y-Richtung jeweils um den einfachen Abstand der peripheren Verbindungspositionen versetzt
angeordnet Die Verbindungsflächenmuster der beiden Verbindungsebenen sind grundsätzlich identisch.
Die Ebenen werden jedoch in der erfindungsgemäßen Multicircuits-Einheit derart übereinander angeordnet,
daß in der Aufsicht die Mittelpunkte der Bestückungspositionen der einzelnen Verbindungsflächen der einen
Ebene gegenüber jenen der anderen Ebene um den Abstand der peripheren Verbindungspositionen einer
Verbindungsfläche versetzt sind. Damit ergibt sich, daß zugeordnete, periphere Verbindungspositionen von
Verbindungsflächen auf verschiedenen Ebenen sich in der Aufsicht decken.
Geht man von bevorzugten Ausführungsformen der Erfindung aus, so ergibt sich: In jeder Verbindungsebene
sind die Reihen der Verbindungsflächen im Abstand von 20 Einheitsraster-Abständen (R) angeordnet. In jeder
Reihe sind die Mittelpunkte der Bestückungspositionen der einzelnen Bestückungsflächen in Abständen, die 40/?
entsprechen, angeordnet; eine durch die Mittelpunkte der Bestückungspositionen von Verbindungsflächen
benachbarter Reihen gezogene Verbindungslinie ist jeweils um 20/? versetzt angeordnet.
Legt man, wie in F i g. 2 dargestellt, den Koordinaten-Ursprung in den Mittelpunkt einer Bestückungsposition
einer Verbindungsfläche, so sind die Koordinaten der Mittelpunkte der Bestückungspositionen der gleichen
Reihe O, O; 40/?, O; 80/?, O; 120/?, O;...; jene der
nächsten Reihe der gleichen Verbindungsebene sind 20/?, -20/?;60/?, -20/?; 100/?, -20/?;...;und die der
nächstfolgenden Reihe 20/?, -40/?; 60/?, -40/?; 100/?, —40/?;... und so weiter.
Die Bestückungsflächen der zweiten Verbindungsebene sind an sich in gleicher Weise angeordnet, wobei
jedoch die Ebenen zueinander in der Multicircuits-Einheit derart verschoben übereinander gelegt sind, daß die
Mittelpunkte der Bestückungspositionen der Verbindungsflächen der zweiten Ebene in der ersten Reihe —
im Bezug auf den oben definierten Koordinaten-Ursprung - die Koordinaten 20/?, O; 60/?, O; 100/?, O;
120/?. O;...; in der folgenden Reihe O, -20/?; 40/?,
- 20/?; 80/?, - 20/?,·... besitzen.
Die Anordnung der Leiterzugebenen mit Leiterzügen 4 in der X-Achsenrichtung erfolgt erfindungsgemäß
derart, daß die Mittellinie der Leiterzüge jeweils die Mittelpunkte der Verbindungspositionen 1.2 in Fig.3
verbindet. In gleicher Weise sind die Leiterzüge 3 in der K-Achsenrichtung im Bezug zu den Verbindungspositionen
der Verbindungsflächen 13 angeordnet Nach einer erilndungsgemäßen Ausgestaltung wird jeweils in
der Nachbarschaft der Verbindungspositionen 1.8 für Leiterzüge in der ^-Richtung bzw. 1.7 für Leiterzüge in
der y-Richtung die Leiterzugbreite verengt, so daß die Mittellinie in diesem Bereich eines Leiterzuges mit dem
Mittelpunkt der zugehörigen Unterbrechungsposition geht wie dies in Fig.2A dargestellt ist Das
Leiterzugmuster der betreffenden Ebenen weist damit
ίο jeweils periodische Verengungen auf, die in Abständen
von 20Ä voneinander angeordnet sind. Die Leiterzugreihen
selbst haben voneinander gleichfalls einen Abstand von 20/?.
Fig.2A ist eine vergrößerte Darstellung eines Verbindungselements 1 aus Fig.2 und zeigt einen
Leiterzug in der y-Richtung 3 und einen Leiterzug in der X-Richtung 4.
Die in den Fig.2, 2A und 3 jeweils um die
entsprechenden Positionen als Mittelpunkt gezeichneten Kreise stellen beispielhaft die Lochdui chmesser für
dort anzubringende Bohrungen dar, wobei jedoch nur in
jenen Positionen Bohrungen angebracht werden, an denen diese für Verbindungs- oder Trennzwecke oder
zum AnschluV von Bauelementen erforderlich sind.
F i g. 4 ist e.ne schematische Darstellung der vier, eine Einheit bildenden Lagen unter Weglassung gegebenenfalls
mit verwendeter Isolier- oder Trennlagen. Hierin bedeutet 100 die mit den Verbindungselementen 1
ausgestattete Verbindungsflächenebene, auf der sich die Verbindungsflächen in den Reihen 1', 1", 1"', 1"" etc.
angeordnet befinden. Gleichzeitig trägt diese Verbindungsflächenebene die Pilotmarkierungen 6 bzw. 7; ein
in einer Ecke angeordnetes Pilotloch ist mit 5 bezeichnet. Die Anordnung der Pilotlöcher sowie der
Registriermarkierungen ist für alle vier Lagen gleich und in der F i g. 4 mit den gleichen Bezugszeichen
versehen. Die unter 100 angeordnete zweite Verbindungsflächenebene 200 trägt die Verbindungsflächen-Reihen
2', 2", 2'", 2"" etc.; die beiden Außenlagen 300 und 400 sind mit Leiterzügen 3', 3", 3'", 3"" etc. in der
y-Richtung sowie 4', 4", 4'", 4"" etc. in der A"-Richtung
versehen.
Es soll darauf hingewiesen werden, daß die Reihenfolge der einzelnen Lagen an sich austauschbar und frei
wählbar ist. Ebenso ist es nach einer Ausführungsform der Erfindung möglich, beispielsweise die Verbindungsflächen Γ, 1" etc. auf der einen Ebene, und die
Verbindungsflächen 2', 2" etc. auf der anderen Ebene eines Isolierstoffträgers, beispielsweise eines geeigneten,
glasfaserverstärkten Oxydharzmaterials, anzubringen. In der Regel wird man jedoch von einseitig
kupferkaschierten bzw. mit Leitermustern ausgestatteten prepregs ausgehen, wie diese für die Herstellung
üblicher Vielebenen-Schaltungen bekannt sind.
F i g. 5 stellt eine Verbindungsfläche dar, die zu denen aus F i g. 3 spiegelbildlich durch Drehen um die X- unddie
y-Achse entstanden ist und in gleicher Weise für die Herstellung von Multicircuits-Schaltungen geeignet ist.
Weiterhin sind die zusätzlichen Positionen 1.9,1.10 und
1.11 mit um diese als Mittelpunkt angeordneten Metallflächen eingezeichnet. Diese Flächen korrespondieren
mit den Positionen 2.2, 2.0 und 2.5 (F i g. 3) aus der zweiten Verbindungsflächenebene. Diese Positionen
sollen dann, wenn die Verbindungsflächenebenen in
do der Multicircuits-Einheit die Außenflächen bilden, dazu
dienen, an den angegebenen Stellen Lötaugen ausbilden zu können. In Fig. 5 ist A = 0,075 cm; B = 0,075 cm;
C= 0,0125 cm; D = 0,1 cm; £ = 0,15 cm und
15 16
Verbindungsflächenebenen A und B sowie die Ebene C
zusätzlich ac der Oberfläche angebrachte Leiterzugebe-
mit den Leitern in der Y- und die Ebene D mit den 5 nen darstellen. Die Isoliermaterialien sind durchgehend
lieh als Rechtecke eingezeichnet In F i g. 7 bedeuten Γ zwar in Position 1.3 dar. Die in Position 1.7 angeordnete
die erste Reihe und 1" die zweite Reihe von 15 Unterbrechungsbohrung unterbricht einen in der
ne 100 des Trägermaterials 1000. Mit diesem ist das Ebene.
Trägermaterial 3000 in Kontakt, das auf seiner In ähnlicher Weise werden die gewünschten Verbin-Leiterzugebene 300 die in der V-Richtung verlaufenden düngen in der zweiten Multicircuits-Einheit bewirkt
Leiterzüge 3', 3" etc. trägt Die Trägermaterialien 2000 20 bzw. Auftrennungen vorgenommen
und 4000 tragen auf der Verbindungsflächenebene 200 Soll beispielsweise keine leitende Verbindung in einer
die Verbindungsflächen 2', 2" und 2'" und auf der bestimmten, einer Bestückungsbohrung zugeordneten
Leiterzugebene 400 die in der X-Richtung verlaufenden Position vorgenommen werden, die von einer Einheit
Leiterzüge 4', 4", 4'" und 4"". Die Verbindung der die zur nächsten reicht, so wird die entsprechende Bohrung,
Leiterzüge 3', 3" bzw. 4', 4" etc. tragenden Flächen 25 beispielsweise vor oder während des die Einheiten
erfolgt durch Verpressen mit einem prepreg 9000. verbindenden Laminiervorganges, etwa durch Einsatz
F i g. 8 stellt einen grundsätzlich ähnlichen Aufbau wie entsprechender prepregs, mit Harz gefüllt
Fig. 7 dar, jedoch befinden sich jeweils die Verbin- Weitere Ausgestaltungen und Ausführungsformen
dungsflächen 1' etc. einerseits und in ^-Richtung des erfinderischen Grundkonzepts werden durch
verlaufende Leiterzüge 4' etc. andererseits auf den 30 entsprechende Kombination verschiedener Verbin-Ebenen 100 bzw. 400 des Trägermaterials 1000, während dungs- und Trennmöglichkeiten und der Isolierung oder
die Verbindungsflächen 2' etc. sowie die in V-Richtung Verbindung von einer Mehrzahl von zu einer Leiterplatverlaufenden Leiterzüge 3' etc. auf den Ebenen 200 und te verpreßten Multicircuits-Einheiten ermöglicht
300 des Trägers 2000 angeordnet sind. Die beiden Die Fig. 10 stellt eine Rastervorlage für die
Träger 1000 und 2000 werden unter Zuhilfenahme eines r>
Fertigung von Einheiten entsprechend der vorliegenden prepregs 9000 verpreßt Gleichzeitig werden die Erfindung dar mit Bestückungsbohrungen, Verbin-Ebenen 300 mit den Leiterzügen in der V-Richtung dungsbohrungen und Unterbrechungsbohrungen in den
sowie 400 mit den Leiterzügen in der X-Richtung mit dem gewünschten Leitermuster entsprechenden Posiprepregs 9001 und 9002 mit Kupferkaschierungen 91 tionen, wobei die zu Dreiviertel schwarzen Kreise die
und 92 verpreßt. Letztere dienen dazu, eiUweder 40 Bestückungs-, die zur Hälfte schwarzen Kreise die
weitere Leiterzugmuster allgemeiner Art oder insbe- Verbindungs- und die zu einem Viertel schwarzen
sondere um Lötaugen, Anschlußstellen für Oberflächen- Kreise die Unterbrechungsbohrungen darstellen. Die
montierte Bauelemente und dergleichen anbringen zu Leiterzüge in der X- und in der V-Richtung sind
können. Die Gesamtzahl der Ebenen mit Leiterbildern gestrichelt dargestellt
beträgt in diesem Fall sechs. 45 Die Verfahrensschritte für die Herstellung von
von zwei Multicircuits-Einheiten zu einer 10-Ebenen- werden nachstehend für eine 4-Ebenen-, eine 6-Ebenen-Leiterplatte schematisch dar. Hierin bedeuten 1 und 2 und zwei 10-Ebenen-Leiterplatten kurz beschrieben.
1. Entflechten des Stromlaufplanes
1.1 Übertragen des Stromlaufplanes auf eine Rastervorlage BMh Fig. 10
Hierzu:
- Festlegen und Benennen der Bauelemente-Positionen;
- Koordinaten-Bestimmung für Bohrungen nun Amchhiß von Bauelementen;
- Bestimmen der Verknüpfungs- sowie der UnterWechengs-Positionen unter Verwenden des gewählten
Schlüssels für anzubringende Bohrungen (vetgl. Fig. 10)
2. Rechner-unterstützte Datenverarbeitung
2.1 Eingabe der Koordinaten für die Bestückungs- utid Verkniipfungs- sowie die Unterbrechungsbohrungen
2.2 Anfertigen der Lochbänder oder anderer NC-Steuermittel wie z. B. programmbeaufschlagter floppy discs
18
2A Anfertigen einer
Vier-Ebenen-Leiterplatte
Vier-Ebenen-Leiterplatte
2B Anfertigen einer
Sechs-Ebenen-Leiterplatte
2B-1 wie unter 2A-1
2A-1 Bereitstellen einer als
Halbfabrikat vorgefertigten 4-Ebenen-Einheit
Halbfabrikat vorgefertigten 4-Ebenen-Einheit
2A-2 Verfahrensschritte: 2B-2 Verfahrensschritte: 2C Anfertigen einer Leiterplatte mit 10 Ebenen
2C-1 Bereitstellen von zwei als Halbfabrikate vorgefertigten 4-Ebenen-Einheiten U und V
(1) Herstellend. Verknüpfungsbohrungen und
der Bestückungsbohrungen;
der Bestückungsbohrungen;
(2) Aufbau der Lochwandmetallisierung
durch stromlose Metallabscheidung allein
oder zusammen mit
galv. Abscheidung;
durch stromlose Metallabscheidung allein
oder zusammen mit
galv. Abscheidung;
(3) Anbringen der Unterbrechungsbohrungen;
(4) Herstellen der Schaltungsmuster der
Außenlagen, z. B. Lötaugen, Anschlußflachen f. Bauelemente
mit Räch-Anschlüssen
etc. (z. B. mit Trockenfilm-Resist in sog.
Tenting-Technik, im
Druck- u. Ätzverfahren oder in anderer,
bekannter Weise);
Außenlagen, z. B. Lötaugen, Anschlußflachen f. Bauelemente
mit Räch-Anschlüssen
etc. (z. B. mit Trockenfilm-Resist in sog.
Tenting-Technik, im
Druck- u. Ätzverfahren oder in anderer,
bekannter Weise);
(5) Falls erwünscht, Aufbringen von Lötstoppmaske bzw. Servicedruck;
(6) Umriß-Bearbeitung;
(7) EndkontroUe
(1) Herstellen der Verknüpfungsbohrungen;
(2) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(3) Anbringen der Unterbreciiungssowie Isolierbohrungen
in dafür bestimmten Bestükkungs-Positionen, z. B. wenn die Außenflächen
der Leiterplatte für Stromzuführung etc. benutzt werden;
(4) Aufiaminieren der Außenlagen (nicht erforderlich,
wenn nur Lötaugen gewünscht sind);
(5) Anbringen der Bestückungsbohrungen;
(6) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(7) Schaltungsmuster der Außenlagen wie unter 2A-2(4) anbringen;
(8) Anbringen von Lötstoppmaske bzw. Service-Druck wie unter 2A-2(5);
(9) Umriß-Bearbeitung; (10) Endkontrolle 2C-2 Verfahrensschritte: (U)
(1) Anbringen der Verknüpfungsbohrungen;
(2) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(3) Anbringen der Unterbrechungsbohningen;
(4) Außenlagen und Leitermuster auf diesen anbringen wie unter 2A-2(4);
(5) Anbringen der Isolier-
2C-2 Verfahrensschritte: (V)
(1) Anbringen der Verknüpfungsbohrungen;
(2) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(3) Anbringen der Unterbrechungsbohrungen;
(4) Außenlagen und Leitermuster auf diesen anbringen wie unter 2A-2(4);
(5) Anbringen der Isolierbohrungen;
bohrungen;
(6) Verpressen der 4-Ebenen-Einheiten U und V unter gleichzeitigem Ausfüllen der unter (S)
angebrachten Isolierbohrungen mit Harz;
(7) Anbringen der Bestückungsbohrungen und von Bohrungen in Bestückungs-Positionen, die zur
Verbindung vorbestimmter Leiterzüge in verschiedenen 4-Ebenen-Einheiten dienen;
(8) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(9) Anbringen der Leitermuster der Außenlagen wie unter 2A-2(4);
(10) Anbringen von Lötstoppmaske bzw. Servicedruck wie unter 2A-2(S);
(11) Umriß-Bearbeitung;
(12) Endkontrolle
Hierzu 14 Blatt Zeichnungen
Claims (16)
1. Mehrebenen-Leiterplatte nach Art gedruckter Schaltungen, die, allein oder in Verbindung niit
anderen Leiterzugebenen, solche Leiterzugebenen enthält, deren Leitermuster grundsätzlich unabhängig
vom Schaltplan der herzustellenden Leiterplatte sind, dadurch gekennzeichnet, daß die
Leiterplatte mindestens eine oder mehrere, getrennt hergestellte Einheiten mit vier Leiterebenen A, B, C
und D enthält; und daß die Leiterzugebene A als erste Verbindungsebene dient und mit Reihen von
Verbindungsflächen aus einem geeigneten Metall ausgestattet ist, wobei jede Verbindungsfläche eine '5
zentrale Bestückungs-Position enthält; und weiterhin in jeder Verbindungsfläche sechs Verbindungs-Positionsn
vorgesehen sind, deren Koordinaten unter Zugrundelegung des Mittelpunkts der Bestükkungs-Position
einer jeden Verbindungsfläche als Koordinaten-Ursprung und eines frei wählbaren,
jedoch für die X- und die !^Richtung gleichen
Einheitsrasterabstandes R die Werte -8/?. O;
+ UR. O:O, 8/?; O, -\2R; -BR, -6/?;und 6/?, 6Λ,
und des weiteren Unterbrechungs-Positionen, deren Koordinaten 7R, Ound O, -TR betragen oder jene
Koordinaten besitzen, die sich bei Spiegelung ergeben; und daß die Mittelpunkte der Bestückungs-Positionen
der Verbindungsflächen in einer jeden Reihe, parallel zu einer der Achsen, jeweils
voneinander einen Abstand von 40/? aufweisen und der Abstand zwischen benachbarten Reihen von
Verbindungsflächen 20/? beträgt; und daß die erste Verbindungsfläche der jeweils nächstliegenden Verbindungsflächen-Reihe
der gleichen Leiterebene A im Bezug auf die erste Verbindungsfläche der ersten
Reihe um 20/? versetzt angeordnet ist und damit im Bezug auf den Mittelpunkt der Bestückungs-Position
der ersten Verbindungsfläch-·; der ersten Reihe die
Koordinaten 20/?, -20/? besitzt; und daß die zweite Verbindungsebene B das gleiche Verbindungsflächen-Muster
aufweist wie die Verbindungsebene A, wobei jedoch die beiden Ebenen-in einer Einheit
derart gegeneinander versetzt übereinander angeordnet sind, daß jeweils die Verbindungsflächen
der Ebene B die Zwischenräume zwischen den Verbindungsflächen der Ebene A überbrücken,
wobei die entsprechend zugeordneten Verbindungspositionen von Verbindungsflächen der beiden
Ebenen übereinanderliegend angeordnet sind; und daß die Leiterzugebehe C mit Leiterzügen versehen
ist, die parallel zur -V-Achsenrichtung verlaufen und
einen gegenseitigen Abstand von 20/? aufweisen, und daß die Leiterzugebene C derart im Bezug auf
die Verbindungsebenen angeordnet ist, daß die Mittellinien eines jeden dieser Leiterzüge mit
gedachten Linien durch die Mittelpunkte der Verbindungspositionen mit den jeweiligen Koordinaten
— 6/?, —6R der einzelnen, zugeordneten
Reihen von Verbindungsflächen in Deckung sind; und daß die Leiterzugebene D mit Leiterzügen
versehen ist, die parallel zur V-Achsenrichtung verlaufen und einen gegenseitigen Abstand von 20R
aufweisen, und daß die Leiterzugebene D im Bezug auf die Verbindungsebenen derart angeordnet ist,
daß die Mittellinien eines jeden dieser Leiterzüge jeweils mit einer gedachten Linie durch die
Mittelpunkte der Verbindungs-Positionen mit den jeweiligen Koordinaten 6R, 6/? der zugeordneten
Reihen von Bestückungsflächen in Deckung sind; und daß die Lagen A, B, C und D eine mechanische
Einheit bilden, die die vier Ebenen in der oben beschriebenen Anordnung und in beliebiger Reihenfolge
enthält und in an sich bekannter Weise aus den die Ebenen A, B, C und D tragenden Lagen eines
geeigneten Trägermaterials hergestellt ist; und daß das dem gewünschten Schaltbild entsprechende
Leiterzugmuster einer Einheit aus ausgewählten Stücken der Verbindungsflächen hergestellt wird,
die miteinander bzw. gegebenenfalls mit Leiterzugstücken der in der X- bzw. V-Achse verlaufenden
Leiterzüge gebildet ist, wobei die entsprechenden Verbindungen durch Anbringen von Bohrungen in
zugeordneten Verbindungspositionen der für den betreffenden Leiterzug benutzten Verbindungsflächen,
deren Wandungen metallisiert sind, sowie durch Abtrennen von vorbestimmten Leiterzugstükken
aus der Ebene C bzw. D vermittels in den .zugehörigen Unterbrechungspositionen der Verbindungsflächen
angebrachten Bohrungen bewirkt werden; und daß die gewünschten Bauelement-Positionell
mit Bohrungen versehen sind, die gleichfalls metallisierte Lochwandungen aufweisen.
2. Mehrebenen-Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß zwei oder mehr aus
den Fbenen A, B, C und D bestehende Einheiten sowie eine oder mehrere Zwischenlagen aus
Isoliermaterial eine einheitliche Leiterplatte mit vorgegebener Dicke bilden.
3. Mehrebenen-Leiterplatte nach Anspruch 2, dadurch gekennzeichnet, daß diese Verbindungen
zwischen zwei oder mehreren Einheiten aufweist, die aus mit einem Metallwandbelag versehenen
Bohrungen in vorbestimmten Bestückungspositionen bestehen.
4. M ehrebenen-Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, daß die oder einzelne mit
einem Metallwandbelag versehene Bohrungen in den Bestückungspositionen zur Verbindung von
Leiterzügen in verschiedenen Einheiten, nicht aber zur Aufnahme von Bauelement-Anschlüssen, dienen.
5. Mehrebenen-Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, daß einzelne mit einem
Metallwandbelag versehene Bohrungen in Bestükkungspositionen gleichzeitig die Verbindung zwischen
Leiterzügen in verschiedenen Einheiten und Bestückungsbohrungen zum Anschluß von Bauelementen
darstellen.
6. Mehrebenen-Leiterplatte nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß bestimmte, nicht zur
Bestückung dienende Bestückungspositionen mit Bohrungen ohne Lochwandmetallisierung versehen
sind, die mit einem Isolierstoffmaterial ausgefüllt sind, welches vorzugsweise aus dem gleichen
Harzgemisch besteht wie die Trägerplatte.
7. Mehrebenen-Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß
diese auf einer oder beiden Außenflächen einer oder mehrerer Einheiten ein auf einer dort angebrachten
Isolierschicht befindliches weiteres Leiterzugmuster aufweist.
8. Mehrebenen-Leiterplatte nach Anspruch 7, dadurch gekennzeichnet, daß diese auf den Außenflächen
Leiterzüge aufweist, die mit Leiterzügen einer oder mehrerer Einheiten durch Verbindungsbohrungen mit metallisierten Lochwandungen ver-
bunden sind.
9. Verfahren zum Herstellen von Mehrebenen-Leiterplatten nach einem der Ansprüche .1 bis 8,
dadurch gekennzeichnet
daß zunächst auf einer Lage aus geeignetem Trägermaterial eine Ebene A hergestellt wird, die in
Reihen angeordnete Verbindungsflächen mit jeweils einer Bestückungsposition, sechs Verknüpfungs-Positionen
und zwei Unterbrechungs-Positionen aufweist, wobei, bezogen auf den Mittelpunkt der
Bestückisigs-Position einer jeden Verbindungsfläche, die Verknüpfungs-Positionen die Koordinaten
-8R,O;12R, O;0,8Ä;O, -12R; -6R, -6R;6R,6R
und die Unterbrechungs-Positionen die Koordinaten TR, O und O, -7R aufweisen, und R ein beliebig
wählbarer Einheitsrasterabstand ist; und die Reihen von Verbindungsflächen voneinander einen Abstand
von 20/? und benachbarte Bestückungs-Positionen in
einer Reihe voneinander einen Abstand von 4OR
aufweisen; und daß eine Lage mit der Ebene B hergestellt wird, die an sich das gleiche Muster wie die Ebene A aufweist,
wobei jedoch die beiden Ebenen A und B derart übereinander angeordnet sind, daß die Verbindungsflächen der Ebene B den Abstand zwischen jenen
der Ebene A überbrücken, so daß zugeordnete Verbindungs-Positionen der Verbindungsflächen in
den beiden Ebenen A und B in der Aufsicht zur Deckung kommen; und
daß eine Lage mit der Ebene C hergestellt wird, die mit zur X-Achse parallelen Leiterzügen versehen '.st,
die voneinander einen Abstand von 20/? aufweisen; und daß diese Ebene C derart im Bezug auf die
Ebenen A und B angeordnet wird, daß die Mittellinien eines jeden ihrer Leiterzüge mit der
gedachten Verbindungslinie durch die Mittelpunkte der zugeordneten Verbindungs-Positionen mit den
Koordinaten —6R und — 6/?zur Deckung kommen;
und
daß eine Lage mit der Ebene D hergestellt wird, die mit zur Y-Achse parallelen Leiterzügen versehen ist,
die voneinander einen Abstand von 2OR aufweisen; und daß diese Ebene D derart im Bezug auf die
Ebenen A und Bangeordnet ist, daß die Mittellinien
eines jeden ihrer Leiterzüge mit der gedachten Verbindungslinie durch die Mittelpunkts der zugeordneten
Verbindungs-Positionen mit den Koordinaten 6R und 6/7 zur Deckung kommen,- und daß
die derart angeordneten Lagen mit den Ebenen A, B, Cund D, gegebenenfalls durch Zwischenlegen eines
geeigneten Isoliermaterials wie Prepregs, zu einer mechanischen Einheit verbunden werden; und daß
eine oder mehrere solcher Einheiten derart mit dem der gewünschten Schaltung entsprechenden Leiterzugmuster
versehen werden, daß, entsprechend dem Sclialtplan, bestimmte Verbindungs-Positionen mit
Bohrungen versehen werden, deren Wandungen in an sich bekannter Weise mit einem Metallbelag
versehen werden; und daß in den durch den Schaltplan bestimmten Bestückungs-Positionen
Bohrungen angebracht werden, die gleichfalls metallisierte Wandungen aufweisen; und weiterhin,
daß die Leiterzüge in der C- bzw. in der D-Ebene vermittels in durch den Schaltplan bestimmten
Unterbrechungs-Positionen angeordneten Bohrungen in voneinander isolierte Teilstücke getrennt
werden. ·
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Leiterzüge in der C- bzw. in der
Z>-Ebene Verengungen in den Bereichen der Unterbrechungs-Positionen aufweisen, und daß die
Mittellinien der verengten Leiterzugteile mit einer gedachten Verbindungslinie der Mittelpunkte der
Unterbrechungs-Positionen mit den Koordinaten O, - 7R für die Leiterzüge in der X-Achse und 7 R, O in
der K-Achse in Deckung sind und die Breite an den verengten Stellen geringer ist, als der für die
Unterbrechungsbohrungen gewählte Bohrdurchmesser.
11. Verfahren nach Anspruch 9 oder 10, dadurch
gekennzeichnet, daß zwei oder mehrere Einheiten aus den Ebenen A, B, Cund Dzunächst mit den nach
dem Schaltplan für die betreffende Einheit bestimmten Verbindungsbohrungen versehen werden; und
daß sodann die Einheiten unter Zwischenlage eines geeigneten Isoliermaterials zu einer Einheit geformt
werden, bei der die Bestückungs-Positionen übereinander deckungsgleich angeordnet sind; und daß
anschließend die nach dem Schaltplan erforderlichen Bestückungs-Bohrungen in den betreffenden
Bestückungs-Positionen hergestellt werden und deren Wandungen metallisiert werden, wobei
bestimmte Bestückungsbohrungen zur Aufnahme von Bauelement-Anschlüssen oder/und zur Verbindung
von Leiterzügen in verschiedenen Einheiten dienen.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet,
daß jeweils zwei der Leiterzugebenen A, B, C und D auf den beiden Flächen des eine Lage
bildenden Materials angeordnet sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß in durch den Schaltplan
bestimmten Positionen, die nicht der Verbindung zwischen bestimmten Einheiten oder zum Anschluß
von Bauelementen dienen sollen, Bohrungen ohne Lochwandtnetallisierung, die ganz oder teilweise mit
Isolierstoff gefüllt sind, vorgesehen werden, und daß das Ausfüllen mit Isolierstoff während des Verpreßvorgangs
erfolgt.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß das Herstellen der
Einheiten durch Verpressen und unter Hitzeeinwirkung erfolgt, und daß mehrere Einheiten, gegebenenfalls
unter Zwischenlage von geeigneten Isolierstofflagen wie Prepregs, zu einer Leiterplatte
verpreßt werden.
15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß die Lochwandmetallisierung
der Bohrungen vermittels stromloser Metallabscheidung allein oder zusammen mit nachfolgender
galvanischer Metallabscheidung erfolgt.
16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die Einheit aus den
Ebenen A, B, Cund D bzw. die aus mehreren solcher Einheiten hergestellte Schaltungsplatte bei der
Herstellung oder anschließend mit einer Isolierlage, wie z. B. einem Prepreg, verseben wird, und daß auf
der oder den Oberfläche(n) der Isolierlage weitere Leiterzugmuster angebracht werden, die gegebenenfalls
entsprechend dem Schaltplan mit den Leiterzügen der Einheiten durch Verbindungsbohrungen
verbunden werden.
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3020196A DE3020196C2 (de) | 1980-05-28 | 1980-05-28 | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung |
NL8102453A NL8102453A (nl) | 1980-05-28 | 1981-05-19 | Werkwijze voor het vervaardigen van een geleiderplaat met een aantal vlakken en geleiderplaat, vervaardigd volgens deze werkwijze. |
SE8103311A SE454126B (sv) | 1980-05-28 | 1981-05-26 | Flerskiktmonsterkort samt forfarande for dess framstellning |
US06/267,654 US4438560A (en) | 1980-05-28 | 1981-05-27 | Method for producing multiplane circuit boards |
CH3484/81A CH657004A5 (de) | 1980-05-28 | 1981-05-27 | Mehrebenen-leiterplatte und verfahren zu deren herstellung. |
FR8110542A FR2483729A1 (fr) | 1980-05-28 | 1981-05-27 | Plaque de circuits imprimes a plans multiples, et son procede de fabrication |
DK232781A DK151680C (da) | 1980-05-28 | 1981-05-27 | Kredsloebsplade med ledermoenstre i flere planer og fremgangsmaade til dens fremstilling |
IL62974A IL62974A (en) | 1980-05-28 | 1981-05-27 | Multiplane circuit board and its production |
AT0239381A ATA239381A (de) | 1980-05-28 | 1981-05-27 | Mehrebenen-leiterplatte und verfahren zu deren herstellung |
IT48559/81A IT1142526B (it) | 1980-05-28 | 1981-05-28 | Pannello a circuiti su piu' piani e procedimento per la sua manifattura |
CA000378562A CA1170781A (en) | 1980-05-28 | 1981-05-28 | Multiplane circuit board and method of producing said board |
JP56082440A JPS5855679B2 (ja) | 1980-05-28 | 1981-05-28 | 多層回路板およびその製造方法 |
GB8116218A GB2080042B (en) | 1980-05-28 | 1981-05-28 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3020196A DE3020196C2 (de) | 1980-05-28 | 1980-05-28 | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3020196A1 DE3020196A1 (de) | 1981-12-10 |
DE3020196C2 true DE3020196C2 (de) | 1982-05-06 |
Family
ID=6103404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3020196A Expired DE3020196C2 (de) | 1980-05-28 | 1980-05-28 | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung |
Country Status (13)
Country | Link |
---|---|
US (1) | US4438560A (de) |
JP (1) | JPS5855679B2 (de) |
AT (1) | ATA239381A (de) |
CA (1) | CA1170781A (de) |
CH (1) | CH657004A5 (de) |
DE (1) | DE3020196C2 (de) |
DK (1) | DK151680C (de) |
FR (1) | FR2483729A1 (de) |
GB (1) | GB2080042B (de) |
IL (1) | IL62974A (de) |
IT (1) | IT1142526B (de) |
NL (1) | NL8102453A (de) |
SE (1) | SE454126B (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512315A1 (fr) * | 1981-09-02 | 1983-03-04 | Rouge Francois | Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application |
US4658332A (en) * | 1983-04-04 | 1987-04-14 | Raytheon Company | Compliant layer printed circuit board |
JPS61500697A (ja) * | 1983-12-15 | 1986-04-10 | レ−ザ−パス・コ−ポレイション | 電気回路 |
US4720470A (en) * | 1983-12-15 | 1988-01-19 | Laserpath Corporation | Method of making electrical circuitry |
GB2166603B (en) * | 1984-09-28 | 1988-07-20 | Yazaki Corp | Electrical harness |
CA1237820A (en) * | 1985-03-20 | 1988-06-07 | Hitachi, Ltd. | Multilayer printed circuit board |
JPS62136098A (ja) * | 1985-12-09 | 1987-06-19 | 富士通株式会社 | 高密度配線基板 |
JPH0427413Y2 (de) * | 1986-09-24 | 1992-07-01 | ||
US4837050A (en) * | 1986-09-30 | 1989-06-06 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electrically conductive circuits on a base board |
JPS63150573U (de) * | 1987-03-24 | 1988-10-04 | ||
US4851614A (en) * | 1987-05-22 | 1989-07-25 | Compaq Computer Corporation | Non-occluding mounting hole with solder pad for printed circuit boards |
AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US5165166A (en) * | 1987-09-29 | 1992-11-24 | Microelectronics And Computer Technology Corporation | Method of making a customizable circuitry |
US4888665A (en) * | 1988-02-19 | 1989-12-19 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US5081561A (en) * | 1988-02-19 | 1992-01-14 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US4907127A (en) * | 1988-03-21 | 1990-03-06 | Lee John K C | Printed circuit board construction and method for producing printed circuit end products |
US4899439A (en) * | 1989-06-15 | 1990-02-13 | Microelectronics And Computer Technology Corporation | Method of fabricating a high density electrical interconnect |
US4920639A (en) * | 1989-08-04 | 1990-05-01 | Microelectronics And Computer Technology Corporation | Method of making a multilevel electrical airbridge interconnect |
US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
US5360948A (en) * | 1992-08-14 | 1994-11-01 | Ncr Corporation | Via programming for multichip modules |
JP3230953B2 (ja) * | 1994-07-28 | 2001-11-19 | 富士通株式会社 | 多層薄膜配線基板 |
TW387203B (en) * | 1995-06-06 | 2000-04-11 | Lsi Logic Corp | Polymorphic rectilinear thieving pad |
US6310303B1 (en) | 1998-03-10 | 2001-10-30 | John J. Luvara | Structure for printed circuit design |
US6121679A (en) * | 1998-03-10 | 2000-09-19 | Luvara; John J. | Structure for printed circuit design |
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
US7185427B2 (en) * | 2003-04-28 | 2007-03-06 | Agilent Technologies, Inc. | Method for making electrical connections to an element on printed circuit board |
JP2007059803A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Xerox Co Ltd | プリント基板、電子基板及び電子機器 |
US7954215B2 (en) * | 2007-03-19 | 2011-06-07 | Epson Toyocom Corporation | Method for manufacturing acceleration sensing unit |
US8809117B2 (en) * | 2011-10-11 | 2014-08-19 | Taiwain Semiconductor Manufacturing Company, Ltd. | Packaging process tools and packaging methods for semiconductor devices |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3522474A (en) * | 1966-01-20 | 1970-08-04 | David Piel | Electric supply means |
US3509268A (en) * | 1967-04-10 | 1970-04-28 | Sperry Rand Corp | Mass interconnection device |
CH469424A (de) * | 1968-06-10 | 1969-02-28 | Contiflex Ag | Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung |
US3493671A (en) * | 1968-11-15 | 1970-02-03 | Norman H Horwitz | Universal circuit board and method of forming same |
US3867759A (en) * | 1973-06-13 | 1975-02-25 | Us Air Force | Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package |
DE2627297C2 (de) * | 1975-06-20 | 1982-06-03 | International Computers Ltd., London | Mehrschichtige, gedruckte Schaltungsplatte |
GB1535813A (en) * | 1975-07-03 | 1978-12-13 | Ncr Co | Multi-layer circuit board |
SU644051A1 (ru) * | 1977-04-07 | 1979-01-25 | Орденов Ленина И Трудового Красного Знамени Предприятие П/Я А-7160 | Многослойна печатна плата |
JPS53129863A (en) * | 1977-04-19 | 1978-11-13 | Fujitsu Ltd | Multilayer printed board |
CH630211A5 (en) * | 1978-08-07 | 1982-05-28 | Contraves Ag | Method for designing electrically conductive layers for producing printed circuits, as well as a multilayer base material for carrying out the method |
CH630212A5 (en) * | 1978-08-07 | 1982-05-28 | Contraves Ag | Method for designing electrically conductive layers for producing printed circuits, and a multilayer base material for carrying out the method |
CH629057A5 (en) * | 1978-08-07 | 1982-03-31 | Contraves Ag | Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method |
-
1980
- 1980-05-28 DE DE3020196A patent/DE3020196C2/de not_active Expired
-
1981
- 1981-05-19 NL NL8102453A patent/NL8102453A/nl not_active Application Discontinuation
- 1981-05-26 SE SE8103311A patent/SE454126B/sv not_active IP Right Cessation
- 1981-05-27 DK DK232781A patent/DK151680C/da active
- 1981-05-27 US US06/267,654 patent/US4438560A/en not_active Expired - Fee Related
- 1981-05-27 FR FR8110542A patent/FR2483729A1/fr active Granted
- 1981-05-27 IL IL62974A patent/IL62974A/xx unknown
- 1981-05-27 AT AT0239381A patent/ATA239381A/de not_active Application Discontinuation
- 1981-05-27 CH CH3484/81A patent/CH657004A5/de not_active IP Right Cessation
- 1981-05-28 GB GB8116218A patent/GB2080042B/en not_active Expired
- 1981-05-28 JP JP56082440A patent/JPS5855679B2/ja not_active Expired
- 1981-05-28 CA CA000378562A patent/CA1170781A/en not_active Expired
- 1981-05-28 IT IT48559/81A patent/IT1142526B/it active
Also Published As
Publication number | Publication date |
---|---|
JPS5731199A (en) | 1982-02-19 |
SE8103311L (sv) | 1981-11-29 |
NL8102453A (nl) | 1981-12-16 |
DE3020196A1 (de) | 1981-12-10 |
US4438560A (en) | 1984-03-27 |
CA1170781A (en) | 1984-07-10 |
ATA239381A (de) | 1988-02-15 |
GB2080042B (en) | 1983-12-21 |
IT1142526B (it) | 1986-10-08 |
IT8148559A0 (it) | 1981-05-28 |
IL62974A (en) | 1986-01-31 |
CH657004A5 (de) | 1986-07-31 |
IL62974A0 (en) | 1981-07-31 |
DK151680C (da) | 1988-07-18 |
DK232781A (da) | 1981-11-29 |
JPS5855679B2 (ja) | 1983-12-10 |
SE454126B (sv) | 1988-03-28 |
DK151680B (da) | 1987-12-21 |
GB2080042A (en) | 1982-01-27 |
FR2483729A1 (fr) | 1981-12-04 |
FR2483729B1 (de) | 1983-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE69800514T2 (de) | Leiterplatte mit primären und sekundären Durchgangslöchern | |
DE3610821C2 (de) | ||
DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
EP0035093A2 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE19627663C2 (de) | Hybride gedruckte Schaltungsplatine | |
DE69233259T2 (de) | Mehrlageschaltungsherstellung und Stuktur mit Anpassungsmöglichkeit und Komponenten dafür | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
DE69833495T2 (de) | Herstellungsvefahren für eine mehrschichtige leiterplatte | |
DE3512237A1 (de) | Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten | |
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
DE3810486C2 (de) | ||
DE69622922T2 (de) | Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung | |
DE69605011T2 (de) | Baugruppe aus elektrischen Leiterplatten, sowie Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |