[go: up one dir, main page]

DE69318937T2 - Mehrschicht Leiterrahmen für eine Halbleiteranordnung - Google Patents

Mehrschicht Leiterrahmen für eine Halbleiteranordnung

Info

Publication number
DE69318937T2
DE69318937T2 DE69318937T DE69318937T DE69318937T2 DE 69318937 T2 DE69318937 T2 DE 69318937T2 DE 69318937 T DE69318937 T DE 69318937T DE 69318937 T DE69318937 T DE 69318937T DE 69318937 T2 DE69318937 T2 DE 69318937T2
Authority
DE
Germany
Prior art keywords
lead frame
metal core
metal layer
layer
core plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69318937T
Other languages
English (en)
Other versions
DE69318937D1 (de
Inventor
Mitsuharu Shimizu
Masato Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of DE69318937D1 publication Critical patent/DE69318937D1/de
Application granted granted Critical
Publication of DE69318937T2 publication Critical patent/DE69318937T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Diese Erfindung betrifft einen Leiterrahmen und insbesondere einen mehrschichtigen Leiterrahmen vom Metallkerntyp mit mindestens einer Metallkernplatte, die hier im folgenden als Kernplatte bezeichnet wird, der für eine Halbleitervorrichtung verwendet wird.
  • Ein mehrschichtiger Leiterrahmen vom Metallkerntyp ist ein Produkt, auf dem ein hoch entwickelter Halbleiterchip befestigt werden kann und für ein Multi-Tip-System gebraucht werden kann. Bei Verwendung eines solchen mehrschichtigen Leiterrahmens mit einem Metallkern können die thermische Strahlung von dem hoch integrierten Halbleiterchip und die elektrischen Charakteristika verbessert werden und die Anzahl von Stiften, die zur Verfügung steht, kann durch eine Vielzahl von Schichten der Verdrahtungsmuster erhöht werden.
  • Die Figuren 5(a) und 5(b) zeigen einen herkömmlichen, bekannten mehrschichtigen Leiterrahmen vom Metallkerntyp, in dem Metallkerne als eine Vielzahl von leitenden Schichten erzeugt sind. Wie in Figur 5(a) dargestellt, bestehen die Metallkerne 5 aus einer Signalschicht 7, einer Stromversorgungsschicht 8 und einer Masse-Schicht 9, die miteinander zusammenlaminiert worden sind Q) durch elektrisch isolierende Schichten 6 zwischen ihnen. Ein Leiterrahmen 10 ist elektrisch an die Signalschicht 7 angeschlossen, die Stromversorgungsschicht 8 bzw. die Masse-Schicht 9, und zwar an dem äußeren Kantenteil des Metallkernes 5.
  • Im Falle des oben erwähnten Standes der Technik wird, da die Signalschicht 7 die oberste Schicht ist, um den Leiterrahmen 10 mit der Signalschicht 7 zu verbinden, eine Signalleitung 7a mit einem vorbestimmten Muster auf dem Metallkern 5 erzeugt, die Signalleitung 7a wird mit dem Leiterrahmen 10, wie in Figur 5(a) dargestellt, verbunden und der Halbleiterchip 12 wird an die einzelnen Leitungen 7a mittels eines Drahtverbindungsprozesses angeschlossen, um den Halbleiterchip 12 mit dem Leiterrahmen 10 elektrisch zu verbinden.
  • Andererseits ist, um die innere Stromversorgungsschicht 8 und die Masse-Schicht 9 mit dem Leiterrahmen 10 zu verbinden, wie in Figur 5(b) dargestellt ist, der Metallkern 5 mit durchgehenden Löchern in Richtung der Dicke des Kernes versehen und es werden verbindende Teile 14 auf der oberen Oberfläche des Metallkernes 5 erzeugt, um eine elektrische Verbindung mit der Stromzufuhrschicht 8 und der Masse-Schicht 9 durch eine Durchgangsloch-Plattierung oder dergleichen herzustellen. Auch werden Verbindungsflächen 8a und 9a, welche elektrisch an die Stromversorgungsschicht 8 bzw. die Masse-Schicht 9 angeschlossen sind, in der Umgebung des Halbleiterchips 12 vorgesehen. Infolgedessen ist der Leiterrahmen 10 mit den Verbindungsteilen 14 und den Verbindungsflächen 8a und 9a verbunden und der Halbleiterchip 12 ist an die Stromversorgungsschicht 8 und die Masse-Schicht 9 durch Drahtverbindung angeschlossen.
  • Im Falle des Standes der Technik jedoch muß, wie oben erwähnt, der Metallkern 10 mit Durchgangslöchern ausgestattet sein, um den Metallkern 5 elektrisch mit den erforderlichen leitfähigen Schichten zu verbinden. Es ist schwierig, derartige Durchgangslöcher in genau passenden Positionen auf dem Metallkern 5 zu erzeugen, und ebenfalls ist es problematisch, eine Struktur zu erzeugen derart, daß die leitfähigen Schichten des Metallkernes 5 elektrisch mit dem Leiterrahmen verbunden sind.
  • Im Falle der Erzeugung der Durchgangslöcher auf dem Metallkern 5 werden solche Löcher maschinell mit einem Bohrer oder dergleichen erzeugt. Es besteht jedoch eine untere Begrenzung von etwa 300 um im Durchmesser von solchen Durchgangslöchern Infolgedessen ist es praktisch unmöglich, ein sehr feines Muster zu erzeugen, wie zum Beispiel ein solches mit Leitern, errichtet (pitched) bei etwa 150 um oder weniger.
  • Infolgedessen ist ein üblicher Leiterrahmen mit mehreren Schichten vom Metallkerntyp mit Problemen behaftet, da das Herstellungsverfahren des Leiterrahmens relativ kompliziert ist, weil die Kosten zur Erzeugung desselben relativ hoch sind und weil die Erzeugung eines sehr feinen Musters schwierig ist.
  • Andere Beispiele für Leitergitter werden in den JP-A-3 123 067 und JP-A-4 030 541 beschrieben. In der JP-A-4 030 541 wird eine Anordnung beschrieben, in der die Stromversorgungsebene Verbindungsstreifen aufweist, die derart angeordnet sind, daß sie zwischen den inneren Leitern herausragen. In diesem Falle wird eine elektrische Verbindung unter Verwendung eines TAB-Bandes erreicht.
  • Gemäß dieser Erfindung weist ein mehrschichtiger Leiterrahmen für eine Halbleitervorrichtung auf:
  • eine Metallkernplatte mit einer Form-Verbindungsfläche, auf der ein Halbleiterchip befestigt sein kann;
  • eine Vielzahl von leitfähigen Signalleitern, die auf einer isolierenden Schicht auf der Metallkernplatte erzeugt wurden und sich von mindestens einer peripheren Kante der Metallkernplatte in Richtung eines Drahtverbindungsbereiches erstrecken;
  • eine erste Metallplatte, wie eine Stromversorgungsplatte oder Masse-Lage, die auf die Signalleiter über eine isolierende Schicht auflaminiert ist, derart, daß die mindestens äußere periphere Kante und der Drahtverbindungsbereich und die Form-Verbindungsfläche der Metallkernplatte durch die erste Metallage nicht bedeckt sind, unter Exponierung innerer und äußerer Abschnitte der Signalleiter;
  • einen Leiterrahmenkörper mit einer Vielzahl von Leitern, die elektrisch mit den äußeren Teilen der Signalleiter an der exponierten äußeren peripheren Kante der Metallkernplatte verbunden sind;
  • wobei die Mehrzahl oder Vielzahl der Leiter des Leiterrahmenkörpers integrierend auf einem Rahmenglied gelagert ist; und
  • wobei die erste Metallage mit dem Leiterrahmenkörper integrierend derart verformt ist, daß mindestens einer der Leiter sich inte grierend von dem Rahmenglied zur Metallage erstreckt.
  • Der Leiterrahmen gemäß der vorliegenden Erfindung kann nach einem Herstellungsverfahren hergestellt werden, das einfach durchführbar ist und es ermöglicht, daß feine Muster leicht hergestellt werden können. Die Kosten zur Erzeugung desselben können ebenfalls vermindert werden, während gleichzeitig die elektrischen Charakteristika verbessert werden können.
  • Im folgenden werden besondere Ausführungsformen von Leiterrahmen gemäß dieser Erfindung beschrieben und Leiterrahmen des Standes der Technik unter Bezugnahme auf die beigefügten zeichnungen gegenübergestellt, wobei in den zeichnungen dargestellt sind:
  • Figur 1 eine Aufsicht auf eine bevorzugte Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp gemäß der vorliegenden Erfindung;
  • Figur 2 eine Querschnittsansicht der Ausführungsform des mehrschichtigen Leiterrahmens vom Metallkerntyp der Figur 1 gemäß der Linie II-II; und
  • Figur 3 eine Querschnittsansicht einer anderen Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp ähnlich Figur 2;
  • Figur 4 eine Querschnittsansicht einer weiteren Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp gemäß der vorliegenden Erfindung; und
  • Figuren 5(a) und 5(b) Querschnittsansichten eines mehrschichtigen Leiterrahmens vom Metallkerntyp, der aus dem Stande der Technik bekannt ist.
  • Die Figuren 1 und 2 zeigen eine erste bevorzugte Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp gemäß der vorliegenden Erfindung, die ausgestaltet ist, um in einer Halbleitervorrichtung verwendet werden zu können. Ein mehrschichtiger Leiterrahmen vom Metallkerntyp dieser Ausführungsform, der ganz allgemein durch das Bezugszeichen 1 gekennzeichnet ist, umfaßt eine Boden-Metallkernplatte 22 mit einer im wesentlichen quadratischen Form und einer Dicke von etwa 0,5 bis 0,25 mm.
  • Auf der oberen Oberfläche der Metallkernplatte 22 ist eine Vielzahl von Signalleitern 20 ausgebildet. Ein jeder dieser Signalleiter 20 erstreckt sich von der peripheren Kante in Richtung des Drahtverbindungsbereiches im zentralen Bereich der Metallkernplatte 22. Derartige Signalleiter 20 können dadurch erzeugt werden, daß zunächst eine Kupferfolie auf der Metallkernplatte 22 durch eine isolierende Schicht 26 (Figur 2) ausgebildet wird, worauf dann eine Ätzung der Kupferfolie, wie es aus dem Stande der Technik bekannt ist, erfolgt.
  • Eine Stromversorgungslage 24, die unabhängig von der Metallkernplatte 22 hergestellt wird, wird auf die Metallkernplatte 22 über einer elektrisch isolierten Schicht 28 (Figur 2) aufgetragen. Die Stromversorgungslage 24 weist eine im wesentlichen quadratische Form auf, ähnlich der Form der Metallkernplatte 22 und hat eine zentrale Öffnung 24b, die ebenfalls eine im wesentlichen quadratische Form hat. Infolgedessen hat, wie in Figur 1 dargestellt ist, jeder der Signalleiter 20 ein äußeres Ende an der Außenseite der Stromversorgungslage 24 und ein inneres Ende an der Innenseite der zentralen Öffnung 24b der Stromversorgungslage 24. Die zentrale Öffnung 24b ermöglicht es, einen Halbleiterchip 12 auf der zentralen Form-Verbindungsfläche der Metallkernplatte 22 zu befestigen.
  • Ein Leiterrahmenkörper 10 mit einer Vielzahl von Leitern 10a erstreckt sich von den oberen und unteren Schienen 11a und 11b und von den Seitenrahmen (nicht dargestellt) nach innen. Die inneren Enden der Leiter 10a des Leiterrahmens sind elektrisch an die äusseren Enden der Signalleiter 20 an der äußeren peripheren Kante der Metallkernplatte 22 angeschlossen. Andererseits sind die inneren Enden der Signalleiter 20, die sich innerhalb der zentralen Öffnung 24b befinden, elektrisch mit dem Halbleiterchip 12 mittels Verbindungsdrähten, wie in Figur 2 dargestellt, verbunden.
  • Im Falle des mehrschichtigen Leiterrahmens dieser Ausführungsform, wie in Figur 1 dargestellt, ist die Stromversorgungslage 24 mit dem Leiterrahmenkörper 10 integriert, derart, daß die Stromleiter 24a sich von der äußeren Peripherie der Stromversorgungslage 24 erstrecken und verbunden sind mit den oberen und unteren Schienen 11a und 11b und sich von den Seitenrahmen (nicht dargestellt) in gleicher Weise erstrecken wie die Vielzahl von Leitern 10a. Die Stromversorgungslage 24 ist ebenfalls elektrisch an den Halbleiterchip 12 über Verbindungsdrähte, wie in Figur 2 dargestellt, angeschlossen. Da die Stromversorgungslage 24 eine Schicht oder Lage ist, die sich von den Signalleitern 20 unterscheidet, kann die Stromversorgungslage 24 elektrisch an den Halbleiterchip 12 an gewünschten Positionen des letzteren angeschlossen werden.
  • Ein Verfahren zur Herstellung eines mehrschichtigen Leiterrahmens vom Metallkerntyp dieser Ausführungsform kann wie folgt durchgeführt werden. Zunächst wird ein vorgeschriebenes Muster der Signalleiter 20 auf der Metallkernplatte 22 durch eine dünne elektrisch isolierte Schicht 26 erzeugt. Dann wird auf dem Muster der Signalleiter 20 eine andere elektrisch isolierende Schicht 28 erzeugt, an der die Stromversorgungslage 24 zur Haftung gebracht wird. Ein solches Verfahren ermöglicht es, die Herstellungsstufen zu vereinfachen und zwar im Vergleich zu dem oben erwähnten Stande der Technik, bei dem der Metallkern mit Durchgangslöchern versehen wird, um die Schichten dazwischen elektrisch miteinander zu verbinden.
  • Zusätzlich gibt es, da der mehrschichtige Leiterrahmen gemäß dieser Erfindung keine Durchgangslöcher aufweist, keine Beschränkungen hinsichtlich der Präzision, wo solche Durchgangslöcher angeordnet werden müssen. Infolgedessen kann das Muster der Signalleiter 20, das auf der Metallkernplatte 22 ausgebildet werden sollte, prazise in hoher Dichte angeordnet werden. Ferner kann, da keine derartigen Durchgangslöcher vorhanden sind, die Selbst- Induktion, die rund um die Durchgangslöcher auftritt, wesentlich reduziert werden.
  • Obgleich die Ausführungsform eines mehrschichtigen Leiterrahmens, die in Figur 2 dargestellt ist, eine zweischichtige Struktur ist, in der die Signalleiterschicht 20 und die Stromversorgungslage 24 vorhanden sind, ist es ferner möglich, eine Masse-Lage oder Masse-Ebene anstelle der Stromversorgungslage 24 vorzusehen.
  • Figur 3 zeigt eine andere Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp gemäß der vorliegenden Erfindung, in dem die Grundstruktur die gleiche ist wie im Falle der in Figur 2 dargestellten Ausführungsform. Im Falle der in Figur 3 gezeigten Ausführungsform wird die Metallkernplatte 22 jedoch als Masse-Lage oder Masse-Schicht verwendet.
  • Wie in Figur 3 gezeigt wird, ist mindestens einer der Leiter (d.h. der Masse-Leiter 10b) an mindestens einen der Leiter (d.h. einen Masse-Leiter 20a) angeschlossen, der elektrisch mit der Metallkernplatte 22 mittels eines plattierten Durchgangsloches 30a verbunden ist. Die Metallkernplatte 22 ist ebenfalls elektrisch mittels eines anderen plattierten Durchgangsloches 30b an einen anderen Masse-Leiter 20b angeschlossen, der wiederum elektrisch mit dem Halbleiterchip 12 mittels eines Verbindungsdrahtes verbunden ist.
  • Derartige Durchgangslöcher 30a und 30b können durch mechanisches Bohren des Leitermusters (20) der isolierenden Schicht (26) und der Metallkernplatte (22) erzeugt werden, wenn ein Leitermuster 20 durch Ätzung der Kupferfohe auf der Metallkernplatte 22 erzeugt wird. Die Durchgangslöcher 30a und 30b werden mit einem leitfähigen Material plattiert, wie zum Beispiel Kupfer oder dergleichen, und zwar durch stromlose Plattierung oder dergleichen.
  • In Figur 4 ist eine weitere andere Ausführungsform eines mehrschichtigen Leiterrahmens vom Metallkerntyp gemäß der vorliegenden Erfindung dargestellt, in der eine Masse-Lage 30 vorgesehen ist zusätzlich zur Stromversorgungslage 24 und auf die Stromversorgungslage 24 aufgeschichtet ist über einen elektrischen isolierenden Film 32. Eine solche Masse-Lage 30 weist eine im wesentlichen rechteckige Form auf und hat eine im wesentlichen rechteckige Öffnung 30a, die etwas größer ist als die Öffnung 24b der Stromversorgungslage 24, so daß der innere periphere Bereich der Stromversorgungslage 24 einen Drahtverbindungsbereich freilegt. Infolgedessen kann ein mehrschichtiger Leiterrahmen mit einer dreischichtigen Struktur erhalten werden, einschließlich einer Signalschicht, einer Stromversorgungsschicht und einer Masse- Schicht.
  • In gleicher Weise wie im Falle der Ausführungsform, die in Figur 2 dargestellt ist, erstreckt sich einer oder erstrecken sich einige der Leiter 10b des Leiterrahmens 10, d.h. Masse-Leiter, weiter nach innen als die Signalleiter 10a, so daß die inneren Enden der Leiter 10b elektrisch an die Masse-Lage 30 angeschlossen werden.
  • Im Falle der dreischichtigen Struktur, die in Figur 4 dargestellt ist, kann die Stromversorgungslage 24 ferner mit dem Leiterrahmenkörper 10 integriert werden und zwar in gleicher Weise wie im Falle der in Figur 2 gezeigten Ausführunsform. In jedem Falle kann ein derartiger dreischichtiger Leiterrahmen vom Metallkerntyp ebenfalls leicht hergestellt werden einfach durch Zusammenlaminieren einer Vielzahl von Lagen oder Schichten, d.h. durch Zusammenlaminieren der Stromversorgungslagen und Masse-Lagen auf dem Basis-Metallkern.

Claims (8)

1. Mehrschichtiger Leiterrahmen (1) für eine Halbleitervorrichtung mit:
einer Metallkernplatte (22) mit einer Form-Verbindungsfläche, auf der ein Halbleiterchip (12) befestigt werden kann;
einer Vielzahl von leitfähigen Signalleitern (20), die auf einer isolierenden Schicht (26) auf der Metallkernplatte (22) erzeugt wurden und sich von mindestens einer peripheren Kante der Metallkernplatte in Richtung eines Drahtverbindungsbereiches erstrecken;
einer ersten Metallage (24), wie einer Stromversorgungslage oder Masse-Lage, die auf die Signalleiter (20) über eine isolierende Schicht (28) auflaminiert ist, derart, daß die mindestens eine äußere periphere Kante und der Drahtverbindungsbereich und die Form-Verbindungsfläche der Metallkernplatte (22) durch die erste Metallage (24) nicht bedeckt sind, unter Freilegung innerer und äußerer Abschnitte der Signalleiter (20);
einem Leiterrahmenkörper (10) mit einer Vielzahl von Leitern (10a), die elektrisch mit den äußeren Teilen der Signalleiter (20) an der freigelegten äußeren peripheren Kante der Metallkernplatte (22) verbunden sind;
wobei die Mehrzahl der Leiter (10a) des Leiterrahmenkörpers (10) integrierend auf einem Rahmenglied (11) gelagert ist, und
wobei die erste Metallage (24) mit dem Leiterrahmenkörper (10) integrierend derart verformt ist, daß mindestens einer der Leiter (24a) sich integrierend von dem Rahmenglied (11) zur Metallage (24) erstreckt.
2. Leiterrahmen nach Anspruch 1, in dem die Form-Verbindungsfläche und der Drahtverbindungsbereich sich zentral auf der Metallkernplatte (22) befinden.
3. Leiterrahmen nach Anspruch 1 oder 2, der ferner aufweist:
erste Verbindungsmittel (30a) für die elektrische Verbindung von mindestens einem der Leiter (10b) mit der Metallkernplatte (22) über mindestens eine der Signalleitungen (20a); und
zweite Verbindungsmittel (30b) für die elektrische Verbindung der Metallkernplatte (22) mit einem anderen der Signalleiter (20b) derart, daß die Metallkernplatte (22) als Masse-Ebene oder die Stromversorgungsebene benutzt werden kann.
4. Mehrschichtiger Leiterrahmen gemäß Anspruch 3, in dem die ersten und zweiten Verbindungsmittel Durchgangslöcher (30a, 30b) aufweisen, die mit einem leitenden Material, wie Kupfer, plattiert sind.
5. Mehrschichtiger Leiterrahmen (1) nach einem der vorstehenden Ansprüche, der umfaßt:
eine zweite Metallage (30), wie eine Masse-Ebene, die auf die erste Metallage (24) über eine zweite isolierende Schicht (32) auflaminiert ist, derart, daß mindestens eine innere periphere Kante der ersten Metallage (24) durch die zweite Metallage (30) unbedeckt bleibt.
6. Mehrschichtiger Leiterrahmen nach Anspruch 2 oder 5, in dem die erste Metallage (24) eine zentrale Öffnung (24b) aufweist, derart, daß die Form-Verbindungsfläche und der Drahtverbindungsbereich innerhalb der zentralen Öffnung (24b) der Metallage (24) angeordnet sind.
7. Mehrschichtiger Leiterrahmen nach Anspruch 6, in dem die zweite Metallage (30) eine zentrale Öffnung aufweist, derart, daß der innere periphere Rand der ersten Metallage (24) innerhalb der zentralen Öffnung der zweiten Metallage (30) angeordnet ist.
8. Mehrschichtiger Leiterrahmen nach Anspruch 5 oder 7, in dem die zweite Metallage (30) mit mindestens einem der Leiter (10b) des Leiterrahmenkörpers (10) elektrisch verbunden ist.
DE69318937T 1992-11-19 1993-10-22 Mehrschicht Leiterrahmen für eine Halbleiteranordnung Expired - Fee Related DE69318937T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4333679A JPH06163794A (ja) 1992-11-19 1992-11-19 メタルコアタイプの多層リードフレーム

Publications (2)

Publication Number Publication Date
DE69318937D1 DE69318937D1 (de) 1998-07-09
DE69318937T2 true DE69318937T2 (de) 1998-10-01

Family

ID=18268759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69318937T Expired - Fee Related DE69318937T2 (de) 1992-11-19 1993-10-22 Mehrschicht Leiterrahmen für eine Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5389816A (de)
EP (1) EP0598497B1 (de)
JP (1) JPH06163794A (de)
KR (1) KR0133493B1 (de)
DE (1) DE69318937T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
US7582951B2 (en) * 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7834436B2 (en) * 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JP2622862B2 (ja) * 1988-08-24 1997-06-25 イビデン株式会社 リード付電子部品搭載用基板
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
JPH03123067A (ja) * 1989-10-05 1991-05-24 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JPH0430541A (ja) * 1990-05-28 1992-02-03 Shinko Electric Ind Co Ltd 半導体装置
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2516708B2 (ja) * 1990-11-27 1996-07-24 住友金属鉱山株式会社 複合リ―ドフレ―ム
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits

Also Published As

Publication number Publication date
DE69318937D1 (de) 1998-07-09
KR940012590A (ko) 1994-06-23
KR0133493B1 (ko) 1998-04-22
US5389816A (en) 1995-02-14
EP0598497A1 (de) 1994-05-25
JPH06163794A (ja) 1994-06-10
EP0598497B1 (de) 1998-06-03

Similar Documents

Publication Publication Date Title
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE68917694T2 (de) Schaltungsplattenzusammenbau und Kontaktstift, der darin verwendet wird.
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE69727373T2 (de) Halbleitervorrichtung
DE69318937T2 (de) Mehrschicht Leiterrahmen für eine Halbleiteranordnung
DE69508835T2 (de) Dreidimensionale Verbindung von Gehäusen elektronischer Bausteine wobei gedruckte Schaltungen angewendet werden
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE69808555T2 (de) Drahtloses Modul und drahtlose Karte
DE69508379T2 (de) Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE19614584A1 (de) Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltungen (MMIC)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee