DE10235424A1

DE10235424A1 - Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang

Info

Publication number: DE10235424A1
Application number: DE10235424A
Authority: DE
Inventors: Hideto Hidaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-08-02
Filing date: 2002-08-02
Publication date: 2003-03-06
Also published as: US6954374B2; TW565840B; US6781874B2; JP4780878B2; US20050254290A1; US20030026125A1; US20050007818A1; US7376005B2; KR20030014588A; CN1402254A; JP2003115188A; KR100676358B1; CN100354972C

Abstract

In einem magnetisch-resistiven Tunnelelement (100a) haben eine erste und zweite freie magnetische Schicht (103, 104) eine dem Speicherdatenwert entsprechende Magnetisierungsrichtung. Die erste und zweite magnetische Schicht sind mit einer zwischen ihnen liegenden Zwischenschicht (107) angeordnet. Die Zwischenschicht ist aus einem nichtmagnetischen Leiter ausgebildet. Im Datenschreibbetrieb wird der Zwischenschicht ein Datenschreibstrom mit einer dem Schreibdatenpegel entsprechenden Richtung zugeführt. Ein Magnetfeld, das durch den durch die Zwischenschicht fließenden Strom erzeugt wird, magnetisiert die erste und zweite freie magnetische Schicht in Form einer Schleife.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine magnetische Dünnfilm-Speichervorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf einen Direktzugriffspeicher (RAM = Random Access Memory), der Speicherzellen mit einem magnetischen Tunnelübergang (MTJ = Magnetic Tunnel Junction) aufweist.
Eine MRAM-Vorrichtung (Magnetic Random Access Memory = Magnetischer Direktzugriffspeicher) hat als eine Speichervorrichtung, die in der Lage ist, mit geringem Leistungsverbrauch Daten auf nicht-flüchtige Weise zu speichern, Aufmerksamkeit auf sich gezogen. Die MRAM-Vorrichtung ist eine Speichervorrichtung, die in der Lage ist, Daten auf nicht-flüchtige Weise zu speichern unter Verwendung einer Mehrzahl von magnetischen Dünnfilmelementen, die in einer integrierten Halbleiterschaltung ausgebildet sind, und auf jedes dieser magnetischen Dünnfilmelemente einen Direktzugriff durchzuführen.
Insbesondere zeigen jüngere Ankündigungen, dass die Verwendung magnetischer Dünnfilmelemente mit einem magnetischen Tunnelübergang MTJ als Speicherzelle die Leistungsfähigkeit einer MRAM-Vorrichtung beträchtlich verbessert. Die MRAM-Vorrichtung, die Speicherzellen mit einem magnetischen Tunnelübergang beinhaltet, ist in der technischen Literatur veröffentlicht wie z. B. in "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", ISSCC Digest of Technical Papers, TA7.2, Februar 2000, und "Nonvolatile RAM based an Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Februar 2000.
Fig. 48 ist eine konzeptionelle Darstellung zur Erläuterung des Aufbaus einer Speicherzelle mit magnetischem Tunnelübergang (im folgenden gelegentlich einfach als "MTJ-Speicherzelle" bezeichnet) und des Datenlesebetriebs. Mit Bezug auf Fig. 48 weist eine MTJ-Speicherzelle ein magnetisch-resistives Tunnelelement TMR (Tunnel Magneto-Resistance) auf, dessen elektrischer Widerstand sich entsprechend dem Speicherdatenpegel ändert, und einen Zugrifftransistor ATR (Access Transistor) zum Bilden eines Pfads für einen Lesestrom, der bei dem Datenlesevorgang durch das magnetisch-resistive Tunnelelement TMR fließt. Der Zugrifftransistor ATR ist z. B. ein Feldeffekttransistors und zwischen das magnetisch-resistive Tunnelelement TMR und eine Massespannung VSS geschaltet.
Das magnetisch-resistive Tunnelelement TMR weist eine ferromagnetische Schicht FL mit einer festen Magnetisierungsrichtung auf (im folgenden gelegentlich einfach als "feste magnetische Schicht" bezeichnet), und eine ferromagnetische Schicht VL, die in eine Richtung magnetisiert ist, die einem von außen angelegten Magnetfeld entspricht (im folgenden gelegentlich einfach als "freie magnetische Schicht" bezeichnet). Zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL ist eine Tunnelbarriere TB aus einer Isolierschicht ausgebildet. Entsprechend dem Speicherdatenpegel ist die freie magnetische Schicht VL entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung.
Für die MTJ-Speicherzelle sind eine Schreibwortleitung WWL (Write Word Line) für den Datenschreibbetrieb, eine Lesewortleitung RWL (Read Word Line) für den Datenlesebetrieb und eine Bitleitung BL (Bit Line) bereitgestellt, die als Datenleitung dient zum Übertragen eines elektrischen Signals in dem Datenlese- und -schreibbetrieb entsprechend dem Speicherdatenpegel.
Beim Datenlesebetrieb wird der Zugrifftransistor ATR als Reaktion auf eine Aktivierung der Lesewortleitung RWL eingeschaltet. Dadurch kann ein Lesestrom Is durch einen Strompfad fließen, der durch die Bitleitung BL, das magnetisch-resistive Tunnelelement TMR, den Zugrifftransistor ATR und die Massespannung VSS gebildet wird.
Der elektrische Widerstandswert des magnetisch-resistiven Tunnelelements TMR ändert sich entsprechend der Beziehung zwischen der jeweiligen Magnetisierungsrichtung der festen magnetischen Schicht FL und der freien magnetischen Schicht VL. Genauer gesagt, wenn die feste magnetische Schicht FL und die freie magnetische Schicht VL die selbe (parallele) Magnetisierungsrichtung aufweisen, hat das magnetisch-resistive Tunnelelement TMR einen geringeren elektrischen Widerstandswert als in dem Fall, in dem sie entgegengesetzte (antiparallele) Magnetisierungsrichtungen haben. Im folgenden werden die elektrischen Widerstandswerte des magnetisch-resistiven Tunnelelements TMR, die den Speicherdatenpegeln "1" bzw. "0" entsprechen, jeweils als R1 bzw. R0 bezeichnet, wobei R1 > R0 ist.
Der elektrische Widerstandswert des magnetisch-resistiven Tunnelelements TMR ändert sich entsprechend der Magnetisierungsrichtung. Dementsprechend können zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL in dem magnetisch-resistiven Tunnelelement TMR jeweils als zwei Speicherdatenpegel "1" bzw. "0" gespeichert werden. D. h., die freie magnetische Schicht VL entspricht einem Speicherknoten der MTJ-Speicherzelle.
Eine Spannungsänderung, die entsprechend dem Lesestrom Is in dem magnetisch-resistiven Tunnelelement TMR auftritt, variiert entsprechend der Magnetisierungsrichtung der freien magnetischen Schicht VL, d. h. entsprechend dem Speicherdatenpegel. Daher wird der Lesestrom Is dem magnetisch-resistiven Tunnelelement TMR zugeführt, nachdem die Bitleitung BL auf eine vorgesehene Spannung vorgeladen ist, und der Speicherdatenwert in der MTJ-Speicherzelle kann durch Erfassen einer Spannungsänderung auf der Bitleitung BL gelesen werden.
Fig. 49 ist eine konzeptionelle Darstellung zur Erläuterung des Datenschreibbetriebs in die MTJ-Speicherzelle. Mit Bezug auf Fig. 49 wird in dem Datenschreibbetrieb die Lesewortleitung RWL deaktiviert und der Zugrifftransistor ATR ausgeschaltet. In diesem Zustand wird zum Magnetisieren der freien magnetischen Schicht VL in der dem Schreibdatenwert entsprechenden Richtung sowohl durch die Schreibwortleitung WWL als auch durch die Bitleitung BL ein Datenschreibstrom geleitet. Die Magnetisierungsrichtung der freien magnetischen Schicht VL wird durch die Kombination der Richtungen der Datenschreibströme festgelegt, die durch die Schreibwortleitung WWL und die Bitleitung BL fließen.
Fig. 50 ist eine konzeptionelle Darstellung zur Erläuterung des Zusammenhangs zwischen der Richtung des Datenschreibstroms und der Magnetisierungsrichtung im Datenschreibbetrieb. Mit Bezug auf Fig. 50 bezeichnet die Abszisse Hx die Richtung eines Datenschreibmagnetfelds H(BL) das durch den in der Bitleitung BL fließenden Datenschreibstrom erzeugt wird. Die Ordinate Hy bezeichnet die Richtung eines Datenschreibmagnetfelds H(WWL), das durch den in der Schreibwortleitung WWL fließenden Datenschreibstrom erzeugt wird.
Die Magnetisierungsrichtung der freien magnetischen Schicht VL kann nur dann neu geschrieben werden, wenn die Summe der Datenschreibmagnetfelder H(BL) und H(WWL) den Bereich außerhalb der in dem Diagramm dargestellten Asteroidenkennlinie erreicht. D. h. die Magnetisierungsrichtung der freien magnetischen Schicht VL ändert sich nicht, wenn das angelegte Datenschreibmagnetfeld dem Bereich innerhalb der Asteroidenkennlinie entspricht.
Zum Überschreiben des in der MTJ-Speicherzelle gespeicherten Datenwerts muss sowohl in die Schreibwortleitung WWL als auch in die Bitleitung BL ein Strom mit mindestens einem vorgesehenen Pegel eingespeist werden. Nachdem die Magnetisierungsrichtung, d. h. der Speicherdatenwert, einmal in das magnetischresistive Tunnelelement TMR eingeschrieben ist, wird sie auf nichtflüchtige Weise gehalten, bis ein neuer Datenschreibvorgang ausgeführt wird.
Auch in dem Datenlesebetrieb fließt ein Lesestrom Is durch die Bitleitung BL. Der Lesestrom Is ist jedoch im Allgemeinen um 1 bis 2 Größenordnungen kleiner als der Datenschreibstrom. Daher ist es weniger wahrscheinlich, dass der Speicherdatenwert in der MTJ-Speicherzelle im Datenlesebetrieb durch den Lesestrom Is irrtümlich überschrieben wird.
Bei Verringerung der Größe der Speicherzelle hat eine MRAM- Vorrichtung, die ein solches magnetisch-resistives Tunnelelement TMR verwendet, die folgenden Probleme:
Die MTJ-Speicherzelle speichert den Datenwert entsprechend dem Magnetisierungsrichtung der freien magnetischen Schicht VL. Wenn die magnetische Schicht eine Dicke T und in ihrer Magnetisierungsrichtung eine Länge L hat, ist die magnetische Feldstärke, die zum Neuschreiben der Magnetisierungsrichtung der freien magnetischen Schicht (im folgenden gelegentlich einfach als "Schaltmagnetfeldstärke bezeichnet") proportional zu T/L. Dementsprechend steigt bei Verringerung der Speicherzellgröße die Schaltmagnetfeldstärke entsprechend der Skalierung in der Ebenenrichtung.
Darüber hinaus wird bei einer Verringerung der Speicherzellgröße innerhalb und außerhalb der MTJ-Speicherzelle eine Magnetfeldinterferenz zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL erhöht. Daher ändert sich der Schwellwert eines für den Datenschreibbetrieb erforderlichen Datenschreibmagnetfelds (der der in Fig. 50 dargestellten Asteroidenkennlinie entspricht) entsprechend dem Schreibdatenmuster, oder er wird je nach Richtung des Datenschreibmagnetfeldes unsymmetrisch.
Ein solcher Effekt behindert die Skalierung der MTJ- Speicherzelle. Daher wird bei einer Verringerung der Speicherzellgröße der Stromverbrauch erhöht.
Um die oben genannten Probleme zu lösen, offenbart das US- Patent Nr. 6,166,948 eine Technologie des Ausbildens einer freien magnetischen Schicht einer MTJ-Speicherzelle aus zwei Lagen ferromagnetischen Materials, die verschiedene magnetische Momente aufweisen. Im folgenden wird der Aufbau, bei dem die freie magnetische Schicht aus zwei magnetischen Lagen gebildet wird, gelegentlich als "zweilagiger Speicherknotenaufbau" bezeichnet. Der Aufbau, bei dem wie in Fig. 48, 49 dargestellt die freie magnetische Schicht von einer einzelnen magnetischen Lage gebildet wird, wird gelegentlich als "einlagiger Speicherknotenaufbau" bezeichnet.
Fig. 51 ist ein Querschnitt eines bekannten magnetischresistiven Tunnelelements mit einem zweilagigen Speicherknotenaufbau. Mit Bezug auf Fig. 51 beinhaltet das bekannte magnetisch-resistive Tunnelelement eine antiferromagnetische Materialschicht AFL, eine feste magnetische Schicht FL, freie magnetische Schichten VL1, VL2, eine zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL1 ausgebildete Tunnelbarriere TB, und eine zwischen den freien magnetischen Schichten VL1 und VL2 ausgebildete Zwischenschicht IML. Die Zwischenschicht IML ist aus einem nichtmagnetischen Material gebildet. Die MTJ-Speicherzelle mit dem magnetischresistiven Tunnelelement nach Fig. 51 speichert die Daten entsprechend den jeweiligen Magnetisierungsrichtungen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL1.
Die freien magnetischen Schichten VL1, VL2 sind so angeordnet, dass die Zwischenschicht IML zwischen ihnen liegt. Das magnetische Moment der freien magnetischen Schicht VL1 ist größer als das der freien magnetischen Schicht VL2. Dementsprechend ist der Magnetisierungsschwellwert zum Ändern der Magnetisierungsrichtung der freien magnetischen Schicht VL1 größer als der der freien magnetischen Schicht VL2.
Wie oben beschrieben, haben die freien magnetischen Schichten VL1, VL2 verschiedene magnetische Momente. Wenn die Magnetisierungsrichtung der freien magnetischen Schicht VL1 sich ändert, ändert sich daher auch die Magnetisierungsrichtung der freien magnetischen Schicht VL2, so dass die freie magnetische Schicht VL2 zusammen mit der freien magnetischen Schicht VL1 eine Magnetisierungsschleife bildet.
Fig. 52 ist ein Hysteresediagramm, das die Magnetisierung in dem in Fig. 51 dargestellten magnetisch-resistiven Tunnelelement veranschaulicht. Fig. 52 zeigt das Magnetisierungsverhalten in der Vorzugsrichtung der freien magnetischen Schichten VL1, VL2 entsprechend einem Datenschreibmagnetfeld H.
Im folgenden wird mit Bezug auf Fig. 52 beschrieben, wie sich die Magnetisierungsrichtung ändert, wenn das Datenschreibmagnetfeld in die negative Richtung vergrößert wird.
In dem Bereich, in dem H > H₀₁ ist (Zustand 1A), sind beide magnetische Schichten VL1, VL2 in die positive Richtung (nach rechts) magnetisiert. Für H < H₀₁ (Zustand 2A) wird nur die Magnetisierungsrichtung der freien magnetischen Schicht VL2 mit dem kleineren magnetischen Moment invertiert.
Wird das magnetische Feld weiter in die negative Richtung verändert bis in den Bereich, in dem ein Schwellenwert -H₀₂ überschritten ist (Zustand 3A), ändert sich die Magnetisierungsrichtung der freien magnetischen Schicht VL1, die ein größeres magnetisches Moment hat, von der positiven Richtung in die negative Richtung (von rechts nach links). Dementsprechend wird auch die Magnetisierungsrichtung der freien magnetischen Schicht VL2 von dem Zustand 2A invertiert.
Wird das Datenschreibmagnetfeld H weiter in der negativen Richtung vergrößert bis in den Bereich, in dem H < -H₀₃ ist (Zustand 4A), ändern sich die Magnetisierungsrichtungen der beiden freien magnetischen Schichten VL1, VL2 in die negative Richtung (nach links).
Im folgenden wird beschrieben, wie die Magnetisierungsrichtung sich ändert, wenn das Datenschreibmagnetfeld H in die positive Richtung vergrößert wird.
In dem Bereich, in dem H < -H₀₁ ist (Zustand 4B), sind beide freien magnetischen Schichten VL1, VL2 in die negative Richtung magnetisiert (nach links). Für H > -H₀₁ (Zustand 3B) wird nur die Magnetisierungsrichtung der freien magnetischen Schicht VL2 mit dem kleineren magnetischen Moment invertiert.
Wird das Magnetfeld weiter in die positive Richtung verändert bis in den Bereich, in dem ein Schwellwert H₀₂ überschritten ist (Zustand 2B), ändert sich die Magnetisierungsrichtung der freien magnetischen Schicht VL1, die ein größeres magnetisches Moment hat, von der negativen Richtung in die positive Richtung (von links nach rechts). Dementsprechend wird auch die Magnetisierungsrichtung der freien magnetischen Schicht VL2 von dem Zustand 3B invertiert. Wird das Datenschreibmagnetfeld H weiter in die positive Richtung erhöht in den Bereich, in dem H > H₀₃ ist (Zustand 1B), ändern sich die Magnetisierungsrichtungen der beiden freien magnetischen Schichten VL1, VL2 in die positive Richtung (nach rechts).
Die freien magnetischen Schichten sind aus antiferromagnetischen Materialschichten ausgebildet, die verschiedene Magnetisierungsschwellwerte (magnetische Momente) haben, und zwischen ihnen ist eine nichtmagnetische Zwischenschicht ausgebildet. Der Zustand, in dem die Magnetfelder in der oberen und unteren freien magnetischen Schicht einander entgegengesetzt sind, wird als Datenspeicherzustand verwendet. Das ermöglicht eine Verringerung der Schaltfeldmagnetstärke der freien magnetischen Schichten. Darüber hinaus sind die zwei freien magnetischen Schichten in dem Datenspeicherzustand in Form einer Schleife magnetisiert. Das hindert einen magnetischen Fluss daran, sich außerhalb der MTJ-Speicherzelle auszubreiten, wodurch nachteilige Wirkungen der Magnetfeldinterferenz unterdrückt werden.
In der MTJ-Speicherzelle mit einem zweilagigen Speicherknotenaufbau nach Fig. 51 müssen jedoch die beiden freien magnetischen Schichten VL1, VL2 verschiedene Magnetisierungsschwellwerte (magnetische Momente) aufweisen. Dementsprechend müssen zwei magnetische Schichten aus unterschiedlichen Materialien mit unterschiedlicher Dicke aufgebracht werden, wodurch die Herstellungsvorrichtung und der Herstellungsprozess verkompliziert werden.
Wie in Fig. 52 dargestellt, beeinflusst insbesondere der Unterschied zwischen den magnetischen Momenten der freien magnetischen Schichten den Datenspeicherzustand beträchtlich. Daher ist es möglich, dass Herstellungsschwankungen der magnetischen Momente eine beträchtliche Veränderung der Datenspeichereigenschaften der MTJ-Speicherzellen bewirkt.
Wie in Fig. 48, 49 und 52 dargestellt, sind in der MTJ- Speicherzelle die freien magnetischen Schichten VL, VL1, VL2, die in der den Speicherdaten entsprechenden Richtung magnetisiert sind, nahe der festen magnetischen Schicht FL und der antiferromagnetischen Materialschicht AFL ausgebildet, die eine feste Magnetisierungsrichtung aufweisen. Dadurch können die Magnetisierungseigenschaften in den freien magnetischen Schichten entsprechend dem Speicherdatenpegel ungleichförmig werden.
Fig. 53 ist eine konzeptionelle Darstellung, die eine Ungleichmäßigkeit der Magnetisierungseigenschaften in der Speicherzelle mit einlagigem Speicherknotenaufbau veranschaulicht. Mit Bezug auf Fig. 53 haben die feste magnetische Schicht FL und die antiferromagnetische Materialschicht AFL dieselbe feste Magnetisierungsrichtung. Die antiferromagnetische Materialschicht AFL ist bereitgestellt, um die Magnetisierungsrichtung der festen magnetischen Schicht FL stärker zu fixieren.
Die als Speicherknoten dienende freie magnetische Schicht VL wird entsprechend dem Speicherdatenpegel entweder in die positive (+) oder in die negative (-) Richtung magnetisiert. In Fig. 53 ist die Magnetisierungsrichtung, die parallel zu der der festen magnetischen Schicht FL liegt, als positive Richtung definiert, und die Magnetisierungsrichtung, die antiparallel zu der der festen magnetischen Schicht FL liegt, als negative Richtung.
Da die Mehrzahl magnetischer Schichten eng beieinander ausgebildet ist, wird bedingt durch magnetostatische Kopplung der Magnetfelder von der antiferromagnetischen Materialschicht AFL und der festen magnetischen Schicht FL an die freie magnetische Schicht VL in der Vorzugsrichtung ein gleichförmiges Magnetfeld ΔHp angelegt. Das gleichförmige Magnetfeld ΔHp wirkt in der antiparallelen Richtung zu der Magnetisierungsrichtung der festen magnetischen Schicht FL, das heißt in die negative Richtung. Ein solches gleichförmiges Magnetfeld ΔHp macht die Magnetisierungseigenschaften der freien magnetischen Schicht VL in Abhängigkeit von der Richtung des Magnetfelds asymmetrisch.
Fig. 54 ist ein Hysteresediagramm, das die Magnetisierungseigenschaften der in Fig. 53 dargestellten freien magnetischen Schicht VL veranschaulicht. Fig. 54 zeigt das Magnetisierungsverhalten der freien magnetischen Schicht VL entsprechend einem Datenschreibmagnetfeld Hex in Vorzugsrichtung.
Mit Bezug auf Fig. 54 muss zum Magnetisieren der negativ magnetisierten freien magnetischen Schicht VL in die positive Richtung ein Magnetfeld Hex in positive Richtung oberhalb von +Hsp angelegt werden. Andererseits muss zum Magnetisieren der positiv magnetisierten freien Magnetschicht VL in die negative Richtung ein Magnetfeld Hex in negativer Richtung jenseits von -Hsn angelegt werden. Bedingt durch das aus der magnetostatischen Kopplung mit der festen Magnetschicht FL entstehende einförmige Magnetfeld ΔHp ist der Magnetisierungsschwellwert Hsp in positiver Richtung um ΔHp größer als der Magnetisierungsschwellwert Hsn in negativer Richtung. Da die freie magnetische Schicht VL je nach Richtung eines angelegten Magnetfeldes unsymmetrische Magnetisierungseigenschaften aufweist, ändert sich die Stärke des Magnetfelds, das an die freie magnetische Schicht VL angelegt werden muss, entsprechend dem Schreibdatenpegel. Um ein solches magnetisch-resistives Tunnelelement als Speicherzelle zu verwenden, muss ungeachtet des Schreibdatenpegels ein Magnetfeld angelegt werden, das den größeren Magnetisierungsschwellwert überschreitet. Das heißt, auch wenn die freie magnetische Schicht VL in die negative Richtung magnetisiert werden soll, muss ein Schreibstrom zum Erzeugen eines Magnetfelds, das den Magnetisierungsschwellwert Hsp überschreitet, zugeführt werden. In diesem Fall ist ein unnötig großer Datenschreibstrom erforderlich. Das kann möglicherweise einen erhöhten Stromverbrauch bewirken und eine erhöhte Stromdichte in den Verdrahtungen, woraus sich eine geringere Zuverlässigkeit der Verdrahtung ergibt.
Ein solcher Effekt tritt auch in einem magnetisch-resistiven Tunnelelement mit einem zweilagigen Speicherknotenaufbau auf.
Fig. 55 ist eine konzeptionelle Darstellung, die eine Ungleichmäßigkeit der Magnetisierungseigenschaften in der Speicherzelle mit einem zweilagigen Speicherknotenaufbau veranschaulicht. Mit Bezug auf Fig. 55 wird auch in einem magnetisch-resistiven Tunnelelement mit einem zweilagigen Speicherknotenaufbau durch magnetostatische Kopplung zwischen der antiferromagnetischen Materialschicht AFL und der festen magnetischen Schicht FL an die freie magnetische Schicht VL1 in Vorzugsrichtung ein gleichförmiges Magnetfeld ΔHp angelegt, wie es bei dem einlagigen Speicherknotenaufbau der Fall ist. Ein solches gleichförmiges Magnetfeld ΔHp macht das Magnetisierungsverhalten in den freien magnetischen Schichten VL1 und VL2 in der Vorzugsrichtung asymmetrisch.
Fig. 5 ist ein Hysteresediagramm, das die Magnetisierungseigenschaften der in Fig. 53 dargestellten freien magnetischen Schicht VL veranschaulicht. Mit Bezug auf Fig. 56 ist das Magnetisierungsverhalten der freien magnetischen Schichten VL1, VL2 entsprechend einem Datenschreibmagnetfeld Hex in der Vorzugsrichtung bedingt durch das durch magnetostatische Kopplung mit der festen magnetischen Schicht FL erzeugte gleichförmige Magnetfeld ΔHp gegenüber der in Fig. 52 dargestellten theoretischen Kennlinie um ΔHp verschoben. Anders ausgedrückt werden die Schwellwerte -H₀₁', -H₀₂', -H₀₃' für ein Magnetfeld in die negative Richtung jeweils um ΔHp zu den in Fig. 52 dargestellten Schwellwerten +H₀₁, +H₀₂, +H₀₃ für ein Magnetfeld in die positive Richtung hin verschoben. Demzufolge sind die Magnetisierungseigenschaften zwischen Magnetfeldern der positiven und in der negativen Richtung asymmetrisch. Anders ausgedrückt:

H₀₁- | - H₀₁'| = H₀₂ - | -H₀₂'| = H₀₃ - | -H₀₃'|= ΔHp
Wie oben dargestellt muss sowohl in magnetisch-resistiven Tunnelelementen mit einem einlagigen Speicherknotenaufbau als auch in solchen mit einem zweilagigen Speicherknotenaufbau bedingt durch die asymmetrischen Magnetisierungseigenschaften ein unnötig hoher Datenschreibstrom zugeführt werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine magnetische Dünnfilmspeichervorrichtung mit MTJ-Speicherzellen bereitzustellen, die ein Herstellungsverfahren nicht verkompliziert, einfache Magnetisierungseigenschaften hat und einen hinreichenden Betriebsspielraum sicherstellen kann.

Weiterhin soll die vorliegende Erfindung eine magnetische Dünnfilmspeichervorrichtung mit MTJ-Zellen bereitstellen, die unabhängig von einem Datenschreibpegel symmetrische Magnetisierungseigenschaften aufweisen.

Die Aufgabe wird erfüllt durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 1 bzw. 13. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Zusammenfassend beinhaltet eine magnetische Dünnfilmspeichervorrichtung gemäß einem Aspekt der vorliegenden Erfindung eine Mehrzahl von Speicherzellen zum Speichern von Daten. Jede Speicherzelle beinhaltet einen magnetischen Speicherabschnitt mit einem elektrischen Widerstandswert, der sich entsprechend dem Speicherdatenwert ändert, und ein Zugriffelement, dass es ermöglicht, dem einer für einen Datenlesevorgang ausgewählten Speicherzelle entsprechenden magnetischen Speicherabschnitt selektiv einen Datenlesestrom zuzuführen. Der magnetische Speicherabschnitt beinhaltet eine erste magnetische Schicht mit einer festen Magnetisierungsrichtung, eine zweite und eine dritte magnetische Schicht, die entsprechend einem angelegten Datenschreibmagnetfeld in entgegengesetzte Richtungen magnetisiert sind, eine nichtmagnetische leitende Zwischenschicht, die zwischen der zweiten und dritten magnetischen Schicht ausgebildet ist, und eine Isolierschicht, die zwischen der zweiten bzw. der dritten magnetischen Schicht und der ersten magnetischen Schicht ausgebildet ist. Im Datenschreibbetrieb wird zumindest ein Teil des Datenschreibmagnetfelds durch einen ersten Datenschreibstrom erzeugt, der durch die Zwischenschicht fließt.

Die obige magnetische Dünnfilmspeichervorrichtung ist in der Lage, zwei freie magnetische Schichten effizient zu magnetisieren, indem ein Datenschreibstrom verwendet wird, der durch die zwischen der zweiten und der dritten Magnetschicht liegende Zwischenschicht fließt, die den freien magnetischen Schichten entsprechen. Die sich aus der Magnetisierung der zwei freien magnetischen Schichten ergebenden Magnetflüsse wechselwirken miteinander. Anders ausgedrückt: Ein sich aus der Magnetisierung der einen freien magnetischen Schicht ergebender Magnetfluss dient als Magnetfluss zur Magnetisierung der anderen freien magnetischen Schicht. Demzufolge kann ein zum Überschreiben der Magnetisierungsrichtung der freien magnetischen Schichten erforderlicher Datenschreibstrom verringert werden, wodurch sowohl eine Verringerung der Speicherzellengröße als auch eine Verringerung des Leistungsverbrauchs und des magnetischen Rauschens ermöglicht wird.

Entsprechend einem anderen Aspekt der vorliegenden Erfindung weist eine magnetische Dünnfilmspeichervorrichtung eine Mehrzahl von Speicherzellen zum Speichern von Daten auf. Jede Speicherzelle beinhaltet einen magnetischen Speicherabschnitt mit einem elektrischen Widerstandswert, der sich entsprechend dem Speicherdatenwert ändert und einen Zugrifftransistor, der es ermöglicht, dass ein Datenschreibstrom selektiv dem einer für einen Lesebetrieb ausgewählten Speicherzelle entsprechenden magnetischen Speicherabschnitt zugeführt wird. Der magnetische Speicherabschnitt beinhaltet eine erste magnetische Schicht mit einer festen Magnetisierungsrichtung, eine zweite und eine dritte magnetische Schicht, die entsprechend einem angelegten Datenschreibmagnetfeld in entgegengesetzte (antiparallele) Richtungen magnetisiert sind und verschiedene magnetische Momente aufweisen, eine nichtmagnetische Zwischenschicht, die zwischen der zweiten und der dritten Magnetschicht ausgebildet ist, und eine Isolierschicht, die entweder zwischen der zweiten bzw. der dritten magnetischen Schicht und der ersten magnetischen Schicht ausgebildet ist. Die magnetische Dünnfilmspeichervorrichtung beinhaltet weiter eine Datenschreibleitung zum Hindurchführen eines Datenschreibstroms zum Erzeugen des Datenschreibmagnetfelds im Datenschreibbetrieb. Die Zwischenschicht ist als ebene Lage ausgebildet, so dass sie zumindest von zwei aus der Mehrzahl von Speicherzellen gemeinsam genutzt wird.

In der obigen magnetischen Dünnfilmspeichervorrichtung wechselwirken die magnetischen Flüsse, die sich aus der Magnetisierung der den freien magnetischen Schichten entsprechenden zweiten und dritten Magnetschicht ergeben, miteinander. Anders ausgedrückt: Ein sich aus der Magnetisierung der einen freien magnetischen Schicht ergebender magnetischer Fluss dient als magnetischer Fluss zum Magnetisieren der anderen freien magnetischen Schicht. Demzufolge kann ein zum Überschreiben der Magnetisierungsrichtung der freien magnetischen Schichten erforderlicher Datenschreibstrom verringert werden, wodurch sowohl eine Verringerung der Speicherzellgröße als auch eine Verringerung des Leistungsverbrauchs und des magnetischen Rauschens ermöglicht wird. Da darüber hinaus eine elektrische Interferenz zwischen den Speicherzellen nicht mehr berücksichtigt werden muss, kann die Form der Zwischenschicht mit verbesserter Flexibilität entworfen werden. Das vereinfacht den Herstellungsprozess und verbessert die Ausbeute.

Entsprechend einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine magnetische Dünnfilmspeichervorrichtung eine Mehrzahl von Speicherzellen zum Speichern von Daten sowie eine globale Datenleitung und eine lokale Datenleitung, die in einer hierarchischen Weise angeordnet sind. Jede Speicherzelle beinhaltet einen magnetischen Speicherabschnitt mit einem elektrischen Widerstandswert, der sich entsprechend einer Magnetisierungsrichtung ändert, die entsprechend einem angelegten Magnetfeld überschrieben wird, und ein Zugriffelement, dass es ermöglicht, dass ein Datenschreibstrom selektiv dem einer für den Lesebetrieb ausgewählten Speicherzelle entsprechenden magnetischen Speicherabschnitt zugeführt wird. Die globale Datenleitung und die lokale Datenleitung führen einen Datenschreibstrom zum Magnetisieren des magnetischen Speicherabschnitts in einer den Schreibdaten entsprechenden Richtung im Datenschreibbetrieb.

Durch die Verwendung der in einer hierarchischen Weise angeordneten globalen/lokalen Datenleitungen ermöglicht die obige magnetische Dünnfilmspeichervorrichtung eine Verringerung des Widerstandswerts eines Datenschreibpfades.

Vorzugsweise wechselwirken die Magnetfelder, die im Datenschreibbetrieb jeweils durch die in der globalen Datenleitung und in der lokalen Datenleitung fließenden Datenschreibströme erzeugt werden, in dem magnetischen Speicherabschnitt in konstruktiver Weise miteinander. Demzufolge kann ein Datenschreibstrom, der zum Überschreiben der Magnetisierungsrichtung des magnetischen Speicherabschnitts erforderlich ist, verringert werden, wodurch eine Verringerung des Leistungsverbrauchs und des magnetischen Rauschens ermöglicht wird.

Entsprechend noch einem weiteren Aspekt der vorliegenden Erfindung beinhaltet eine magnetische Dünnfilmspeichervorrichtung eine Mehrzahl von Speicherzellen zum Speichern von Daten und eine erste Datenschreibstromleitung. Jede Speicherzelle weist einen magnetischen Speicherabschnitt auf mit einem elektrischen Widerstandswert, der sich entsprechend dem Speicherdatenwert ändert. Der magnetische Speicherabschnitt beinhaltet eine erste magnetische Schicht mit einer festen Magnetisierungsrichtung, eine zweite magnetische Schicht, die entsprechend einem Speicherdatenpegel in einer Richtung magnetisiert ist, und eine zwischen der ersten und der zweiten magnetischen Schicht ausgebildeten Isolierschicht. Die erste Datenschreibstromleitung erzeugt ein erstes Datenschreibmagnetfeld zum Magnetisieren der zweiten magnetischen Schicht zumindest einer Speicherzelle, die für den Datenschreibbetrieb ausgewählt ist. Unabhängig von dem Speicherdatenpegel beinhaltet das erste Datenschreibmagnetfeld in der zweiten magnetischen Schicht eine Komponente mit einer Richtung, die ein Koppelmagnetfeld, das von der ersten magnetischen Schicht an die zweite magnetische Schicht angelegt wird, auslöscht.

Die obige magnetische Dünnfilmspeichervorrichtung ermöglicht es, dass die zweite magnetische Schicht (die freie magnetische Schicht) in dem magnetischen Speicherabschnitt (dem magnetischresistiven Tunnelelement) entlang der Vorzugsrichtung unabhängig von dem Schreibdatenpegel symmetrische Magnetisierungseigenschaften aufweist. Demzufolge kann ein zum Schreiben der Speicherdaten erforderlicher Datenschreibstrom verringert werden. Das ermöglicht eine Verringerung des Leistungsverbrauchs der MRAM-Vorrichtung und der Stromdichte auf der Datenschreibleitung, wodurch die Betriebszuverlässigkeit verbessert wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
Von den Figuren zeigen:
Fig. 1 ein schematisches Blockdiagramm, das den Gesamtaufbau einer MRAM-Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 eine konzeptionelle Darstellung, die ein Beispiel eines in Fig. 1 dargestellten Speicherfelds zeigt;
Fig. 3 eine konzeptionelle Darstellung, die ein Beispiel einer in Fig. 2 dargestellten MTJ- Speicherzelle mit einem zweilagigen Speicherknotenaufbau zeigt;
Fig. 4A, 4B konzeptionelle Darstellungen, die die Magnetisierungsrichtung der freien magnetischen Schichten im Datenschreibbetrieb zeigen;
Fig. 5 eine konzeptionelle Darstellung, die ein anderes Beispiel der MTJ-Speicherzelle mit zweilagigem Speicherknotenaufbau zeigt;
Fig. 6 ein Blockdiagramm, das ein anderes Beispiel des Speicherfelds zeigt;
Fig. 7 ein Blockdiagramm, das noch ein anderes Beispiel des Speicherfelds zeigt;
Fig. 8 eine konzeptionelle Darstellung, die den Aufbau einer in Fig. 7 dargestellten Speicherzelle zeigt;
Fig. 9 eine konzeptionelle Darstellung, die noch ein anderes Beispiel der MTJ-Speicherzelle mit zweilagigem Speicherknotenaufbau zeigt;
Fig. 10 eine schematische Darstellung, die den Aufbau eines Speicherfelds gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 11 ein Schaltbild, das den Aufbau eines in Fig. 10 dargestellten Speicherblocks zeigt;
Fig. 12 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer ersten Abänderung der zweiten Ausführungsform zeigt;
Fig. 13A, 13B konzeptionelle Darstellungen, die zeigen, wie in dem Speicherblock gemäß der ersten Abänderung der zweiten Ausführungsform ein Datenschreibmagnetfeld erzeugt wird;
Fig. 14 eine schematische Darstellung, die den Aufbau eines Speicherfelds gemäß einer zweiten Abänderung der zweiten Ausführungsform zeigt;
Fig. 15 eine schematische Darstellung, die den Aufbau eines Speicherfelds gemäß einer dritten Abänderung der zweiten Ausführungsform zeigt;
Fig. 16 ein Schaltbild, das den Aufbau eines in Fig. 15 dargestellten Speicherblocks zeigt;
Fig. 17 eine schematische Darstellung, die den Aufbau eines Speicherfelds gemäß einer vierten Abänderung der zweiten Ausführungsform zeigt;
Fig. 18 ein Schaltbild, das den Aufbau eines in Fig. 17 dargestellten Speicherblocks zeigt;
Fig. 19 eine schematische Darstellung, die den Aufbau eines Speicherfelds gemäß einer fünften Abänderung der zweiten Ausführungsform zeigt;
Fig. 20 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle mit einlagigem Speicherknotenaufbau zeigt;
Fig. 21 eine konzeptionelle Darstellung, die den Aufbau einer allgemeinen MTJ-Speicherzelle mit zweilagigem Speicherknotenaufbau zeigt;
Fig. 22 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 23 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer ersten Abänderung der dritten Ausführungsform zeigt;
Fig. 24A, 24B konzeptionelle Darstellungen, die zeigen, wie in dem Speicherblock gemäß der ersten Abänderung der dritten Ausführungsform ein Datenschreibmagnetfeld erzeugt wird;
Fig. 25 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer zweiten Abänderung der dritten Ausführungsform zeigt;
Fig. 26 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer dritten Abänderung der dritten Ausführungsform zeigt;
Fig. 27 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle mit zweilagigem Speicherknotenaufbau gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 28 konzeptionelle Darstellungen, die zeigen, wie in der in Fig. 27 dargestellten MTJ- Speicherzelle ein Datenschreibmagnetfeld erzeugt wird;
Fig. 29 ein Schaltbild, das den Aufbau eines Speicherfelds zeigt, bei dem die in Fig. 27 dargestellten MTJ-Speicherzellen in einer Matrix angeordnet sind;
Fig. 30 ein Schaltbild, das den Aufbau eines Speicherblocks gemäß einer ersten Abänderung der vierten Ausführungsform zeigt;
Fig. 31 eine konzeptionelle Darstellung, die einen hierarchischen Wortleitungsaufbau gemäß einer zweiten Abänderung der vierten Ausführungsform zeigt;
Fig. 32 eine konzeptionelle Darstellung, die einen hierarchischen Wortleitungsaufbau gemäß einer dritten Abänderung der vierten Ausführungsform zeigt;
Fig. 33 ein Blockdiagramm, das den Aufbau eines Speicherfelds gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 34 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle gemäß der fünften Ausführungsform zeigt;
Fig. 35 ein Betriebssignalverlaufdiagramm, das die Schreib- und Lesevorgänge in die und aus der MTJ-Speicherzelle gemäß der fünften Ausführungsform veranschaulicht;
Fig. 36 ein Blockdiagramm, das den Aufbau eines Speicherfelds gemäß einer ersten Abänderung der fünften Ausführungsform zeigt;
Fig. 37 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle gemäß der ersten Abänderung der fünften Ausführungsform zeigt;
Fig. 38 ein Blockdiagramm, das den Aufbau eines Speicherfelds gemäß einer zweiten Abänderung der fünften Ausführungsform zeigt;
Fig. 39 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle gemäß der zweiten Abänderung der fünften Ausführungsform zeigt;
Fig. 40 ein Betriebssignalverlaufdiagramm, das die Schreib- und Lesevorgänge in die und aus der MTJ-Speicherzelle gemäß der zweiten Abänderung der fünften Ausführungsform veranschaulicht;
Fig. 41 ein Blockdiagramm, das den Aufbau eines Speicherfelds gemäß einer dritten Abänderung der fünften Ausführungsform zeigt;
Fig. 42 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle gemäß der dritten Abänderung der fünften Ausführungsform zeigt;
Fig. 43 ein Betriebssignalverlaufdiagramm, das die Schreib- und Lesevorgänge in die und aus der MTJ-Speicherzelle gemäß der dritten Abänderung der fünften Ausführungsform veranschaulicht;
Fig. 44 eine konzeptionelle Darstellung, die die Richtung eines Datenschreibmagnetfelds gemäß der sechsten Ausführungsform zeigt;
Fig. 45 eine konzeptionelle Darstellung, die die Anordnung eines magnetisch-resistiven Tunnelelements gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 46 eine konzeptionelle Darstellung, die die Richtung eines Datenschreibmagnetfelds gemäß einer Abänderung der sechsten Ausführungsform zeigt;
Fig. 47 eine konzeptionelle Darstellung, die die Anordnung eines magnetisch-resistiven Tunnelelements gemäß der Abänderung der sechsten Ausführungsform zeigt;
Fig. 48 eine konzeptionelle Darstellung, die den Aufbau einer MTJ-Speicherzelle und den Datenlesebetrieb aus ihr veranschaulicht;
Fig. 49 eine konzeptionelle Darstellung, die den Datenschreibbetrieb in die MTJ-Speicherzelle veranschaulicht;
Fig. 50 eine konzeptionelle Darstellung, die den Zusammenhang zwischen der Richtung des Datenschreibstroms und der Richtung der Magnetisierung bei dem Datenschreibbetrieb in die MTJ- Speicherzelle veranschaulicht;
Fig. 51 ein Querschnitt, der den Aufbau eines bekannten magnetisch-resistiven Tunnelelements mit zwei freien magnetischen Schichten zeigt;
Fig. 52 ein Hysteresediagramm, das die Magnetisierung in dem in Fig. 50 dargestellten magnetischresistiven Tunnelelement veranschaulicht;
Fig. 53 eine konzeptionelle Darstellung, die eine Ungleichmäßigkeit der Magnetisierungseigenschaften in einer Speicherzelle mit einem einlagigen Speicherknotenaufbau veranschaulicht;
Fig. 54 ein Hysteresediagramm, das die Magnetisierungseigenschaften einer in Fig. 53 dargestellten freien magnetischen Schicht veranschaulicht;
Fig. 55 eine konzeptionelle Darstellung, die eine Ungleichmäßigkeit der Magnetisierungseigenschaften in einer Speicherzelle mit einem zweilagigen Speicherknotenaufbau veranschaulicht;
Fig. 56 ein Hysteresediagramm, das die Magnetisierungseigenschaften einer in Fig. 55 dargestellten freien magnetischen Schicht veranschaulicht.
Im folgenden werden mit Bezug auf die Figuren Ausführungsformen der vorliegenden Erfindung detailliert beschrieben. Gleiche Bezugszeichen in den Figuren bezeichnen gleiche oder einander entsprechende Komponenten.
Mit Bezug auf Fig. 1 führt eine MRAM-Vorrichtung 1 gemäß einer ersten Ausführungsform der Erfindung entsprechend einem externen Steuersignal CMD und einem externen Adresssignal ADD einen wahlfreien Zugriff durch, um Schreibdaten DIN zu empfangen oder Lesedaten DOUT auszugeben.
Die MRAM-Vorrichtung 1 beinhaltet eine Steuerschaltung 5 zum Steuern des Gesamtbetriebs der MRAM-Vorrichtung 1 entsprechend einem Steuersignal CMD und ein Speicherfeld 10 mit einer Mehrzahl von MTJ-Speicherzellen, die in einer Matrix angeordnet sind. In dem Speicherfeld 10 sind eine Mehrzahl von Schreibwortleitungen WWL und eine Mehrzahl von Lesewortleitungen RWL jeweils entsprechend den Zeilen aus MTJ-Speicherzellen (im folgenden kurz als "Speicherzellenzeilen" bezeichnet) angeordnet. Bitleitungen BL und Sourceleitungen SL sind jeweils entsprechend den Spalten aus MTJ-Speicherzellen (im folgenden kurz als "Speicherzellenspalten" bezeichnet) angeordnet. Der Aufbau des Speicherfelds 10 wird später detailliert beschrieben.
Die MRAM-Vorrichtung 1 beinhaltet weiterhin einen Zeilendecoder 20, einen Spaltendecoder 25, einen Wortleitungstreiber 30, eine Wortleitungsstromsteuerschaltung 40 und Lese/Schreib- Steuerschaltungen 50, 60.
Der Zeilendecoder 20 führt entsprechend einer Zeilenadresse RA des Adresssignals ADD in dem Speicherfeld 10 eine Zeilenauswahl durch. Der Spaltendecoder 25 führt entsprechend einer Spaltenadresse CA des Adresssignals ADD in dem Speicherfeld 10 eine Spaltenauswahl durch. Der Wortleitungstreiber 30 aktiviert entsprechend dem Ergebnis der Zeilenauswahl durch den Zeilendecoder 20 selektiv eine Lesewortleitung RWL oder eine Schreibwortleitung WWL. Zeilenadresse RA und Spaltenadresse CA bezeichnen gemeinsam eine Speicherzelle, die für den Datenlese- oder -schreibvorgang ausgewählt ist(im folgenden gelegentlich auch als "ausgewählte Speicherzelle" bezeichnet).
Die Wortleitungsstromsteuerschaltung 40 speist im Datenschreibbetrieb einen Datenschreibstrom in die Schreibwortleitung WWL. Lese/Schreib-Steuerschaltung 50 und 60 bezieht sich kollektiv auf eine Gruppe von Schaltungen, die in einem an das Speicherfeld 10 angrenzenden Bereich angeordnet sind, um im Datenlesebetrieb bzw. im Datenschreibbetrieb der Bitleitung BL jeweils einen Datenschreibstrom bzw. einen Datenlesestrom zuzuführen.
Mit Bezug auf Fig. 2 weist das Speicherfeld 10 MTJ- Speicherzellen MCa mit zweilagigem Speicherknotenaufbau auf, die in n Zeilen und m Spalten angeordnet sind (wobei n und m natürliche Zahlen sind). Jeder MTJ-Speicherzelle MCa weist einen Zugrifftransistor ATR und ein magnetisch-resistives Tunnelelement 100a auf.
Lesewortleitungen RWL1 bis RWLn und Schreibwortleitungen WWL1 bis WWLn sind jeweils entsprechend den Speicherzellenzeilen angeordnet. Bitleitungen BL1 bis BLm und Sourceleitungen SL1 bis SLm sind jeweils entsprechend den Speicherzellenspalten angeordnet. Jede Sourceleitungen SL1 bis SLm ist mit den Sourcen der Zugrifftransistoren ATR in einer entsprechenden Speicherzellenzeile verbunden und führt eine Massespannung VSS zu.
In dem dem Wortleitungstreiber 30 über das Speicherfeld 10 gegenüberliegenden Bereich verbindet die Wortleitungsstromsteuerschaltung 40 jede Schreibwortleitung WWL mit der Massespannung VSS. Dadurch kann ein Datenschreibstrom Ip in einer festen Richtung einer Schreibwortleitung WWL zugeführt werden, die selektiv über den Wortleitungstreiber 30 mit einer Versorgungsspannung VDD verbunden wird.
Fig. 2 zeigt beispielhaft die Lesewortleitungen RWL1, RWL2 und RWLn, die Schreibwortleitungen WWl1, WWL2 und WWLn, die Bitleitungen BL1 und BLm sowie die Sourceleitungen SL1 und SLM, die jeweils der ersten, zweiten und n-ten Zeile bzw. der ersten und m-ten Spalte entsprechen, sowie einige der entsprechenden Speicherzellen.
Mit Bezug auf Fig. 3 beinhaltet die in Fig. 2 dargestellte MTJ- Speicherzelle MCa ein magnetisch-resistives Tunnelelement 100a. Das magnetisch-resistive Tunnelelement 100a beinhaltet eine antiferromagnetische Materialschicht 101, eine feste magnetische Schicht 102, freie magnetische Schichten 103 und 104, eine Tunnelbarriere 105 und eine Zwischenschicht 107.
Die feste magnetische Schicht 102 mit einer festen Magnetisierungsrichtung ist auf der antiferromagnetischen Materialschicht 101 ausgebildet. Die antiferromagnetische Materialschicht 101 ist bereitgestellt, um die Magnetisierungsrichtung der festen magnetischen Schicht 102 stärker zu fixieren. Zwischen der festen magnetischen Schicht 102 und der freien magnetischen Schicht 103 ist die Tunnelbarriere 105 ausgebildet. Die freien magnetischen Schichten 103 und 104 sind mit einer zwischen ihnen liegenden Zwischenschicht 107 ausgebildet. Die Zwischenschicht 107 hat magnetisch neutrale Eigenschaften und ist aus einem nichtmagnetischen Leiter ausgebildet.
Die Form und die elektrischen Eigenschaften der Zwischenschicht 107 können beliebig festgelegt werden. Gemäß der ersten Ausführungsform ist die Bitleitung BL unter Verwendung der Zwischenschicht 107 ausgebildet. Genauer gesagt ist die Zwischenschicht 107 als eine streifenförmige Metallverbindung ausgebildet, die sich in die Spaltenrichtung erstreckt, so dass die Zwischenschichten 107 in den MTJ-Speicherzellen derselben Speicherzellenspalte elektrisch miteinander verbunden sind. Diese Metallverbindung dient als Bitleitung BL.
Im Datenschreibbetrieb wird ein Datenschreibstrom +Iw in die Zwischenschicht 107 (die Bitleitung BL) eingespeist. Die Richtung des Datenschreibstroms ±Iw wird entsprechend dem Schreibdatenpegel festgelegt. Darüber hinaus wird ein Datenschreibstrom Ip in die in der Zeilenrichtung ausgedehnte Schreibwortleitung WWL eingespeist. Der Datenschreibstrom Ip hat unabhängig von dem Schreibdatenpegel eine feste Richtung.
Durch den Datenschreibstrom ±Iw, der durch die Zwischenschicht 107 (Bitleitung BL) fließt, wird ein Datenschreibmagnetfeld erzeugt, und durch dieses Datenschreibmagnetfeld wird an die freien magnetischen Schichten 103 und 104 ein Magnetfeld in der Vorzugsrichtung EA angelegt. Andererseits wird durch den Datenschreibstrom Ip, der durch die Schreibwortleitung WWL fließt, ein Datenschreibmagnetfeld erzeugt, und durch dieses Datenschreibmagnetfeld wird an die freien magnetischen Schichten 103 und 104 ein Magnetfeld in der schwer zu magnetisierenden Richtung Ha angelegt.
Im folgenden wird mit Bezug auf Fig. 4A und 4B die Magnetisierungsrichtung der freien magnetischen Schichten im Datenschreibbetrieb beschrieben. Fig. 4A und 4B entsprechen einem Querschnitt entlang der Linie P-Q in Fig. 3. Mit Bezug auf Fig. 4A und 4B ändert sich die Richtung des Datenschreibstroms ±Iw, der durch die Zwischenschicht 107 (die Bitleitung BL) fließt, entsprechend dem Speicherdatenpegel.
Fig. 4A stellt den Fall dar, in dem ein Datenschreibstrom +Iw mit positiver Richtung in die Zwischenschicht 107 (die Bitleitung BL) eingespeist wird. Wenn der Datenschreibstrom Ip in eine entsprechende Schreibwortleitung WWL eingespeist wird, werden die Magnetisierungsrichtungen der freien magnetischen Schichten 103 und 104 entsprechend einem durch den Datenschreibstrom +Iw erzeugten Datenschreibmagnetfeld überschrieben.
In der vorliegenden Ausführungsform sind die freien magnetischen Schichten 103 und 104 mit einer zwischen ihnen liegenden nichtmagnetischen Zwischenschicht 107 aufeinandergeschichtet. Dadurch können die beiden freien magnetischen Schichten 103 und 104 durch ein Magnetfeld, das durch den durch die Zwischenschicht 107 fließenden Datenschreibstrom erzeugt wird, effizient in Form einer Schleife in einander entgegengesetzten Richtungen magnetisiert werden. Die magnetischen Flüsse, die jeweils durch die Magnetisierung der zwei freien magnetischen Schichten erzeugt werden, wechselwirken miteinander. Anders ausgedrückt: ein magnetischer Fluss, der durch die Magnetisierung einer freien magnetischen Schicht erzeugt wird, dient als ein magnetischer Fluss zum Magnetisieren der anderen.
Das erlaubt eine Verringerung des Datenschreibstroms, der zum Erzeugen der Schaltmagnetfeldstärke der freien magnetischen Schichten 103 und 104 erforderlich ist. Da der magnetische Fluss sich nicht bis außerhalb der Speicherzelle erstreckt, können darüber hinaus nachteilige Auswirkungen auf die anderen Speicherzellen unterdrückt werden.
Die feste magnetische Schicht 102 hat eine feste Magnetisierungsrichtung. Dementsprechend haben die feste magnetische Schicht 102 und die freie magnetische Schicht 103 entgegengesetzte (antiparallele) Magnetisierungsrichtungen, wenn der Datenschreibbetrieb mit einem Datenschreibstrom +Iw durchgeführt wird. Demzufolge hat das magnetisch-resistive Tunnelelement 100a einen erhöhten elektrischen Widerstandswert.
Fig. 4B stellt den Fall dar, in dem ein Datenschreibstrom -Iw in negativer Richtung der Zwischenschicht 107 (die Bitleitung BL) zugeführt wird. In diesem Fall werden die freien magnetischen Schichten 103 und 104 in die den in Fig. 4A dargestellten entgegengesetzte Richtungen magnetisiert. Es sei angemerkt, dass wie zuvor beschrieben der durch die Schreibwortleitung WWL fließende Datenschreibstrom Ip unabhängig von dem Schreibdatenpegel eine feste Richtung hat.
Dementsprechend haben die feste magnetische Schicht 102 und die freie magnetische Schicht 103 dieselbe (parallele) Magnetisierungsrichtung, wenn der Datenschreibbetrieb mit einem Datenschreibstrom -Iw durchgeführt wird. Demzufolge hat das magnetisch-resistive Tunnelelement 100a einen verringerten elektrischen Widerstandswert.
Das Material und die Dicke der freien magnetischen Schichten 103 und 104 werden so festgelegt, dass die Magnetisierungsrichtungen der freien magnetischen Schichten 103 und 104 nur in der MTJ-Speicherzelle geändert werden können, in der ein Datenschreibstrom sowohl einer entsprechende Schreibwortleitung WWL als auch der Zwischenschicht 107 (die Bitleitung BL) zugeführt wird. Anders ausgedrückt: Material und Dicke der freien magnetischen Schichten 103 und 104 sind so festgelegt, dass nur in dieser MTJ-Speicherzelle Daten neu geschrieben werden können.
Im Gegensatz zu dem in Fig. 51 dargestellten bekannten magnetisch-resistiven Tunnelelement brauchen in dem magnetischresistiven Tunnelelement in der MTJ-Speicherzelle gemäß der ersten Ausführungsform die freien magnetischen Schichten 103 und 104 keine unterschiedlichen magnetischen Momente aufzuweisen. Dementsprechend können die freien magnetischen Schichten 103 und 104 aus demselben Material und mit derselben Dicke gebildet werden. Das verhindert, dass der Herstellungsprozess verkompliziert wird.
Mit Bezug zurück auf Fig. 3 weist der Zugrifftransistor ATR. Source-/Drain-Bereiche (n-dotierte Bereiche) 111 und 112 auf, die auf einem p-dotierten Substrat 110 ausgebildet sind, und eine Gate-Elektrode 113. Der Source-/Drain-Bereich 111 ist elektrisch mit der Massespannung VSS verbunden.
Die Lesewortleitung RWL ist unter Verwendung der Gate-Elektrode 113 ausgebildet. Genauer gesagt: jede Gateelektrode 113 erstreckt sich in die Zeilenrichtung, so dass die Gateelektroden 113 in den MTJ-Speicherzellen derselben Speicherzellenzeile elektrisch miteinander verbunden sind. Der Zugrifftransistor ATR wird so entsprechend einer Aktivierung (H-Pegel) einer entsprechenden Lesewortleitung RWL eingeschaltet.
Das magnetisch-resistive Tunnelelement 100a ist mit dem Source- /Drain-Bereich 112 des Zugrifftransistors ATR über ein Barrierenmetall 108 und eine Durchkontaktierung 115 elektrisch verbunden. Das Barrierenmetall 108 ist ein Puffermaterial zum Erhalten eines elektrischen Kontakts mit der antiferromagnetischen Materialschicht 101.
Im Datenlesebetrieb wird die Lesewortleitung RWL aktiviert (H- Pegel), wodurch die Bitleitung BL über den elektrischen Widerstandswert des magnetisch-resistiven Tunnelelements 100a zu der Massespannung VSS hinuntergezogen werden kann. Wie oben beschrieben ändert sich der elektrische Widerstandswert des magnetisch-resistiven Tunnelelements 100a entsprechend der Beziehung zwischen den jeweiligen Magnetisierungsrichtungen der freien magnetischen Schicht 103 und der festen magnetischen Schicht 102. Das Spannungsänderungsverhalten der Bitleitung BL variiert in Abhängigkeit von dem Speicherdatenwert der MTJ- Speicherzelle.
In Reaktion auf einen Lesestrom ändert sich die Spannung an der Bitleitung BL entsprechend dem Speicherdatenpegel der MTJ- Speicherzelle MCa. Daher kann der Speicherdatenwert der MTJ- Speicherzelle MCa durch Erfassen der Spannungsänderung auf der Bitleitung BL gelesen werden.
Die freie magnetische Schicht 104 ist so bereitgestellt, dass sie im Datenschreibbetrieb zusammen mit der freien magnetischen Schicht 103 in Form einer Schleife magnetisiert wird. Sie hat in dem Datenschreib- und -lesebetrieb keinerlei elektrische Funktion. Dementsprechend kann die freie magnetische Schicht 104 entweder wie in Fig. 3 dargestellt als unabhängiges Element für jede MTJ-Speicherzelle ausgebildet sein oder in Form eines Streifens wie die Bitleitung BL. Mit dem obigen Aufbau wird im Datenschreibbetrieb ein Datenschreibstrom sowohl der Schreibwortleitung WWL als auch der Bitleitung BL zugeführt, die der ausgewählten Speicherzelle des in Fig. 2 dargestellten Speicherfeldes entsprechen. Im Datenlesebetrieb wird die der ausgewählten Speicherzelle entsprechende Lesewortleitung RWL aktiviert und eine Spannung auf einer entsprechenden Bitleitung BL erfasst. Auf diese Weise können Datenschreib- und -lesevorgänge durchgeführt werden.
Fig. 5 zeigt ein anderes Beispiel der MTJ-Speicherzelle mit zweilagigem Speicherknotenaufbau. Mit Bezug auf Fig. 5 unterscheidet sich eine MTJ-Speicherzelle MCb mit einem zweilagigen Speicherknotenaufbau von der in Fig. 3 dargestellten MTJ- Speicherzelle MCa dadurch, dass die Schreibwortleitung WWL oberhalb des magnetisch-resistiven Tunnelelements 100a und der Bitleitung BL ausgebildet ist. Da der Aufbau der MTJ- Speicherzelle MCb ansonsten derselbe ist wie der der MTJ- Speicherzelle MCa, wird seine detaillierte Beschreibung an dieser Stelle nicht wiederholt. Datenschreib- und -lesevorgänge in die und aus der MTJ-Speicherzelle MCb können in derselben Weise durchgeführt werden wie bei der MTJ-Speicherzelle MCa.
In dem obigen Aufbau ist es nicht nötig, zwischen dem magnetisch-resistiven Tunnelelement 100a und dem Zugrifftransistor ATR eine Verdrahtungslage auszubilden, wodurch der Abstand zwischen ihnen verringert wird. Demzufolge wird das Seitenverhältnis (das Verhältnis zwischen der Ausdehnung in Längsrichtung und der Ausdehnung in Querrichtung) der Durchkontaktierung 115 verringert. Das erleichtert die Bildung der Durchkontaktierung 115, wodurch der Herstellungsvorgang vereinfacht wird.
Fig. 6 zeigt ein anderes Beispiel des Speicherfelds 10. Jede der beiden Speicherzellen MCa bzw. MCb aus Fig. 3 und 5 kann in dem Aufbau von Fig. 6 verwendet werden. Mit Bezug auf Fig. 6 sind entsprechend den Speicherzellenspalten jeweils Bitleitungspaare angeordnet. Jedes Bitleitungspaar beinhaltet zwei komplementäre Bitleitungen. Fig. 6 zeigt beispielhaft die BSitleitungspaare BLP1 und BLPm der ersten und m-ten Spalte. Bitleitungspaar BLP1 beinhaltet die Bitleitungen BL1 und /BL1, und Bitleitungspaar BLPm die Bitleitungen BLm und /BLm. Im folgenden werden die Bitleitungspaare BLP1 bis BLPm gelegentlich allgemein als Bitleitungspaare BLP bezeichnet. In ähnlicher Weise werden die Bitleitungen /BL1 bis /BLm gelegentlich allgemein als Bitleitungen /BL bezeichnet. Die Bitleitungen BL und /BL sind unter Verwendung der Zwischenschicht 107 ausgebildet.
Die MTJ-Speicherzellen sind in jeder zweiten Zeile entweder mit den Bitleitungen BL oder mit den Bitleitungen /BL verbunden. Zum Beispiel ist für Speicherzellen der ersten Spalte die Speicherzelle der ersten Zeile mit der Bitleitung BL1 verbunden und die Speicherzelle der zweiten Zeile mit der Bitleitung /BL1. In ähnlicher Weise sind die Speicherzellen der gradzahligen Zeilen jeweils mit den einen Bitleitungen BL1 bis BLm der Bitleitungspaare BLP verbunden, und die Speicherzellen der ungradzahligen Zeilen jeweils mit den anderen Bitleitungen /BL1 bis /BLm der Bitleitungspaare BLP. Dementsprechend werden, wenn die Lesewortleitung entsprechend dem Ergebnis der Zeilenauswahl selektiv aktiviert wird, entweder die einen Bitleitungen BL1 bis BLm oder die anderen Bitleitungen /BL1 bis /BLm der Bitleitungspaare jeweils mit den entsprechenden Speicherzellen verbunden.
Der Spaltendekoder 25 aktiviert entsprechend dem Dekodierergebnis der Spaltenadresse CA eines der Spaltenauswahlsignale YS1 bis YSm in den ausgewählten Zustand (H-Pegel). Die Spaltenauswahlsignale YS1 bis YSM entsprechen jeweils den Speicherzellenspalten. Ein Datenbuspaar DBP zum Übertragen von Schreibdaten und Lesedaten beinhaltet komplementäre Datenbusse DB, /DB.
Die Lese-/Schreib-Steuerschaltung 50 beinhaltet Spaltenauswahlgatter CSG1 bis CSGm, eine Datenschreibschaltung 51 W, und eine Datenleseschaltung 51R.
Die Spaltenauswahlgatter CSG1 bis CSGm sind jeweils zwischen den Bitleitungspaaren BLP1 bis BLPm und dem Datenbuspaar DBP angeordnet. Jedes Spaltenauswahlgatter CSG1 bis CSG2 beinhaltet einen Transistorschalter, der elektrisch zwischen den Datenbus DB und eine entsprechende Bitleitung BL geschaltet ist, und einen Transistorschalter, der elektrisch zwischen den Datenbus /DB und eine entsprechende Bitleitung /BL geschaltet ist. Diese Transistorschalter werden als Reaktion auf eine Aktivierung eines entsprechenden Spaltenauswahlsignals eingeschaltet.
Das Spaltenauswahlgatter CSG1 beinhaltet zum Beispiel einen Transistorschalter, der elektrisch zwischen den Datenbus DB und die Bitleitung BL1 geschaltet ist, und als Reaktion auf eine Aktivierung des Spaltenauswahlsignals YS1 eingeschaltet wird, und einen Transistorschalter, der elektrisch zwischen den Datenbus /DB und die Bitleitung /BL1 geschaltet ist und als Reaktion auf eine Aktivierung des Spaltenauswahlsignals YS1 eingeschaltet wird.
Kurzschließtransistoren EQT1 bis EQTm zum elektrischen Verbinden der entsprechenden komplementären Bitleitungen miteinander und Steuersignale EQS1 bis EQSm sind jeweils entsprechend den Bitleitungspaaren BLP1 bis BLPm bereitgestellt. Das Steuersignal EQS1 bis EQSm wird auf H-Pegel aktiviert, wenn eine entsprechende Speicherzellenspalte für den Datenschreibbetrieb ausgewählt ist. Im folgenden werden die Kurzschließtransistoren EQT1 bis EQTm gelegentlich allgemein als Kurzschließtransistoren EQT bezeichnet.
Jeder kurzschließende Transistor EQT verbindet als Reaktion auf die Aktivierung eines entsprechenden Steuersignals EQS1 bis EQSm auf H-Pegel die entsprechenden Bitleitungen BL und /BL elektrisch miteinander. Die Steuersignale EQS1 bis EQSm können durch ein Steuersignal WE ersetzt werden, das im Datenschreibbetrieb auf H-Pegel aktiviert wird.
Im Datenschreibbetrieb setzt die Datenschreibschaltung 51W die Datenbusse DB und /DB jeweils entsprechend den Schreibdaten DIN auf die Versorgungsspannung VDD und die Massespannung VSS oder umgekehrt. Im Datenschreibbetrieb ist der Kurzschließtransistor EQT zumindest in der ausgewählten Speicherzellenspalte eingeschaltet. Deshalb fließt durch die Bitleitung BL und /BL der ausgewählten Speicherzelle entsprechend dem Spannungsunterschied zwischen den Datenbussen DB und /DB ein Datenschreibstrom Iw als hin- und zurückfließender Strom. Ein Datenschreibstrom Ip wird in die Schreibwortleitung WWL der ausgewählten Speicherzellenzeile eingespeist. Der Datenschreibstrom Ip hat unabhängig von dem Schreibdatenpegel eine feste Richtung.
Mit dem obigen Aufbau kann die Richtung des durch die Bitleitung BL (/BL) fließenden Datenschreibstroms ±Iw leicht gesteuert werden, in dem einfach die Spannungen der Datenbusse DB und /DB entsprechend dem Schreibdatenpegel geschaltet werden. Das vereinfacht den Aufbau der Datenschreibschaltung 51W.
Im folgenden wird der Datenlesebetrieb beschrieben.
Im Datenlesebetrieb kann einer der Datenbusse DB, /DB durch eine entsprechende Bitleitung BL oder /BL und ein magnetischresistives Tunnelelement 100a der ausgewählten Speicherzelle zu der Massespannung VSS heruntergezogen werden. Demzufolge ändert sich die Spannung auf dem mit der ausgewählten Speicherzelle verbundenen Datenbus DB oder /DB entsprechend dem Speicherdatenpegel der ausgewählten Speicherzelle. Die Datenleseschaltung 51R erzeugt die Lesedaten DOUT entsprechend den Spannungen auf den Datenbussen DB und /DB.
Alternativ dazu kann das Speicherfeld 10 (nicht gezeigte) Dummy-Speicherzellen aufweisen, die einen mittleren elektrischen Widerstandswert zwischen den Werten R0 und R1 der MTJ- Speicherzelle aufweisen, so dass im Datenlesebetrieb die ausgewählte Speicherzelle und die Dummy-Speicherzelle jeweils mit den Datenbussen DB, /DB verbunden sind oder umgekehrt. In diesem Fall kann die Datenleseschaltung 51R basierend auf einem Spannungsvergleich zwischen den Datenbussen DB und /DB einen komplementären Datenlesevorgang durchführen. Demzufolge wird ein Lesebetriebsspielraum verbessert.
Fig. 7 zeigt noch ein anderes Beispiel des Speicherfelds 10. Mit Bezug auf Fig. 7 sind Speicherzellen MCc mit einem zweilagigen Speicherknotenaufbau in n Zeilen und m Spalten angeordnet. Darüber hinaus sind die Bitleitungen BL ersetzt durch Schreibbitleitungen WBL für den Datenschreibbetrieb und Lesebitleitungen RBL für den Datenlesebetrieb, und die Sourceleitungen SL sind entfernt.
Die Schreibbitleitungen WBL und die Lesebitleitungen RBL sind jeweils entsprechend den Speicherzellenspalten angeordnet. Fig. 7 zeigt beispielhaft die Schreibbitleitungen WBL1 und WBLm und die Lesebitleitungen RBL1 und RBLm, die der ersten und der m- ten Spalte entsprechen. Im folgenden werden die Lesebitleitungen RBL1 bis RBLm und die Schreibbitleitungen WBL1 bis WBLm gelegentlich jeweils allgemein als Lesebitleitungen RBL und Schreibbitleitungen WBL bezeichnet.
Mit Bezug auf Fig. 8 unterscheidet sich die in Fig. 7 dargestellte MTJ-Speicherzelle MCc mit zweilagigem Speicherknotenaufbau von der in Fig. 5 dargestellten MTJ-Speicherzelle MCa darin, dass die Lesebitleitung RBL in der Spaltenrichtung bereitgestellt ist.
Die Schreibbitleitung WBL ist unter Verwendung der Zwischenschicht 107 ausgebildet. Im Datenschreibbetrieb wird der Schreibbitleitung WBL ein Datenschreibstrom ±Iw zugeführt. Im Datenlesebetrieb setzen jedoch die Lese-/Schreib- Steuerschaltungen 50 und 60 alle Schreibbitleitungen WBL auf die Massespannung VSS.
Die Lesebitleitung RBL ist über eine Durchkontaktierung 116 elektrisch mit dem Source-/Drainbereich 111 des Zugrifftransistors ATR verbunden. Im Datenlesebetrieb dient der Source- /Drainbereich 112 als eine Source des Zugrifftransistors ATR.
Demzufolge kann in Reaktion auf das Einschalten des Zugrifftransistors ATR ein Lesestrom einem Pfad zugeführt werden, der durch die Lesebitleitung RBL, den Zugrifftransistor ATR, das magnetisch-resistive Tunnelelement 100a und die Schreibbitleitung WBL (Massespannung VSS) gebildet wird.
Mit Bezug zurück zu Fig. 7 werden in dem Datenschreibbetrieb der der ausgewählten Speicherzelle entsprechenden Schreibwortleitung WWL und Schreibbitleitung WBL jeweils die Datenschreibströme Ip und ±Iw zugeführt.
Im Datenlesebetrieb wird die der ausgewählten Speicherzelle entsprechende Lesewortleitung RWL aktiviert, und die der ausgewählten Speicherzelle entsprechende Bitleitung RBL kann in Reaktion darauf durch das magnetisch-resistive Tunnelelement 100a der ausgewählten Speicherzelle zur Massespannung VSS heruntergezogen werden. Demzufolge ändert sich die Spannung auf der Lesebitleitung RBL entsprechend dem Speicherdatenpegel der ausgewählten Speicherzelle, wodurch der Speicherdatenwert aus der ausgewählten Speicherzelle ausgelesen werden kann.
Fig. 9 zeigt noch ein anderes Beispiel einer MTJ-Speicherzelle mit einem zweilagigen Speicherknotenaufbau. Mit Bezug auf Fig. 9 unterscheidet sich die MTJ-Speicherzelle MCd von der in Fig. 5 dargestellten MTJ-Speicherzelle MCb darin, dass die Bitleitung BL nicht in der Zwischenschicht 107 ausgebildet ist, sondern in einer unabhängigen Metallverdrahtungslage.
Genauer gesagt hat in Fig. 9 die Zwischenschicht 107 eine feste Spannung (zum Beispiel die Massespannung VSS). Das beseitigt die Notwendigkeit, elektrische Interferenz zwischen den MTJ- Speicherzellen zu berücksichtigen. Dementsprechend kann die Zwischenschicht 107 in einer beliebigen Form wie einer Ebenen- oder einer Streifenform ausgebildet sein. Anders ausgedrückt kann die Form der Zwischenschicht 107 mit verbesserter Flexibilität entworfen werden. Das erleichtert den Herstellungsprozess und verbessert die Herstellungsausbeute.
Die Bitleitung BL erstreckt sich in der Spaltenrichtung und ist über die Durchkontaktierung 116 elektrisch mit dem Source/Drainbereich 111 des Zugrifftransistors ATR verbunden. Der Source-/Drainbereich 112 des Zugrifftransistors ATR ist über die Durchkontaktierung 115 und das Barrierenmetall 108 elektrisch mit dem magnetisch-resistiven Tunnelelement 100a verbunden.
Im Datenschreibbetrieb werden der Bitleitung BL und der Schreibwortleitung WWL jeweils die Datenschreibströme ±Iw und Ip zugeführt, wodurch die freien magnetischen Schichten 103 und 104 in der den Schreibdaten DIN entsprechenden Richtung magnetisiert werden können. Es ist anzumerken, dass die freien magnetischen Schichten 103 und 104 der MTJ-Speicherzelle MCd aus verschiedenen Materialien und mit verschiedener Dicke ausgebildet sind, so dass sie verschiedene magnetische Momente (magnetische Schwellwerte) aufweisen.
Im Datenlesebetrieb wird die Lesewortleitung RWL aktiviert, wodurch die Bitleitung BL über den elektrischen Widerstandswert des magnetisch-resistiven Tunnelelements 100a zu der Massespannung VSS heruntergezogen werden kann. Demzufolge ändert sich die Spannung auf der Bitleitung BL entsprechend dem elektrischen Widerstandswert des magnetisch-resistiven Tunnelelements 100a, das heißt dem Speicherdatenpegel der MTJ-Speicherzelle. So kann der Speicherdatenwert aus der ausgewählten Speicherzelle ausgelesen werden.
Durch Verwendung der MTJ-Speicherzelle mit einem zweilagigen Speicherknotenaufbau gemäß der ersten Ausführungsform kann der Anstieg des Datenschreibwerts zum Erzeugen der Schaltmagnetfeldstärke verringert werden, auch wenn die Speicherzellengröße verringert wird. Das erleichtert eine Skalierung der Speicherzelle.
Vorausgesetzt, dass die Speicherzellengröße die gleiche ist, kann darüber hinaus die Größe des Datenschreibstroms zum Erzeugen der Schaltmagnetfeldstärke verringert werden, was einen verringerten Leistungsverbrauch ermöglicht. Insbesondere kann, da ein Datenschreibstrom der zwischen den zwei freien magnetischen Schichten liegenden Zwischenschicht zugeführt wird, die Schaltmagnetfeldstärke effizient erreicht werden. Demzufolge kann der Datenschreibbetrieb mit einem kleineren Datenschreibstrom durchgeführt werden, was eine weitere Verringerung des Stromverbrauchs ermöglicht.
Da die Bitleitung unter Verwendung der Zwischenschicht in dem magnetisch-resistiven Tunnelelement ausgebildet ist, kann darüber hinaus die erforderliche Anzahl der Metallverdrahtungslagen verringert werden. Das erhöht die Anzahl der Metallverdrahtungslagen, die in dem Bereich oberhalb des MRAM-Felds zur Verfügung stehen. Daher kann insbesondere, wenn eine Systemchipvorrichtung zusammen mit der MRAM-Vorrichtung, Logik und ähnlichem aufgebracht ist, die Logik mit verbesserter Flexibilität entworfen werden, was eine Verringerung der Chipgröße ermöglicht.
In der ersten Ausführungsform ist die Bitleitung unter Verwendung der Zwischenschicht in dem magnetisch-resistiven Tunnelelement ausgebildet. Die Zwischenschicht muss mit einer geringen Dicke entworfen werden. Wenn daher die Bitleitung BL unter Verwendung der sich in die Spaltenrichtung erstreckenden Zwischenschicht ausgebildet ist, kann ihr elektrischer Widerstandswert relativ hoch werden. Das kann möglicherweise die Geschwindigkeit des Lesevorgangs verringern und verhindern, dass ein hinreichender Betrag des Datenschreibstroms zugeführt wird.
Angesichts dieser Tatsache wird in der zweiten Ausführungsform ein sogenannter "hierarchischer Bitleitungsaufbau" auf das Speicherfeld der ersten Ausführungsform angewendet, das heißt auf das Speicherfeld mit MTJ-Speicherzellen, die einen zweilagigen Speicherknotenaufbau haben.
Mit Bezug auf Fig. 10 sind in dem Speicherfeld 10 der zweiten Ausführungsform Hauptbitleitungen MBL und Unterbitleitungen SBL entsprechend den Speicherzellenspalten in einer hierarchischen Weise angeordnet. Auch Hauptbitleitungen /MBL und Unterbitleitung /SBL sind entsprechend den Speicherzellenspalten angeordnet. Die Hauptbitleitungen /MBL und die Unterbitleitungen /SBL sind jeweils komplementär zu den Hauptbitleitungen MBL und den Unterbitleitungen SBL. Wie die Bitleitungen BL in Fig. 3 und 5 sind die Unterbitleitungen SBL, /SBL unter Verwendung der Zwischenschicht 107 des magnetisch-resistiven Tunnelelements 100a ausgebildet. Die Hauptbitleitungen MBL, /MBL sind unter Verwendung einer unabhängigen Metallverdrahtung mit geringem elektrischen Widerstandswert ausgebildet. Die Hauptbitleitungen MBL und /MBL bilden ein Hauptleitungsbitpaar MBLP, und die Unterbitleitungen SBL und /SBL ein Unterbitleitungspaar SBLP.
Fig. 10 zeigt beispielhaft die Hauptbitleitungen MBL1, /MBL1 und MBLm, /MBLm der ersten und m-ten Spalte. Die Hauptbitleitungen MBL1 und /MBL1 bilden ein Hauptbitleitungspaar MBLP1 und die Hauptbitleitungen MBLm und /MBLm ein Hauptbitleitungspaar MBLPm. Im folgenden werden die Hauptbitleitungen MBL1 bis MBLm, /MBL1 bis /MBLm gelegentlich jeweils allgemein als Hauptbitleitungen MBL, /MBL bezeichnet. Die Hauptbitleitungspaare MBLP1 bis MBLPm werden gelegentlich allgemein als Hauptbitleitungspaare MBLP bezeichnet.
Die Lese-/Schreib-Steuerschaltung 50 wirkt als eine Quelle zur Zufuhr eines Datenschreibstroms ±Iw zu den Hauptbitleitungen MBL, /MBL der ausgewählten Speicherzellenspalte. Die Lese- /Schreib-Steuerschaltung 50 hat zum Beispiel denselben Aufbau wie in Fig. 6 dargestellt. In diesem Fall verbindet die Lese- /Schreib-Steuerschaltung 50 die Hauptbitleitungen MBL, /MBL der ausgewählten Speicherzellenspalte jeweils entsprechend dem Schreibdatenpegel DIN mit der Versorgungsspannung VDD und der Massespannung VSS oder umgekehrt.
Jede Speicherzellenspalte ist jeweils entsprechend zu den Speicherzellenzeilen in k Speicherblöcke aufgeteilt. Die MTJ- Speicherzellengruppe der ersten Spalte ist zum Beispiel in die Speicherblöcke MBa11 bis MBak1 aufgeteilt. In ähnlicher Weise ist die MTJ-Speicherzellengruppe der m-ten Spalte in die Speicherblöcke MBa1m bis MBakm eingeteilt. In dem gesamten Speicherfeld 10 sind die Speicherblöcke MBa11 bis MBakm in k Zeilen mit m Spalten angeordnet. Im folgenden werden die Speicherblöcke MBa11 bis MBakm gelegentlich allgemein als Speicherblöcke MBa bezeichnet.
In jeder Speicherzellenspalte sind in jedem Speicherblock MBa zwei komplementäre Unterbitleitungen SBL und /SBL bereitgestellt. Die komplementären Unterbitleitungen SBL und /SBL bilden ein Unterbitleitungspaar SBLP. So sind zum Beispiel in dem Speicherblock MBa11 die Unterbitleitungen SBL11 und /SBL11 eines Unterbitleitungspaares SBLP11 bereitgestellt.
Im folgenden werden die Unterbitleitungen SBL11 bis SBLkm und /SBL11 bis /SBLkm gelegentlich jeweils allgemein als Unterbitleitungen SBL und /SBL bezeichnet.
Blockauswahlsignale BS1 bis BSk sind entsprechend den jeweiligen Speicherblockzeilen bereitgestellt. Im folgenden werden die Blockauswahlsignale BS1 bis BSk gelegentlich allgemein als Blockauswahlsignale BS bezeichnet. Das Blockauswahlsignal BS wird in der Speicherzeile aktiviert, die die ausgewählte Speicherzelle beinhaltet.
Daher kann ein bestimmter Speicherblock, der die ausgewählte Speicherzelle beinhaltet, durch Auswahl des Blockauswahlsignals BS und der Speicherzellenspalte (des Hauptbitleitungspaares MBLP) ausgewählt werden.
Fig. 11 ist ein Schaltbild des Speicherblocks MBa. Da jeder Speicherblock MBa denselben Aufbau hat, zeigt Fig. 11 beispielhaft den Aufbau des Speicherblocks MBa11. In dem Speicherblock MBa11 sind die Unterbitleitungen SBL11 und /SBL11 bereitgestellt.
Mit Bezug auf Fig. 11 weist der Speicherblock MBa11 eine Gruppe von Speicherzellen auf, die in einer Mehrzahl von Zeilen (zum Beispiel drei Zeilen) in einer Spalte angeordnet sind.
In der zweiten Ausführungsform und ihren weiter unten beschriebenen Abwandlungen wird jeder Block mit drei Speicherzellenzeilen dargestellt. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Jeder Speicherblock kann eine beliebige Anzahl von Speicherzellenzeilen aufweisen, die größer oder gleich zwei ist.
Wie in dem in Fig. 6 dargestellten Aufbau sind die MTJ- Speicherzellen MCa jeder Speicherzellenspalte in jeder zweiten Zeile entweder mit der Unterbitleitung SBL11 oder mit der Unterbitleitung /SBL11 verbunden. Zum Beispiel sind die MTJ- Speicherzellen MCa der geradzahligen Zeilen mit der Unterbitleitung SBL11 verbunden und die MTJ-Speicherzellen MCa der geradzahligen Zeilen mit der Unterbitleitungen /SBL11.
In der zweiten Ausführungsform und ihren weiter unten beschriebenen Abwandlungen ist jeder Speicherblock mit MTJ- Speicherzellen MCa dargestellt. Die MTJ-Speicherzelle MCa können jedoch durch die in Fig. 5 bzw. 9 dargestellten MTJ- Speicherzellen MCb oder MCd ersetzt werden.
Die MTJ-Speicherzelle MCa beinhaltet einen Zugrifftransistor ATR und ein magnetisch-resistives Tunnelelement 100a. Der Zugrifftransistor ATR ist elektrisch zwischen das magnetischresistive Tunnelelement 100a und die Massespannung VSS geschaltet. Das Gate des Zugrifftransistors ATR ist mit der Lesewortleitung RWL einer entsprechenden Speicherzellenzeile verbunden.
Da die Unterbitleitungen SBL11 und /SBL11 in jedem Speicherblock MBa bereitgestellt sind, ist ihre Verdrahtungslänge verringert. Das verringert den elektrischen Widerstandswert jeder Unterbitleitung SBL, die unter Verwendung der Zwischenschicht 107 des magnetisch-resistiven Tunnelelements 100a ausgebildet ist.
Der Speicherblock MBa11 beinhaltet weiter Stromschalttransistoren SWTa und SWTb und einen Kurzschließtransistor EQT11.
Der Stromschalttransistor SWTa ist elektrisch zwischen die Hauptbitleitung MBL1 und ein Ende der Unterbitleitung SBL11 (d. h. das der Lese-/Schreib-Steuerschaltung 50 zugewandte Ende) geschaltet. In ähnliche Weise ist der Stromschalttransistor SWTb elektrisch zwischen die Hauptbitleitung /MBL1 und ein Ende der Unterbitleitung /SBL11 (d. h. das der Lese-/Schreib- Steuerschaltung 50 zugewandte Ende) geschaltet. Die Stromschalttransistor SWTa und SWTb empfangen jeweils an ihrem Gatter ein Blockauswahlsignal BS1.
Der Kurzschließtransistor EQT11 verbindet entsprechend einem Schreibauswahlsignal WMB11 elektrisch die Unterbitleitungen SBL11 und /SBL11 an ihren anderen Enden (d. h. den der Lese- /Schreib-Steuerschaltung 50 abgewandten Enden) miteinander.
Das Schreibauswahlsignal WMB11 wird zumindest dann auf H-Pegel aktiviert, wenn das Blockauswahlsignal BS1 im Datenschreibbetrieb aktiviert ist. Alternativ dazu kann das Schreibauswahlsignal WMB1 entsprechend der Aktivierung des Blockauswahlsignals BS1 und dem Ergebnis der Spaltenauswahl auf H-Pegel aktiviert werden. Anders ausgedrückt: Das Schreibauswahlsignal WMB1 kann auf H-Pegel aktiviert werden, wenn das Blockauswahlsignal BS1 aktiviert wird und die dem Hauptleitungsbitpaar MBLP1 entsprechende Speicherzellenspalte im Datenschreibbetrieb ausgewählt ist.
Wenn der Speicherblock MBa11 für den Datenschreibbetrieb ausgewählt ist, werden der kurzschließende Transistor EQT11 und die Stromschalttransistoren SWTa und SWTb eingeschaltet. Dann schaltet die Lese-/Schreib-Steuerschaltung 50 die Polarität der Spannungen (Versorgungsspannung VDD und Massespannung VSS) der Hauptbitleitungen MBL1 und /MBL1 entsprechend den Schreibdaten DIN. Demzufolge kann den Bitleitungen SBL11 und /SBL11 über den kurzschließenden Transistor EQT11 ein Datenschreibstrom ±Iw mit einer Richtung, die dem Pegel der Schreibdaten DIN entspricht, als hin- und herfließender Strom zugeführt werden. Das vereinfacht den Aufbau der Lese-/Schreib-Steuerschaltung 50, die als Quelle für die Zufuhr des Datenschreibstroms +Iw dient.
Dann wird die der ausgewählten Speicherzelle entsprechende Schreibwortleitung WWL selektiv aktiviert, um einen Datenschreibstrom Ip aufzunehmen. Demzufolge können Schreibdaten DIN in die ausgewählte Speicherzelle geschrieben werden.
Wenn andererseits der Speicherblock MBa11 für den Datenlesebetrieb ausgewählt ist, werden die Stromschalttransistoren SWTa und SWTb eingeschaltet, wohingegen der Kurzschließtransistor EQT11 ausgeschaltet wird. Demzufolge sind die Unterbitleitungen SBL11 und /SBL11 jeweils elektrisch mit den Hauptbitleitungen MBL1 und /MBL1 verbunden.
In der zweiten Ausführungsform wird ein sogenannter komplementärer Datenlesebetrieb unter Verwendung von Dummy- Speicherzellen DMC ausgeführt. Für den komplementären Datenlesebetrieb ist für jede Hauptbitleitung MBL und /MBL eine Dummy-Speicherzelle DMC bereitgestellt. Fig. 11 zeigt beispielhaft die Dummy-Speicherzellen, die jeweils den Hauptbitleitungen MBL1 und /MBL1 entsprechen.
Jede Dummy-Speicherzelle DMC beinhaltet einen Zugrifftransistor ATR und einen Ersatzwiderstand Rd. Der elektrische Widerstandswert des Ersatzwiderstands Rd ist ein Zwischenwert der elektrischen Widerstandswerte R1 und R0 der MTJ-Speicherzelle (das heißt R1 > Rd > R0). Die elektrischen Widerstandswerte R1 und R0 entsprechen jeweils den Speicherdatenpegeln "1" bzw. "0".
Die der Hauptbitleitung MBL1 entsprechende Dummy-Speicherzelle DMC wird entsprechend der Aktivierung einer Dummy-Wortleitung DWL0 zwischen die Massespannung VSS und die Hauptbitleitung MBL1 geschaltet. Die der Hauptbitleitung /MBL1 entsprechende Dummy-Speicherzelle wird entsprechend der Aktivierung einer Dummy-Wortleitung DWL1 elektrisch zwischen die Hauptbitleitung /MBL1 und die Massespannung VSS geschaltet.
Die Dummy-Wortleitungen DWL0 und DWL1 werden selektiv aktiviert, je nachdem ob sich die ausgewählte Speicherzelle in einer geradzahligen oder in einer ungeradzahligen Zeile befindet. Genauer gesagt: Wenn sich die ausgewählte Speicherzelle in einer ungeradzahligen Zeile befindet, das heißt wenn die ausgewählte Speicherzelle elektrisch mit der Hauptbitleitung MBL1 verbunden ist, wird die Dummy-Wortleitung DWL1 aktiviert, um die Dummy-Speicherzelle DMC elektrisch mit der Hauptbitleitung /MBL1 zu verbinden. Wenn sich andererseits die ausgewählte Speicherzelle in einer geradzahligen Zeile befindet, wird die Dummy-Wortleitung DWL0 aktiviert, um die Dummy-Speicherzelle DMC elektrisch mit der Hauptbitleitung MBL1 zu verbinden.
Im Datenlesebetrieb wird von der ausgewählten Speicherzelle und der Dummy-Speicherzelle DMC jeweils eine elektrisch mit einer der komplementären Hauptbitleitungen MBL1 bzw. /MBL1 verbunden und die andere mit der anderen Hauptbitleitung. Dementsprechend kann der Speicherdatenwert aus der ausgewählten Speicherzelle gelesen werden, indem der Spannungsunterschied zwischen den Hauptbitleitungen MBL1 und /MBL1 erfasst wird.
Die Unterbitleitung SBL bzw. /SBL hat eine kurze Verdrahtungslänge und damit einen geringen elektrischen Widerstandswert. Daher wird die Geschwindigkeit des Lesebetriebs auch dann nicht verringert, wenn MTJ-Speicherzellen mit einem zweilagigen Speicherknotenaufbau der ersten Ausführungsform für einen verringerten Leistungsverbrauch im Datenschreibbetrieb verwendet werden.
In einer ersten Abänderung der zweiten Ausführungsform wird ein hierarchischer Unterbitleitungsaufbau beschrieben, mit dem ein Datenschreibstrom effizient zugeführt werden kann.
Mit Bezug auf Fig. 12 sind gemäß der ersten Abänderung der zweiten Ausführungsform in dem in Fig. 10 dargestellten Speicherfeld 10 die Speicherblöcke MBa11 bis MBakm durch die Speicherblöcke MBb11 bis MBbkm ersetzt. Da die Speicherblöcke MBb11 bis MBbkm denselben Aufbau haben, zeigt Fig. 12 beispielhaft den Aufbau des Speicherblocks MBb11.
Der Speicherblock MBb11 unterscheidet sich von dem in Fig. 11 dargestellten Speicherblock MBa11 in den Positionen der Kurzschließtransistoren EQT11 und der Stromschalttransistoren SWTa und SWTb.
Im Speicherblock MBb11 verbindet der Kurzschließtransistor EQT11 die Unterbitleitungen SBL11 und /SBL11 an ihrem jeweiligen einen Ende miteinander, das der Lese-/Schreib- Steuerschaltung 50 zugewandt ist. In ähnlicher Weise ist der Stromschalttransistor elektrisch zwischen das andere Ende der Subbitleitung SBL11, das von der Lese-/Schreib-Steuerschaltung 50 abgewandt ist, und die Hauptbitleitung MBL1 geschaltet. Der Stromschalttransistor SWTb ist elektrisch zwischen das andere Ende der Unterbitleitung /SBL11, das von der Lese-/Schreib- Steuerschaltung 50 abgewandt ist, und die Hauptbitleitung /MBL1 geschaltet.
Mit dem obigen Aufbau fließt im Datenschreibbetrieb ein Datenschreibstrom ±Iw durch die Hauptbitleitung MBL1 und die Unterbitleitung SBL11 in entgegengesetzte Richtungen. In ähnlicher Weise fließt ein Datenschreibstrom ±Iw durch die Hauptbitleitung /MBL1 und die Unterbitleitung /SBL11 in entgegengesetzte Richtungen.
Im folgenden wird mit Bezug zu Fig. 13A und 13B beschrieben, wie in dem Speicherblock der ersten Abänderung der zweiten Ausführungsform ein Datenschreibmagnetfeld erzeugt wird.
Fig. 13A zeigt ein Datenschreibmagnetfeld, das erzeugt wird, wenn der Unterbitleitung SBL (/SBL) ein Datenschreibstrom +Iw in positiver Richtung zugeführt wird. In diesem Fall wird der Hauptbitleitung MBL (/MBL) ein Datenschreibstrom in der entgegengesetzten Richtung zugeführt. Daher wechselwirken die Datenschreibmagnetfelder, die jeweils durch die in der Unterbitleitung SBL (/SBL) und der Hauptbitleitung MBL (/MBL) fließenden Ströme erzeugt werden, in der freien magnetischen Schicht 104 in konstruktiver Weise miteinander. Der durch die Magnetisierung der einen freien magnetischen Schicht 104 erzeugte magnetische Fluss dient als magnetischer Fluss zum Magnetisieren der anderen freien magnetischen Schicht 103. Daher kann die Schaltmagnetfeldstärke mit einem kleineren Datenschreibstrom erzeugt werden.
Fig. 13B zeigt ein Datenschreibmagnetfeld, das erzeugt wird, wenn der Unterbitleitung SBL (/SBL) ein Datenschreibstrom -Iw in negativer Richtung zugeführt wird. Wie bei Fig. 13A wechselwirken die in die freie Magnetschicht 104 eingeprägten Datenschreibmagnetfelder in konstruktiver Weise miteinander. Daher kann der Datenschreibvorgang in der MTJ-Speicherzelle mit einem kleineren Datenschreibstrom durchgeführt werden.
Da mit Bezug zurück auf Fig. 12 der Aufbau des Speicherblocks MBb11 ansonsten derselbe ist wie der des in Fig. 11 dargestellten Speicherblocks MBa11, wird seine detaillierte Beschreibung nicht wiederholt. Datenlesebetrieb kann in dem Speicherblock der ersten Abänderung der zweiten Ausführungsform in derselben Art und Weise durchgeführt werden wie in dem Speicherblock MBa der zweiten Ausführungsform.
In einer zweiten Abänderung der zweiten Ausführungsform wird ein Speicherfeld beschrieben, in der jede Hauptbitleitung einer Mehrzahl von Speicherzellenspalten entspricht.
Mit Bezug auf Fig. 14 sind in dem Speicherfeld der zweiten Abänderung der zweiten Ausführungsform Unterbitleitungen SBL, /SBL unabhängig voneinander in jedem Speicherblock MBb11 bis MBbkm in jeder Speicherzellenspalte bereitgestellt. Die Speicherblöcke MBb11 bis MBbkm sind in einer Matrix angeordnet. Je zwei Unterbitleitungen SBL, /SBL bilden ein Subbitleitungspaar SBLP. Jedes Hauptbitleitungspaar MBLP entspricht einer Mehrzahl von Speicherzellenspalten. In dem in Fig. 12 dargestellten Beispiel entspricht jedes Hauptleitungsbitpaar MBLP zwei Speicherzellenspalten. Daher sind in dem gesamten Speicherfeld 10 h Hauptbitleitungspaare MBLP1 bis MBLPh bereitgestellt (wobei h eine ganze Zahl ist gleich m/2). Da für jede Hauptbitleitung MBL, /MBL in gleicher Weise wie in Fig. 11 dargestellt eine Dummy-Speicherzelle DMC bereitgestellt ist, wird ihre detaillierte Beschreibung nicht wiederholt.
Das Hauptbitleitungspaar MBLP1 wird von den Speicherblöcken MBb11 bis MBbk1 und den Speicherblöcken MBb12 bis MBbk2 gemeinsam genutzt.
Das in Fig. 12 an die Gates der Stromschalttransistor SWTa und SWTb angelegte Blockauswahlsignal BS1 ist in eine Mehrzahl von Blockauswahlsignalen aufgeteilt, um aus einer Mehrzahl von demselben Hauptbitleitungspaar MBLP entsprechenden Speicherzellen eine auszuwählen.
In dem in Fig. 14 dargestellten Beispiel wird das Blockauswahlsignal BS1 in zwei Blockauswahlsignale BS1A, BS1B aufgeteilt. Das Blockauswahlsignal BS1A wird aktiviert, wenn ein Speicherblock der ersten Zeile ausgewählt wird und die ausgewählte Speicherzelle sich in einer geradzahligen Spalte befindet. Andererseits wird das Blockauswahlsignal BS1B aktiviert, wenn ein Speicherblock der ersten Zeile ausgewählt ist und die ausgewählte Speicherzelle sich in einer geradzahligen Spalte befindet. Anders ausgedrückt wird eines der derselben Speicherblockzeile entsprechenden Blockauswahlsignale BS1A, BS1B aktiviert je nachdem, ob sich die ausgewählte Speicherzelle in einer geradzahligen oder in einer ungeradzahligen Spalte befindet.
Die Blockauswahlsignale BS1A bis BSkA werden jeweils zu den Speicherblöcken MBb11 bis MBbk1 übertragen, und die Blockauswahlsignale BS1B bis BSkB jeweils zu den Speicherblöcken MBb12 bis MBbk2. Ein bestimmter die ausgewählte Speicherzelle beinhaltender Speicherblock kann durch die Kombination des Hauptbitleitungspaares MBLP und des Blockauswahlsignals BS1A, BS1B bis BSkA, BSkB bezeichnet werden.
Der obige Aufbau verringert die Anzahl der für das gesamte Speicherfeld 10 erforderlichen Hauptbitleitungen. Daher ist ein Verdrahtungsabstand der Hauptbitleitungen sichergestellt.
Dementsprechend ist für die Hauptbitleitungen, die in dem Datenschreibbetrieb einen relativ hohen Strom empfangen, eine hinreichende Verdrahtungsbreite sichergestellt, das heißt eine hinreichende Querschnittsfläche, wodurch die Stromdichte verringert werden kann. Das unterdrückt Elektromigration in der Hauptbitleitung, wodurch eine Verbesserung der Betriebszuverlässigkeit der MRAM-Vorrichtung ermöglicht wird.
Da die Anzahl der Hauptbitleitungen verringert ist, ist auch die Anzahl der Dummy-Speicherzellen verringert. Das ermöglicht eine Verringerung der Chipfläche.
In den folgenden Abänderungen der zweiten Ausführungsform wird ein Speicherfeld beschrieben, in dem jeder Speicherblock einen offenen Bitleitungsaufbau aufweist.
Mit Bezug auf Fig. 15 sind in dem Speicherfeld 10 der dritten Abänderung der zweiten Ausführungsform die Speicherblöcke MBc11 bis MBckh in k Zeilen und h Spalten angeordnet. Jeder Speicherblock MBc11 bis MBckh beinhaltet zwei Speicherzellenspalten. Vorausgesetzt, dass die Anzahl der Speicherzellenzeilen und der Speicherzellenspalten dieselbe ist wie in der zweiten Ausführungsform, wird die Anzahl der Speicherblöcke gegenüber der zweiten Ausführungsform auf die Hälfte reduziert. Im folgenden werden die Speicherblöcke MBc11 bis MBchk gelegentlich allgemein als Speicherblöcke MBc bezeichnet.
Die Hauptbitleitungen MBL1 bis MBLm sind jeweils entsprechend den Speicherzellenspalten angeordnet. Anders ausgedrückt entspricht jeder Speicherblock MBC einem Paar von Hauptbitleitungen MBL.
Schreibauswahlsignale WMB1A, WMB1B bis WMBkA, WMBkB sind zusätzlich zu den in Fig. 10 dargestellten Blockauswahlsignalen BS1 bis BSk bereitgestellt. Die Schreibauswahlsignale WMB1A, WMB1B bis WMBkA, WMBkB werden selektiv aktiviert entsprechend der Speicherblockzeile der ausgewählten Speicherzelle und je nachdem, ob die ausgewählte Speicherzelle sich in einer ungradzahligen oder in einer gradzahligen Spalte befindet. Das Schreibauswahlsignal WMB1A wird zum Beispiel aktiviert, wenn die ausgewählte Speicherzelle der ersten Speicherblockzeile entspricht und in einer ungradzahligen Spalte angeordnet ist. In ähnlicher Weise wird das Schreibauswahlsignal WMB1B aktiviert, wenn die ausgewählte Speicherzelle der ersten Speicherblockzeile entspricht und in einer gradzahligen Spalte angeordnet ist.
Fig. 16 ist ein Schaltbild des in Fig. 15 dargestellten Speicherblocks MBc. Da die Speicherblöcke MBc11 bis MBckh denselben Aufbau haben, ist in Fig. 16 beispielhaft der Aufbau des Speicherblocks MBc11 dargestellt.
Mit Bezug auf Fig. 16 weist der Speicherblock MBc11 Speicherzellen auf, die in drei Zeilen und zwei Spalten angeordnet sind. In dem Speicherblock MBc11 sind Unterbitleitungen SBL11 und /SBL11 bereitgestellt. In jeder Speicherzellenzeile ist für jede Unterbitleitung SBL11, /SBL11 eine MTJ-Speicherzelle MCa bereitgestellt.
Der Speicherblock MBc11 weist weiterhin Stromschalttransistoren SWTa, SWTb, SWTc und SWTd auf.
Der Stromschalttransistor SWTa ist elektrisch zwischen die Hauptbitleitung MBL1 und ein Ende der Unterbitleitung SBL11 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Der Stromschalttransistor SWTb ist elektrisch zwischen die Hauptbitleitung MBL2 (/MBL1) und ein ende der Unterbitleitung /SBL11 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Die Stromschalttransistoren SWTa und SWTb empfangen an ihrem jeweiligen Gate das Blockauswahlsignal BS1.
Der Stromschalttransistor SWTc ist elektrisch zwischen die Hauptbitleitung MBL2 und das andere Ende der Unterbitleitung SBL11 geschaltet, das von der Lese-/Schreib-Steuerschaltung 50 abgewandt ist. Der Stromschalttransistor SWTd ist elektrisch zwischen die Hauptbitleitung MBL1 und das andere Ende der Unterbitleitung /SBL11 geschaltet, das von der Lese-/Schreib- Steuerschaltung 50 abgewandt ist. Die Stromschalttransistoren SWTc und SWTd empfangen an ihrem Gate jeweils die Schreibauswahlsignale WMB1A und WMB1B.
Im folgenden wird der Datenschreibbetrieb in dem Speicherblock MBc11 beschrieben.
Wenn eine mit der Unterbitleitung SBL11 verbundene Zelle für den Datenschreibbetrieb ausgewählt ist, werden das Blockauswahlsignal BS1 und das Schreibauswahlsignal WMB1A auf H-Pegel aktiviert, und die Stromschalttransistoren SWTa, SWTb und SWTc werden eingeschaltet. Der Stromschalttransistor SWTd ist ausgeschaltet. Demzufolge wird durch die Hauptbitleitung MBL1, den Stromschalttransistor SWTa, die Unterbitleitung SWL11, den Stromschalttransistor SWTc und die Hauptbitleitung MBL2 (/MBL1) ein Strompfad gebildet.
In ähnlicher Weise werden, wenn eine mit der Unterbitleitung /SBL11 verbundene Speicherzelle für den Datenschreibbetrieb ausgewählt ist, das Blockauswahlsignal BS1 und das Schreibauswahlsignal WMB1B auf H-Pegel aktiviert, und die Stromschalttransistoren SWTa, SWTb und SWTd werden eingeschaltet. Der Stromschalttransistor SWTc ist ausgeschaltet. Demzufolge wird durch die Hauptbitleitung MBL1, den Stromschalttransistor SWTd, die Unterbitleitung /SBL11, den Stromschalttransistor SWTb und die Hauptbitleitung MBL2 (/MBL1) ein Strompfad gebildet.
Die Lese-/Schreib-Steuerschaltung 50 stellt die Spannungen des aus den Hauptbitleitungen MBL1 und MBL2 gebildeten Paars, die dem Speicherblock MBc11 entsprechen, in derselben Weise ein wie die Spannungen der in Fig. 11 dargestellten komplementären Hauptbitleitungen MBL1 und /MBL1. Demzufolge kann der Unterbitleitung SBL11 oder /SBL11 ein Datenschreibstrom ±Iw in der dem Schreibdatenpegel DIN entsprechenden Richtung zugeführt werden.
Andererseits werden in dem Datenlesebetrieb die Stromschalttransistoren SWTc und SWTd ausgeschaltet, und die Stromschalttransistoren SWTa und SWTb werden eingeschaltet. Dementsprechend werden die Speicherzellen der ausgewählten Speicherzellenspalten elektrisch jeweils mit den Hauptbitleitungen MBL1 bzw. MBL2 verbunden. Demzufolge kann der Speicherdatenwert aus der ausgewählten Speicherzelle ausgelesen werden, in dem die Spannung auf der Hauptbitleitung MBL der ausgewählten Speicherzellenspalte erfasst wird.
Mit dem obigen Aufbau können im Datenlese- und -schreibbetrieb dieselben Wirkungen erzielt werden wie bei der zweiten Ausführungsform, selbst wenn die Unterbitleitungen und die MTJ- Speicherzellen in jedem Speicherblock mit der offenen Bitleitungsstruktur angeordnet sind.
Mit Bezug auf Fig. 17 unterscheidet sich das Speicherfeld einer vierten Abänderung der zweiten Ausführungsform von der in Fig. 15 dargestellten dritten Abänderung der zweiten Ausführungsform darin, dass die Speicherblöcke MBc11 bis MBckh durch die Speicherblöcke MBd11 bis MBdkh ersetzt sind. Im folgenden werden die Speicherblöcke MBd11 bis MBdkh gelegentlich allgemein als Speicherblock MBd bezeichnet.
Die Blockauswahlsignale BS1 bis BSk sind in die Blockauswahlsignale BS1A, BS1B bis BSkA, BSkB aufgeteilt, um das Ergebnis der Spaltenauswahl widerzuspiegeln. Da die Blockauswahlsignale BS1A, BS1ka, BSkB in derselben Weise eingestellt werden wie oben beschrieben, wird ihre detaillierte Beschreibung nicht wiederholt.
Fig. 18 ist ein Schaltbild des in Fig. 17 dargestellten Speicherblocks MBd. Da die Speicherblöcke MBd11 bis MBdkh denselben Aufbau aufweisen, zeigt Fig. 18 beispielhaft den Aufbau des Speicherblocks MBd11.
Mit Bezug auf Fig. 18 unterscheidet sich der Speicherblock MBd11 von dem in Fig. 16 dargestellten Speicherblock MBc11 darin, dass der Speicherblock MBd11 die Stromschalttransistoren SWTc, SWTd, SWTe und SWTf beinhaltet.
Der Stromschalttransistor SWTc ist elektrisch zwischen die Hauptbitleitung MBL2 und ein Ende der Unterbitleitung SBL11 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Der Stromschalttransistor SWTd ist elektrisch zwischen die Hauptbitleitung MBL1 und ein Ende der Unterbitleitung /SBL11 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Die Stromschalttransistoren SWTc und SWTd empfangen an ihrem Gate jeweils die Schreibauswahlsignale WMB1A bzw. WMB1B.
Der Stromschalttransistor SWTe ist elektrisch zwischen die Hauptbitleitung MBL1 und das andere Ende der Unterbitleitung SBL11 geschaltet, das von der Lese-/Schreib-Steuerschaltung 50 abgewandt ist. Der Stromschalttransistor SWTf ist elektrisch zwischen die Hauptbitleitung MBL2 und das andere Ende der Unterbitleitung /SBL11 geschaltet, das von der Lese-/Schreib- Steuerschaltung 50 abgewandt ist. Die Stromschalttransistoren SWTe und SWTf empfangen an ihrem Gate jeweils die Blockauswahlsignale BS1A bzw. BS1B.
Im folgenden wird der Datenschreibbetrieb in dem Speicherblock MBd11 beschrieben.
Wenn eine mit der Unterbitleitung SBL11 verbundene Speicherzelle für den Datenschreibbetrieb ausgewählt ist, werden das Blockauswahlsignal BS1A und das Schreibauswahlsignal WMB1A aktiviert, und die Stromschalttransistoren SWTc und SWTe werden eingeschaltet. Die Stromschalttransistoren SWTd und SWTf sind ausgeschaltet. Demzufolge kann ein Datenschreibstrom ±Iw einem Strompfad zugeführt werden, der durch die Hauptbitleitung MBL1, den Stromschalttransistor SWTe, die Unterbitleitung SWL11, den Stromschalttransistor SWTc und die Hauptbitleitung MBL2 (/MBL1) gebildet wird.
Entsprechend der vierten Abänderung der zweiten Ausführungsform werden die Datenschreibmagnetfelder durch den Datenschreibstrom ±Iw erzeugt, der durch die Hauptbitleitung MBL1 und die Unterbitleitung SBL11 in entgegengesetzte Richtungen fließt. Diese Datenschreibmagnetfelder werden an die ausgewählte Speicherzelle angelegt.
In dem dargestellten Beispiel werden die Datenschreibmagnetfelder durch den Datenschreibstrom ±Iw erzeugt, der durch die Hauptbitleitung MBL2 (/MBL1) und die Unterbitleitung /SBL11 in entgegengesetzte Richtungen fließt. Diese Datenschreibmagnetfelder werden an die ausgewählte Speicherzelle angelegt.
Da die Spannungen auf den zwei Hauptbitleitungen MBL1 und MBL2 des Speicherblocks MBd11 in derselben Weise gesetzt werden wie in dem in Fig. 16 dargestellten Speicherblock MBc11, wird ihre detaillierte Beschreibung nicht wiederholt.
Im Datenschreibbetrieb gemäß der vierten Abänderung der zweiten Ausführungsform ist die ausgewählte Speicherzelle den Datenschreibmagnetfeldern ausgesetzt, die wie in dem in Fig. 13 dargestellten Fall in der freien magnetischen Schicht 104 des magnetisch-resistiven Tunnelelements 100a in konstruktiver Weise miteinander wechselwirken.
Demzufolge kann zusätzlich zu den Wirkungen der dritten Abänderung der zweiten Ausführungsform die Schaltmagnetfeldstärke in der freien magnetischen Schicht des magnetisch-resistiven Tunnelelements durch einen kleineren Datenschreibstrom erzeugt werden. Das ermöglicht eine Verringerung des Leistungsverbrauchs.
Im Datenlesebetrieb wird entweder das Blockauswahlsignal BS1A oder BS1B selektiv aktiviert, je nachdem ob die ausgewählte Speicherzelle der Unterbitleitung SBL11 oder /SBL11 entspricht. Die Schreibauswahlsignale WMB1A und WMB1B sind in dem Datenlesebetrieb deaktiviert.
Dementsprechend sind in dem Datenlesebetrieb die Stromschalttransistoren SWTc und SWTd ausgeschaltet. Der Stromschalttransistor SWTe bzw. SwTf wird selektiv eingeschaltet, je nachdem, ob die ausgewählte Speicherzelle sich in einer ungradzahligen oder in einer gradzahligen Spalte befindet.
Mit der obigen Struktur ist die ausgewählte Speicherzelle mit einer der beiden dem Speicherblock der ausgewählten Speicherzelle entsprechenden Bitleitungen (das heißt mit der der ausgewählten Speicherzelle entsprechenden Bitleitung) über die Unterbitleitung SBL bzw. /SBL elektrisch verbunden.
Da keine MTJ-Speicherzelle mit der anderen Hauptbitleitung verbunden ist, wird wie in der zweiten Ausführungsform eine Dummy- Speicherzelle DMC zum komplementären Datenlesebetrieb mit ihr verbunden. Demzufolge wird ein Lesebetriebsspielraum verbessert. Anders ausgedrückt, wird zum Ausführen des komplementären Datenlesebetriebs wie in Fig. 17 dargestellt eine Dummy- Speicherzelle, die durch eine Dummy-Wortleitung DWL0 ausgewählt wird, für eine der zwei benachbarten Hauptbitleitungen bereitgestellt, und eine Dummy-Speicherzelle, die durch eine Dummy- Wortleitung DWL1 ausgewählt wird, für die andere Hauptbitleitung.
In einer fünften Abänderung der zweiten Ausführungsform wird jede Hauptbitleitung MBL von einer Mehrzahl von Speicherblockspalten gemeinsam genutzt.
In dem in Fig. 19 dargestellten Speicherfeld 10 wird jedes Paar von Hauptbitleitungen MBL durch zwei Speicherblockspalten gemeinsam genutzt. Anders ausgedrückt sind zwei Hauptbitleitungen MBL für vier Speicherzellenspalten bereitgestellt.
Die in Fig. 15 dargestellten Blockauswahlsignale BS1 bis BLk sind daher in die Blockauswahlsignale BS1A, BS1B, BS1C, BS1D bis BSkA, BSkB, BSkC, BSkD aufgeteilt, die das Ergebnis der Spaltenauswahl anzeigen. Das Blockauswahlsignal zeigt an, welche der vier einem jeweiligen Paar von Hauptbitleitungen entsprechenden Speicherzellenspalten ausgewählt ist.
In ähnlicher Weise sind die Schreibauswahlsignale, die in dem Datenschreibbetrieb aktiviert werden, in die Schreibauswahlsignale WMB1A, WMB1B, WMB1C, WMB1D bis WMBkA, WMBkB, WMBkC, WMBkD aufgeteilt.
Wenn zum Beispiel eine der Unterbitleitung SBL12 entsprechende Speicherzelle in dem Speicherblock MBd12 für den Datenschreibbetrieb ausgewählt ist, werden das Blockauswahlsignal BS1C und das Schreibauswahlsignal WMB1C aktiviert. Wenn andererseits eine der Unterbitleitung /SBL12 entsprechende Speicherzelle für den Datenlesebetrieb ausgewählt ist, wird nur das Blockauswahlsignal BS1D aktiviert.
Das Blockauswahlsignal und das Schreibauswahlsignal, die in Fig. 18 an die Gates der Stromschalttransistoren SWTc, SWTd, SWTe und SWTf angelegt werden, sind durch das in Fig. 19 dargestellte Blockauswahlsignal und Schreibauswahlsignal ersetzt, die das Ergebnis der Spaltenauswahl widerspiegeln (d. h. die anzeigen, welche der vier Speicherzellenspalten ausgewählt ist). Da die Speicherblöcke MBd11 bis MBdkm ansonsten denselben Aufbau aufweisen wie in Fig. 18, wird ihre detaillierte Beschreibung hier nicht wiederholt.
Mit dem obigen Aufbau kann die Anzahl der Hauptbitleitungen MBL in dem gesamten Speicherfeld 10 weiter auf 1 verringert werden (wobei 1 eine ganze Zahl ist, die als h/2 = m/4 definiert ist). Anders ausgedrückt ist die erforderliche Anzahl von Hauptbitleitungen die Hälfte der Anzahl von Speicherzellenspalten. Demzufolge werden der Verdrahtungsabstand und die Verdrahtungsbreite (d. h. die Querschnittsfläche) der Hauptbitleitungen sichergestellt, wodurch die Stromdichte verringert wird. Das verhindert Elektromigration und ähnliches, was eine Verbesserung der Betriebsstabilität der MRAM-Vorrichtung ermöglicht.
In der dritten Ausführungsform wird eine Technologie beschrieben, bei der der hierarchische Bitleitungsaufbau der zweiten Ausführungsform auf eine MTJ-Speicherzelle angewendet wird, die einen anderen Aufbau hat als den zweilagigen Speicherknotenaufbau der ersten Ausführungsform.
Mit Bezug auf Fig. 20 beinhaltet eine MTJ-Speicherzelle MCe mit einem einlagigen Speicherknotenaufbau ein magnetisch-resistives Tunnelelement 100b und einen Zugrifftransistor ATR. Das magnetisch-resistive Tunnelelement 100b beinhaltet eine antiferromagnetische Materialschicht 101, eine feste magnetische Schicht 102, eine freie magnetische Schicht 103 und eine Tunnelbarriere 105. Das magnetisch-resistive Tunnelelement 100b hat denselben Aufbau wie das in Fig. 48 und 49 dargestellte bekannte magnetisch-resistive Tunnelelement TMR. Die MTJ-Speicherzelle MCe weist eine einzelne freie magnetische Schicht auf, die einem Speicherknoten entspricht.
Da der Zugrifftransistor ATR denselben Aufbau hat wie der der in Fig. 3 dargestellten MTJ-Speicherzelle MCa, wird seine detaillierte Beschreibung nicht wiederholt. Der Zugrifftransistor ATR ist über das Barrierenmetall 108 und die Durchkontaktierung 115 elektrisch mit dem magnetisch-resistiven Tunnelelement 100b verbunden.
Die freie magnetische Schicht 103 ist elektrisch mit der Bitleitung BL verbunden. Die Bitleitung BL ist in einer Metallverdrahtungslage ausgebildet und erstreckt sich in die Spaltenrichtung. Die Schreibwortleitung WWL ist in einer anderen Metallverdrahtungslage ausgebildet und erstreckt sich in die Zeilenrichtung. Ein Datenschreibmagnetfeld zum Ändern der Magnetisierungsrichtung der freien magnetischen Schicht 103 wird entsprechend der Vereinigung der Datenschreibmagnetfelder erzeugt, die jeweils durch einen durch die Schreibwortleitung WWL fließenden Datenschreibstrom Ip und einen durch die Bitleitung BL fließenden Datenschreibstrom ±Iw erzeugt werden.
Mit Bezug auf Fig. 21 beinhaltet eine Speicherzelle MCf mit einem zweilagigen Speicherknotenaufbau ein magnetisch-resistives Tunnelelement 100c und einen Zugrifftransistor ATR.
Das magnetisch-resistive Tunnelelement 100c beinhaltet eine antiferromagnetische Materialschicht 101, eine feste magnetische Schicht 102, freie magnetische Schichten 103, 104, eine zwischen den freien magnetischen Schichten 103 und 104 ausgebildete nichtmagnetische Zwischenschicht 107 und eine Tunnelbarriere 105.
Das magnetisch-resistive Tunnelelement 100c hat denselben Aufbau wie das in Fig. 51 dargestellte bekannte magnetischresistive Tunnelelement.
Da der Zugrifftransistor ATR denselben Aufbau hat wie der der in Fig. 3 dargestellten Speicherzelle MCa, wird seine detaillierte Beschreibung nicht wiederholt. Der Zugrifftransistor ATR ist elektrisch über das Barrierenmetall 108 und die Durchkontaktierung 115 mit dem magnetisch-resistiven Tunnelelement 110 verbunden.
Datenschreibbetrieb in die Speicherzelle MCf wird in derselben Weise ausgeführt, wie oben mit Bezug auf Fig. 52 beschrieben.
In der dritten Ausführungsform wird die hierarchische Bitleitungsstruktur auf ein Speicherfeld angewendet, das die in Fig. 20 und 21 dargestellten MTJ-Speicherzellen MCe bzw. MCf aufweist. In der dritten Ausführungsform und in ihren Abänderungen ist jeder Speicherblock so dargestellt, dass er MTJ- Speicherzellen MCe aufweist. Alternativ kann jedoch jeder Speicherblock anstelle der MTJ-Speicherzellen MCe MTJ-Speicherzellen MCf aufweisen.
Fig. 22 ist ein Schaltbild eines Speicherblocks gemäß der dritten Ausführungsform.
In der dritten Ausführungsform sind die Speicherblöcke MBa11 bis MBakm des in Fig. 10 dargestellten Speicherfelds 10 durch die Speicherblöcke MBe11 bis MBekm ersetzt. Da die Speicherblöcke MBe11 bis MBekm denselben Aufbau haben, zeigt Fig. 22 beispielhaft den Aufbau des Speicherblocks MBe11. Im folgenden werden die Speicherblöcke MBell bis MBekm gelegentlich allgemein als Speicherblöcke MBe bezeichnet.
Der in Fig. 22 dargestellte Speicherblock MBe11 unterscheidet sich von dem in Fig. 11 dargestellten Speicherblock MBa11 darin, dass die MTJ-Speicherzellen MCa durch MTJ-Speicherzellen MCe ersetzt sind. Lese- und Schreibvorgänge aus der und in die MTJ-Speicherzelle MCf werden in derselben Weise ausgeführt, wie mit Bezug auf Fig. 11 beschrieben.
Es sei angemerkt, dass in der dritten Ausführungsform und ihren Abänderungen jeder Speicherblock so dargestellt ist, dass er drei Speicherzellenzeilen aufweist. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Jeder Speicherblock kann eine beliebige Anzahl von Speicherzellenzeilen größer gleich 2 aufweisen.
Durch Anwendung der hierarchischen Bitleitungsstruktur können dieselben Wirkungen erzielt wie bei der zweiten Ausführungsform, selbst wenn das Speicherfeld die bekannten MTJ- Speicherzellen beinhaltet.
Mit Bezug auf Fig. 23 sind in der ersten Abänderung der dritten Ausführungsform in dem in Fig. 10 dargestellten Speicherfeld 10 die Speicherblöcke MBa11 bis MBakm durch die Speicherblöcke MBf11 bis MBfkm ersetzt. Da die Speicherblöcke MBf11 bis MBfkm denselben Aufbau haben, ist in Fig. 23 beispielhaft der Aufbau des Speicherblocks MBf11 dargestellt. Im folgenden werden die Speicherblöcke MBf11 bis MBfkm gelegentlich allgemein als Speicherblöcke MBf bezeichnet. Der Speicherblock MBf11 der ersten Abänderung der dritten Ausführungsform unterscheidet sich von dem in Fig. 12 dargestellten Speicherblock MBb11 darin, dass der Stromschalttransistor SWTa elektrisch zwischen die Hauptbitleitung MBL1 und ein Ende der Unterbitleitung /SBL11 geschaltet ist, das von der Lese-/Schreib-Steuerschaltung 50 abgewandt ist, und das der Stromschalttransistor SWTb elektrisch zwischen die Hauptbitleitung /MBL1 und ein Ende der Unterbitleitung SBL11 geschaltet ist, die von der Lese-/Schreib- Steuerschaltung 50 abgewandt ist. Darüber hinaus sind die Speicherzellen MCa durch die Speicherzellen MCe ersetzt.
Mit dem obigen Aufbau wird ein Datenschreibstrom ±Iw für den Datenschreibbetrieb durch den Kurzschließtransistor EQT11 zurückgeleitet und fließt durch die Hauptbitleitung MBL1 und die Unterbitleitung SBL11 in dieselbe Richtung. In ähnlicher Weise fließt ein Datenschreibstrom ±Iw durch die Hauptbitleitung /MBL1 und die Unterbitleitung /SBL11 in dieselbe Richtung.
Im folgenden wird mit Bezug auf Fig. 24A und 24B beschrieben, wie in dem in Fig. 23 dargestellten Speicherblock ein Datenschreibmagnetfeld erzeugt wird.
Fig. 24A zeigt ein Beispiel, in dem ein Datenschreibstrom +Iw in positiver Richtung der Unterbitleitung SBL (/SBL) zugeführt wird. In diesem Fall wird einer entsprechenden Hauptbitleitung MBL (/MBL) ein Datenschreibstrom mit derselben Richtung zugeführt. Dementsprechend wechselwirken die jeweils durch diese Datenschreibströme erzeugten Magnetfelder in der freien magnetischen Schicht 103 in konstruktiver Weise miteinander.
Fig. 24B zeigt ein Beispiel, in dem ein Datenschreibstrom -Iw in negativer Richtung der Unterbitleitung SBL (/SBL) zugeführt wird. Auch in diesem Fall wechselwirken die jeweils durch die in der Unterbitleitung SBL (/SBL) und der Hauptbitleitung MBL (/MBL) fließenden Ströme erzeugten Datenmagnetfelder in der freien magnetischen Schicht 103 in einer konstruktiven Weise miteinander.
Demzufolge kann die Schaltmagnetfeldstärke in der freien magnetischen Schicht 103 mit einem kleineren Datenschreibstrom erreicht werden. Das ermöglicht eine Verringerung des Leistungsverbrauchs der MRAM-Vorrichtung und eine Verringerung des magnetischen Rauschens, das für andere Speicherzellen als die ausgewählte Speicherzelle beim Datenschreibbetrieb erzeugt wird.
Durch Anwendung des hierarchischen Bitleitungsaufbaus kann sogar in den bekannten MTJ-Speicherzellen eine erhöhte Geschwindigkeit im Lesebetrieb und ein verringerter Leistungsverbrauch verwirklicht werden.
Wenn die in Fig. 21 dargestellten MTJ-Speicherzellen MCf mit einem bekannten zweilagigen Speicherknotenaufbau verwendet werden, ist ein mit demselben Datenschreibstrom ±Iw erzeugtes Datenschreibmagnetfeld in der freien magnetischen Schicht 103 größer als in der freien magnetischen Schicht 104. Dadurch kann auch wenn die freien magnetischen Schichten 103 und 104 mit demselben magnetischen Moment (Magnetisierungsschwellwert) entworfen sind, die freie magnetische Schicht 104 entsprechend der Magnetisierung der freien magnetischen Schicht 103 magnetisiert werden. Es sollte beachtet werden, dass wenn die freie magnetische Schicht 103 wie oben mit Bezug auf Fig. 51 beschrieben so entworfen ist, dass sie ein höheres magnetisches Moment (Magnetisierungsschwellwert) aufweist als die freie magnetische Schicht 104, die Magnetisierung der freien magnetischen Schichten 103 und 104, das heißt der Datenschreibvorgang, mit verbesserter Zuverlässigkeit durchgeführt werden kann.
Mit Bezug auf Fig. 25 sind in der zweiten Abänderung der dritten Ausführungsform in dem in Fig. 15 dargestellten Speicherfeld 10 die Speicherblöcke MBc11 bis MBckm durch die Speicherblöcke MBg11 bis MBgkm ersetzt. Da die Speicherblöcke MBg11 bis MBgkm denselben Aufbau haben, zeigt Fig. 25 beispielhaft den Aufbau des Speicherblocks MBg11. Im folgenden werden die Speicherblöcke MBg11 bis MBgkm gelegentlich allgemein als Speicherblöcke MBg bezeichnet.
Der Speicherblock MBg11 in der zweiten Abänderung der dritten Ausführungsform hat denselben Aufbau wie der in Fig. 16 dargestellte Speicherblock MBc11, außer dass die Speicherzellen MCa durch die Speicherzellen MCf ersetzt sind. Die Unterbitleitungen SBL11, /SBL11 sind entsprechend dem offenen Bitleitungsaufbau angeordnet. In jeder Speicherzellenspalte ist in jeder Speicherzellenzeile eine MTJ-Speicherzelle MCe bereitgestellt.
Da die Verschaltung und die Ein/Ausschaltbedingungen der Stromschalttransistoren SWTa, SWTb, SWTc und SWTd dieselben sind, wie mit Bezug auf Fig. 16 beschrieben, wird ihre detaillierte Beschreibung nicht wiederholt.
Mit dem obigen Aufbau können dieselben Wirkungen wie bei der dritten Abänderung der zweiten Ausführungsform erzielt werden, selbst wenn das Speicherfeld bekannte MTJ-Speicherzellen aufweist, die entsprechend dem offenen Bitleitungsaufbau angeordnet sind.
Mit Bezug auf Fig. 26 sind in der dritten Abänderung der dritten Ausführungsform in dem in Fig. 15 dargestellten Speicherfeld 10 die Speicherblöcke MBc11 bis MBckm durch die Speicherblöcke MBh11 bis MBhkm ersetzt. Da die Speicherblöcke MBh11 bis MBhkm denselben Aufbau haben, zeigt Fig. 26 beispielhaft den Aufbau des Speicherblocks MBh11. Im folgenden werden die Speicherblöcke MBh11 bis MBhkm gelegentlich allgemein als Speicherblöcke MBh bezeichnet.
Der Speicherblock MBh11 in der dritten Abänderung der dritten Ausführungsform unterscheidet sich von dem in Fig. 25 dargestellten Speicherblock MBg11 darin, dass die Stromschalttransistoren SWTa, SWTb durch Stromschalttransistoren SWTe, SWTf ersetzt sind.
Der Stromschalttransistor SWTe ist elektrisch zwischen die Hauptbitleitung MBL1 und ein Ende der Unterbitleitung SBL11 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Der Stromschalttransistor SWTf ist elektrisch zwischen die Hauptbitleitung /MBL1 und ein Ende der Unterbitleitung /SBL1 geschaltet, das der Lese-/Schreib-Steuerschaltung 50 zugewandt ist. Die Stromschalttransistoren SWTe und SWTf empfangen an ihrem Gate jeweils die Blockauswahlsignale BS1A bzw. BS1B.
Mit der obigen Anordnung kann durch Einschalten der Stromschalttransistoren SWTc und SWTe der Unterbitleitung SBL11 ein Datenschreibstrom ±Iw mit derselben Richtung wie der der Hauptbitleitung MBL1 zugeführt werden. Andererseits kann durch Einschalten der Stromschalttransistoren SWTd und SWTf der Unterbitleitung /SBL11 ein Datenschreibstrom ±Iw in derselben Richtung wie der der Hauptbitleitung MBL2 (/MBL1) zugeführt werden.
Im Datenlesebetrieb sind die Stromschalttransistoren SWTc und SWTd ausgeschaltet, und einer der Stromschalttransistoren SWTe und SWTf, der der ausgewählten Speicherzelle entspricht, wird eingeschaltet. Wie in dem in Fig. 18 dargestellten Speicherblock MBd11 wird eine Leitung aus dem Paar von Hauptbitleitungen, die nicht elektrisch mit der ausgewählten Speicherzelle verbunden ist, zum Ausführen komplementären Datenlesebetriebs mit einer Dummy-Speicherzelle verbunden.
Entsprechend der dritten Ausführungsform und ihrer Abänderungen können durch Anwenden des hierarchischen Bitleitungsaufbaus Datenschreib- und -lesevorgänge auch in dem Speicherfeld mit bekannten MTJ-Speicherzellen durchgeführt werden. Insbesondere wechselwirken die Datenschreibmagnetfelder, die jeweils durch die in der Hauptbitleitung und der Unterbitleitung fließenden Datenströme erzeugt werden, in der freien magnetischen Schicht in konstruktiver Weise miteinander. Das ermöglicht eine Verringerung des Datenschreibstroms und damit eine Verringerung des magnetischen Rauschens und des Leistungsverbrauchs.
In der vierten Ausführungsform wird ein anderes Aufbaubeispiel der in der ersten Ausführungsform beschriebenen Speicherzelle mit einem zweilagigen Speicherknotenaufbau beschrieben.
Mit Bezug auf Fig. 27 beinhaltet eine Speicherzelle mit einem zweilagigen Speicherknotenaufbau entsprechend der vierten Ausführungsform ein magnetisch-resistives Tunnelelement 100d und einen Zugrifftransistor ATR. Das magnetisch-resistive Tunnelelement 100d beinhaltet eine antiferromagnetische Schicht 101, eine feste magnetische Schicht 102, freie magnetische Schichten 103 und 104, eine Tunnelbarriere 105 und eine Zwischenschicht 107.
In der vierten Ausführungsform erstreckt sich die Zwischenschicht 107 in der Zeilenrichtung und bildet die Schreibwortleitung WWL. Die Bitleitung BL erstreckt sich in die Spaltenrichtung und ist in einer Metallverdrahtungslage ausgebildet, die oberhalb oder unterhalb des magnetisch-resistiven Tunnelelements 100d ausgebildet ist. In dem in Fig. 27 dargestellten Beispiel ist die Bitleitung BL in einer oberhalb des magnetisch-resistiven Tunnelelements 100d angeordneten Lage ausgebildet.
Der Zugrifftransistor ATR ist elektrisch zwischen das magnetisch-resistive Tunnelelement 100d und die Bitleitung BL geschaltet. Die sich in der Zeilenrichtung erstreckende Lesewortleitung WL ist an dem Gate des Zugrifftransistors ATR ausgebildet.
Im folgenden mit Bezug zu Fig. 28A und 28B beschrieben, wie in der MTJ-Speicherzelle MCg ein Datenschreibmagnetfeld erzeugt wird. Fig. 28A und 28B entsprechen einem Querschnitt entlang der Linie R-S in Fig. 27.
In dem in Fig. 28A dargestellten Beispiel wird der Bitleitung BL ein Datenschreibstrom +Iw in positiver Richtung zugeführt. In dem in Fig. 28B dargestellten Beispiel wird der Bitleitung BL ein Datenschreibstrom -Iw in negativer Richtung zugeführt. In beiden in Fig. 28A und 28B dargestellten Beispielen fließt durch die Zwischenschicht 107 (die Schreibwortleitung WWL) ein Datenschreibstrom Ip in einer festen Richtung.
Die freien magnetischen Schichten 103 und 104 werden durch den durch die Zwischenschicht 107 fließenden Datenschreibstrom Ip in der schwer zu magnetisierenden Richtung magnetisiert. Mit diesem Aufbau kann die Größe eines Datenschreibstroms, der erforderlich ist, um in den freien magnetischen Schichten 103 und 104 ein Datenschreibmagnetfeld in der schwer zu magnetisierenden Richtung HA zu erzeugen, verringert werden. Das ermöglicht eine Verringerung des Leistungsverbrauchs und des magnetischen Rauschens in der MRAM-Vorrichtung.
Die freien magnetischen Schichten 103 und 104 werden durch einen durch die Bitleitung BL fließenden Datenschreibstrom ±Iw in der Vorzugsrichtung (EA) magnetisiert.
In dem magnetisch-resistiven Tunnelelement 100d wird ein durch den durch die Bitleitung BL fließenden Datenschreibstrom Iw erzeugtes Magnetfeld in der Vorzugsrichtung EA einem Magnetfeld in der schwer zu magnetisierenden Richtung HA überlagert, das durch den durch die Zwischenschicht 107 (die Schreibwortleitung WWL) fließenden Datenschreibstrom Ip erzeugt wird, wodurch der Datenschreibvorgang durchgeführt wird. Anders ausgedrückt: Um einen Datenschreibvorgang, der eine Umkehr der Magnetisierungsrichtung beinhaltet, nur in der Speicherzelle durchzuführen, die dem Magnetfeld ausgesetzt ist, das aus der Überlagerung der zwei obigen Magnetfelder entsteht, müssen die freien magnetischen Schichten 103 und 104 aus verschiedenen Materialien und mit verschiedener Dicke ausgebildet sein, so dass sie unterschiedliche magnetische Momente (Magnetisierungsschwellwerte) aufweisen.
Mit Bezug auf Fig. 29 beinhaltet das Speicherfeld 10 MTJ- Speicherzellen MCg mit einem zweilagigen Speicherknotenaufbau. Die MTJ-Speicherzellen MCg sind in n Zeilen und m Spalten angeordnet (wobei n, m natürliche Zahlen sind). Die Speicherzelle MCg beinhaltet einen Zugrifftransistor ATR und ein magnetischresistives Tunnelelement 100d.
Lesewortleitungen RWL1 bis RWLn und Schreibwortleitungen WWL1 bis WWLn sind jeweils entsprechend den Speicherzellenzeilen angeordnet. Bitleitungen BL1 bis BLm sind jeweils entsprechend den Speicherzellenspalten angeordnet.
Die Wortleitungsstromsteuerschaltung 40 verbindet in dem dem Wortleitungstreiber 30 mit dem dazwischenliegenden Speicherfeld 10 gegenüberliegenden Bereich jede Schreibwortleitung WWL mit der Massespannung VSS. Das ermöglicht es, der Schreibwortleitung, die durch den Wortleitungstreiber 30 selektiv mit der Versorgungsspannung VDD verbunden wird, einen Datenschreibstrom Ip mit einer festen Richtung zuzuführen.
Fig. 29 zeigt beispielhaft die Lesewortleitungen RWL1 und RWLn, die Schreibwortleitungen WWL1 und WWLn, die Bitleitungen BLl, BLm-1, BLm, die der ersten und n-ten Zeile und der ersten, (m - 1)-ten und m-ten Spalte entsprechen, und einige der entsprechenden Speicherzellen. Im Datenlesebetrieb wird die Zwischenschicht 107, d. h. die Schreibwortleitung WWL, fest auf die Massespannung VSS gelegt. Durch selektives Aktivieren der der ausgewählten Speicherzelle entsprechenden Lesewortleitung RWL wird das magnetisch-resistive Tunnelelement 100d elektrisch zwischen eine entsprechende Bitleitung BL und die Massespannung VSS geschaltet. Der Speicherdatenwert kann aus der ausgewählten Speicherzelle ausgelesen werden durch Erfassen einer Spannungsänderung auf der mit der ausgewählten Speicherzelle verbundenen Bitleitung.
Die Zwischenschicht 107 ist aus einem nichtmagnetischen Leiter zwischen den freien magnetischen Schichten 103 und 104 ausgebildet. Form und elektrische Eigenschaften der Zwischenschicht 107 können beliebig festgelegt werden. In der vierten Ausführungsform ist die Schreibwortleitung WWL unter Verwendung der Zwischenschicht 107 ausgebildet. Daher erstreckt sich die Zwischenschicht 107 streifenförmig in die Spaltenrichtung, so dass die Zwischenschichten 107 der MTJ-Speicherzellen derselben Speicherzellenspalte elektrisch miteinander verbunden sind.
Mit Bezug auf Fig. 30 sind in dem Speicherfeld einer ersten Abänderung der vierten Ausführungsform die Schreibwortleitungen WWL in einer hierarchischen Weise angeordnet. Genauer gesagt sind Hauptwortleitungen MWWL1 bis MWWLn entsprechend den jeweiligen Speicherzellenzeilen zusätzlich bereitgestellt. Im folgenden werden die Hauptschreibwortleitungen MWWL1 bis MWWLn gelegentlich allgemein als Hauptschreibwortleitungen MWWL bezeichnet.
In einer Speicherzelle MCh der vierten Ausführungsform ist die Schreibwortleitung WWL unter Verwendung der Zwischenschicht 107 des magnetisch-resistiven Tunnelelements 100d ausgebildet. Daher hat die Schreibwortleitung WWL einen relativ hohen elektrischen Widerstandswert. Die Schreibwortleitungen MWWL1 bis MWWLn sind unter Verwendung einer oberhalb des magnetisch-resistiven Tunnelelements 100d angeordneten Metallverdrahtungslage ausgebildet.
In jeder Speicherzellenzeile sind die Hauptschreibwortleitung MWWL und die Schreibwortleitung WWL an ihrem einen Ende in dem Bereich, der dem Wortleitungstreiber 30 gegenüberliegt (in dem Bereich der Wortleitungsstromsteuerschaltung 40) elektrisch miteinander verbunden. Jede Schreibwortleitung WWL, d. h. die Zwischenschicht 107, ist an ihren einem Ende, das sich bei dem Wortleitungstreiber 30 befindet, elektrisch mit der Massespannung VSS verbunden. Im Datenschreibbetrieb verbindet der Wortleitungstreiber 30 die der ausgewählten Speicherzelle entsprechende Hauptschreibwortleitung MWWL entsprechend dem Ergebnis der Zeilenauswahl mit der Versorgungsspannung VDD.
Mit dem obigen Aufbau kann der Hauptschreibwortleitung MWWL und der Schreibwortleitung WWL der der ausgewählten Speicherzelle entsprechenden Speicherzellenzeile ein Datenschreibstrom Ip in entgegengesetzter Richtung zugeführt werden. Die Datenschreibströme, die jeweils durch die Hauptschreibwortleitung MWWL und die Schreibwortleitung WWL fließen, erzeugen jeweils in den freien magnetischen Schichten der ausgewählten Speicherzelle Magnetfelder in der schwer zu magnetisierenden Richtung (HA). Diese Magnetfelder wechselwirken in einer konstruktiven Weise miteinander. Demzufolge kann der Datenschreibstrom Ip weiter verringert werden.
Ein Datenschreibstrom ±Iw wird der Bitleitung BL der der ausgewählten Speicherzelle entsprechenden Speicherzellenspalte mit der dem Schreibdatenpegel DIN entsprechenden Richtung zugeführt, wodurch ein Datenwert in die ausgewählte Zelle geschrieben werden kann.
Im Datenlesebetrieb ist jede Hauptschreibwortleitung MWWL und jede Schreibwortleitung WWL auf Massespannung VSS gelegt, und eine der ausgewählten Speicherzelle entsprechende Lesewortleitung RWL wird aktiviert. Dadurch wird das magnetisch-resistive Tunnelelement 100d der ausgewählten Speicherzelle elektrisch zwischen eine entsprechende Bitleitung BL und die Massespannung VSS geschaltet.
Mit Bezug auf Fig. 31 ist jede Speicherzellenzeile in vorgesehen Bereiche eingeteilt, und die Schreibwortleitung jeder Speicherzelle ist entsprechend zu den jeweils vorgesehen Bereichen in Unterschreibwortleitungen aufgeteilt. So ist zum Beispiel die Schreibwortleitung WWL1 der ersten Speicherzellenzeile in k Unterschreibwortleitungen SWWL11 bis SWWL1k aufgeteilt (wobei k eine natürliche Zahl ist). In ähnlicher Weise ist die Schreibwortleitung WWL der n-ten Speicherzellenzeile in k Unterwortleitungen SWWLn1 bis SWWLnk aufgeteilt. Im folgenden werden die Unterschreibwortleitungen SWWL11 bis SWWLnk gelegentlich allgemein als Unterschreibwortleitungen SWWL bezeichnet. Unterwortleitungssignale SW1 bis SWk sind als den jeweiligen vorgesehenen Bereichen von Unterschreibwortleitungen SWWL entsprechende Signale festgelegt.
Der hierarchische Wortleitungsaufbau aus Hauptschreibwortleitung MWWL und Unterschreibwortleitung SWWL wird so auf jede Speicherzellenzeile angewendet. Wie bei der ersten Abänderung der vierten Ausführungsform ist jede Unterschreibwortleitung SWWL unter Verwendung der Zwischenschicht 107 des magnetischresistiven Tunnelelements 100d ausgebildet.
Das ermöglicht eine Verringerung der Verdrahtungslänge der Unterschreibwortleitung SWWL, die in einer dünnen Zwischenschicht mit einem hohen elektrischen Widerstandswert pro Einheit ausgebildet ist, und damit eine Verringerung des elektrischen Widerstandswerts der Unterschreibwortleitung SWWL.
Die Schreibwortleitungen MWWL1 bis MWWLn werden durch einen entsprechenden Hauptworttreiber MWD1 bis MWDn in dem Wortleitungstreiber 30 selektiv mit der Versorgungsspannung VDD verbunden. Unterworttreiber SWD11 bis SWDnk sind jeweils für die Unterwortleitungen SWWL11 bis SWWLnk bereitgestellt. Im folgenden werden die Unterworttreiber SWD11 bis SWDnk gelegentlich allgemein als Unterworttreiber SWD bezeichnet.
Jeder Unterworttreiber SWD11 bis SWDnk verbindet als Reaktion auf die Aktivierung einer entsprechenden Hauptwortschreibleitung MWWL und eines entsprechenden Unterwortauswahlsignals SWi (wobei i eine ganze Zahl im Bereich 1 bis k ist) ein Ende einer entsprechenden Unterwortleitung SWWL mit der Versorgungsspannung VDD. Jeder Unterworttreiber SWD11 bis SWDnk aktiviert so eine entsprechende Unterwortschreibleitung SWWL.
Der Unterworttreiber SWD kann zum Beispiel aus einem Schaltelement gebildet sein, das zwischen eine entsprechende Hauptwortschreibleitung MWWL und ein Ende einer entsprechenden Unterschreibwortleitung SWWL geschaltet ist und als Reaktion auf ein entsprechendes Unterwortauswahlsignal SWi ein- bzw. ausgeschaltet wird. Das andere Ende der Unterschreibwortleitung SWWL, das nicht mit dem Unterworttreiber SWD verbunden ist, ist mit der Massespannung VSS verbunden.
Die Unterworttreiber SWD sind so angeordnet, dass die jeweils durch einen durch die Hauptwortleitung MWWL fließenden Datenschreibstrom Ip und einen durch die Unterwortleitung SWWL fließenden Datenschreibstrom Ip erzeugten Magnetfelder in den freien magnetischen Schichten der ausgewählten Speicherzelle miteinander welchselwirken.
Insbesondere ist in Fig. 31 jeder Unterworttreiber SWD an einem Ende einer entsprechenden Unterschreibwortleitung SWWL angeordnet, dass von einem entsprechenden Hauptworttreiber MWD abgewandt ist. Das andere Ende der Unterschreibwortleitung SWWL, das dem Hauptworttreiber MWD zugewandt ist, ist elektrisch mit der Massespannung VSS verbunden.
Mit dem obigen Aufbau kann in der MTJ-Speicherzelle der vierten Ausführungsform ein Datenschreibstrom Ip zum Erzeugen eines erforderlichen Magnetfeldes in der schwer zu magnetisierenden Richtung (HA) verringert werden. Darüber hinaus kann der elektrische Widerstandswert der Schreibwortleitung verglichen mit dem Fall, in dem die Schreibwortleitung unter Verwendung einer in dem gesamten Speicherfeld 10 in der Zeilenrichtung ausgedehnten Zwischenschicht ausgebildet ist, verringert werden. Das ermöglicht einen Betrieb mit hoher Geschwindigkeit.
Mit Bezug auf Fig. 32 sind in der dritten Abänderung der vierten Ausführungsform wie in der zweiten Abänderung der vierten Ausführungsform Schreibwortleitungen WWL durch Verwenden von Hauptschreibwortleitungen MWWL und Unterschreibwortleitungen SWWL in einer hierarchischen Weise angeordnet. Lesewortleitungen RWL sind in derselben Weise aufgeteilt wie die Schreibwortleitungen. Die der ersten Speicherzellenzeile entsprechende Lesewortleitung RWL1 ist zum Beispiel in die Unterlesewortleitungen SRWL11 bis SRWL1k aufgeteilt, die jeweils den Unterschreibwortleitungen SWWL11 bis SWWL1k entsprechen.
Wie oben beschrieben, ist die Lesewortleitung RWL durch die Verwendung einer Gateelektrodenlage des Zugrifftransistors ATR aus einem Material mit relativ hohem Widerstand gebildet wie Polysilizium. Durch Bereitstellen von Unterlesewortleitungen SRWL mit einer verringerten Verdrahtungslänge in jeder Speicherzellenzeile kann der elektrische Widerstandswert jeder Unterlesewortleitung SRWL verringert werden.
Die Unterlesetreiber SRD11 bis SRD1k entsprechen jeweils den Unterlesewortleitungen SRWL11 bis SRWL1k. Im folgenden werden die Unterlesetreiber SRD11 bis SRD1k gelegentlich allgemein als Unterlesetreiber SRD bezeichnet. Der Unterlesetreiber SRD kann aus einem Schaltelement gebildet sein, das zwischen eine entsprechende Hauptschreibwortleitung MWWL und ein Ende einer entsprechenden Unterlesewortleitung SRWL geschaltet ist und im Datenlesebetrieb entsprechend der Aktivierung eines entsprechenden Unterwortauswahlsignals SWi eingeschaltet wird.
Sowohl im Datenlesebetrieb als auch im Datenschreibbetrieb aktivieren die Hauptworttreiber MWD1 bis MWDn selektiv eine der ausgewählten Speicherzelle entsprechende Hauptschreibwortleitung MWWL.
Mit dem obigen Aufbau kann im Datenlesebetrieb genauso wie in dem in Fig. 31 dargestellten Fall sowohl der Hauptschreibwortleitung MWWL als auch der Unterwortschreibleitung SWWL ein Schreibstrom Ip zum Erzeugen der Datenschreibmagnetfelder zugeführt werden. Dementsprechend können im Datenschreibbetrieb dieselben Wirkungen erzielt werden wie bei der in Fig. 31 dargestellten Abänderung der dritten Ausführungsform.
Im Datenlesebetrieb wird eine der ausgewählten Speicherzelle entsprechende Unterlesewortleitung SRWL als Reaktion auf die Aktivierung einer entsprechenden Hauptschreibwortleitung MWWL und das Einschalten eines entsprechenden Unterlesetreibers SRD aktiviert. Demzufolge kann ein Datenwert aus der ausgewählten Speicherzelle ausgelesen werden.
Die Unterlesewortleitung SRWL wird durch die Hauptschreibwortleitung MWWL aktiviert, die als eine Metallverdrahtung mit einem geringen elektrischen Widerstandswert ausgebildet ist. Dementsprechend kann die der ausgewählten Speicherzelle entsprechende Unterlesewortleitung SRWL schnell aktiviert werden. Anders ausgedrückt kann sich im Datenlesebetrieb ein Signal durch die Unterlesewortleitung SRWL in einer geringeren Zeit ausbreiten, wodurch eine hohe Geschwindigkeit des Datenlesebetriebs ermöglicht wird.
In der ersten bis vierten Ausführungsform ist die Schreibwortleitung WWL oder die Bitleitung BL unter Verwendung einer Zwischenschicht ausgebildet, die sich zwischen den zwei freien magnetischen Schichten in der Zeilen- oder Spaltenrichtung erstreckt. In der fünften Ausführungsform wird ein Aufbau beschrieben, der in der Lage ist, einen Datenschreibstrom nur der Zwischenschicht der ausgewählten Speicherzelle zuzuführen. Dieser Aufbau wird dadurch verwirklicht, dass in jeder Speicherzelle eine unabhängige Zwischenschicht ausgebildet wird.
Mit Bezug auf Fig. 33 sind MTJ-Speicherzellen MCp der fünften Ausführungsform in dem gesamten Speicherfeld 10 in n Zeilen und m Spalten angeordnet. Jede MTJ-Speicherzelle MCp beinhaltet ein magnetisch-resistives Tunnelelement 100a und Zugrifftransistoren ATKr, ATRw als Zugriffselemente.
Lesewortleitungen RWL1 bis RWLn und Schreibwortleitungen WWL1 bis WWLn sind entsprechend den jeweiligen Speicherzellenzeilen angeordnet. Zusätzlich sind Schreibzeilenauswahlleitungen WRSL1 bis WRSLn entsprechend der jeweiligen Speicherzellenzeilen angeordnet. Im folgenden werden die Schreibzeilenauswahlleitungen WRSL1 bis WRSLn gelegentlich allgemein als Schreibzeilenauswahlleitungen WRSL bezeichnet.
Bitleitungen BL, /BL sind entsprechend den jeweiligen Speicherzellenspalten angeordnet. Dementsprechend sind in dem gesamten Speicherfeld 10 Lesewortleitungen RWL1 bis RWLn, Schreibwortleitungen WWL1 bis WWLn, Schreibzeilenauswahlleitungen WRSL1 bis WRSLn und Bitleitungen BLS1 bis BLm, /BL1 bis /BLm angeordnet.
Im Datenschreibbetrieb wird die Schreibzeilenauswahlleitung WRSL der ausgewählten Zeile auf H-Pegel aktiviert. Der Wortleitungstreiber 30 kann so die Schreibzeilenauswahlleitung WRSL entsprechend demselben Dekodierergebnis treiben wie eine entsprechende Schreibwortleitung WWL. Auch wenn der Schreibwortleitung WWL der ausgewählten Zeile ein Datenschreibstrom Ip zugeführt wird, wird der Schreibzeilenauswahlleitung WRSL nicht aktiv ein Strom zugeführt. Das ist deshalb so, weil die Schreibzeilenauswahlleitung WRSL zum Steuern der Gatespannung eines entsprechenden Zugrifftransistors ATRw bereitgestellt ist.
In jeder MTJ-Speicherzelle MCp ist das magnetisch-resistive Tunnelelement 100a elektrisch mit einer entsprechenden Bitleitung /BL verbunden. Die Zugrifftransistoren ATKr, ATRw sind elektrisch zwischen eine entsprechende Bitleitung BL und das magnetisch-resistive Tunnelelement 100a geschaltet. Die Gatespannung des Zugrifftransistors ATR wird durch eine entsprechende Lesewortleitung RWL gesteuert, und die Gatespannung des Zugrifftransistors ATRw durch eine entsprechende Schreibzeilenauswahlleitung WRSL.
Mit Bezug auf Fig. 34 ist in der fünften Ausführungsform die Zwischenschicht 107 aus einem nichtmagnetischen Leiter ausgebildet, und jede MTJ-Speicherzelle MCp hat eine unabhängige Zwischenschicht 107. Ein Ende der Zwischenschicht 107 ist elektrisch mit einer entsprechenden Bitleitung /BL verbunden. Das andere Ende der Zwischenschicht 107 ist über den Zugrifftransistor ATRw elektrisch mit einer entsprechenden Bitleitung BL verbunden. Anders ausgedrückt: Der Zugrifftransistor ATRw ist in Serie mit der Zwischenschicht 107 zwischen die entsprechenden Bitleitungen BL, /BL geschaltet und dient zur selektiven Zufuhr eines Datenschreibstroms zu der Zwischenschicht 107.
Datenschreibbetrieb wird in dem magnetisch-resistiven Tunnelelement 100a in derselben Weise durchgeführt, wie oben mit Bezug auf Fig. 4A und 4B beschrieben. Insbesondere wird der Zwischenschicht 107 durch Steuerung der Spannungen an ihren beiden Enden entsprechend dem Schreibdatenpegel ein Datenschreibstrom +1w oder -Iw zugeführt. Die freien magnetischen Schichten 103 und 104 können so entsprechend dem Datenschreibpegel magnetisiert werden.
Der Zugrifftransistor ATKr ist zwischen der antiferromagnetischen Materialschicht 101 und einer entsprechenden Bitleitung BL bereitgestellt. Eine Schreibzeilenauswahlleitung WRSL und eine Lesewortleitung RWL sind jeweils mit dem Gate der Zugrifftransistoren ATRw und ATKr verbunden.
Mit Bezug auf Fig. 35 aktiviert der Wortleitungstreiber 30 im Datenlesebetrieb die Lesewortleitung RWL der ausgewählten Zeile von L-Pegel zum H-Pegel. Als Reaktion darauf wird der Zugrifftransistor ATKr der ausgewählten Zeile eingeschaltet. Da die Spannungen auf jeder Schreibzeilenauswahlleitung WRSL und auf jeder Schreibwortleitung WWL auf L-Pegel (Massespannung VSS) gehalten werden, ist jeder Zugrifftransistor ATRw ausgeschaltet.
Die Lese-/Schreib-Steuerschaltungen 50, 60 verbinden die Bitleitung /BL mit der Massespannung VSS und führen der Bitleitung BL einen Datenlesestrom Is zu. Der eingeschaltete Zugriffstransistor ATKr ermöglicht es, dass das magnetisch-resistive Tunnelelement 100a der ausgewählten Speicherzelle elektrisch zwischen die den Lesestrom Is aufnehmende Bitleitung BL und die Massespannung VSS geschaltet wird. Demzufolge ändert sich die Spannung auf der Bitleitung BL entsprechend dem Speicherdatenwert der ausgewählten MTJ-Speicherzelle. Der Speicherdatenwert kann durch Erfassen der Spannung auf der Bitleitung BL aus der ausgewählten MTJ-Speicherzelle ausgelesen werden.
Im Datenschreibbetrieb aktiviert der Wortleitungstreiber 30 das Schreibzellenauswahlsignal WRSL und die Schreibwortleitung WWL der ausgewählten Zeile auf H-Pegel (Versorgungsspannung VCC). Demzufolge wird der Schreibwortleitung WWL der ausgewählten Zeile ein Datenschreibstrom Ip zugeführt, und der Zugrifftransistor ATRw der ausgewählten Zeile wird eingeschaltet.
Die Lese-/Schreib-Steuerschaltungen 50, 60 setzen eine der Bitleitungen WL, /WL der ausgewählten Spalte entweder auf die Versorgungsspannung VCC oder auf die Massespannung VSS und die andere Bitleitung auf die andere Spannung. So setzt zum Beispiel zum Schreiben des Datenwerts "1" die Lese-/Schreib- Steuerschaltung 50, 60 die Bitleitung BL auf die Versorgungsspannung VCC und die Bitleitung /BL auf die Massespannung VSS, so dass der Zwischenschicht 107 ein Datenschreibstrom +Iw zugeführt wird. Zum Schreiben des Datenwerts "0" setzt andererseits die Lese-/Schreib-Steuerschaltung 50, 60 die Bitleitung /BL auf die Versorgungsspannung VCC und die Bitleitung BL auf die Massespannung VSS, so dass der Zwischenschicht 107 ein Datenschreibstrom -Iw zugeführt wird. Die Bitleitungen BL, /BL der nichtausgewählten Spalten werden auf Massespannung VSS gelegt.
Im Datenschreibbetrieb wird so nur der Zwischenschicht 107 der ausgewählten Speicherzelle ein Datenschreibstrom zugeführt. Auch wenn eine nicht ausgewählte Speicherzelle sich in derselben Speicherzellenspalte oder Speicherzellenzeile befindet wie die ausgewählte Speicherzelle, wird ein Datenschreibstrom ±Iw der Zwischenschicht 107 der nichtausgewählten Speicherzelle nicht zugeführt. Die Bitleitungen BL, /BL befinden sich entfernt von dem magnetisch-resistiven Tunnelelement. Daher kann in der fünften Ausführungsform verhindert werden, dass Daten irrtümlich in die nichtausgewählten Speicherzellen geschrieben werden.
Mit Bezug auf Fig. 36 sind in einer ersten Abänderung der fünften Ausführungsform MTJ-Speicherzellen MCq im gesamten Speicherfeld 10 in n Zeilen und m Spalten angeordnet. Jede MTJ- Speicherzelle MCq beinhaltet ein mit einer entsprechenden Bitleitung verbundenes magnetisch-resistives Tunnelelement 100a, einen zwischen einer entsprechenden Bitleitung /BL und dem magnetisch-resistiven Tunnelelement 100a bereitgestellten Zugriffstransistor ATRw und einen zwischen dem magnetischresistiven Tunnelelement 100a und der Massespannung VSS bereitgestellten Zugrifftransistors ATKr. Die Gatespannung des Zugrifftransistors ATKr wird durch eine entsprechende Lesewortleitung RWL gesteuert, und die Gatespannung des Zugrifftransistors ATRw durch eine entsprechende Schreibzeilenauswahlleitung WRSL.
Da die Lesewortleitungen RWL, die Schreibwortleitungen WWL, die Schreibzeilenauswahlleitungen WRSL und die Bitleitung BL, /BL in derselben Weise angeordnet sind wie in der fünften Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Mit Bezug auf Fig. 37 beinhaltet jede MTJ-Speicherzelle MCq in der ersten Abänderung der fünften Ausführungsform eine unabhängige Zwischenschicht 107. Ein Ende der Zwischenschicht 107 ist mit einer entsprechenden Bitleitung BL verbunden, und ihr anderes Ende ist über den Zugrifftransistor ATRw mit einer entsprechenden Bitleitung /BL verbunden. Dementsprechend ist wie in der fünften Ausführungsform der Zugrifftransistor ATRw in Serie mit der Zwischenschicht 107 zwischen die entsprechenden Bitleitungen BL und /BL geschaltet und dient dazu, der Zwischenschicht 107 selektiv einen Datenschreibstrom zuzuführen. Der Zugrifftransistor ATKr ist zwischen die antiferromagnetische Materialschicht 101 und die Massespannung VSS geschaltet.
Der Zugrifftransistor ATRw wird eingeschaltet, wenn eine entsprechende Schreibzeilenauswahlleitung WRSL auf H-Pegel (Versorgungsspannung VCC) gesetzt wird, und er wird ausgeschaltet, wenn die entsprechende Schreibzeilenauswahlleitung WRSL auf L- Pegel (Massespannung VSS) gesetzt wird. In ähnlicher Weise wird der Zugrifftransistor ATKr eingeschaltet, wenn eine entsprechende Lesewortleitung RWL auf H-Pegel (Versorgungsspannung VCC) gesetzt wird, und er wird ausgeschaltet, wenn die entsprechende Lesewortleitung RWL auf L-Pegel (Massespannung VSS) gesetzt wird.
In der ersten Abänderung der fünften Ausführungsform sind die jeweiligen Betriebssignalverläufe der Lesewortleitung RWL, der Schreibwortleitung WWL, der Schreibzellenauswahlleitung WRSL und der Bitleitungen /BL, BL im Datenlese- und -schreibbetrieb genauso, wie in Fig. 35 dargestellt. Anders ausgedrückt: Auch in der ersten Abänderung der fünften Ausführungsform werden zum Durchführen von Datenlese- und -schreibvorgängen Spannung und Strom auf der Lesewortleitung RWL, der Schreibwortleitung WWL, der Schreibzeilenauswahlleitung WRSL und den Bitleitung /BL, BL in derselben Weise gesteuert wie bei der fünften Ausführungsform. Im Datenschreibbetrieb wird wie bei der fünften Ausführungsform nur der Zwischenschicht 107 der ausgewählten Speicherzelle ein Datenschreibstrom ±Iw zugeführt. So kann verhindert werden, dass Daten irrtümlich in die nichtausgewählten Speicherzellen geschrieben werden.
Mit Bezug auf Fig. 38 sind in einer zweiten Abänderung der fünften Ausführungsform MTJ-Speicherzellen MCr in dem gesamten Speicherfeld 10 in n Zeilen und m Spalten angeordnet. Jede MTJ- Speicherzelle MCr beinhaltet ein mit einer entsprechenden Bitleitung /BL verbundenes magnetisch-resistives Tunnelelement 100a, ein elektrisch zwischen eine entsprechende Bitleitung BL und das magnetisch-resistive Tunnelelement 100a geschalteten Zugrifftransistor ATRw und eine Zugriffdiode ADr die als Zugriffelement zwischen eine entsprechende Lesewortleitung RWL und das magnetisch-resistive Tunnelelement 100a geschaltet ist. Die Vorwärtsrichtung der Zugriffdiode ADr ist die Richtung von der Lesewortleitung RWL zu dem magnetisch-resistiven Tunnelelement 100a.
Da die Lesewortleitungen RWL, die Schreibwortleitungen WWL, die Schreibzeilenauswahlsignale WRSL und die Bitleitungen BL, /BL in derselben Weise angeordnet sind wie bei der fünften Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Mit Bezug auf Fig. 39 unterscheidet sich die MTJ-Speicherzelle MCr in der zweiten Abänderung der fünften Ausführungsform von der in Fig. 34 dargestellten MTJ-Speicherzelle MCp der fünften Ausführungsform darin, dass der Zugrifftransistor ATKr durch die Zugriffdiode ADr ersetzt ist. Die Zugriffdiode ADr ist elektrisch zwischen eine entsprechende Lesewortleitung RWL und die antiferromagnetische Materialschicht 101 geschaltet, und die Vorwärtsrichtung der Zugriffdiode ADr ist die Richtung von der Lesewortleitung RWL zu der antiferromagnetischen Materialschicht 101. Da der Aufbau der MTJ-Speicherzelle MCr ansonsten derselbe ist wie der der MTJ-Speicherzelle MCp der fünften Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Mit Bezug auf Fig. 40 aktiviert der Wortleitungstreiber 30 im Datenlesebetrieb eine Lesewortleitung RWL der ausgewählten Zeile vom L-Pegel zum H-Pegel (Versorgungsspannung VCC). Die Lese- /Schreib-Steuerschaltungen 50, 60 verbinden die Bitleitung /BL mit der Massespannung VSS, um ihr einen Datenlesestrom -Is in negativer Richtung zuzuführen. Demzufolge ist die Zugriffsdiode ADr der ausgewählten Zeile in Vorwärtsrichtung betrieben und eingeschaltet. Andererseits wird jede Schreibzeilenauswahlleitung WRSL und jede Schreibwortleitung WWL auf L-Pegel (Massespannung VSS) gehalten. Daher ist jeder Zugrifftransistor ATRw ausgeschaltet. Die Lese-/Schreib-Steuerschaltungen 50, 60 legen die Bitleitung BL auf Massespannung VSS.
Die eingeschaltete Zugriffdiode ADr ermöglicht es, dass dem magnetisch-resistiven Tunnelelement 100a der ausgewählten Speicherzelle der Lesestrom zugeführt wird. Demzufolge kann durch Erfassen der Spannung auf der Bitleitung BL der Datenwert aus der ausgewählten MTJ-Speicherzelle ausgelesen werden.
Die Lesewortleitungen RWL der nichtausgewählten Zeilen werden auf L-Pegel (Massespannung VSS) gehalten. Daher werden die entsprechenden Zugriffdioden ADr nicht in Vorwärtsrichtung betrieben und bleiben ausgeschaltet.
Da die Betriebssignalverläufe im Datenschreibbetrieb dieselben sind wie die in Fig. 35 dargestellten, wird ihre detaillierte Beschreibung nicht wiederholt. In der zweiten Abänderung der fünften Ausführungsform wird im Datenschreibbetrieb nur der Zwischenschicht der ausgewählten Speicherzelle ein Datenschreibstrom zugeführt. Dementsprechend kann wie in der fünften Ausführungsform und ihrer ersten Abänderung verhindert werden, dass Daten irrtümlich in die nicht ausgewählten Speicherzellen geschrieben werden. Darüber hinaus ermöglicht die Verwendung einer Diode als Zugriffelement anstelle eines Zugrifftransistors eine Verringerung der Größe der MTJ-Speicherzelle.
Mit Bezug auf Fig. 41 sind in einer dritten Abänderung der fünften Ausführungsform MTJ-Speicherzellen MCs in dem gesamten Speicherfeld 10 in n Zeilen und m Spalten angeordnet. Jede MTJ- Speicherzelle MCs beinhaltet ein mit einer entsprechenden Bitleitung BL verbundenes magnetisch-resistives Tunnelelement 100a, einen elektrisch zwischen eine entsprechende Bitleitung /BL und das magnetisch-resistive Tunnelelement 100a geschalteten Zugrifftransistors ATRw und eine Zugriffdiode ADR als ein zwischen eine entsprechende Lesewortleitung RWL und das magnetisch-resistive Tunnelelement 100a geschaltetes Zugriffelement. Die Vorwärtsrichtung der Zugriffdiode ADR ist die Richtung von der Lesewortleitung RWL zu dem magnetisch-resistiven Tunnelelement 100a. Da die Lesewortleitungen RWL, die Schreibwortleitung WWL, die Schreibzeilenauswahlleitungen WRSL und die Bitleitungen BL, /BL in derselben Weise angeordnet sind wie bei der fünften Ausführungsform wird ihre detaillierte Beschreibung nicht wiederholt.
Mit Bezug auf Fig. 42 unterscheidet sich die MTJ-Speicherzelle MCs der dritten Abänderung der fünften Ausführungsform von der MTJ-Speicherzelle MCr der in Fig. 39 dargestellten fünften Ausführungsform darin, dass der Zugrifftransistor ATRw zwischen der Zwischenschicht 107 und der Bitleitung /BL bereitgestellt ist. Die Zwischenschicht 107 ist elektrisch mit der Bitleitung BL verbunden. Da der Aufbau der MTJ-Speicherzelle MCs ansonsten derselbe ist wie der der MTJ-Speicherzelle MCr der zweiten Abänderung der fünften Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Mit Bezug auf Fig. 43 unterscheiden sich die Datenschreib- und -lesevorgänge der dritten Abänderung der fünften Ausführungsform darin von den in Fig. 40 dargestellten der zweiten Abänderung der fünften Ausführungsform darin, dass die Spannungen auf den Bitleitungen BL, /BL gegenseitig vertauscht sind. Da die Datenschreib- und -lesevorgänge der dritten Abänderung der fünften Ausführungsform ansonsten dieselben sind wie der zweiten Abänderung der fünften Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Auch in der dritten Abänderung der fünften Ausführungsform wird wie in der zweiten Abänderung der fünften Ausführungsform eine Diode als ein Zugriffelement verwendet. Das ermöglicht eine Verringerung der Größe der MTJ-Speicherzelle.
Mit einem in einer sechsten Ausführungsform beschriebenen Aufbau können unabhängig von dem Schreibdatenpegel symmetrische Magnetisierungseigenschaften der MTJ-Speicherzelle erreicht werden.
Wie aus der folgenden Beschreibung ersichtlich kann der Aufbau der sechsten Ausführungsform auf ein beliebiges magnetischresistives Tunnelelement 100a, 100b und 100c angewendet werden, die in der ersten bis fünften Ausführungsform beschrieben sind. Dementsprechend werden in der sechsten Ausführungsform diese magnetisch-resistiven Tunnelelemente allgemein als magnetischresistives Tunnelelement 100 bezeichnet. Die freien magnetischen Schichten in jeder Art von magnetisch-resistiven Tunnelelementen werden generell als freie magnetische Schicht VL bezeichnet.
Mit Bezug auf Fig. 44 werden im Datenschreibbetrieb Datenschreibmagnetfelder H(BL) und H(WWL) an das magnetischresistive Tunnelelement angelegt. Das Datenschreibmagnetfeld H(BL) wird durch einen Datenschreibstrom ±Iw erzeugt, der durch die Bitleitung BL fließt, und das Datenschreibmagnetfeld H(WWL) durch einen Datenschreibstrom Ip, der durch die Schreibwortleitung WWL fließt. Die freie magnetische Schicht VL in dem magnetisch-resistiven Tunnelelement 100 ist einem Koppelmagnetfeld ΔHp in Vorzugsrichtung (EA) ausgesetzt, das von der magnetostatischen Kopplung mit dem Magnetfeld der festen magnetischen Schicht herrührt.
Das Datenschreibmagnetfeld H(BL) beinhaltet hauptsächlich eine Komponente in Vorzugsrichtung der freien magnetischen Schicht VL, und das Datenschreibmagnetfeld H(WWL) beinhaltet hauptsächlich eine Komponente in der schwer zu magnetisierenden (HA) der Richtung freien magnetischen Schicht VL. Anders ausgedrückt:
Das Datenschreibmagnetfeld H(BL) wird angelegt, um die freie magnetische Schicht VL in der Vorzugsrichtung (EA) zu magnetisieren, und das Datenschreibmagnetfeld H(WWL) wird angelegt, um die freie magnetische Schicht in der schwer zu magnetisierenden Richtung (HA) zu magnetisieren.
In der sechsten Ausführungsfarm wird das Datenschreibmagnetfeld H(WWL) nicht in der Richtung angelegt, die exakt parallel zu der schwer zu magnetisierenden Richtung der freien magnetischen Schicht VL liegt, sondern in einem vorgesehenen Winkel α mit der schwer zu magnetisierenden Richtung HA. Dementsprechend wird das Datenschreibmagnetfeld H(WWL) zerlegt in eine Komponente HWWL(e) in der Vorzugsrichtung und eine Komponenten HWWL(h) in der schwer zu magnetisierenden Richtung.
Diese Komponenten werden durch die folgenden Ausdrücke (1) und (2) definiert:

HWWL (e) = H (WWL).sin α (1)

und

HWWL (h) = H (WWL).cos α (2).
Der vorgesehen Winkel α wird so eingestellt, dass der folgende Ausdruck (3) erfüllt ist:

H (WWL).sin α + ΔHp = 0 (3).
Das gleichförmige Koppelmagnetfeld ΔHp wird so durch die Komponenten von H(WWL) in der Vorzugsrichtung ausgelöscht. Anders ausgedrückt: Das Datenschreibmagnetfeld H(WWL) beinhaltet eine Komponente in einer Richtung, die das Kuppelmagnetfeld ΔHp auslöscht.
In der sechsten Ausführungsform ist das Datenschreibmagnetfeld H(BL) entlang der Vorzugsrichtung in einer dem Schreibdatenpegel entsprechenden Richtung angelegt. Demzufolge wird die Magnetisierung entlang der Vorzugsrichtung allein durch das Datenschreibmagnetfeld H(BL) verwirklicht.
Mit dem obigen Aufbau können entlang der Vorzugsrichtung unabhängig von dem Schreibdatenpegel, d. h. von der Richtung des Schreibstroms ±Iw, symmetrische Magnetisierungseigenschaften erreicht werden. Das ermöglicht eine Verringerung des für den Datenschreibbetrieb erforderlichen Datenschreibstroms +Iw und damit eine Verringerung des Leistungsverbrauchs der MRAM- Vorrichtung und der Stromdichte der Bitleitung BL. Demzufolge ist die Betriebszuverlässigkeit der MRAM-Vorrichtung verbessert.
Es sei angemerkt, dass zur Magnetisierung der schwer zu magnetisierenden Richtung der vorgesehen Winkel α den folgenden Ausdruck (4) erfüllen muss:

H (WWL).cos α > HSWh (4).
Es ist zu beachten, dass HSWh einen Magnetisierungsschwellwert in den Magnetisierungseigenschaften entlang der schwer zu magnetisierenden Richtung bezeichnet und einem Wert entlang der Ordinate in der in Fig. 50 dargestellten Asteroidenkennlinie entspricht.
Mit Bezug auf Fig. 45 erstreckt sich die Bitleitung BL zum Verwirklichen der in Fig. 44 dargestellten Beziehung zwischen den Magnetfeldern in eine Richtung senkrecht zu der Vorzugsrichtung der freien magnetischen Schicht VL. Wenn das magnetischresistive Tunnelelement 100 (die freie magnetische Schicht VL) eine rechteckige Form hat, entspricht die Vorzugsrichtung (EA) der Richtung entlang der längeren Seite des Rechtecks.
Andererseits erstreckt sich die Schreibwortleitung WWL in einem vorgesehen Winkel α mit der Vorzugsrichtung (EA). In anderen Worten: Die Schreibwortleitung WWL und die Bitleitung BL erstrecken sich nicht senkrecht zueinander, sondern in einem Winkel von (90-α)°.
Die in Fig. 45 dargestellte Anordnung kann dadurch verwirklicht werden, dass die entsprechenden Erzeugungsmuster und Poliermuster (zum Beispiel Poliermuster durch CMP (chemical mechanical polishing = chemisch mechanisches Polieren)) zumindest der freien magnetischen Schicht VL des magnetisch-resistiven Tunnelelements 100 und der Metallverdrahtungslagen der Schreibwortleitung WWL und der Bitleitung BL geeignet entworfen werden. Diese Anordnung ermöglicht es, das in Fig. 44 dargestellte Datenschreibmagnetfeld der sechsten Ausführungsform an die MTJ- Speicherzelle anzulegen.
Bei dem in der Abänderung der sechsten Ausführungsform beschriebenen Aufbau erstrecken sich die Bitleitung BL und die Schreibwortleitung WWL senkrecht zueinander, und dieselben Wirkungen wie bei der sechsten Ausführungsform können erzielt werden.
Mit Bezug auf Fig. 46 ist das magnetisch-resistive Tunnelelement 100 in der Abänderung der sechsten Ausführungsform so angeordnet, dass das Datenschreibmagnetfeld H(BL) in einem vorgesehen Winkel α zu der Vorzugsrichtung (EA) der freien magnetischen Schicht VL angelegt wird. Die Datenschreibmagnetfelder H(WWL), H(BL) werden in senkrecht zueinander liegenden Richtungen angelegt. Anders ausgedrückt: Die Bitleitung BL und die Schreibwortleitung WWL erstrecken sich senkrecht zueinander. Dementsprechend wird wie in der sechsten Ausführungsform das Datenschreibmagnetfeld H(WWL) in einem vorgesehen Winkel α zu der schwer zu magnetisierenden Richtung der freien magnetischen Schicht VL angelegt. Das Datenschreibmagnetfeld H(BL) wird entsprechend dem Schreibdatenpegel in einer der entgegengesetzten (antiparallelen) Richtungen angelegt.
Ein Magnetfeld H(e), das in der Vorzugsrichtung (EA) an das magnetisch-resistive Tunnelelement 100 (die freie magnetische Schicht VL) angelegt wird, wird daher durch den folgenden Ausdruck (5) definiert:

H(e) = H(WWL).sin α ± H(BL).cos α + ΔHp (5).
Durch das Einstellen des vorgesehenen Winkels α, so dass der oben angegebene Ausdruck (3) wie in der sechsten Ausführungsform erfüllt ist, können dieselben Wirkungen erzielt werden wie bei der sechsten Ausführungsform.
In ähnlicher Weise ist ein Magnetfeld H(h), das in der schwer zu magnetisierenden Richtung (HA) an das magnetisch-resistive Tunnelelement 100 (die freie Magnetschicht VL) angelegt wird, durch den folgenden Ausdruck (6) definiert:

H (e) = H (WWL).cos α ± H (BL).sin α (6).
Um die Magnetisierungsrichtung der freien magnetischen Schicht VL in der ausgewählten MTJ-Speicherzelle zu überschreiben, müssen die folgenden Ausdrücke (7) und (8) erfüllt sein:

|±H (BL).cos α| > HSWe (7)

und

|H (WWL).cos α ± H (BL).sin α| > HSWh (8).
Es ist zu beachten, dass HSWh und HSWe Schwellwerte für die Magnetisierung in der schwer zu magnetisierenden Richtung (HA) und der Vorzugsrichtung (EA) sind und jeweils Werten entlang der Ordinate und der Abszisse der in Fig. 50 dargestellten Asteroidenkennlinie entsprechen.
Der vorgesehene Winkel α und die Datenschreibmagnetfelder H(WWL), H(BL) müssen nur so eingestellt werden, dass die obigen Ausdrücke erfüllt sind. Es ist zu beachten, dass wie aus dem obigen Ausdruck (8) ersichtlich, H(WWL) in dem Aufbau der Abänderung der sechsten Ausführungsform einen größeren Wert haben muss als in dem normalen Aufbau (das heißt in dem Aufbau, in dem der vorgesehene Winkel α Null ist) um symmetrische Magnetisierungseigenschaften entlang der Vorzugsrichtung (EA) zu erreichen. Anders ausgedrückt: Der Schreibwortleitung WWL muss ein größerer Datenschreibstrom Ip zugeführt werden.
Dementsprechend kann in dem Aufbau der Abänderung der sechsten Ausführungsform der Stromverbrauch in dem Fall verringert werden, in dem die für den Datenschreibbetrieb erforderlichen Datenschreibströme Ip und ±Iw die Beziehung erfüllen: Ip < |±Iw|. Dieser Fall entspricht zum Beispiel dem Aufbau, in dem in jedem Datenschreibvorgang Daten entlang einer einzelnen ausgewählten Zeile parallel in eine Mehrzahl von Speicherzellenspalten geschrieben werden.
Typischerweise ist ein Datenschreibvorgang entsprechend dem obigen Aufbau in einer MRAM-Vorrichtung erfolgreich, die auf ein System-LSI (large scale integrated circuit = hochintegrierte Schaltung) angewendet wird, die auf demselben Halbleiterchip integriert ist wie eine Logik wie zum Beispiel ein Prozessor und die Daten mit mehreren Bit parallel von anderen Schaltungen empfangen oder an anderen Schaltungen ausgeben muss, um eine schnelle Datenverarbeitung mit geringem Leistungsverbrauch zu verwirklichen.
Mit Bezug auf Fig. 47 erstreckt sich die Schreibwortleitung WWL zum Verwirklichen der in Fig. 46 dargestellten Beziehung zwischen den Magnetfeldern in einem vorgeschriebenen Winkel α zu der Vorzugsrichtung des magnetisch-resistiven Tunnelelements 100 (der freien magnetischen Schicht VL). Wenn das magnetischresistive Tunnelelement 100 eine längliche Form hat wie zum Beispiel eine rechteckige Form, erstreckt sich die Schreibwortleitung WWL in einem vorgesehenen Winkel α zu der Richtung entlang der längeren Seite des magnetisch-resistiven Tunnelelements 100. Darüber hinaus erstrecken sich Bitleitung BL und Schreibwortleitung WWL senkrecht zueinander.
Auch diese Anordnung kann erreicht werden, in dem die entsprechenden Bildungsmuster und Poliermuster der magnetischen Schichten und der Metallverdrahtungsschichten geeignet entworfen werden. Diese Anordnung ermöglicht es, die Datenschreibmagnetfelder der in Fig. 46 dargestellten Abänderung der sechsten Ausführungsform an die MTJ-Speicherzelle anzulegen.

Claims

1. Magnetische Dünnfilmspeichervorrichtung mit einer Mehrzahl von Speicherzellen (MCa-MCc, Mcg, Mcp-Mcs) zum Speichern von Daten,
wobei jede Speicherzelle aufweist:
einen magnetischen Speicherabschnitt (100a, 100d) mit einem elektrischen Widerstandswert, der sich entsprechend einem Speicherdatenwert ändert, und
ein Lesezugriffelement (ATR, ATKr, ADr) zum Ermöglichen des selektiven Zuführens eines Datenlesestroms zu dem einer für einen Lesebetrieb ausgewählten Speicherzelle entsprechenden magnetischen Speicherabschnitt;
wobei der magnetische Speicherabschnitt aufweist:
eine erste magnetische Schicht (102) mit einer festen Magnetisierungsrichtung,
zweite und dritte magnetische Schichten (103, 104), die entsprechend einem angelegten Datenschreibmagnetfeld in entgegengesetzten Richtungen magnetisiert sind,
eine zwischen der zweiten und dritten magnetischen Schicht ausgebildete nichtmagnetische leitende Zwischenschicht (107) und
eine zwischen der zweiten bzw. der dritten und der ersten magnetischen Schicht ausgebildete Isolierschicht (105); und im Datenschreibbetrieb zumindest ein Teil des Datenschreibmagnetfelds durch einen ersten Datenschreibstrom erzeugt wird, der durch die Zwischenschicht fließt.

2. Magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 1, wobei die Zwischenschicht (107) zumindest von zwei aus der Mehrzahl von Speicherzellen gemeinsam genutzt wird.

3. Magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 1 oder 2, wobei die Mehrzahl von Speicherzellen (MCa, MCb, Mcc, Mcg) in einer Matrix angeordnet ist
und die Zwischenschicht (107) eine streifenförmige ebene Form aufweist, so dass sie entweder einer Speicherzellenzeile oder einer Speicherzellenspalte entspricht.

4. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 3,
wobei die Mehrzahl von Speicherzellen (MCa, MCb, Mcc, Mcg) in einer Matrix angeordnet ist
und die magnetische Dünnfilmspeichervorrichtung weiter aufweist:
eine Mehrzahl von ersten Datenschreibleitungen (BL, WWL), die von den Speicherzellenzeilen und den Speicherzellenspalten jeweils den einen entspricht zum Hindurchführen des ersten Datenschreibstroms, wobei jede der Mehrzahl von ersten Datenschreibleitungen unter Verwendung der Zwischenschicht (107) ausgebildet ist, und
eine Mehrzahl von zweiten Datenschreibleitungen (WWL, BL), die von den Speicherzellenzeilen und den Speicherzellenspalten jeweils den anderen entspricht zum Hindurchführen eines zweiten Datenschreibstroms zum Erzeugen des Datenschreibmagnetfelds im Datenschreibbetrieb,
wobei die jeweiligen Magnetisierungsrichtungen der zweiten und dritten magnetischen Schicht (103, 104) in einer Speicherzelle überschreibbar sind, in der der erste und zweite Datenschreibstrom jeweils der ersten und zweiten Datenschreibleitung zugeführt werden.

5. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 4,
wobei jeder magnetische Speicherabschnitt (100a, 100d) in einer oberhalb des Lesezugriffelements (ATR) gelegenen Lage ausgebildet ist
und jede Datenschreibleitung (WWL, BL) in einer oberhalb des magnetischen Speicherabschnitts gelegenen Lage ausgebildet ist.

6. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 5,
wobei das Zugriffelement (ATR) im Datenlesebetrieb den magnetischen Speicherabschnitt (100a, 100d) elektrisch mit einer festen Spannung (VSS) verbindet
und der Datenlesestrom dem magnetischen Speicherabschnitt über die Zwischenschicht (107) zugeführt wird.

7. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 6, die weiter aufweist
eine Datenleseleitung (BL) zum Hindurchführen des Datenlesestroms im Datenlesebetrieb,
wobei das Zugriffelement (ATR) im Datenlesebetrieb den magnetischen Speicherabschnitt (100a, 100d) mit der Datenleseleitung verbindet
und die Zwischenschicht (107) im Datenlesebetrieb auf eine feste Spannung (VSS) gelegt ist.

8. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 7,
wobei die Mehrzahl von Speicherzellen (MCa, MCb, Mcc) in einer Matrix angeordnet ist
und die Zwischenschicht (107) sich in einer Speicherzellenspaltenrichtung erstreckt als eine Mehrzahl von Datenleitungen (BL), die den jeweiligen Speicherzellenspalten entsprechen;
wobei die magnetische Dünnfilmspeichervorrichtung weiter aufweist:
eine Datenschreibschaltung (51W) zum Setzen eines Endes einer Datenleitung eines Datenleitungspaares auf eine erste Spannung (VCC) und eines Endes der anderen Datenleitung auf eine zweite Spannung (VSS) entsprechend einem Schreibdatenpegel im Datenschreibbetrieb und
einen für jedes Datenleitungspaar bereitgestellten Stromschalter (EQT) zum elektrischen Verbinden der anderen Enden eines entsprechenden Paares von Datenleitungen miteinander im Datenschreibbetrieb.

9. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei die Speicherzelle (MCp, MCq, Mcr, Mcs) weiter ein Schreibzugriffelement (ATRw) aufweist zum Ermöglichen des selektiven Zuführens des ersten Datenschreibstroms zu der einer für den Datenschreibbetrieb ausgewählten Speicherzelle entsprechenden Zwischenschicht (107).

10. Magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 9, wobei die Mehrzahl von Speicherzellen (MCp, MCq, Mcr, Mcs) in einer Matrix angeordnet ist
und die magnetische Dünnfilmspeichervorrichtung weiter für jede Speicherzellenspalte bereitgestellte erste und zweite Datenleitungen (BL, /BL) aufweist,
wobei im Datenschreibbetrieb entsprechend einem Datenschreibpegel von der ersten und der zweiten Datenleitung, die einer eine ausgewählte Speicherzelle beinhaltenden Speicherzellenspalte entsprechen, die eine auf die eine von der ersten und der zweiten Spannung gesetzt wird und von der ersten und der zweiten Datenleitung die andere auf die andere Spannung gesetzt wird
und jedes Schreibzugriffelement (ATRw) in Serie mit der Zwischenschicht (107) zwischen die entsprechende erste und zweite Datenleitung geschaltet ist und in einer die ausgewählte Speicherzelle beinhaltenden Speicherzellenzeile eingeschaltet wird.

11. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 10, wobei das Lesezugriffelement einen Transistor (ATKr) beinhaltet zum elektrischen Verbinden des magnetischen Speicherabschnitts (100a) einer für den Datenlesebetrieb ausgewählten Speicherzelle mit einer vorgesehenen Spannung und entweder der entsprechenden ersten oder der entsprechenden zweiten Datenleitung, die den Datenlesestrom empfängt.

12. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 1 bis 11, die weiter aufweist:
eine Lesewortleitung (RWL), die für jede Speicherzellenzeile bereitgestellt ist und in einer eine für den Datenlesebetrieb ausgewählte Speicherzelle beinhaltenden Speicherzellenzeile auf eine höhere Spannung als eine vorgesehene Spannung gesetzt wird,
wobei im Datenlesebetrieb die Zwischenschicht (107) entweder über die erste oder die zweite Datenleseleitung mit der vorgesehenen Spannung verbunden ist
und das Lesezugriffelement eine Diode (ADr) aufweist, die elektrisch zwischen eine entsprechende Lesewortleitung und den magnetischen Speicherabschnitt (100a) geschaltet ist mit einer Vorwärtsrichtung von der entsprechenden Lesewortleitung zu dem magnetischen Speicherbereich.

13. Magnetische Dünnfilmspeichervorrichtung mit einer Mehrzahl von Speicherzellen (MCa-MCg), zum Speichern von Daten, wobei jede Speicherzelle aufweist
einen magnetischen Speicherabschnitt (100a, 100d) mit einem elektrischen Widerstandswert, der sich entsprechend einer Magnetisierungsrichtung ändert, die entsprechend einem angelegten Magnetfeld überschrieben wird, und
ein Zugriffelement (ATR) zum Ermöglichen des selektiven Zuführens eines Datenlesestroms zu dem einer für einen Datenlesebetrieb ausgewählten Speicherzelle entsprechenden magnetischen Speicherabschnitt;
wobei die magnetische Dünnfilmspeichervorrichtung weiter aufweist:
eine globale Datenleitung (MBL, /MBL, MWWL) und eine lokale Datenleitung (SBL, /SBL, WWL, SWWL), die in einer hierarchischen Weise angeordnet sind zum Hindurchführen eines Datenschreibstroms zum Magnetisieren des magnetischen Speicherabschnitts in einer den Schreibdaten entsprechenden Richtung im Datenschreibbetrieb.

14. Magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 13, wobei die Magnetfelder, die in dem Datenschreibbetrieb jeweils durch die in den globalen Datenleitungen (MBL, /MBL, MWWL) und in den lokalen Datenleitungen (SBL, /SBL, WWL, SWWL) fließenden Datenschreibströme erzeugt werden, miteinander in dem magnetischen Speicherabschnitt (100a-100d) in konstruktiver Weise miteinander wechselwirken.

15. Magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 13 oder 14,
wobei die Mehrzahl von Speicherzellen (MCa-Mcg) in einer Matrix angeordnet ist,
die globale Datenleitung (MBL, /MBL) entweder entsprechend jeder Speicherzellenzeile oder entsprechend jeder Speicherzellenspalte bereitgestellt ist
und die lokale Datenleitung (SBL, /SBL) für jeden vorgesehenen Teil einer derselben globalen Datenleitung entsprechenden Gruppe von Speicherzellen bereitgestellt ist,
wobei die magnetische Dünnfilmspeichervorrichtung weiter aufweist:
eine Datenschreibschaltung (51W) zum Setzen eines Endes einer Leitung eines globalen Datenleitungspaares auf eine erste Spannung und eines Endes der anderen globalen Datenleitung auf eine zweite Spannung entsprechend einem Schreibdatenpegel im Datenschreibbetrieb,
einen ersten für jedes lokale Datenleitungspaar bereitgestellten Stromschaltabschnitt (EQT11) zum elektrischen Verbinden der jeweils einen Enden eines entsprechenden Paares lokaler Datenleitungen miteinander im Datenschreibbetrieb und
einen zweiten für jedes lokale Datenleitungspaar bereitgestellten Stromschaltabschnitt (SWTa, SWTb) zum jeweiligen Verbinden der jeweils anderen Enden des Paares lokaler Datenleitungen mit den zwei entsprechenden globalen Datenleitungen.

16. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 13 bis 15, die weiter aufweist:
eine Datenleseschaltung (51R) zum Zuführen des Datenlesestroms zu jeder Leitung aus einem Paar globaler Datenleitungen (MBL, /MBL) im Datenlesebetrieb und zum Erzeugen der Lesedaten basierend auf einem Spannungsvergleich zwischen den globalen Datenleitungen des Paars und
einen für jede globale Datenleitung bereitgestellten Referenzspannungserzeugeabschnitt (DMC) zum Erzeugen einer Referenzspannung entsprechend dem Durchfluss des Datenlesestroms,
wobei eine für den Datenlesebetrieb ausgewählte Speicherzelle über eine entsprechende lokale Datenleitung (SBL, /SBL) mit einer entsprechenden globalen Datenleitung verbunden ist und den Datenlesestrom empfängt
und im Datenlesebetrieb eine globale Datenleitung, die mit der der ausgewählten Speicherzelle entsprechenden globalen Datenleitung ein Paar bildet, mit dem Referenzspannungserzeugeabschnitt verbunden wird.

17. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 13 bis 16,
wobei die Mehrzahl von Speicherzellen (MCa-Mcg) in einer Matrix angeordnet ist,
die globale Datenleitung (MBL, /MBL) entweder entsprechend jeder Speicherzellenzeile oder entsprechend jeder Speicherzellenspalte bereitgestellt ist
und die lokale Datenleitung (SBL, /SBL) für jeden vorgesehenen Teil einer derselben globalen Datenleitung entsprechenden Gruppe von Speicherzellen bereitgestellt ist,
wobei die magnetische Dünnfilmspeichervorrichtung weiter aufweist:
eine Datenschreibschaltung (51W) zum Setzen eines Endes einer Leitung eines globalen Datenleitungspaares auf eine erste Spannung und eines Endes der anderen globalen Datenleitung auf eine zweite Spannung entsprechend einem Schreibdatenpegel im Datenschreibbetrieb und
einen für jedes lokale Datenleitungspaar bereitgestellten Stromschaltabschnitt (SWTa-SWTd) zum Verbinden einer Leitung eines entsprechenden Paares lokaler Datenleitungen mit den zwei entsprechenden globalen Datenleitungen.

18. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 13 bis 17, die weiter aufweist:
eine Datenleseschaltung (51R) zum Zuführen des Datenlesestroms zu jeder Leitung aus einem Paar globaler Datenleitungen (MBL, /MBL) im Datenlesebetrieb und zum Erzeugen der Lesedaten basierend auf einem Spannungsvergleich zwischen den globalen Datenleitungen des Paars und
einen für jede globale Datenleitung bereitgestellten Referenzspannungserzeugeabschnitt (DMC) zum Erzeugen einer Referenzspannung entsprechend dem Durchfluss des Datenlesestroms,
wobei der Stromschaltabschnitt (SWTa-SWTd) eine Leitung von einem Paar lokaler Datenleitungen (SBL, /SBL), die einer für den Datenlesebetrieb ausgewählten Speicherzelle entspricht, mit einer entsprechenden globalen Datenleitung verbindet
und im Datenlesebetrieb eine globale Datenleitung, die mit der entsprechenden globalen Datenleitung ein Paar bildet, mit dem Referenzspannungserzeugeabschnitt verbunden wird.

19. Magnetische Dünnfilmspeichervorrichtung gemäß einem der Ansprüche 13 bis 18,
wobei die Mehrzahl von Speicherzellen (MCa-Mcg) in einer Matrix angeordnet ist,
die globale Datenleitung (MBL, /MBL) für jede Mehrzahl von Speicherzellenspalten bereitgestellt ist
und die lokale Datenleitung (SBL, /SBL) für jeden vorgesehenen Abschnitt in jeder Speicherzellenspalte bereitgestellt ist.