DE60307459T2

DE60307459T2 - Mram-zelle und speicherarchitektur mit maximalem lesesignal und reduzierter elektromagnetischer interferenz

Info

Publication number: DE60307459T2
Application number: DE60307459T
Authority: DE
Inventors: M. Anthonie DITEWIG; Roger Cuppens
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2002-05-22
Filing date: 2003-05-19
Publication date: 2007-04-12
Anticipated expiration: 2023-05-20
Also published as: US20060056223A1; KR20050004162A; US7206220B2; AU2003232996A1; EP1509922B1; TW200405338A; EP1509922A1; ATE336066T1; DE60307459D1; JP2005526351A; WO2003098637A1

Description

Die vorliegende Erfindung betrifft eine Matrix mit magnetoresistiven Speicherzellen und nicht flüchtige Magnetspeicher, insbesondere magnetoresistive Direktzugriffsspeicher (MRAMs), umfassend solch eine Matrix und Verfahren zum Betreiben und Herstellen derselben.
Der magnetische oder magnetoresistive Direktzugriffsspeicher (MRAM) wird zur Zeit von vielen Unternehmen als ein Nachfolger für den Flash-Speicher betrachtet. Es verfügt über das Potential, alle bis auf die schnellsten statischen RAM-Speicher (SRAM) zu ersetzen. Er ist ein nicht flüchtiges (NVM) Speicherbauteil, was bedeutet, dass kein Strom erforderlich ist, um die gespeicherte Information zu erhalten. Dies wird gegenüber den meisten anderen Speichertypen als ein Vorteil betrachtet.
Nicht flüchtige Speicher werden in einer großen Vielfalt von kommerziellen und militärischen Geräten und Ausrüstungen eingesetzt, wie z.B. tragbare Telefone, Radios und Digitalkameras. Der Markt für diese elektronischen Geräte verlangt weiterhin nach Geräten mit einer niedrigeren Betriebsspannung, einem geringeren Stromverbrauch und einer verkleinerten Chipgröße.
Das MRAM-Konzept wurde ursprünglich bei Honeywell Corp., USA, entwickelt und nutzt die Magnetisierungsrichtung in einem magnetischen mehrschichtigen Bauteil zum Speichern von Informationen und die resultierende Widerstandsdifferenz zum Auslesen der Information. Wie bei allen Speicherbauteilen muss jede Zelle in einem MRAM-Array in der Lage sein, mindestens zwei Zustände zu speichern, die entweder eine „1" oder eine „0" darstellen.
Es gibt verschiedene Arten von magnetoresistiven (MR)-Effekten, wovon der Riesenmagnetwiderstand (GMR) und der Tunnelmagnetwiderstand (TMR) zur Zeit die wichtigsten sind. Der GMR-Effekt und der TMR- oder magnetische Tunnelverbindungs-(MTJ)- oder spinabhängigen Tunnel (SDT)-Effekt bieten Möglichkeiten, um nicht flüchtige magnetische Speicher zu realisieren. Diese Vorrichtungen umfassen einen Stapel Dünnschichten, von denen mindestens zwei ferromagnetisch oder ferrimagnetisch sind, und die durch eine nichtmagnetische Zwischenschicht getrennt sind. GMR ist der magnetische Widerstand für Strukturen mit leitenden Zwischenschichten, und TMR ist der magnetische Widerstand für Strukturen mit dielektrischen Zwischenschichten. Wenn ein sehr dünner Leiter zwischen zwei ferromagnetischen oder ferrimagnetischen Schichten angeordnet wird, dann ist der effektive In-plane-Widerstand der zusammengesetzten mehrschichtigen Struktur am kleinsten, wenn die Magnetisierungsrichtungen der Schichten parallel sind, und am größten, wenn die Magnetisierungsrichtungen der Schichten antiparallel sind. Wenn eine dünne dielektrische Zwischenschicht zwischen zwei ferromagnetischen oder ferrimagnetischen Schichten angeordnet ist, ist zu beobachten, dass der Durchtunnelungsstrom zwischen den Schichten am größten (oder der Widerstand am kleinsten) ist, wenn die Magnetisierungsrichtungen der Schichten parallel sind, und der Durchtunnelungsstrom zwischen den Schichten am kleinsten (oder der Widerstand am größten) ist, wenn die Magnetisierungsrichtungen der Schichten antiparallel sind.
Der magnetische Widerstand wird gewöhnlich als die prozentuale Zunahme im Widerstand der obigen Strukturen ausgehend vom parallelen Zustand zum antiparallelen Zustand gemessen. TMR-Geräte verfügen über einen höheren magnetischen Widerstandsprozentsatz als GMR Strukturen und weisen daher das Potential für höhere Signale und höhere Geschwindigkeiten auf. Jüngste Ergebnisse geben an, dass die Durchtunnelung über 40% magnetischen Widerstand ergibt, im Vergleich zu 6–9 % magnetischem Widerstand in guten GMR-Zellen.
Ein magnetoresistiver Direktzugriffsspeicher mit magnetischer Tunnelverbindung (MTJ MRAM) umfasst eine Vielzahl von magnetoresistiven Speicherzellen 1, die in Zeilen und Spalten eines Arrays angeordnet sind. Solche eine Speicherzelle 1 nach des Stands der Technik wird in 1 gezeigt. Jede Speicherzelle 1 umfasst ein magnetoresistives Speicherelement 2, einen ersten Schnittpunkt einer Digitleitung 4 mit einer Bitleitung 6, und einen zweiten Schnittpunkt der Bitleitung 6 mit einer Wortleitung 8. Die Speicherzellen 1 sind durch die Bitleitungen 6 der Reihe nach zu Spalten gekoppelt und durch die Digitleitungen 4 und Wortleitungen 8 der Reihe nach zu Zeilen gekoppelt, wodurch der Array geformt wird. Die verwendeten magnetoresistiven Speicherelemente 2 sind magnetische Tunnelverbindungen (MTJs).
Die MTJ-Speicherelemente 2 umfassen allgemein einen nichtmagnetischen Leiter, der einen unteren elektrischen Kontakt formt, eine feste magnetische Schicht, eine dielektrische Sperrschicht, die auf der festen Schicht angeordnet ist, und eine freie magne tische Schicht, die auf der dielektrischen Sperrschicht angeordnet ist, mit einem oberen Kontakt auf der freien magnetischen Schicht. Die feste magnetische Schicht und die freie magnetische Schicht können beide z.B. aus NiFe bestehen, und die dielektrische Sperrschicht kann z.B. aus AlOx hergestellt sein.
Die feste Schicht aus magnetischem Material weist einen Magnetvektor auf, der stets in die gleiche Richtung weist. Der Magnetvektor der freien Schicht ist frei, doch durch die physikalische Größe der Schicht eingeschränkt, um in eine von zwei Richtungen zu weisen: entweder parallel oder antiparallel zur Magnetisierungsrichtung der festen Schicht.
Ein MTJ-Speicherelement 2 wird verwendet, indem es so in einer Schaltung angeschlossen wird, dass Elektrizität von einer der magnetischen Schichten zur anderen vertikal durch das Element 2 fließen kann. Die MTJ-Zelle 1 kann elektrisch durch einen Widerstand R dargestellt werden, der mit einem Schaltelement wie z.B. einem Transistor T in Reihe geschaltet ist, wie in 1 gezeigt. Die Widerstandsgröße des Widerstands R hängt von der Orientierung der Magnetvektoren der freien und festen magnetischen Schichten des Speicherelements 2 ab. Das MTJ-Element 2 weist einen relativ hohen Widerstand (HiRes) auf, wenn die Magnetvektoren in entgegengesetzte Richtungen zeigen, und es weist einen relativ niedrigen Widerstand (LoRes) auf, wenn die Magnetvektoren in die gleiche Richtung zeigen.
Eine Querschnittsansicht und Draufsicht einer MTJ-Zelle 1 des Stands der Technik werden in 2 gezeigt, und ein schematischer Aufriss eines 2 × 2 Arrays von Zellen des Stands der Technik wird in 3 gezeigt. In einem MRAM-Array, das eine Vielzahl von MRAM-Zellen umfasst, verlaufen orthogonale leitfähige Leitungen 4, 6 über und unter jedem Bit oder Speicherelement, um Strom zu leiten, der das Schaltfeld erzeugt. Jedes Bit ist so ausgelegt, dass es nicht umschaltet, wenn Strom nur an einer Leitung anliegt, aber umschaltet, sobald Strom durch beide Leitungen fließt, die sich am gewählten Bit kreuzen (die Umschaltung tritt nur dann auf, wenn der Magnetvektor der freien Schicht nicht mit der Richtung des Schaltfelds übereinstimmt).
Digitleitungen 4 und Bitleitungen 4 sind in einem Array von MTJ-Speicherzellen 1 vorgesehen, wo die Digitleitungen 4 auf einer Seite der Speicherelemente 2 an den Zeilen des Arrays entlang laufen und die Bitleitungen 6 auf der gegenüberliegenden Seite der Speicherelemente 2 die Spalten des Arrays herunter laufen. Die Struktur in 3 ist der Klarheit halber partiell umgekehrt: Digitleitungen 4 verlaufen physikalisch unter den MTJ- Elementen 2 (auf der Seite der MTJ-Elemente 2, die zum Substrat hin orientiert ist, in dem der Transistor T vorgesehen ist), und Bitleitungen 6 verlaufen physikalisch über den MTJ-Elementen 2 (auf der Seite der MTJ-Elemente 2, die vom Substrat weg orientiert ist, in dem der Transistor T vorgesehen ist). Wenn sie aber so gezeichnet wären, würden die Bitleitungen 6 die magnetoresistiven Elemente überdecken, die die relevantesten Abschnitte dieser Zeichnung sind.
Jedes Speicherelement 2 ist eine geschichtete Struktur mit einer festen Schicht 10, einer freien Schicht 12 und einer dazwischenliegenden dielektrischen Sperrschicht 14. Wenn eine kleine Spannung über dem Sandwich der ferromagnetischen oder ferrimagnetischen Schichten 10, 12 mit dem Dielektrikum 14 dazwischen angelegt wird, können Elektronen durch die dielektrische Sperrschicht 14 tunneln.
Das Speicherelement 2 ist durch eine Verbindungsschicht 16 und eine Vielzahl von Metallisierungsschichten 18 und Durchgangslöcher 20 mit dem Transistor T verbunden. Zwischen dem Speicherelement 2 und der Bitleitung 6 ist eine galvanische Verbindung 22 vorhanden. Der Transistor T jeder Speicherzelle 1 ist mit einer Masseleitung 24 verbunden.
Im Schreib- oder Programmiermodus, der in 4 dargestellt ist, fließen die erforderlichen Ströme so durch die gewählten Digitleitungen 4 und Bitleitungen 6, dass an ihrem Schnittpunkt ein Spitzenmagnetfeld erzeugt wird, das genügt, um die Polarisation der freien Schicht 12 des MTJ-Elements 2 umzuschalten, wodurch der Widerstand der MTJ-Zelle 2 vom Zustand LoRes (niedriger Widerstand) in den Zustand HiRes (hoher Widerstand) oder umgekehrt (je nach der Richtung des Stroms durch die Bitleitung 6) umgeschaltet wird. Gleichzeitig befindet sich der Transistor T in der gewählten Speicherzelle 1 im Absperrzustand, wobei er die Spannung auf der Wortleitung 8 niedrig (0 Volt) hält. In der Ausführungsform, die in 4 dargestellt ist, ist zum Beispiel die linke Zelle gewählt, um programmiert zu werden. Der Strom durch die linke Bitleitung 6 ist sowohl der linken Zelle als auch allen anderen Zellen in dieser Spalte gemeinsam. Strom fließt durch die Digitleitung 4 der linken Zelle und aller anderen Zellen in dieser Zeile, aber nicht durch die Digitleitungen 4 der Zellen auf der rechten Seite. Die Ströme in der Digitleitung 4 und Bitleitung 6 sind derart, dass sie zusammen ein Magnetfeld erzeugen, das in der Lage ist, die Richtung des Magnetvektors der freien Schicht der vorderen linken Zelle zu ändern, der Strom in jedem Streifen ist aber allein nicht in der Lage, den Speicherzustand zu ändern. Deshalb wird nur die gewählte Speicherzelle (die linke in diesem Beispiel) beschrieben.
Die Information, die in eine gewählte Speicherzelle 1 (die linke Zelle im Beispiel von 5) gespeichert ist, kann gelesen werden. Zum Beispiel kann der HiRes-Zustand einer Speicherzelle z.B. 13 kΩ betragen, und der LoRes-Zustand 10 kΩ. Wenn die Lesespannung auf einer Lesebitleitung 0,3 Volt beträgt, wird der Strom durch das Speicherelement 2 der Zelle jeweils 23 μA oder 30 μA betragen. In Vorrichtungen des Stands der Technik wird ein Leseverstärker auf einen Stromerkennungspunkt mit einem Zwischenwert eingestellt, z.B. 26,5 μA. Wenn der Strom, der durch diesen Leseverstärker erkannt wird, höher ist als 26,5 μA, folgert der Leseverstärker, dass das MTJ-Element 2 im LoRes-Zustand ist. Wenn der Strom durch das MTJ-Element 2 niedriger ist als 26,5 μA, folgert der Leseverstärker, dass das MTJ-Element 2 im HiRes-Zustand ist. Wenn aber die Stromdifferenz zwischen HiRes- und LoRes-Zuständen nicht sehr groß sind (in diesem Beispiel nur 7 μA), gibt es keine sehr zuverlässige und schnelle Art der Messung.
Einem anderen Leseverfahren des Stands der Technik entsprechend wird der Widerstand einer zu lesenden Zelle mit dem Widerstand einer Bezugsspeicherzelle verglichen, die auf derselben Wortleitung 8 angeordnet ist. Bezugszellen sind alle x Spalten vorhanden, wobei x gewöhnlich 32, 64 oder 128 ist, aber eine beliebige Zahl sein kann. Die MTJ-Elemente in Bezugsspeicherzellen werden nicht programmiert und ihr Widerstandswert bleibt zum Beispiel stets auf dem minimalen Niveau (LoRes). Eine Bezugszelle wird zusammen mit einer gewählten Zelle gelesen. Eine Speicherzelle 1 wird zum Lesen gewählt, indem die Wortleitung 8 dieser Zelle auf V_DD getrieben wird und auf diese Weise eine Zeile gewählt wird und alle Transistoren eingeschaltet werden. Strom wird durch die Bitleitung 6 der Spalte geleitet, in der sich die gewählte Zelle befindet. Da von den Speicherzellen in dieser Spalte nur der Transistor aktiviert wird, der zu einer gewählten MTJ-Zelle 1 gehört, kann Strom nur aus der gewählten Bitleitung 6 durch die gewählte Zelle 1 zur Masseleitung 24 fließen. Während eines Lesevorgangs wird der Strom durch das gelesene MTJ-Element mit dem Strom durch das Bezugs-MTJ verglichen. Wenn diese Ströme gleich sind, folgert der Leseverstärker, dass das gelesene MTJ im LoRes-Zustand ist. Wenn der Strom durch das gelesene MTJ niedriger ist als der Strom durch das Bezugs-MTJ, folgert der Leseverstärker, dass das gelesene MTJ im HiRes-Zustand ist. Es ist zu ersehen, dass, wenn das gelesene MTJ und das Bezugs-MTJ beide im gleichen Zustand sind, z.B. LoRes, im Prinzip keine Stromdifferenz gemessen wird. Doch in der Praxis wird der Strom nie zu 100% genau gleich sein, weil MTJs, die beide im LoRes-Zustand sind, aufgrund von Fertigungstoleranzen usw. nicht zu 100% den gleichen Widerstandswert aufweisen, was das Auslesen von Speicherzellen des Stands der Technik schwer und langsam macht.
Allgemein wird während eines Auslesevorgangs der Gesamtheit oder eines Teils des Speicherarrays eine erste Bitleitung 6 aktiviert, und die Wortleitungen 8 werden dann der Reihe nach abgetastet, d.h., für jede Zelle jeder Zeile. Das Vergleichsergebnis des Stroms durch die gelesene MRAM-Zelle und des Stroms durch die Bezugsspeicherzelle kann abweichend (falls die gelesene MRAM-Zelle im HiRes-Zustand ist) oder gleich sein (falls die gelesene MRAM-Zelle im LoRes-Zustand ist). Dies bedeutet, dass das maximale Auslesesignal nicht immer verfügbar ist, was die Geschwindigkeit des Lesevorgangs beschränkt.
In TMR-Geräten muss ein Lesestrom senkrecht zu den Schichtebenen (CPP – current perpendicular to plane) angelegt werden, da die Elektronen durch die Sperrschicht tunneln müssen.
Es ist ein Nachteil, dass die Differenz im Widerstandswert (MR-Verhältnis) dabei maximal 50% beträgt. Dies ist genug zum Auslesen, reicht aber nicht aus, um mit ultraschnellen SRAM-Caches mithalten zu können.
Es ist ein Nachteil, dass die großen Ströme, die benötigt werden, um ein Bit in eine MRAM-Zelle des Stands der Technik zu schreiben, schwere elektromagnetische Interferenz (EMI)-Probleme verursachen.
EP-1109170 beschreibt eine Matrix, umfassen magnetoresistive Speicherzellen, wobei jede Zelle ein erstes und ein zweites magnetoresistives Element und einen Wähltransistor umfasst. Eine erste Schreibleitung ist so mit einer zweiten Schreibleitung verbunden, dass die Stromflussrichtung im ersten magnetoresistiven Element umgekehrt zur Stromflussrichtung im zweiten magnetoresistiven Element ist.
US-5699293 beschreibt ein Speicherarray, in dem eine Vielzahl von Paaren magnetoresistiver Speicherzellen organisiert ist. Jede Speicherzelle umfasst ein Speicherelement. Die Speicherzellen sind am Schnittpunkt von Wortleitungen und Leseleitungen angeordnet.
US-2001/0043488 offenbart eine Matrix mit magnetoresistiven Schichtsystemen, die zwischen einer Bitleitung und einer Wortleitung angeordnet sind. Wortleitungen sind vertikal zwischen zwei komplementären Bitleitungen angeordnet, ein an einer gewohnten Stelle befindliches magnetoresistives Speichersystem ist zwischen einer Bitleitung und einer Wortleitung angeordnet, und ein zugehöriges magnetoresistives Schichtsystem einer komplementären Speicherstelle ist zwischen der komplementären Bitleitung und der Wortleitung in der vertikalen Richtung angeordnet. Ein Strom, der in der komplementären Bitleitung fließt, fließt in die entgegengesetzte Richtung zur Richtung eines Stroms in der Bitleitung.
US-5541868 erwähnt, dass es möglich ist, Lese- und Schreibvorgänge in einem Array von Speicherzellen gleichzeitig durchzuführen.
Eine Aufgabe der vorliegenden Erfindung ist es, die Nachteile der MRAM-Speicher des Stands der Technik zu überwinden.
Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung von MRAM-Speichern mit einem maximalen Auslesesignal. Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung von schnellen MRAM-Speichern und von Verfahren zu deren Herstellung.
Noch eine andere Aufgabe der vorliegenden Erfindung ist die Verringerung von EMI-Problemen in Speichern mit magnetoresistiven Speicherelementen sowie Verfahren zur Herstellung solcher Speicher.
Die obigen Aufgaben werden durch die Vorrichtungen und Verfahren der vorliegenden Erfindung erfüllt.
Die vorliegende Erfindung stellt eine Matrix mit magnetoresistiven Speicherzellen bereit, wobei jede magnetoresistive Speicherzelle ein magnetoresistives Speicherelement umfasst und die magnetoresistiven Speicherzellen miteinander verbunden sind, um logisch organisierte Zeilen und Spalten zu formen. Es ist mindestens eine erste Zeile oder Spalte vorhanden, die zu einer zweiten Zeile oder Spalte benachbart ist. Die erste Zeile oder Spalte weist mindestens eine erste Zeilen- oder Spaltenschreibleitung auf, und die zweite Zeile oder Spalte weist mindestens eine zweite Zeilen- oder Spaltenschreibleitung auf. Die Matrix umfasst Verbindungsmittel mit einem ersten Schaltelement zwischen den ersten und zweiten Zeilen- oder Spaltenschreibleitungen, um die ersten und zweiten Zeilen- oder Spaltenschreibleitungen temporär elektrisch miteinander zu verbinden, so dass ein Strom, der in der ersten Zeilen- oder Spaltenschreibleitung fließt, in der entgegengesetzten Richtung zum gleichen Strom fließt, der in der zweiten Zeilen- oder Spaltenschreibleitung fließt. Jede der ersten und zweiten benachbarten Zeilen oder Spalten kann eine Zeilen- oder Spaltenleseleitung aufweisen.
Die Zeilen- oder Spaltenleseleitungen und die Zeilen- oder Spaltenschreibleitungen für eine selbe Zeile oder Spalte können jeweils physikalisch dieselben Leitungen sein.
Die ersten und zweiten Zeilen- oder Spaltenschreibleitungen können durchlaufende leitfähige Streifen sein, die mit den magnetoresistiven Elementen jeder der Speicherzellen der jeweiligen Spalte oder Zeile magnetisch koppelbar sind. Die Zeilen- oder Spaltenleseleitungen können durchlaufende leitfähige Streifen sein, die jeweils mit einer Elektrode der magnetoresistiven Elemente jeder der Speicherzellen der Spalte oder Zeile elektrisch koppelbar sind.
Jede Zeile oder Spalte kann ferner eine Digitleitung aufweisen, wobei die Digitleitung ein durchlaufender leitfähiger Streifen ist, der mit dem magnetoresistiven Element jeder der magnetoresistiven Speicherzellen einer Spalte oder Zeile magnetisch koppelbar ist.
Jede Zeile oder Spalte kann ferner eine Wortleitung aufweisen, und jede magnetoresistive Speicherzelle kann ein zweites Schaltelement umfassen, um eine andere Elektrode des magnetoresistiven Speicherelements mit einer Spannungsquelle zu verbinden, wobei die Wortleitung ein durchlaufender leitfähiger Streifen ist, der mit jedem der zweiten Schaltelemente einer Spalte oder Zeile elektrisch verbunden ist.
Die magnetoresistiven Speicherelemente können auf dem TMR-Effekt basieren.
Eine erfindungsgemäße Matrix kann als ein MRAM-Speicher verwendet werden.
Eine Ausführungsform der vorliegenden Erfindung stellt zudem einen MRAM-Speicher bereit, umfassend eine Matrix und Wählschaltungen zum Wählen einer zu lesenden Zelle und/oder einer zu beschreibenden Zelle. Die Matrix weist magnetoresistive Speicherzellen auf, wobei jede magnetoresistive Speicherzelle ein magnetoresistives Speicherelement umfasst und die magnetoresistiven Speicherzellen miteinander verbunden sind, um logisch organisierte Zeilen und Spalten zu formen. Es ist mindestens eine erste Zeile oder Spalte vorhanden, die zu einer zweiten Zeile oder Spalte benachbart ist. Die erste Zeile oder Spalte weist mindestens eine erste Zeilen- oder Spaltenschreibleitung auf, und die zweite Zeile oder Spalte weist mindestens eine zweite Zeilen- oder Spaltenschreibleitung auf. Die Matrix umfasst Verbindungsmittel mit einem ersten Schaltelement zwischen den ersten und zweiten Zeilen- oder Spaltenschreibleitungen, um die ersten und zweiten Zeilen- oder Spaltenschreibleitungen temporär elektrisch miteinander zu verbinden, so dass ein Strom, der in der ersten Zeilen- oder Spaltenschreibleitung fließt, in der entgegengesetzten Richtung zum selben Strom fließt, der in der zweiten Zeilen- oder Spaltenschreibleitung fließt.
Jede der ersten und zweiten benachbarten Zeilen oder Spalten des MRAM-Speichers kann eine Zeilen- oder Spaltenleseleitung aufweisen.
Die Zeilen- oder Spaltenleseleitungen und die Zeilen- oder Spaltenschreibleitungen für eine gleiche Zeile oder Spalte des MRAM-Speichers können jeweils physikalisch dieselben Leitungen sein.
Die ersten und zweiten Zeilen- oder Spaltenschreibleitungen des MRAM-Speichers können durchlaufende leitfähige Streifen sein, die mit den magnetoresistiven Elementen jeder der Speicherzellen der jeweiligen Spalte oder Zeile magnetisch koppelbar sind. Die Zeilen- oder Spaltenleseleitungen des MRAM-Speichers können durchlaufende leitfähige Streifen sein, die jeweils mit einer Elektrode der magnetoresistiven Elemente jeder der Speicherzellen der Spalte oder Zeile elektrisch koppelbar sind.
Jede Zeile oder Spalte des MRAM-Speichers kann ferner eine Digitleitung aufweisen, wobei die Digitleitung ein durchlaufender leitfähiger Streifen ist, der mit dem magnetoresistiven Element jeder der magnetoresistiven Speicherzellen einer Spalte oder Zeile magnetisch koppelbar ist. Jede Zeile oder Spalte des MRAM-Speichers kann ferner eine Wortleitung aufweisen, und jede magnetoresistive Speicherzelle kann ein zweites Schaltelement umfassen, um eine andere Elektrode des magnetoresistiven Speicherelements mit einer Spannungsquelle zu verbinden, wobei die Wortleitung ein durchlaufender leitfähiger Streifen ist, der mit jedem der zweiten Schaltelemente einer Spalte oder Zeile elektrisch verbunden ist.
Die Wählschaltungen des MRAM-Speichers können einen Zeilenwähldecoder und/oder einen Spaltenwähldecoder umfassen. Eine Zeilenstromquelle kann mit dem Zeilenwähldecoder verbunden werden, um eine gewählte Digitleitung mit elektrischer Energie zu versorgen. Eine Schreibbitleitungsstromquelle kann mit dem Spaltenwähldecoder verbunden werden, um eine gewählte Schreibleitung mit elektrischer Energie zu versorgen.
Die Wählschaltungen des MRAM-Speichers können geeignet sein, um das gleichzeitige Lesen einer Zelle in einer Spalte und Schreiben in eine andere Zelle in der gleichen Spalte oder das das gleichzeitige Lesen einer Zelle in einer Zeile und Schreiben in eine andere Zelle in der gleichen Zeile zu gewährleisten.
Der MRAM-Speicher kann außerdem Leseverstärker umfassen, die mit den Spaltenleseleitungen verbunden werden können.
Die vorliegende Erfindung stellt auch ein Verfahren zum Herstellen eines MRAM-Speichers bereit. Das Verfahren umfasst die Schritte des Formens einer Vielzahl von magnetoresistiven Speicherelementen, die logisch in Zeilen und Spalten angeordnet sind, des Formens mindestens einer ersten und einer zweiten Zeilen- oder Spaltenschreibleitung, die jeweils mit den magnetoresistiven Speicherelementen der ersten und zweiten benachbarten Zeilen oder Spalten magnetisch koppelbar sind, und des Formens von Verbindungsmitteln mit einem ersten Schaltelement zwischen den ersten und zweiten Zeilen- oder Spaltenschreibleitungen, um diese ersten und zweiten Zeilen- oder Spaltenschreibleitungen temporär elektrisch miteinander zu verbinden.
Andere Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen hervor, die auf beispielhafte Weise die Prinzipien der Erfindung veranschaulichen.
1 ist eine elektrische Darstellung einer MTJ-Zelle zur Verbindung in einem Array nach dem Stand der Technik.
2 zeigt einen Querschnitt und eine schematische Draufsicht einer MTJ-Zelle nach dem Stand der Technik, wobei die Leitung 6 partiell ausgebrochen wurde.
3 ist ein diagrammatischer Aufriss eines 2 × 2 Arrays von MTJ-Zellen nach dem Stand der Technik.
4 veranschaulicht den konventionellen Vorgang der Programmierung einer MTJ-Speicherzelle.
5 veranschaulicht den konventionellen Vorgang des Lesens einer MTJ-Speicherzelle.
6 ist eine elektrische Darstellung einer MTJ-Zelle.
7 zeigt einen Querschnitt und eine partiell ausgeschnittene Draufsicht einer MTJ-Zelle wie in 6.
8 zeigt eine elektrische Darstellung einer 2 × 2 Matrix von magnetoresistiven Spreicherzellen, wobei Schreibbitleitungen benachbarter Spalten durch feste elektrische Verbindung miteinander verbunden sind.
9 zeigt ein schematisches Blockdiagramm der Matrix von 8.
10 ist ein diagrammatischer Aufriss einer 1 × 2 Matrix, wobei die magnetoresistiven Speicherelemente MTJ-Elemente sind.
11 zeigt ein vereinfachtes Blockschema eines MRAM-Speichers nach einer Ausführungsform der vorliegenden Erfindung.
12 ist eine schematische Darstellung eines Speicherarrays nach der vorliegenden Erfindung, wobei Bitleitungen von benachbarten Spalten durch einen Schalter temporär miteinander verbunden werden können.
In den verschiedenen Zeichnungen beziehen sich gleiche Bezugszeichen auf gleiche oder analoge Elemente.
Die vorliegende Erfindung wird Bezug nehmend auf bestimmte Ausführungsformen und bestimmte Zeichnungen beschrieben, doch die Erfindung ist nicht darauf beschränkt, sondern allein durch die Ansprüche. Die beschriebenen Zeichnungen sind nur schematisch und nicht einschränkend. Wenn in der vorliegenden Beschreibung und in den Ansprüchen der Ausdruck „umfassend" benutzt wird, schließt er andere Elemente oder Schritte nicht aus. Wenn in Bezug auf ein im Singular stehendes Substantiv ein unbestimmter oder bestimmter Artikel benutzt wird, z.B. „ein" oder „der", schließt dies einen Plural dieses Substantivs ein, außer bei anderslautender Angabe.
Durch diese ganze Beschreibung hindurch werden die Ausdrücke „Spalte" und „Zeile" verwendet, um Gruppen von Array-Elementen zu beschreiben, die miteinander verbunden sind. Die Verbindung kann in Form einer kartesischen Anordnung von Zeilen und Spalten erfolgen, doch die vorliegende Erfindung ist nicht darauf beschränkt. Wie für den Fachmann hervorgeht, können Spalten und Zeilen leicht untereinander ausgetauscht werden, und es ist in dieser Offenbarung beabsichtigt, dass diese Ausdrücke austauschbar sind. Auch nicht kartesische Anordnungen können konstruiert werden und sind im Umfang der Erfindung eingeschlossen. Dementsprechend sind die Ausdrücke „Zeile" und „Spalte" breit zu interpretieren. Um diese breite Interpretation zu erleichtern, beziehen sich die Ansprüche auf logisch organisierte Zeilen und Spalten. Damit ist gemeint, dass Gruppen von Speicherelementen auf eine sich topologisch linear schneidende Weise angeordnet sind, dass die physikalische oder topographische Anordnung aber nicht so sein muss. Zum Beispiel können die Zeilen Kreise und die Spalten Radien dieser Kreise sein, und die Kreise und Radien werden in dieser Erfindung als „logisch" in Zeilen und Spalten „organisiert" beschrieben. Auch spezifische Namen der verschiedenen Leitungen, z.B. Bitleitung, Wortleitung oder Digitleitung werden als generische Namen gebraucht, um die Erläuterung zu erleichtern und sich auf eine spezifische Funktion zu beziehen, und diese spezifische Wortwahl soll die Erfindung in keiner Weise einschränken. Es ist hervorzuheben, dass all diese Ausdrücke nur verwendet werden, um ein besseres Verständnis der spezifischen Struktur zu erleichtern, die beschrieben wird, und die Erfindung in keiner Weise einschränken sollen.
Eine Matrix ist mit magnetoresistiven Speicherzellen versehen, die miteinander verbunden sind, um logisch organisierte Zeilen und Spalten zu formen. Ein Speicher wird mit physikalischen Zeilen und Spalten als Beispiel beschrieben. Jede magnetoresistive Speicherzelle umfasst ein magnetoresistives Speicherelement und ein Schaltelement wie einen Transistor zum Beispiel.
Solch eine magnetoresistive Speicherzelle 30, die in einer Matrix verwendet werden kann, wird in 6 schematisch und in 7 im Querschnitt und in einer partiell ausgebrochenen Draufsicht gezeigt. Wie aus diesen Zeichnungen zu ersehen ist, vor allem aus 6 und der Draufsicht von 7, sind für eine magnetoresistive Speicherzelle 30 zwei Bitleitungen vorgesehen: eine Lesebitleitung 32 und eine Schreibbitleitung 34. Die Schreibbitleitung 34 ist nicht mit dem MTJ-Element 2 verbunden und daher mit diesem nicht elektrisch koppelbar. Sie ist aber mit dem MTJ-Element 2 magnetisch gekoppelt, wenn Strom darin fließt. Die Lesebitleitung 32 ist mit dem MTJ-Element 2 galvanisch verbunden, z.B. durch eine Verbindungsschicht 36 und ein Durchgangsloch 39, und ist daher mit dem MTJ-Element 2 elektrisch koppelbar. Die zwei Bitleitungen 32, 34 können nur in der Draufsicht gesehen werden, da sie parallel laufen. Alle anderen Elemente der Speicherzelle 30 sind wie oben für die Speicherzelle 1 des Stands der Technik erläutert.
Eine Matrix 38 aus 8 magnetoresistive Speicherzellen 30 (vier Spalten C1, C2, C3, C4 aus je zwei magnetoresistiven Speicherelementen 2), Zelle A bis H genannt, sind in 8 schematisch dargestellt, oder in einem vereinfachten Blockschema in 9. Die magnetoresistiven Zellen 2 der Matrix sind in parallelen Spalten C1, C2, C3, C4 miteinander verbunden. Jede Spalte C1, C2, C3, C4 umfasst eine Vielzahl von magnetoresistiven Speicherelementen 2. Schreibbitleitungen 34 liegen in einer Ebene über jeder der Spalten C1, C2, C3, C4. Schreibbitleitungen 34 zweier benachbarter Spalten C1, C2 bzw. C3, C4 sind durch Verbindungsmittel 54 miteinander verbunden. In der Ausführungsform, die in 8 und 9 gezeigt wird, ist das Verbindungsmittel 54 eine feste direkte elektrische Verbindung zwischen beiden Schreibbitleitungen 34. Daher hat die Schreibbit leitung 34 einer ungeradzahligen Spalte C1 bzw. C3 einen Rückweg in derselben Ebene, der durch die Schreibbitleitung 34 einer benachbarten geradzahligen Spalte C2 bzw. C4 geformt wird. Ein diagrammatischer Aufriss der Zellen A, B, E und F mit der festen elektrischen Verbindung 54 zwischen Schreibbitleitungen 34 benachbarter Spalten wird zum Beispiel in 10 gezeigt. Es ist anzumerken, dass 8 und 9 ein 2 × 4 Array betreffen, während 10 nur ein 2 × 2 Array betrifft. In Wirklichkeit wird der Speicherarray 38 allgemein viel größer sein. Es ist außerdem anzumerken, dass die Struktur in 10 der Klarheit halber partiell umgekehrt ist: Digitleitungen 4 laufen physikalisch unter den MTJ-Elementen 2 (auf der Seite der MTJ-Elemente 2, die zum Substrat hin orientiert ist, in dem der Transistor T vorgesehen ist), und Schreibbitleitungen 34 laufen physikalisch über den MTJ-Elementen 2 (auf der Seite der MTJ-Elemente 2, die vom Substrat weg orientiert ist, in dem der Transistor T vorgesehen ist). Lesebitleitungen 32 sind physikalisch benachbart zu Schreibbitleitungen 34 angeordnet. Wenn sie aber so gezeichnet wären, würden die Lese- und Schreibbitleitungen 32, 34 die magnetoresistiven Elemente 2 überdecken.
In 8 und 10 ist zu sehen, dass Bitleitungen 32, 34 allen Speicherzellen 30 in einer Spalte C1, C2, C3, C4 des Speicherarrays 38 gemeinsam sind, und dass Digitleitungen 4 und Wortleitungen 8 allen Speicherzellen 30 in einer Zeile R1, R2 des Speicherarrays 38 gemeinsam sind. Eine Wortleitung 8 ist mit einem Schaltelement T in jeder Zelle verbunden, z.B. einem Transistorschaltelement. Die Schreibbitleitungen 34 zweier benachbarter Spalten C1, C2 bzw. C3, C4 sind durch eine feste elektrische Verbindung 54 miteinander verbunden.
Strom, der durch die Schreibbitleitung 34 von Spalte C1 in eine Richtung fließt, fließt durch die Schreibbitleitung 34 von Spalte C2 (der Rückweg) in die entgegengesetzte Richtung. Beim Programmieren eines Speicherelements 2 zum Beispiel aus der Spalte C1 wird das zugehörige Speicherelement 2 zum Beispiel aus der Spalte C2, d.h., das Speicherelement 2 auf der gleichen Zeile, aber auf dem Rückweg der Schreibbitleitung 34 von Spalte C1, mit dem Umkehrwert programmiert, wie weiter unten erläutert.
Der Raum D1 zwischen den Lesebitleitungen 32 und den entsprechenden Schreibbitleitungen 34 ist bevorzugt der minimalen Metallhöhe des Fertigungsprozesses, in dem die MRAM-Zellen 30 hergestellt werden, die z.B. typischerweise durch die Lithographie begrenzt wird. Die Breite D2 der Lesebitleitungen 32 ist bevorzugt die minimale Metallbreite des Fertigungsprozesses, in dem die MRAM-Zellen 30 hergestellt werden, die z.B. typischerweise durch die Lithographie begrenzt wird. Sie kann aber etwas größer sein als die Mindestbreite. Die Breite D3 der Schreibbitleitungen 34 ist bevorzugt mindestens die Breite, die im Wesentlichen das MTJ-Element 2 bedeckt.
Der Abstand D4 zwischen dem MTJ-Element 2 und der Schreibbitleitung 34 etwas größer als in einer konventionellen MRAM-Zelle 1. Er sollte aber bevorzugt so klein wie möglich gehalten werden. Als ein Beispiel kann der Abstand D4 kleiner oder gleich einer normalen Oxiddicke zwischen zwei aufeinanderfolgenden Metallisierungsschichten sein.
Wenn im Speicherarray 38 zum Beispiel eine Zelle A (siehe 8) beschrieben werden soll, ist die Arbeitsweise wie folgt (unter Bezugnahme auf 11):
Die Blöcke 40, 42, 44, 46, 48 formen zusammen Wählschaltungen. Durch einen Block 40 „Vordecoder und Logik" wird die Zelle A zum Beschreiben gewählt. Dies bedeutet, dass die entsprechende Schreibbitleitung 34 der Spalte C1 durch einen Block 42 „Bitleitungs- oder Spaltenwahl" mit einer „Schreibbitleitungstromquelle" 44 verbunden wird. Der Block 40 „Vordecoder und Logik" wählt auch zusammen mit einem „Zeilenwähldecoder" 46 die Zelle A zum Schreiben, was bedeutet, dass die entsprechende Digitleitung 4 der Zeile R1 mit einer „Digitleitungsstromquelle" 48 verbunden wird. Die Wortleitung 8 der zu beschreibenden Zelle (d.h. Wortleitung 8 von Zeile R1) wird auf einen Wert gesetzt, um die zugehörigen Schaltelemente T1, T2, in diesem Fall z.B. Transistoren, auszuschalten, null Volt zum Beispiel. Auf diese Weise fließt Strom sowohl durch die Schreibbitleitung 34 (von Spalte C1) als auch durch die Digitleitung 4 (von Zeile R1) der gewählten Zelle. Da die Schreibbitleitung 34 von Spalte C1 mit der Schreibbitleitung 34 von Spalte C2 elektrisch verbunden ist, fließt derselbe Strom auch durch die Schreibbitleitung 34 von Spalte C2. Die Ströme durch die Schreibbitleitungen 34 von Spalte C1 und C2 und durch die Digitleitung 4 von Zeile R1 erzeugen zusammen ein Magnetfeld, das in der Lage ist, die Richtung des Magnetvektors der freien Schichten 12 der Speicherelemente 2 der Zellen A und B zu ändern, während der Strom in beiden Streifen allein nicht in der Lage ist, den Speicherzustand zu ändern. Da der Strom durch die Digitleitung 4 von Zeile R1 bei beiden Speicherelementen 2 der Zellen A und B in derselben Richtung fließt, ist die Magnetisierungsrichtung der freien Schicht beider Speicherelemente 2 der Zellen A und B entgegengesetzt. Die Strompegel in den Schreibbitleitungen 34 der Spalten C1 und C2 und in der Digitleitung 4 der Zeile R1 sind ausgelegt, um viel kleiner zu sein als das Feld, das erforderlich ist, um die Magnetisierung der festen Schicht 10 zu wechseln. Der Widerstand der MTJ-Zellen 2 der Zellen A und B wird dadurch auf einen LoRes- oder HiRes-Zustand gebracht (je nach der Richtung des Stroms durch die Bitleitungen 34 der Spalten C1 und C2, die vom Inhalt abhängig ist, der in der Speicherzelle A gespeichert werden soll). Die MTJ-Zellen 2 der Zellen A und B werden wegen der entgegengesetzten Richtungen des Stroms in den Schreibbitleitungen 34 gegensätzlich umgeschaltet: eine MTJ-Zelle ist im LoRes-Zustand, während die andere im HiRes-Zustand ist, und umgekehrt. Die relative Widerstandsänderung zwischen HiRes und LoRes hängt von der Spannung ab, die an die Schreibbitleitungen 34 angelegt wird: Sie beträgt etwa 25% bei einer Bitleitungsspannung von 0,6 V, etwa 35% bei einer Bitleitungsspannung von 0,3 V und etwa 45% bei einer Bitleitungsspannung von 0,1 V.
Der Array mit magnetoresistiven Speicherelementen ergibt ein maximales Auslesesignal, das darauf zurückzuführen ist, dass es zwei magnetoresistive Elemente umfasst, die stets gegensätzlich umgeschaltet werden. Dies ist für das Hochgeschwindigkeitslesen der MRAM-Bits vorteilhaft. Überdies führt die Verbindung der Schreibbitleitungen zu einer kleinen Schleife, was ein gutes EMC-Verhalten ergibt (aufgrund einer kleinen Schleife der Bitleitungen mit hohem Strom).
Das erzeugte Magnetfeld H weist die folgende Beziehung zum Schreibstrom I auf: H = I/6,28 R, wobei H das Magnetfeld in einem Radius R von Zentrum des Felds ist. Das Zentrum des Felds ist der Metalldraht, in dem der Strom I fließt.
Der Schreibstrom durch die Schreibbitleitungen 34 liegt zwischen 0,5 mA und 5 mA. Der Schreibstrom in der erfindungsgemäßen MRAM-Zelle 30 muss etwas höher sein als in Geräten des Stands der Technik, da der Abstand zwischen Schreibbitleitungen 34 und den magnetischen Schichten des Speicherelements 2 etwas größer ist als bei der am Speicherelement 2 angebrachten Schreibbitleitung 6 des Stands der Technik. Der zu verwendende Schreibstrom hängt von der Größe des Speicherelements 2 und von der verwendeten Technologie ab.
Wenn im Speicherarray 38 zum Beispiel eine Zelle A (siehe 8) gelesen werden soll, ist die Arbeitsweise wie folgt (unter Bezugnahme auf 11):
Zelle A (8) wird zum Lesen gewählt. Dies bedeutet, dass der Block 42 „Bitleitungs- oder Spaltenwahl" die Lesebitleitung 32 von Zelle A mit „Leseverstärkern" 50 verbindet. Auch die Lesebitleitung 32 von Zelle B wird mit Leseverstärkern 50 verbunden. Der „Zeilenwähldecoder" 46 legt an die Wortleitung 8 der Zeile R1, auf der die Zelle A angeordnet ist, eine Spannung an, die geeignet ist, die zugehörigen Schaltelemente T1, T2 einzuschalten. Bei Transistoren als Schaltelemente kann die angelegte Spannung zum Beispiel Vdd sein. Dabei wird die Lesebitleitung 32 der Spalte C1 mit dem MTJ-Element 2 der Zelle A elektrisch gekoppelt, und die Lesebitleitung 32 der Spalte C2 wird mit dem MTJ-Element 2 der Spalte C2 elektrisch gekoppelt. Der Zustand der Speicherzelle A wird bestimmt, indem der Widerstand des Speicherelements 2 der Zelle A gemessen wird, wenn ein Lesestrom, der viel kleiner als die Schreibströme ist (typischerweise im μA-Bereich), senkrecht durch das Speicherelement 2 der Zelle A geleitet wird, und durch dessen Vergleich mit dem Widerstand des zugehörigen Speicherelements 2 der Zelle B. Aufgrund der Schreibweise der Information in die Speicherzellen ist bekannt, dass da Speicherelement 2 von Zelle B im HiRes-Zustand ist, wenn das Speicherelement 2 von Zelle A im LoRes-Zustand ist, und umgekehrt.
Die Lese- und „Bezugs"-MTJ weist bevorzugt stets den entgegengesetzten Widerstandszustand auf. Auf diese Weise liegt immer eine klare Differenz im Mess- oder Lesestrom vor, wodurch das Lesen von Daten schneller wird.
Das Magnetfeld dieser Mess- oder Leseströme ist vernachlässigbar und beeinflusst den magnetischen Zustand der Speicherelemente nicht. Die Wahrscheinlichkeit des Tunnelns von Ladungsträgern durch die Tunnelsperrschicht 14 hängt von der relativen Ausrichtung der Magnetmomente der freien Schicht 12 und der festen Schicht 10 ab. Die Tunnelwahrscheinlichkeit von Ladungsträgern ist am höchsten, und demnach der Widerstand am geringsten, wenn die Magnetmomente anti-ausgerichtet sind. Als Ergebnis definieren die zwei möglichen Magnetisierungsrichtungen der freien Schicht auf eindeutige Weise zwei mögliche Bitzustände (0 oder 1) für die Speicherzelle.
Wenn ein Schreibvorgang läuft, wird ein hoher Strom (mA-Bereich) in der Schreibbitleitung 34 von Spalte C1 (und daher auch in der Schreibbitleitung 34 von Spalte C2) ein Magnetfeld induzieren. Durch die Lesebitleitungen 32, die parallel zu den Schreibbitleitung 34 liegen, fließt ein kleiner Strom im μA-Bereich, der grundsätzlich der Strom durch das gelesene MTJ-Element 2 und dem Schaltelement T ist, z.B. des Wähltransistors der MRAM-Zelle. Dieser kleine Strom verursacht nur ein kleines Magnetfeld, das den Speicherzustand des MTJ-Elements 2 nicht beeinflusst. Es ist anzumerken, dass dieses kleine Magnetfeld in den Lesebitleitungen 32 von den MTJ-Elementen 2 weiter entfernt ist als die Schreibbitleitung 34, was die Wirkung des kleinen Magnetfelds auf die MTJ-Elemente 2 zusätzlich verringert.
Gleichzeitiges Lesen und Schreiben kann durchgeführt werden. Wenn im Speicherarray 38 zum Beispiel eine Zelle A (siehe 8) beschrieben werden soll und die Zelle E gelesen werden soll, ist die Arbeitsweise wie folgt (unter Bezugnahme auf 11):
Durch den Block 40 „Vordecoder und Logik" wird Zelle A zum Schreiben gewählt. Dies bedeutet, dass die entsprechende Schreibbitleitung 34 durch den Block 42 „Bitleitungs- oder Spaltenwahl" mit der „Schreibbitleitungstromquelle" 44 verbunden wird. Der Block 40 „Vordecoder und Logik" wählt auch zusammen mit dem „Zeilenwähldecoder" 46 die Zelle A zum Schreiben, was bedeutet, dass die entsprechende Digitleitung 4 mit der „Digitleitungsstromquelle" 48 verbunden wird. Die Wortleitung 8 der zu beschreibenden Zelle wird auf einen Wert gesetzt, um die zugehörigen Schaltelemente T1, T2, in diesem Fall z.B. Transistoren, auszuschalten, null Volt zum Beispiel. Auf diese Weise fließt Strom sowohl durch die Schreibbitleitung 34 der Spalte C1 als auch durch die Digitleitung 4 der Zeile R1 der gewählten Zelle. Diese Ströme erzeugen zusammen ein Magnetfeld, das in der Lage ist, die Richtung des Magnetvektors der freien Schichten 12 des Speicherelements 2 in der gewählten Zelle in Zeile R1 und Spalte C1 und seines zugehörigen Speicherelements 2 in der benachbarten Zelle in Zeile R1 und Spalte C2 zu ändern, während der Strom in beiden Streifen allein nicht in der Lage ist, den Speicherzustand zu ändern. Da der Strom durch die Schreibbitleitung 34 von Spalte C2 in eine Richtung entgegengesetzt zum Strom durch die Schreibbitleitung 34 von Spalte C1 fließt und der Strom durch die Digitleitung 4 bei beiden Speicherelementen 2 in die gleiche Richtung fließt, ist die Magnetisierungsrichtung der freien Schicht beider Speicherelemente 2 der Zellen A und B entgegengesetzt. Die Strompegel sind ausgelegt, um viel kleiner zu sein als das Feld, das benötigt wird, um die Magnetisierung der festen Schicht 10 zu wechseln. Der Widerstand des Speicherelements 2 der Zelle A wird auf diese Weise auf einen LoRes- oder HiRes-Zustand gebracht (je nach Richtung des Stroms durch die Bitleitung 34, die vom Inhalt abhängig ist, der in der Speicherzelle A gespeichert werden soll). Die MTJ-Speicherelemente 2 der Speicherzellen A und B werden wegen der entgegengesetzten Richtungen des Stroms in den Schreibbitleitungen 34 gegensätzlich umgeschaltet: eine MTJ-Zelle ist im LoRes-Zustand, während die andere im HiRes-Zustand ist oder umgekehrt.
Gleichzeitig mit dem Beschreiben der Zelle A wird Zelle E (8) zum Lesen gewählt. Dies bedeutet, dass der Block 42 „Bitleitungs- oder Spaltenwahl" die Lesebitleitungen 32 der Spalte C1 (die in diesem Beispiel auch die Lesebitleitung 32 der Zelle A ist) und der Spalte C2 mit den „Leseverstärkern" 50 verbindet. Der „Zeilenwähldecoder" 46 legt an die Wortleitung 8 der Zeile R2, auf welcher Zelle E angeordnet ist, eine Spannung an, die geeignet ist, die zugehörigen Schaltelemente T auf Zeile R2 einzuschalten. Bei Transistoren als Schaltelement T kann die angelegte Spannung zum Beispiel Vdd sein. Dabei wird die Lesebitleitung 32 der Spalte C1 mit dem MTJ-Element 2 der Zelle E elektrisch gekoppelt, und die Lesebitleitung 32 der Spalte C2 wird mit dem MTJ-Element 2 der Zelle F elektrisch gekoppelt. Der Zustand der Speicherzelle wird bestimmt, indem der Widerstand der Speicherelemente 2 der Zellen E und F gemessen wird, wenn ein Lesestrom, der viel kleiner als die Schreibströme ist (typischerweise im μA-Bereich), senkrecht durch diese Speicherelemente 2 geleitet wird. Das Magnetfeld dieses Mess- oder Lesestroms ist vernachlässigbar und beeinflusst nicht den magnetischen Zustand der Speicherelemente. Die zwei Widerstände werden verglichen, und der Speicherzustand der Zelle E wird abhängig davon bestimmt, ob das Speicherelement 2 der Zelle E im HiRes-Zustand und das Speicherelements 2 der Zelle F im LoRes-Zustand ist oder umgekehrt.
Demnach kann Zelle A beschrieben und Zelle E gleichzeitig gelesen werden, wobei Zelle A und Zelle E zwei Zellen in derselben Spalte des Arrays sind. Oder, anders ausgedrückt, die beschriebene Matrix oder der Array 38 können in einem Lesen beim Schreiben-Betrieb verwendet werden.
Wenn Zelle A beschrieben werden soll und Zelle C gelesen werden soll, werden die Schreibbitleitung 34 von Zelle A (und auch die Schreibbitleitung 34 von Zelle B, da dies der Rückweg der Schreibbitleitung 34 von Zelle A ist) und die Digitleitung 4 von Zelle A mit ihren jeweiligen Stromquellen 44, 48 verbunden. Ferner werden die Lesebitleitungen 32 der Zellen A und B deaktiviert, indem sie von den Leseverstärkern 50 getrennt werden. Bei Zelle C werden die Schreibbitleitung 34 der Spalten C3 und C4 natürlich deaktiviert, doch die Lesebitleitungen 32 der Zellen C und D werden mit den Leseverstärkern 50 verbunden. Auch die Wortleitung 8 der Zeile R1 wird auf eine Spannung gesetzt, die geeignet ist, die Schaltelemente T der Zellen C und D einzuschalten, z.B. Wähltransistoren (auch das Schaltelement T für Zelle A wird automatisch eingeschaltet, doch dies hat keine Konsequenzen).
Nun kann Zelle A beschrieben und Zelle C gleichzeitig gelesen werden, wobei Zelle A und C zwei Zellen auf derselben Zeile R1 des Arrays 38 sind.
Die Betriebsgeschwindigkeit des MRAM-Speicherarrays 38 kann gegenüber der Geschwindigkeit von MRAM-Speichern des Stands der Technik mit einer Bitleitung auf diese Weise mehr als verdoppelt werden, da Schreib- und Lesevorgänge an verschiedenen Zellen nun gleichzeitig durchgeführt werden können. In der 0,6 μm-Technologie zum Beispiel kann eine Schreib- und Lesegeschwindigkeit von 18 ns erreicht werden. In künftigen, fortschrittlicheren Technologien werden noch höhere Schreib- und Lesegeschwindigkeiten möglich sein. Überdies wird die Betriebsgeschwindigkeit verbessert, weil stets ein maximales Auslesesignal erhalten wird.
Wie bei Geräten des Stands der Technik kann ein MRAM-Speicher auch für separate Schreib- und Lesevorgänge verwendet werden, indem nur eine Speicherzelle auf einmal gewählt wird. Schreib- und Lesevorgänge können auch gleichzeitig an mehreren Zellen durchgeführt werden, wenn sie in verschiedenen Zeilen und Spalten angeordnet sind.
Erfindungsgemäß wird ein Array konventioneller Speicherzellen bereitgestellt, die in logischen Zeilen und Spalten miteinander verbunden sind, wie in 12 schematisch dargestellt. Jede Speicherzelle umfasst ein magnetoresistives Speicherelement 2. Jede Spalte C1, C2 des Arrays weist eine Bitleitung 52 zum Lesen und Schreiben von Daten aus und in die Speicherelemente 2, und jede Zeile R1, R2, R3 des Arrays weist eine Wortleitung 8 und eine Digitleitung 4 auf. Die Bitleitungen 52 zweier benachbarter Spalten C1, C2 sind durch ein Verbindungsmittel miteinander verbunden, das in dieser Ausführungsform ein Schaltelement 56 ist. Dieser Schalter 56 wird geschlossen, um Daten in die Speicherzellen 2 zu schreiben, wodurch ein Rückweg für den Schreibstrom geformt wird. Deshalb sind Daten, die in zwei zugehörige Speicherzellen 2 (d.h. Speicherzellen auf der selben Zeile, aber in zwei benachbarten Spalten, die durch das Verbindungsmittel miteinander verbunden werden können) umgekehrt zueinander, d.h., ein Speicherelement 2 wird in den HiRes-Zustand gebracht, während das andere in den LoRes-Zustand gebracht wird, und umgekehrt. Wenn der Schalter 56 geschlossen wird, wird überdies ein Rückweg für den hohen Schreibstrom geschaffen, wodurch EMI-Probleme reduziert werden. Zum Auslesen der Speicherzellen 2 wird der Schalter 56 geöffnet. Auf diese Weise kann der Inhalt der zwei zugehörigen Speicherelementen 2 in Spalte C1 und C2 gleichzeitig gelesen werden. Durch die Schreib- oder Programmierweise der Speicherelemente 2 an sich (zwei benachbarte Speicherelemente 2, die einen umgekehrten Zustand aufweisen) wird beim Vergleich der Leseströme durch die zugehörigen Speicherzellen stets ein maximales Auslesesignal erhalten, was ein schnelles Auslesen ermöglicht.
Ein Nachteil dieser Ausführungsform ist, dass der Schalter 56 groß genug sein muss, um den Programmier- oder Schreibstrom ohne zu viel Spannungsabfall umschalten zu können.
Auch wenn hierin spezifische Konstruktionen und Konfigurationen sowie Materialien für erfindungsgemäße Vorrichtungen beschrieben wurden, versteht es sich, dass Abweichungen davon möglich sind, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Zum Beispiel kann anstelle eines Transistors T, der mit jedem magnetoresistiven Speicherelement verbunden wird, ein Transistor mit zwei Speicherelementen verbunden werden, die in angrenzenden Spalten zueinander benachbart sind und die gleichzeitig beschrieben werden können. Jedes dieser Speicherelemente ist mit einer anderen Spaltenleseleitung gekoppelt, weshalb sie einzeln ausgelesen werden können, obwohl ihre anderen Elektroden beide über den Einzeltransistor T mit einer Masseleitung verbunden sind.
Legende der Zeichnungen

2 Draufsicht
4 Kontakt/ über 1, 2, 3, 4
6 Kontakt/ über 1, 2, 3, 4
7 Draufsicht

11

40: Vordecoder und Logik
42: Bitleitungs- oder Spaltenwahl
44: Schreibbitleitungsstromquelle/Senke
46: Zeilenwähldecoder
48: Digitleitungsstromquelle/Senke
50: Leseverstärker

Claims

Matrix (38) mit magnetoresistiven Speicherzellen (30), wobei jede magnetoresistive Speicherzelle (30) ein magnetoresistives Speicherelement (2) umfasst, die magnetoresistiven Speicherzellen (30) miteinander verbunden sind, um logisch organisierte Zeilen (R1, R2) und Spalten (C1, C2) zu formen, mindestens eine erste Zeile oder Spalte vorhanden ist, die zu einer zweiten Zeile oder Spalte benachbart ist, die erste Zeile oder Spalte mindestens eine erste Zeilen- oder Spaltenschreibleitung (52) aufweist und die zweite Zeile oder Spalte mindestens eine zweite Zeilen- oder Spaltenschreibleitung (52) aufweist, dadurch gekennzeichnet, dass die Matrix (23) ein Verbindungsmittel mit einem ersten Schaltelement (56) zwischen den ersten und zweiten Zeilen- oder Spaltenschreibleitungen (52) umfasst, um die ersten und zweiten Zeilen- oder Spaltenschreibleitungen (52) temporär elektrisch miteinander zu verbinden, so dass ein Strom, der in der ersten Zeilen- oder Spaltenschreibleitung fließt, in der entgegengesetzten Richtung zum selben Strom fließt, der in der zweiten Zeilen- oder Spaltenschreibleitung fließt.
Matrix (38) nach Anspruch 1, wobei jede der ersten und zweiten benachbarten Zeilen oder Spalten eine Zeilen- oder Spaltenleseleitung (52) aufweist.
Matrix (38) nach Anspruch 2, wobei die Zeilen- oder Spaltenleseleitungen und die Zeilen- oder Spaltenschreibleitungen für eine gleiche Zeile oder Spalte jeweils physikalisch dieselben Leitungen sind.
Matrix (38) nach Anspruch 1, wobei die ersten und zweiten Zeilen- oder Spaltenschreibleitungen (34) durchlaufende leitfähige Streifen sind, die mit den magnetoresistiven Elementen (2) jeder der Speicherzellen (30) der jeweiligen Spalte oder Zeile magnetisch koppelbar sind.
Matrix (38) nach Anspruch 2, wobei die Zeilen- oder Spaltenleseleitungen (52) durchlaufende leitfähige Streifen sind, die jeweils mit einer Elektrode der magnetoresistiven Speicherelemente jeder der magnetoresistiven Speicherzellen einer Spalte oder Zeile elektrisch koppelbar sind.
Matrix (38) nach Anspruch 1, wobei jede Zeile oder Spalte eine Digitleitung (4) aufweist, wobei die Digitleitung (4) ein durchlaufender leitfähiger Streifen ist, der mit dem magnetoresistiven Speicherelement (2) jeder der magnetoresistiven Speicherzellen (30) einer Spalte oder Zeile magnetisch koppelbar ist.
Matrix (38) nach Anspruch 1, wobei jede Zeile oder Spalte eine Wortleitung (8) aufweist und jede magnetoresistive Speicherzelle (30) ein zweites Schaltelement umfasst, um eine andere Elektrode des magnetoresistiven Speicherelements mit einer Spannungsquelle zu verbinden, wobei die Wortleitung (8) ein durchlaufender leitfähiger Streifen ist, der mit jedem der zweiten Schaltelemente einer Spalte oder Zeile elektrisch verbunden ist.
Matrix (38) nach Anspruch 1, wobei die magnetoresistiven Speicherelemente (2) auf dem TMR-Effekt basieren.
Matrix (38) nach Anspruch 1, außerdem umfassend Wählschaltungen (42, 46) zum Wählen einer zu lesenden Zelle (30) und/oder einer zu beschreibenden Zelle (30), um einen MRAM-Speicher zu formen.
Matrix (38) nach Anspruch 9, wobei die Wählschaltungen einen Zeilenwähldecoder (46) und/oder einen Spaltenwähldecoder (42) umfassen.
Matrix (38) nach Anspruch 10, wobei eine Zeilenstromquelle (48) mit dem Zeilenwähldecoder (46) verbunden ist, um eine gewählte Digitleitung (4) mit elektrischer Energie zu versorgen.
Matrix (38) nach Anspruch 10, wobei eine Schreibbitleitungsstromquelle (44) mit dem Spaltenwähldecoder (42) verbunden ist, um eine gewählte Schreibleitung (34) mit elektrischer Energie zu versorgen.
Matrix (38) nach Anspruch 9, wobei die Wählschaltungen (42, 46) geeignet sind, um das gleichzeitige Lesen einer Zelle (30) in einer Spalte und Beschreiben einer anderen Zelle (30) in der gleichen Spalte oder das das gleichzeitige Lesen einer Zelle (30) in einer Zeile und Beschreiben einer anderen Zelle (30) in der gleichen Zeile zu gewährleisten.
Matrix (38) nach Anspruch 2, außerdem umfassend Leseverstärker (50), die mit den Spaltenleseleitungen (32) verbunden werden können.
Verwendung einer Matrix (38) nach einem der vorherigen Ansprüche als ein MRAM-Speicher.
Verfahren zum Herstellen einer Matrix (38) mit magnetoresistiven Speicherzellen (30), umfassend: das Formen einer Vielzahl von magnetoresistiven Speicherelementen (2), die logisch in Zeilen (R1, R2) und Spalten (C1, C2) angeordnet sind, das Formen mindestens einer ersten und einer zweiten Zeilen- oder Spaltenschreibleitung (52), die jeweils mit den magnetoresistiven Speicherelementen (2) von ersten und zweiten benachbarten Zeilen oder Spalten magnetisch koppelbar sind, dadurch gekennzeichnet, dass das Verfahren ausserdem das Formen von Verbindungsmitteln mit einem ersten Schaltelement (56) zwischen den ersten und zweiten Zeilen- oder Spaltenschreibleitungen (52) umfasst, um diese ersten und zweiten Zeilen- oder Spaltenschreibleitungen (52) temporär elektrisch miteinander zu verbinden.