[go: up one dir, main page]

CN1630189A - 安装基板和使用它的电子部件 - Google Patents

安装基板和使用它的电子部件 Download PDF

Info

Publication number
CN1630189A
CN1630189A CNA2004101013700A CN200410101370A CN1630189A CN 1630189 A CN1630189 A CN 1630189A CN A2004101013700 A CNA2004101013700 A CN A2004101013700A CN 200410101370 A CN200410101370 A CN 200410101370A CN 1630189 A CN1630189 A CN 1630189A
Authority
CN
China
Prior art keywords
base plate
installation base
electronic unit
interarea
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004101013700A
Other languages
English (en)
Inventor
安达拓也
井上宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1630189A publication Critical patent/CN1630189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的一个实施方式的安装基板(14)具有：构成有安装电子器件(20)的安装面，形成包含通过凸块(21)与该电子器件(20)电气上连接的多个电极块(P)的电极图形的第一主面(14a)；和位于所述第一主面(14a)的相反一侧并形成与所述电极块(P)电气连接的多个输入输出端子(S)的第二主面(14b)。全部输入输出端子(S)在离开所述安装基板(14)的周边端部的位置上形成。

Description

安装基板和使用它的电子部件
技术领域
本发明涉及安装基板和使用它的电子部件。
背景技术
今天，以非常普及的移动电话为代表的移动体通信机器急速地进行小型化。随之而来的是要求在移动体通信机器中使用的电子部件也小型化。
由于这样，如图6所示，在现有的电子部件100中，在元件基板上形成电路元件的电子器件20，通过凸块21，利用面朝下搭载在安装基板14上。利用盖或树脂等密封件22，密封该电子器件20，构成电子部件100。
如图6所示，现有将电极30配置在具有层叠结构的安装基板14的侧面，通过电极30将连接电子部件20的电极块P和在层间形成的导体图形和输入输出端子S连接。
这种结构的电子部件，例如在特开2003-249840号公报中作了说明。
当将这种结构的电子部件100安装在外部连接基板24上时，由于产生焊接圆角23进入在安装基板14的侧面上形成的电极30中，因此，如图7和图8所示，外部连接基板24的电子部件100的安装区域R比电子部件100的尺寸大。
另外，焊接圆角23和输入输出端子S与安装基板14侧的底脚图形成为产生寄生电容或寄生电感等寄生成分的主要原因，因此特别是在电子器件20为高频装置的情况下，其特性恶化。
另外，在电极30在安装基板14的侧面上形成的结构中，由于将电极30与电极块P和输入输出端子S连接，如图9和图10所示，在切成单独(参见图9的(a)和图10的(a))的安装基板14前的集合基板(参照图9的(b)和图10的(b))上，输入输出端子S成为跨过切断线L的状态。这样，当电极图形或切断位置偏离时，分离的安装基板14的输入输出端子S的面积参差不齐。这样，特别是在电子器件20为高频装置的情况下，即使电子器件20的特性互相一致，由于电子器件20搭载在安装基板14上，而使特性不均匀。如图11所示，即使在层间图形27跨过切断线L的情况下，也会产生同样的问题。在图11中，(a)表示单片，(b)表示切断为单片前的集合基板。
另外，如图10所示，由于在输入输出端子S在切断线L上成间歇配置的情况下，即使稍微的切断偏移，也出现断线不良，为了避免这个问题，如图12所示，必需构成按照每一列使图形转动180°的复杂的图形，这样，没有图形形成的自由度。在图12中，(a)表示单片，(b)表示切断为单片前的集合基板。另外，在图12中，在区域C中，成列设置的单片具有与在相邻的区域中成列的单片进行转动180°的图形。
发明内容
本发明的目的是要提供一种在安装在外部连接基板上的情况下，可以减小安装面积的安装基板和使用该基板的电子部件。
另外，本发明的另一个目的是要提供一种可以减少产生寄生成分造成的特性恶化的安装基板和使用它的电子部件。
本发明再一个目的是要提供一种可使安装基板相互间的外部连接端子的面积均匀的安装基板和使用它的电子部件。
本发明的第一安装基板，具有：构成有安装电子器件的安装面，形成有包含通过电气连接部件与该电子器件电气连接的多个电极块的电极图形的第一主面；和位于上述第一主面的相反侧，形成有与上述电极块电气连接的多个外部连接端子的第二主面；其特征为，全部上述外部连接端子在离开上述安装基板的周边端部的位置上形成。
本发明的第二安装基板，其特征为，为上述电极图形在离开上述基板的周边端部的位置上形成的上述第一安装基板。
本发明的第三安装基板，为上述安装基板由在层间形成有规定的导体图形的层叠基板构成、上述导体图形在离开上述安装基板的周边端部的位置上形成的上述第一或第二安装基板。
本发明的第一种电子部件，为其特征为，它具有：在元件基板上形成规定的电路元件的电子器件；将上述电子器件经电气连接部件与上述电极块连接而安装在上述第一主面上的第一～第三中任一的安装基板；和密封上述电子器件的密封部件。
本发明的第二电子部件为还具有外部连接基板的第一电子部件。该外部连接基板具有搭载安装基板用的主面。该外部连接基板的主面包含第一区域和第二区域。第一区域与外部连接端子对面。第二区域包围第一区域。在第一区域中设置有通过电气连接部件与外部连接端子连接的端子。
本发明的第三电子部件为特征如下的第二电子部件：上述电气连接部件为焊锡，在上述第二区域上设有焊锡电阻(solder resistor)。
本发明的第四电子部件特征如下的上述第一～第三的任一的电子部件：上述电子器件为通过在压电膜内部传输的体波得到规定共振频率的信号的压电共振器、或通过在压电体的表面上传输的弹性表面波得到规定的共振频率信号的弹性表面波共振器。
本发明的第五电子部件特征如下的上述第一～第四的任一电子部件：上述电气连接部件为凸块或接合线。
附图说明
图1为表示本发明的一个实施方式的电子部件的截面图。
图2为表示构成图1的电子部件的安装基板的仰视图。
图3为表示图1的电子部件搭载在外部连接基板上的状态的截面图。
图4为一起表示构成图1的电子部件的切成单片的安装基板和切分前的集合基板与外部连接端子的形成位置的说明图。
图5为一起表示构成图1的电子部件的切成单片的安装基板和切分前的集合基板与层间图形的形成位置的说明图。
]图6为表示现有的电子部件的截面图。
图7为表示构成图6的电子部件的安装基板的仰视图。
图8为表示图6的电子部件搭载在外部连接基板上的状态的截面图。
图9为一起表示现有的切成单片的安装基板和分离前的集合基板的一个例子与外部连接端子的形成位置的说明图。
图10为一起表示现有的切成单片的安装基板和分离前的集合基板的另一个例子与外部连接端子的形成位置的说明图。
图11为一起表示现有的切成单片的安装基板和分离前的集合基板的一个例子与层间图形的形成位置的说明图。
图12为一起表示现有的切成单片的安装基板和分离前的集合基板的又一个例子与外部连接端子的形成位置的说明图。
图13为表示具有图1所示的电子部件和外部连接基板的电子部件的截面图。
具体实施方式
以下，参照附图，具体地说明本发明的优选实施方式，在附图中，相同的部件用相同的符号表示，省略重复说明，本说明只是实施本发明的优选例子，本发明不是仅限于该实施方式。
图1为表示本发明的一个实施方式的电子部件的截面图。图2为表示构成图1的电子部件的安装基板的仰视图。图3为表示图1的电子部件搭载在外部连接基板上的状态的截面图。图4为表示构成图1的电子部件的切分成单片的安装基板和分离前的集合基板与外部连接端子的形成位置的说明图。图5为表示构成图1的电子部件的切分成单片的安装基板和分离前的集合基板与层间图形的形成位置的说明图。在图4中，(a)为表示作为单片的安装基板的底面，(b)表示切为单片前的集合基板的底面。在图5中，(a)表示作为单片的安装基板的底面，(b)表示切分成单片前的集合基板的底面。
图1所示的电子部件10具有安装基板14和搭载在该安装基板14上的共振器(电子器件)20。该共振器20为压电共振器，它利用由加在图中没有示出的下部电极和上部电极上的交流电压产生的压电效果，借助在压电膜内部传输的体波，得到规定的共振频率的信号。另外，对于电子器件，可以适用利用在压电体表面上传输的弹性表面波，得到规定共振频率的信号的弹性表面波共振器、及其以外的器件。
安装基板14的第一主面14a构成安装该共振器20的安装面。在该第一主面14a上形成包含多个电极块P的电极图形。在上述共振器20的电极上形成有柱形球或镀敷凸块等凸块(电气连接部件)21。凸块21与安装基板14的电极块P接合。因此，共振器20可利用倒装焊接法安装在安装基板14的第一主面14a上。电极图形由印刷或蚀刻形成。共振器20和安装基板14利用接合线(电连接部件)连接。
对于安装基板14，在第一主面14a的相反侧的第二主面14b上，形成输入输出端子(外部连接端子)S，如上所述，在第一主面14a上安装共振器20。另外，在安装基极14上形成电极18，该电极配置有导体，该导体配置在一端开口于第二主面14b上、另一端开口于第一主面14a上的孔的内部。如图1所示，在第二主面14b上还设有接地端子(图中没有示出)。
另外，搭载在安装基板14上的共振器20利用涂布的树脂(密封部件)22屏蔽，成为芯片级封装(CSP)结构。在密封共振器20的部件中，也可以不用树脂使用盖，气密地密封共振器20。
如图2详细地所示，在第二主面14b上形成的输入输出端子S全部在离开安装基板14的周边端部的位置上形成。
另外，包含在安装基板14的第一主面14a上形成的电极块P的电极图形，也在离开安装基板14的周边端部的位置上形成。在本实施方式中，安装基板14用在层间形成规定的导体图形即层间图形27(图5)的层叠基板构成，层间图形27也在离开安装基板14的周边端部的位置上形成。但是安装基板14不是层叠结构也可以。
另外，全部输入输出端子S在离开安装基板14的周边端部的位置上形成也可以，但包含电极块P的电极图形和层间图形27不需要在离开安装基板14的周边端部的位置上形成。
这样，如图2和图3所示，在本实施方式中，由于输入输出端子S在安装基板14的离开周边端部的位置形成，因此当通过焊接圆角23，将电子部件10搭载在外部连接基板24上时，外部连接基板24侧的安装区域R成为由输入输出端子S包围的区域。这样，当安装在外部连接基板24上时，可以削减安装面积，可以扩大外部连接基板24的布线空间。另外，电子部件10的安装密度可提高。
另外，因为电极不在安装基板14的侧面上形成，即使安装在外部连接基板24上，由于成为寄生成分原因的焊接圆角23不进入安装基板14的侧面，因此可减轻因寄生电容或寄生电感等寄生成分的产生造成的特性恶化。
图13为表示具有图1所示的电子部件和外部连接基板的电子部件截面图。图13所示的电子部件10a具有图1所示的电子部件10和外部连接基板24。
如图13所示，外部连接基板24在搭载电子部件10的一个主面上，具有第一区域和第二区域。第一区域为与输入输出端子S相对的区域。在第一区域中，布线图形的一部分作为端子24a露出。端子24a通过焊接圆角23，与输入输出端子S电气上连接。
第二区域为包围第一区域的区域。第二区域为用于防止焊接圆角(电气连接部件)23流出的区域。在本实施方式中，在第二区域中设有焊锡电阻24b。焊锡电阻24b不需要设在除去第一区域的主面的全部表面上。因此，将焊锡电阻24b设在防止焊接圆角23流出所必要的位置就可以。
采用外部连接基板24，利用设在第二区域中的焊锡电阻24b，更可防止焊接圆角23的流出。因此，可以进一步提高电子部件10的安装密度。另外，可以进一步提高电子部件10的特性。
在图4中，与输入输出端子S的形成位置一起表示切分成单片的安装基板14和分离前的集合基板。在图5中，与层间图形27的形成位置一起表示切分成单片的安装基板14和分离前的集合基板。
如上所述，因为输入输出端子S、层间图形27和包含电极块P的电极图形，在离开安装基板14的周边端部的位置上形成，因此，如图所示，在安装基板14的切分成单片前的集合基板中，输入输出端子S等配置在构成基板外形的切断线L的内侧(例如50μm以上的内侧)。切断线L和输入输出端子S、或层间图形27和电极图形的分开距离，可根据图形的印刷精度、多层基板的层叠精度或收缩率以及切片或刀具等切断器的精度，适当地设定，不是仅限于50μm以上的数值。
这样，如果在集合基板上将这些图形配置在切断线L的内侧，使输入输出端子S、层间图形27和包含电极块P的电极图形位于离开安装基板14的周边端部的位置处，则由于在为了制造安装基板14而切成单片时，不切断图形，因此在安装基板14相互之间，可消除由电极图形或切断位置的偏移造成的尺寸偏差，使输入输出端子S、层间图形27和包含电极块P的电极图形的面积均匀。
另外，如果在集合基板上将电极图形配置在切断线L的内侧，使输入输出端子S、包含层间图形27和电极块P的电极图形位于离开安装基板14的周边端部的位置处，由于不需要考虑相邻图形之间的对称性，可以在增加设计自由度的同时，使图形排列容易。
以上说明了本发明的优选实施方式。采用本发明，可达到以下的效果。
即：由于当通过焊接圆角搭载在外部连接基板上时，外部连接基板的安装区域为由外部连接端子包围的区域，因此在安装在外部连接基板上时，可以削减安装面积。
另外，根据本发明，由于不在安装基板的侧面上形成电极，即使安装在外部连接基板上，由于成为寄生成分原因的焊接圆角不进入安装基板的侧面，因此可减轻因产生寄生电容或寄生电感等寄生成分造成的特性恶化。
另外，由于在将集合基板切成单片而制造安装基板时，不切断图形，因此，在安装基板相互之间，不会有由切断偏移引起的尺寸偏差，可使外部连接端子、层间图形、和包含电极块的电极图形等的面积均匀。
另外，由于不需要考虑相邻图形之间的对称性，设计的自由度增大，同时容易配置图形。

Claims (8)

1、一种安装基板，其特征为，具有：
构成有安装电子器件的安装面，形成有包含通过电气连接部件与该电子器件电气连接的多个电极块的电极图形的第一主面；和
位于所述第一主面的相反一侧，形成有与所述电极块电气连接的多个外部连接端子的第二主面，
全部所述外部连接端子在离开所述安装板的周边端部的位置上形成。
2、如权利要求1所述的安装基板，其特征为，
所述电极图形在离开所述安装基板的周边端部的位置上形成。
3、如权利要求1所述的安装基板，其特征为，
所述安装基板由在层间形成规定的导体图形的层叠基板构成，
所述导体图形在离开所述安装基板的周边端部的位置上形成。
4、一种电子部件，其特征为，它具有：
在元件基板上形成规定的电路元件的电子器件；
所述电子器件通过电气连接部件与所述电极块连接而安装在所述第一主面上的权利要求1～3中任一条所述的安装基板；和
密封所述电子器件的密封部件。
5、如权利要求4所述的电子部件，其特征为，还具有，
具有用于搭载所述安装基板的一个主面的外部连接基板，
所述第一主面包含与所述外部连接端子相对的第一区域和包围该第一区域的第二区域；
在所述第一区域上设有通过电气连接部件与所述外部连接端子电气连接的端子。
6、如权利要求5所述的电子部件，其特征为，
所述电气连接部件为焊锡，在所述第二区域上设有焊锡电阻。
7、如权利要求4所述的电子部件，其特征为，
所述电子器件为通过在压电膜内部传输的体波得到规定共振频率的信号的压电共振器；或通过在压电体的表面传输的弹性表面波得到规定的共振频率信号的弹性表面波共振器。
8、如权利要求4所述的电子部件，其特征为，
所述电气连接部件为凸块或接合线。
CNA2004101013700A 2003-12-19 2004-12-17 安装基板和使用它的电子部件 Pending CN1630189A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003422322 2003-12-19
JP2003422322A JP2005183669A (ja) 2003-12-19 2003-12-19 実装基板およびそれを用いた電子部品

Publications (1)

Publication Number Publication Date
CN1630189A true CN1630189A (zh) 2005-06-22

Family

ID=34736220

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004101013700A Pending CN1630189A (zh) 2003-12-19 2004-12-17 安装基板和使用它的电子部件

Country Status (3)

Country Link
US (1) US20050151251A1 (zh)
JP (1) JP2005183669A (zh)
CN (1) CN1630189A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272034B (zh) * 2007-03-19 2010-09-29 三菱电机株式会社 电极图形以及引线接合方法
CN103001601A (zh) * 2011-09-08 2013-03-27 太阳诱电株式会社 电子部件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550673B2 (en) * 2007-03-19 2009-06-23 Mitsubishi Electric Corporation Electrode pattern and wire bonding method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085622B2 (ja) * 1993-10-28 2000-09-11 京セラ株式会社 電子素子搭載用基板の製造方法
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
US6351353B1 (en) * 1999-06-11 2002-02-26 Seagate Technology, Inc. Interconnect designs for micromotor, magnetic recording head and suspension assemblies
JP3963620B2 (ja) * 1999-11-16 2007-08-22 イビデン株式会社 半導体チップ及びその製造方法
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
JP2001185642A (ja) * 1999-12-22 2001-07-06 Sumitomo Metal Mining Co Ltd 半導体実装用パッケージ基板
JP4078776B2 (ja) * 1999-12-28 2008-04-23 ソニー株式会社 半導体素子の接続方法及び半導体装置
JP2002043466A (ja) * 2000-07-26 2002-02-08 Denso Corp ボールグリッドアレイパッケージ
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4587625B2 (ja) * 2001-09-27 2010-11-24 京セラ株式会社 配線基板とその実装構造
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2004119654A (ja) * 2002-09-26 2004-04-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
JP2005039240A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005136042A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272034B (zh) * 2007-03-19 2010-09-29 三菱电机株式会社 电极图形以及引线接合方法
CN103001601A (zh) * 2011-09-08 2013-03-27 太阳诱电株式会社 电子部件
CN103001601B (zh) * 2011-09-08 2016-02-17 太阳诱电株式会社 电子部件

Also Published As

Publication number Publication date
JP2005183669A (ja) 2005-07-07
US20050151251A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
CN1077355C (zh) 振荡器的容器安装结构
CN1533031A (zh) 压电振子
CN1774965A (zh) 模块元件及其制造方法
CN1495999A (zh) 声波器件及其制作方法
CN101059367A (zh) 振动传感器及振动检测方法
CN1933681A (zh) 电容式传声器
CN1579015A (zh) 模块部件
CN1537331A (zh) 电路组件及其制造方法
CN102893516A (zh) 振荡器
CN100341243C (zh) 双工器和组合模块
CN1306603C (zh) 层叠型电子元器件
CN1495997A (zh) 滤波器器件
US8536959B1 (en) Substrate with built-in electronic component
CN1177654C (zh) 一种声探测器的制造方法
CN1217608A (zh) 电子部件
CN1142626C (zh) 梯形滤波器
CN1147996C (zh) 片状压电滤波器
CN1630189A (zh) 安装基板和使用它的电子部件
CN1135695C (zh) 片状压电滤波器
CN1384606A (zh) 表面安装型电子元件
CN1619953A (zh) 电子零件
JP2015130601A (ja) モジュール
CN1074213C (zh) 压电谐振器以及使用它的电子元件
CN1351419A (zh) 压电谐振器和含有压电谐振器的梯型滤波器
CN1142877A (zh) 适用于组件模块的振荡电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication