[go: up one dir, main page]

JP3856130B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3856130B2
JP3856130B2 JP2002298324A JP2002298324A JP3856130B2 JP 3856130 B2 JP3856130 B2 JP 3856130B2 JP 2002298324 A JP2002298324 A JP 2002298324A JP 2002298324 A JP2002298324 A JP 2002298324A JP 3856130 B2 JP3856130 B2 JP 3856130B2
Authority
JP
Japan
Prior art keywords
land
semiconductor device
hole
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002298324A
Other languages
English (en)
Other versions
JP2004134606A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002298324A priority Critical patent/JP3856130B2/ja
Priority to US10/654,424 priority patent/US6958527B2/en
Publication of JP2004134606A publication Critical patent/JP2004134606A/ja
Application granted granted Critical
Publication of JP3856130B2 publication Critical patent/JP3856130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法、半導体装置、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置が基板に実装された場合、両者間の電気的接続部に加えられる応力を緩和させることが重要である。この応力は、半導体チップと基板との熱膨張係数の違いによって生じる。従来、この応力が十分に緩和できないことによって、半導体装置の外部端子（ハンダボール）の破壊や、配線の断線が生じることがあった。
【０００３】
本発明の目的は、応力を緩和することにより信頼性の向上を図ることにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る配線基板は、基板と、
前記基板上に形成されたランドを有する配線パターンと、
を含み、
前記ランドには、前記基板を露出する貫通穴が形成され、
前記貫通穴は、前記ランドの外周に沿って形成されてなる。
【０００５】
本発明によれば、ランドには、基板を露出する貫通穴が形成されている。そして、貫通穴は、ランドの外周に沿って形成されている。これによって、例えば、ランドの中央部が変位しやすくなるので、配線基板に生じる応力を緩和することができる。したがって、配線パターンの断線を防止することができ、配線基板の信頼性を向上させることができる。
【０００６】
（２）この配線基板において、
前記ランドの平面形状は、ほぼ円形状であってもよい。
【０００７】
（３）この配線基板において、
前記貫通穴は、長穴であってもよい。
【０００８】
（４）この配線基板において、
前記貫通穴は、前記ランドの外周に直交する方向よりも、前記ランドの外周に沿った方向に長い長穴であってもよい。
【０００９】
これによれば、ランドの中央部を避けて貫通穴を形成することができる。
【００１０】
（５）この配線基板において、
前記ランドには、複数の前記貫通穴が形成されてもよい。
【００１１】
これによって、より一層、ランドが変形しやすくなる。
【００１２】
（６）この配線基板において、
前記複数の貫通穴は、前記ランドの外周に沿って配列されてもよい。
【００１３】
これによれば、ランドの中央部が応力に対して変位しやすくなるので、応力を効果的に緩和することができる。
【００１４】
（７）この配線基板において、
前記複数の貫通穴は、隣同士の距離がほぼ同じになるように配置されてもよい。
【００１５】
これによって、ランド平面上のあらゆる方向に加えられる応力に対して、ランドが変形しやすくなる。
【００１６】
（８）この配線基板において、
前記基板の前記配線パターンが形成された面に形成され、前記ランドの少なくとも一部を露出させる開口部を有するレジスト層をさらに含んでもよい。
【００１７】
（９）この配線基板において、
前記レジスト層の前記開口部の平面形状は、ほぼ円形状であってもよい。
【００１８】
（１０）この配線基板において、
前記レジスト層は、前記貫通穴の少なくとも一部を覆ってもよい。
【００１９】
（１１）この配線基板において、
前記レジスト層は、前記貫通穴を覆うように形成され、
前記貫通穴は、前記レジスト層の前記開口部の外周にほぼ接してもよい。
【００２０】
（１２）この配線基板において、
インターポーザとして構成されてもよい。
【００２１】
（１３）この配線基板において、
マザーボードとして構成されてもよい。
【００２２】
（１４）本発明に係る半導体装置は、上記配線基板と、
前記配線パターンに電気的に接続された半導体チップと、
を含む。
【００２３】
本発明によれば、半導体装置に生じる応力を緩和することができる。
【００２４】
（１５）この半導体装置において、
前記ランドに設けられた外部端子をさらに含んでもよい。
【００２５】
これによれば、半導体装置に生じる応力を緩和できるので、外部端子の破壊を防止することができる。
【００２６】
（１６）本発明に係る回路基板は、上記半導体装置が実装されている。
【００２７】
（１７）本発明に係る電子機器は、上記半導体装置を有する。
【００２８】
（１８）本発明に係る配線基板の製造方法は、ランドを有する配線パターンを基板に形成することを含み、
前記ランドの外周に沿った領域に、基板を露出する貫通穴を形成する。
【００２９】
本発明によれば、ランドの外周に沿った領域に、基板を露出する貫通穴を形成する。これによって、例えば、ランドの中央部を変位しやすくすることができるので、配線基板に生じる応力を緩和することができる。したがって、配線パターンの断線を防止することができ、配線基板の信頼性を向上させることができる。
【００３０】
（１９）この配線基板の製造方法において、
前記貫通穴を、前記配線パターンと同時に形成してもよい。
【００３１】
これによって、少ない工程で配線基板を製造することができる。
【００３２】
（２０）この配線基板の製造方法において、
前記ランドに複数の前記貫通穴を形成してもよい。
【００３３】
これによって、より一層、ランドを変形しやすくすることができる。
【００３４】
（２１）この配線基板の製造方法において、
前記基板の前記配線パターンが形成された面に、前記ランドの少なくとも一部を露出させる開口部を有するようにレジスト層を形成することをさらに含んでもよい。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３６】
図１は本発明の実施の形態に係る半導体装置を示す図であり、図２は図１の部分拡大図である。図３は図２の平面図であり、半導体装置の一部（配線層、外部端子など）が省略されている。なお、図４〜図７は、本実施の形態の変形例を示す図である。
【００３７】
半導体装置１は、配線基板３を含む。図１に示すように、配線基板３は、半導体パッケージ用のインターポーザであってもよい。詳しくは、配線基板３は、半導体チップ５０と回路基板（マザーボード）７０との間を再配置配線するためのものであってもよい（図８参照）。配線基板３は、基板１０と、配線パターン２０と、を含む。
【００３８】
基板１０は、少なくとも、後述するランド２２を上面に有する部分が絶縁材料からなる。例えば、基板１０の全体が、絶縁材料からなるものであってもよいし、基板１０のランド２２側の表面のみが絶縁材料であってもよいし、基板１０の表面のうちランド２２を上面に有する部分のみが絶縁材料であってもよい。有機系（例えばポリイミド基板）又は無機系（例えばセラミック基板、ガラス基板）のいずれの材料から形成されてもよく、これらの複合構造（例えばガラスエポキシ基板）から形成されてもよい。基板１０の平面形状は限定されないが、矩形であることが多い。基板１０は、単層基板であってもよい。あるいは、絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板であってもよい。
【００３９】
配線パターン２０は、複数の配線からなる。図１に示すように、配線パターン２０は、基板１０の両面に形成されてもよい。その場合、基板１０には、一方の面と他方の面とを電気的に接続するためのスルーホール１２が形成されている。スルーホール１２は、内壁面に導電層（多くの場合メッキ層）が形成されてもよいし、導電材料で埋められてもよい。配線パターン２０は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれか１つ又は複数を積層することで形成してもよい。配線パターン２０は、接着材料（図示せず）を介して基板１０に貼り付けられて、３層基板を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングして配線パターン２０を形成する。あるいは、配線パターン２０を、接着剤なしで基板１０に形成して２層基板を構成してもよい。例えば、スパッタリング等によって配線パターン２０を形成してもよいし、無電解メッキで配線パターン２０を形成するアディティブ法を適用してもよい。
【００４０】
配線パターン２０は、複数のランド２２を有する。ランド２２は、配線パターン２０のラインよりも面積が大きくなっている。ランド２２の平面形状は、円形状であってもよい。あるいは、ランド２２の平面形状は、楕円形、矩形のいずれであってもよい。図１に示す例では、ランド２２は、基板１０における半導体チップ５０が搭載される側とは反対側に形成されている。すなわち、ランド２２は、回路基板（マザーボード）との電気的接続部であってもよい。変形例として、本実施の形態に係るランドは、基板１０における半導体チップ５０が搭載される側に形成されてもよく、半導体チップ５０との電気的接続部であってもよい。
【００４１】
図１に示す例では、ランド２２は、スルーホール１２とは平面的に異なる位置に形成されている。その場合、スルーホール１２とランド２２とは配線パターン２０のラインによって電気的に接続されている。変形例として、ランド２２は、スルーホール１２と平面的に重なる位置に形成されてもよい。
【００４２】
図２に示すように、ランド２２には、基板１０を露出する貫通穴２４が形成されている。そして、貫通穴２４は、ランド２２の外周に沿って形成されている。こうすることで、ランド２２が、貫通穴２４を有しない場合と比べて、応力に対して変形しやすくなる。詳しくは、ランド２２の中央部（例えば複数の貫通穴で囲まれた部分）が変位しやすくなる。ランド２２が変形することで応力を緩和するので、配線パターン２０が断線するのを防止することができる。なお、ランド２２の裏面（基板側の面）の全体は、基板１０に接触している。
【００４３】
配線パターン２０（詳しくはランド２２）が複数層からなる場合、貫通穴２４は全部の層を貫通する穴である。図３に示すように、１つのランド２２に複数の貫通穴２４が形成されてもよい。こうすることで、より一層、ランド２２が変形しやすくなる。
【００４４】
図３に示すように、複数の貫通穴２４は、ランド２２の外周に沿って配列される。すなわち、複数の貫通穴２４は、ランド２２の外周端部で、その外周に沿って配列されている。ランド２２が円形状である場合に、複数の貫通穴２４は、ランド２２の形状よりもわずかに小さい仮想円周（図示しない）上に配列されてもよい。ランド２２の中央部を複数の貫通穴２４で囲むことで、ランド２２の中央部が応力に対して変位しやすくなるので、応力を効果的に緩和することができる。
【００４５】
図３に示すように、貫通穴２４は、長穴であってもよい。その場合、ランド２２の外周に沿った方向に長い長穴であってもよい。これによれば、長穴を形成する場合であっても、ランド２２の中央部を避けて貫通穴２４を形成することができるので、外部端子４０を設ける領域を広く確保することができる。長穴の内側のコーナーは、角部になっていてもよい。
【００４６】
複数の貫通穴２４は、外周に沿った隣同士の距離がほぼ同じになるように配置されてもよい。こうすることで、ランド平面上のあらゆる方向に加えられる応力に対して、ランド２２が変形しやすくなる。複数の貫通穴２４は、ランド２２における対称な位置に配置されてもよい。詳しくは、複数の貫通穴２４は、ランド２２の中心点（図示しない）に対して点対称となる位置に配置されてもよいし、ランド２２の中心線（図示しない）に対して線対称となる位置に配置されてもよい。
【００４７】
図６の変形例に示すように、長穴である貫通穴２６の内側のコーナーは、丸くなっていてもよい。ランド２２に角部をなくすことで、ランド２２に加えられる応力の集中を分散することができる。
【００４８】
図７の変形例に示すように、貫通穴２８は、丸穴であってもよい。複数の丸穴を、ランド２２の外周に沿って配列してもよい。隣同士の丸穴の距離がほぼ同じであれば、ランド平面状のあらゆる方向に加えられる応力に対して、ランド２２が変形しやすくなる。図７に示す例とは別に、複数の貫通穴（丸穴）２８は、ランド２２の全面に形成してもよい。その場合であっても、ランド２２を応力に対して変形しやすくすることができる。
【００４９】
図１に示すように、配線基板３は、レジスト層（例えばソルダレジスト）３０をさらに含む。レジスト層３０は、基板１０の配線パターン２０が形成された面に形成され、配線パターン２０の一部を覆っている。レジスト層３０は、ランド２２の少なくとも一部を露出させる開口部３２を有する。図２及び図３に示すように、レジスト層３０は、ランド２２の外周端部を覆ってもよい。あるいは、レジスト層３０は、ランド２２を避けて、配線パターン２０のラインのみを覆ってもよい。
【００５０】
レジスト層３０の開口部４２の平面形状は、円形、楕円又は矩形のいずれであってもよい。開口部４２の平面形状は、ランド２２の平面形状よりも小さい相似形状であってもよい。レジスト層３０がランド２２の一部を覆う場合、レジスト層３０は、貫通穴２４の少なくとも一部を覆ってもよい。
【００５１】
図３に示すように、レジスト層３０は、複数の貫通穴２４を覆ってもよい。こうすることで、レジスト層３０が貫通穴２４内で基板２０に接触するので、両者の密着性が向上する。また、開口部３２が円形状であれば、ランド２２と外部端子４０との接触面を円形状にすることができるので、外部端子４０の応力の集中を分散することができる。貫通穴２４は、レジスト層３０の開口部３２の外周にほぼ接していてもよい。これによれば、貫通穴２４は開口部３２に接するだけで、レジスト層３０に完全に覆われるわけではないので、ランド２２の変形をレジスト層３０によって妨げることがない。
【００５２】
図３に示すように、ランド２２の中央部（図３では複数の貫通穴で囲まれた領域）は、ランド２２の端部と複数箇所で接続されている。したがって、ランド２２の中央部と端部との両者の接続部に応力が集中して、いずれかの箇所で断線が生じても、他の箇所で接続を維持することができる。
【００５３】
図４の変形例に示すように、レジスト層３０は、複数の貫通穴２４の一部を覆ってもよい。図４に示す例では、それぞれの貫通穴２４を部分的に覆っている。例えば、それぞれの貫通穴２４のほぼ半分がレジスト層３０で覆われ、残りの半分が開口部３４から露出してもよい。図４に示す例とは別に、レジスト層３０は、複数の貫通穴２４のいずれか１つ以上（全部を除く）を覆ってもよい。
【００５４】
図５の変形例に示すように、レジスト層３０は、貫通穴２４を覆わなくてもよい。すなわち、複数の貫通穴２４は、レジスト層３０の開口部３６から露出してもよい。その場合、貫通穴２４は、レジスト層３０の開口部３６の内周にほぼ接していてもよい。
【００５５】
本実施の形態では、ランド２２は、基板１０の平らな領域に形成されているが、本発明はこれに限定されるものではない。例えば、基板１０の一部が凸部となって形成され、ランド２２が当該凸部の上面及び側面に一体的に形成されてもよい。その場合、基板１０は、外部端子４０が形成される位置（例えばマトリクス状の配列）に対応して、複数の凸部（例えば円錐台形状の凸部）を有する。凸部は、樹脂で形成されてもよいし、銅などの金属で形成されてもよい。そして、貫通穴２４は、例えば、ランド２２における凸部の側面の部分に形成されてもよい。凸部を形成することで、さらに応力を緩和することができる。
【００５６】
変形例として、配線基板３は、回路基板（マザーボード）であってもよい。回路基板には、半導体装置のほか、複数の電子部品（光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなど）が搭載される。
【００５７】
本実施の形態に係る配線基板によれば、ランド２２には、基板１０を露出する貫通穴２４が形成されている。そして、貫通穴２４は、ランド２２の外周に沿って形成されている。これによって、例えば、ランド２２の中央部が変位しやすくなるので、配線基板に生じる応力を緩和することができる。したがって、配線パターン２０の断線を防止することができ、配線基板の信頼性を向上させることができる。
【００５８】
次に、本実施の形態に係る半導体装置について説明する。図１に示すように、半導体装置１は、インターポーザとしての配線基板３と、半導体チップ５０と、を含む。半導体チップ５０は、配線パターン２０に電気的に接続されている。
【００５９】
半導体チップ５０は、シリコンチップであることが多いがその材料は限定されない。半導体チップの形状は、直方体であることが多いが、立方体又は球であってもよい。半導体チップ５０には、集積回路（図示しない）が形成されている。半導体チップ５０は、複数の電極５２を有し、いずれかの電極５２は集積回路に電気的に接続されている。複数の電極５２は、半導体チップの平行な２辺に沿って端部に配列されていてもよいし、４辺に沿って端部に配列されていてもよいし、中央部に配列されていてもよい。電極５２を避けて、半導体チップ５０の表面（電極５２が形成された面）には、保護膜（例えばパッシベーション膜）が形成されている。
【００６０】
半導体チップ５０は、配線基板３に搭載されている。図１に示す例では、半導体チップ５０における電極５２を有する面を、配線基板３とは反対側（上方向）を向けて搭載されている。言い換えれば、半導体チップ５０は、配線基板３にフェースアップ実装されている。半導体チップ５０は、接着剤を介して配線基板３に接着されてもよい。
【００６１】
図１に示すように、ワイヤ５４によって、半導体チップ５０と配線パターン２０との電気的な接続を図ってもよい。その場合、ボールボンディング法を適用してもよい。詳しくは、図示しないツール（例えばキャピラリ）の外部に引き出したワイヤ５４の先端部をボール状に溶融させ、その先端部を電極５２に熱圧着し（超音波振動も併用すると好ましい）、その後、ワイヤ５４を配線基板３の方向に引き出して、ワイヤ５４の一部を配線パターン２０の一部にボンディングする。
【００６２】
変形例として、半導体チップ５０を配線基板３にフェースダウンボンディングしてもよい。その場合、配線パターン２０と、電極５２上に形成されるバンプと、を電気的に接続する。電気的接続には、異方性導電材料、金属接合（Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなど）又は絶縁樹脂の収縮力などを利用することができる。
【００６３】
図１に示すように、配線基板３上の半導体チップ５０は、封止部６０によって封止されている。封止部６０の材料は、例えば樹脂（エポキシ樹脂など）であってもよい。封止方法は限定されず、例えば、型の凹部に封止の材料を充填することで行ってもよいし、ポッティング法を適用して行ってもよい。
【００６４】
半導体装置１は、外部端子４０をさらに含む。外部端子４０は、配線パターン２０に電気的に接続されている。外部端子４０は、ランド２２上に形成されていてもよい。外部端子４０は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのもの（例えばハンダ）である。外部端子４０は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成されてもよい。外部端子４０は、球状をなしていてもよく、例えばハンダボールであってもよい。
【００６５】
本実施の形態に係る半導体装置は、上述の効果を備える。すなわち、ランド２２の中央部が変位しやすくなっているので、半導体装置に生じる応力を緩和することができる。したがって、配線パターン２０の断線や外部端子４０の破壊などを防止して、半導体装置の信頼性を向上させることができる。
【００６６】
本実施の形態に係る配線基板の製造方法は、ランド２２を有する配線パターン２０を基板１０に形成することを含む。そして、ランド２２の外周に沿った領域に、基板１０を露出する貫通穴２４を形成する。ランド２２には、複数の貫通穴２４を形成してもよい。
【００６７】
貫通穴２４は、配線パターン２０の形成後に形成してもよい。その場合、露光技術などを適用してマスクとなるレジスト（図示しない）をパターニングし、レジストからの露出部をエッチングすることで貫通穴２４を形成してもよい。また、貫通穴２４は、配線パターン２０と同時に形成してもよい。その場合、上述の露光技術を適用して配線パターン２０のパターニングと同時に貫通穴２４を形成してもよい。あるいは、メッキ法によって導電材料を析出させてもよい。それらを同時に形成すれば、少ない工程で簡単に貫通穴２４を形成することができる。なお、貫通穴２４の形成は、その他の周知の技術（レーザビーム、インクジェット又は印刷など）を適用して行ってもよい。その後、レジスト層（例えばソルダレジスト）２０を塗布し、所定の部分（ランドの少なくとも一部を含む部分）を露光技術やレーザビームにより露出させる。なお、その他の内容は、上述の配線基板で説明した内容が該当する。
【００６８】
本実施の形態に係る半導体装置の製造方法は、上述の配線基板を使用して、半導体チップ５０を実装する工程を含む。なお、配線基板のランド２２に、ハンダなどを印刷してリフロー工程を経て、外部端子４０を形成してもよい。
【００６９】
図８は、半導体装置が実装された回路基板を示す図である。回路基板（マザーボード）７０には、配線パターン７２が形成され、配線パターン７２に外部端子４０が接合されている。これによれば、回路基板７０と半導体装置１との熱膨張係数の違いによって生じる応力を効果的に緩和することができる。
【００７０】
なお、本発明の実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ１０００が示され、図１０には携帯電話２０００が示されている。
【００７１】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明の実施の形態に係る半導体装置を示す図である。
【図２】 図２は、図１の部分拡大図である。
【図３】 図３は、本発明の実施の形態に係る半導体装置を示す図である。
【図４】 図４は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図５】 図５は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図６】 図６は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図７】 図７は、本発明の実施の形態の変形例に係る半導体装置を示す図である。
【図８】 図８は、本発明の実施の形態に係る回路基板を示す図である。
【図９】 図９は、本発明の実施の形態に係る電子機器を示す図である。
【図１０】 図１０は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板、 ２０ 配線パターン、 ２２ ランド、 ２４ 貫通穴
２６ 貫通穴、 ２８ 貫通穴、 ３０ レジスト層、 ３２ 開口部
３４ 開口部、 ３６ 開口部、 ４０ 外部端子、 ５０ 半導体チップ
７０ 回路基板

Claims (8)

  1. 基板と、前記基板上に形成されたランドを有する配線パターンと、を含み、前記ランドには、前記基板を露出する貫通穴が形成され、前記貫通穴は、前記ランドの外周に沿って形成されてなる配線基板と、
    前記配線パターンに電気的に接続された半導体チップと、
    前記基板の前記配線パターンが形成された面に、前記ランドの一部及び前記貫通穴を覆うとともに、前記ランドの他の一部を露出させる開口部を有するレジスト層と、
    前記レジスト層の前記開口部内で前記ランド上に設けられてなる外部端子と、
    を含み、
    前記レジスト層は、前記貫通穴内で前記基板に接触してなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記ランドの平面形状は、円形状である半導体装置。
  3. 請求項１又は請求項２に記載の半導体装置において、
    前記貫通穴は、長穴である半導体装置。
  4. 請求項３記載の半導体装置において、
    前記貫通穴は、前記ランドの外周に直交する方向よりも、前記ランドの外周に沿った方向に長い長穴である半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記ランドには、複数の前記貫通穴が形成されてなる半導体装置。
  6. 請求項５記載の半導体装置において、
    前記複数の貫通穴は、前記ランドの外周に沿って配列されてなる半導体装置。
  7. 請求項５又は請求項６に記載の半導体装置において、
    前記複数の貫通穴は、隣同士の距離が同じになるように配置されてなる半導体装置。
  8. 請求項１から請求項７のいずれかに記載の半導体装置において、
    前記レジスト層の前記開口部の平面形状は、円形状である半導体装置。
JP2002298324A 2002-10-11 2002-10-11 半導体装置 Expired - Fee Related JP3856130B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002298324A JP3856130B2 (ja) 2002-10-11 2002-10-11 半導体装置
US10/654,424 US6958527B2 (en) 2002-10-11 2003-09-04 Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298324A JP3856130B2 (ja) 2002-10-11 2002-10-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2004134606A JP2004134606A (ja) 2004-04-30
JP3856130B2 true JP3856130B2 (ja) 2006-12-13

Family

ID=32089302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298324A Expired - Fee Related JP3856130B2 (ja) 2002-10-11 2002-10-11 半導体装置

Country Status (2)

Country Link
US (1) US6958527B2 (ja)
JP (1) JP3856130B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
KR100702970B1 (ko) * 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
JP2007019150A (ja) * 2005-07-06 2007-01-25 Buffalo Inc プリント配線板およびプリント回路板
JP2007036106A (ja) * 2005-07-29 2007-02-08 Shinano Kenshi Co Ltd プリント基板及びその製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP4639147B2 (ja) * 2005-12-14 2011-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体積層基板
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
KR100789532B1 (ko) * 2006-10-24 2007-12-28 삼성전기주식회사 인쇄회로기판
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
KR101407614B1 (ko) * 2008-01-30 2014-06-13 삼성전자주식회사 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP5393986B2 (ja) 2008-01-31 2014-01-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
KR20100079389A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 베리어 패턴을 구비하는 볼 랜드 구조
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2015038899A (ja) * 2010-03-31 2015-02-26 株式会社東芝 回路板及び電子機器
JP5656462B2 (ja) * 2010-06-14 2015-01-21 パナソニック株式会社 表面実装型半導体パッケージ
US9548280B2 (en) * 2014-04-02 2017-01-17 Nxp Usa, Inc. Solder pad for semiconductor device package
US9418877B2 (en) 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
TWI616121B (zh) * 2014-06-26 2018-02-21 軟性電路板的溢膠導流結構
KR102414185B1 (ko) * 2015-06-16 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP7476540B2 (ja) 2020-01-23 2024-05-01 富士電機株式会社 半導体装置
JP7226472B2 (ja) * 2020-05-26 2023-02-21 株式会社村田製作所 部品相互接続要素を備えた電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
JPH11297873A (ja) 1998-04-13 1999-10-29 Seiko Epson Corp 半導体装置およびその製造方法
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
JP2001196534A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
KR100348820B1 (ko) * 2000-12-28 2002-08-17 삼성전자 주식회사 고속 반도체 칩 패키지 및 이에 사용되는 기판
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
JP2004134606A (ja) 2004-04-30
US6958527B2 (en) 2005-10-25
US20040075177A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
JP3856130B2 (ja) 半導体装置
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4790297B2 (ja) 半導体装置およびその製造方法
JP3963484B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP3879816B2 (ja) 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1041633B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3876953B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2020136629A (ja) 電子装置および電子装置の製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
JP2018137474A (ja) 電子装置
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP3654113B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3666462B2 (ja) 半導体装置の製造方法
JP4158008B2 (ja) 半導体チップの製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3614099B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050805

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees