JP3666462B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3666462B2 JP3666462B2 JP2002065234A JP2002065234A JP3666462B2 JP 3666462 B2 JP3666462 B2 JP 3666462B2 JP 2002065234 A JP2002065234 A JP 2002065234A JP 2002065234 A JP2002065234 A JP 2002065234A JP 3666462 B2 JP3666462 B2 JP 3666462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- sealing material
- film
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 67
- 239000003566 sealing material Substances 0.000 claims description 46
- 239000000853 adhesive Substances 0.000 claims description 36
- 230000001070 adhesive effect Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000003351 stiffener Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【背景技術】
Ｔ−ＢＧＡ（Tape-Ball Grid Array）の形態の半導体装置では、外部端子（例えばハンダボール）の平坦性を確保するため、スティフナを基板に取り付けてこれを補強している。スティフナの取付には、高価な接着剤が必要であり、スティフナ自体も高価であり、取り付けに設備が必要であった。また、樹脂封止形態の半導体装置も知られている。この形態の従来の半導体装置によれば、モールド樹脂によって半導体チップが完全に封止されているので、放熱性がよくなかった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、基板が補強され、放熱性が高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体チップを接着剤によって基板に接着し、封止材を前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けることを含み、
前記接着剤を、前記半導体チップの側面に至るように設け、
前記封止材を、前記半導体チップの上面及び前記接着剤の一部が露出するように設ける。
【０００５】
本発明によれば、封止材によって基板を補強することができる。また、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出するので放熱性に優れている。さらに、接着剤の一部が露出するように封止材を設けるので、接着剤から水蒸気を逃がすことができる。
【０００６】
（２）本発明に係る半導体装置の製造方法において、
前記基板に接着された前記半導体チップの上にフィルムを配置し、前記フィルム上に上型を配置し、前記基板の下に下型を配置し、前記半導体チップ及び前記基板を上型及び下型によって挟み込み、前記フィルムに前記半導体チップをめり込ませ、前記フィルムと前記基板との間に前記封止材を設ける。
【０００７】
本発明によれば、フィルムが半導体チップにめり込んだ状態で封止材が設けられるので、半導体チップよりも封止材が低くなり、封止材と半導体チップとの界面から水蒸気を逃がしやすくなる。また、半導体チップは、上型に直接当たらずにフィルムに当たるので、欠けたりひびが入らないようにすることができる。
【０００８】
（３）この半導体装置の製造方法において、
前記接着剤の一部が前記フィルムにめり込むように、前記半導体チップ及び前記基板を上型及び下型によって挟み込んでもよい。
【０００９】
（４）半導体チップの製造方法は、半導体チップを基板に接着し、封止材を前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けることを含み、
前記基板に接着された前記半導体チップの上にフィルムを配置し、前記フィルム上に上型を配置し、前記基板の下に下型を配置し、前記半導体チップ及び前記基板を上型及び下型によって挟み込み、前記フィルムに前記半導体チップをめり込ませ、前記フィルムと前記基板との間に前記封止材を設ける。
【００１０】
これによれば、封止材によって基板を補強することができる。また、フィルムに半導体チップをめり込ませた状態で封止材を設けるので、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出し、かつ、封止材が半導体チップよりも低くなる。その結果、半導体装置の放熱性が向上し、封止材と半導体チップとの界面から水蒸気を逃がしやすくなる。また、半導体チップは、上型に直接当たらずにフィルムに当たるので、欠けたりひびが入らないようにすることができる。
から剥離しやすいものであってもよい。
【００１１】
（５）この半導体装置の製造方法において、
前記フィルムは、前記上型よりも、前記封止材から剥離しやすいものであってもよい。
【００１２】
（６）半導体装置は、基板と、
前記基板にフェースダウンボンディングされた半導体チップと、
前記基板と前記半導体チップを接着し、前記半導体チップの側面に至るように設けられた接着剤と、
前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けられている封止材と、
を有し、
前記封止材は、前記半導体チップの上面及び前記接着剤の一部が露出するように設けられてなる。
【００１３】
これによれば、封止材によって基板を補強することができる。また、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出するので放熱性に優れている。さらに、接着剤の一部が露出するように封止材を設けるので、接着剤から水蒸気を逃がすことができる。
【００１４】
（７）回路基板は、上記半導体装置が実装されたものである。
【００１５】
（８）電子機器は、上記半導体装置を有する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【００１７】
本実施の形態では、半導体チップ１０を基板２０に接着する。半導体チップ１０は、集積回路チップである。半導体チップ１０は、複数の電極１２を有する。電極１２は、パッド及びその上に形成されたバンプを含む。このパッド及びバンプの間にさらにアンダーバンプメタル等の金属層を含んでもよい。半導体チップ１０における電極１２が設けられた面には、電極１２を避けてパッシベーション膜が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１８】
基板２０の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
【００１９】
基板２０には、配線パターン２２が形成されている。配線パターン２２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン２２が接着材料（図示せず）を介して基板２０に貼り付けられて、３層基板を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングして配線パターン２２を形成する。あるいは、配線パターン２２を、接着剤なしで基板２０に形成して２層基板を構成してもよい。例えば、スパッタリング等によって配線パターンを形成してもよいし、メッキで配線パターン２２を形成するアディティブ法を適用してもよい。配線パターン２２は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。配線パターン２２には、他の導電部材との接合部にバンプが形成されていてもよい。配線パターン２２の一部は、配線となる部分よりも面積の大きいランドとなっていてもよい。このランドは電気的接続部を十分に確保する機能を有する。
【００２０】
基板２０には貫通穴２４が形成されている。貫通穴２４をまたいで、配線パターン２２が形成されていてもよい。配線パターン２２は、貫通穴２４の開口を塞いで形成されていてもよい。例えば、配線パターン２２は、貫通穴２４の開口よりも大きいランド部を有し、このランド部が貫通穴２４を塞いでいてもよい。あるいは、配線パターン２２は、貫通穴２４の直径又は幅よりも小さい幅の接続部を有し、この接続部が貫通穴２４を通っていてもよい。この場合、貫通穴２４の開口の一部が塞がれないようになる。
【００２１】
半導体チップ１０は、基板２０にフェースダウンボンディングされている。電極１２と配線パターン２２の電気的接続には、絶縁樹脂接合（例えばＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Conductive film）等を使用した接合）、異方性導電材料接合（例えばＡＣＦ（Anisotoropic Conductive Film）等を使用した接合）、合金接合（例えばAu-Au又はAu-Sn接合等）、はんだ接合等の既知の接合方式のいずれを適用してもよい。
【００２２】
半導体チップ１０及び基板２０は、接着剤１４によって固定してもよい。接着剤１４は、半導体チップ１０の側面（電極１２が設けられた面から立ち上がる面）に至るように設ける。なお、接着剤１４は、半導体チップ１０の上面（電極１２が設けられた面とは反対側の面）と同じ高さまで設けてもよいし、上面より低い位置まで設けてもよい。接着剤１４は、封止材３６よりも水分を吸収しやすいものであってもよい。ＮＣＰ、ＮＣＦ、ＡＣＦが接着剤１４であってもよい。
【００２３】
図１（Ａ）に示すように、半導体チップ１０が実装された基板２０を、下型３２に載せる。基板２０における半導体チップ１０が実装された面とは反対側の面を下型３２に接触させる。半導体チップ１０（詳しくは半導体チップ１０における基板２０とは反対側の面）の上方には、フィルム３４を配置する。フィルム３４は、柔軟性を有する。フィルム３４は、樹脂で形成されている。例えば、この樹脂は、フッ素系樹脂からなるものであってもよい。フィルム３４上には、上型３０を配置する。上型３０にフィルム３４を貼り付けておいてもよい。上型３０及び下型３２として、トランスファーモールド装置の金型を使用することができる。
【００２４】
図１（Ｂ）に示すように、上型３０及び下型３２によって、半導体チップ１０及び基板２０を挟み込む。半導体チップ１０と上型３０の間にはフィルム３４が介在しており、フィルム３４に半導体チップ１０をめり込ませる。また、フィルム３４に、接着剤１４（詳しくは半導体チップ１０の側面に設けられた接着剤１４）の一部（上端部）がめり込んでもよい。こうすることで、フィルム３４によって、半導体チップ１０の上面を覆うことができる。また、フィルム３４によって、接着剤１４の一部を覆うことができる。さらに、フィルム３４によって、半導体チップ１０の側面の一部（側面の上端部）を覆ってもよい。
【００２５】
図１（Ｃ）に示すように、上型３０及び下型３２の間に封止材（例えばトランスファーモールド樹脂）３６を設ける。封止材３６は、基板２０における半導体チップ１０が搭載された面上に設ける。詳しくは、封止材３６は、フィルム３４と基板２０との間に設ける。フィルム３４が半導体チップ１０にめり込んでいるので、封止材３６は、半導体チップ１０の上面を覆わないように設けることができる。また、接着剤１４の一部がフィルム３４にめり込んでいる場合、封止材３６は、接着剤１４の一部を覆わないように設けることができる。また、封止材３６は、半導体チップ１０の周囲に設ける。
【００２６】
これによれば、フィルム３４が半導体チップ１０にめり込んだ状態で封止材３６が設けられるので、半導体チップ１０よりも封止材３６が低くなり、封止材３６と半導体チップ１０との界面から水蒸気を逃がしやすくなる。したがって、半導体装置を回路基板に実装するときの耐リフロー性能が向上する。接着剤１４が露出する場合、そこからも水蒸気が逃げやすくなり、半導体装置の耐リフロー性が向上する。また、半導体チップ１０を薄くすれば、半導体装置の薄型化が簡単である。さらに、半導体チップ１０は、上型３０に直接当たらずにフィルム３４に当たるので、欠けたりひびが入らないようにすることができる。
【００２７】
図２（Ａ）に示すように、半導体チップ１０を上型３０及び下型３２から取り出す。フィルム３４が、上型３０よりも封止材３６から剥離しやすい性質を有していてもよい。半導体チップ１０及び封止材３６からフィルム３４が剥離されると、半導体チップ１０の上面及び接着剤１４の一部が封止材３６から露出した状態になる。図２（Ｂ）に示すように、基板２０及び封止材３６を切断してもよい。さらに、図２（Ｃ）に示すように、必要であれば、外部端子（例えばハンダボール）３８を設ける。外部端子３８は、例えば、貫通穴２４を介して電気的接続を図って、配線パターン２２上に設けてもよい。こうして、半導体装置を製造することができる。
【００２８】
本実施の形態に係る半導体装置は、基板２０と、基板２０にフェースダウンボンディングされた半導体チップ１０と、を有する。基板２０と半導体チップ１０は接着剤１４によって接着されている。接着剤１４は、半導体チップ１０の側面に至るように設けられている。基板２０における半導体チップ１０が搭載された面で半導体チップ１０の周囲には、封止材３６が設けられている。封止材３６は、半導体チップ１０の上面及び接着剤１４の一部が露出するように設けられている。
【００２９】
本実施の形態に係る半導体装置によれば、封止材３６によって基板２０が補強されており、外部端子３８のコプラナリティを確保することができる。この封止剤３６は、金属製のスティフナと比較して安価であるというメリットもある。また、半導体チップ１０の上面（詳しくは、基板２０とは反対側の面）が封止材３６から露出するので放熱性に優れている。さらに、接着剤１４の一部が露出するように封止材３６が設けられているので、接着剤１４から水蒸気を逃がすことができる。
【００３０】
上述した半導体装置の製造方法では、封止材３６を、接着剤１４の一部が露出するように設けたが、本発明に係る半導体装置の製造方法は、図３に示すように、接着剤１４の全てを覆うように封止材４０を設ける場合を除くものではない。
【００３１】
図４には、図２（Ｃ）に示す半導体装置１１００が実装された回路基板１０００が示されている。また、図２（Ｃ）に示す半導体装置を有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００３２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法の変形例を説明する図である。
【図４】図４は、本発明の実施の形態に係る回路基板を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１２ 電極
１４ 接着剤
２０ 基板
２２ 配線パターン
２４ 貫通穴
３０ 上型
３２ 下型
３４ フィルム
３６ 封止材
４０ 封止材
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【背景技術】
Ｔ−ＢＧＡ（Tape-Ball Grid Array）の形態の半導体装置では、外部端子（例えばハンダボール）の平坦性を確保するため、スティフナを基板に取り付けてこれを補強している。スティフナの取付には、高価な接着剤が必要であり、スティフナ自体も高価であり、取り付けに設備が必要であった。また、樹脂封止形態の半導体装置も知られている。この形態の従来の半導体装置によれば、モールド樹脂によって半導体チップが完全に封止されているので、放熱性がよくなかった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、基板が補強され、放熱性が高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体チップを接着剤によって基板に接着し、封止材を前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けることを含み、
前記接着剤を、前記半導体チップの側面に至るように設け、
前記封止材を、前記半導体チップの上面及び前記接着剤の一部が露出するように設ける。
【０００５】
本発明によれば、封止材によって基板を補強することができる。また、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出するので放熱性に優れている。さらに、接着剤の一部が露出するように封止材を設けるので、接着剤から水蒸気を逃がすことができる。
【０００６】
（２）本発明に係る半導体装置の製造方法において、
前記基板に接着された前記半導体チップの上にフィルムを配置し、前記フィルム上に上型を配置し、前記基板の下に下型を配置し、前記半導体チップ及び前記基板を上型及び下型によって挟み込み、前記フィルムに前記半導体チップをめり込ませ、前記フィルムと前記基板との間に前記封止材を設ける。
【０００７】
本発明によれば、フィルムが半導体チップにめり込んだ状態で封止材が設けられるので、半導体チップよりも封止材が低くなり、封止材と半導体チップとの界面から水蒸気を逃がしやすくなる。また、半導体チップは、上型に直接当たらずにフィルムに当たるので、欠けたりひびが入らないようにすることができる。
【０００８】
（３）この半導体装置の製造方法において、
前記接着剤の一部が前記フィルムにめり込むように、前記半導体チップ及び前記基板を上型及び下型によって挟み込んでもよい。
【０００９】
（４）半導体チップの製造方法は、半導体チップを基板に接着し、封止材を前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けることを含み、
前記基板に接着された前記半導体チップの上にフィルムを配置し、前記フィルム上に上型を配置し、前記基板の下に下型を配置し、前記半導体チップ及び前記基板を上型及び下型によって挟み込み、前記フィルムに前記半導体チップをめり込ませ、前記フィルムと前記基板との間に前記封止材を設ける。
【００１０】
これによれば、封止材によって基板を補強することができる。また、フィルムに半導体チップをめり込ませた状態で封止材を設けるので、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出し、かつ、封止材が半導体チップよりも低くなる。その結果、半導体装置の放熱性が向上し、封止材と半導体チップとの界面から水蒸気を逃がしやすくなる。また、半導体チップは、上型に直接当たらずにフィルムに当たるので、欠けたりひびが入らないようにすることができる。
から剥離しやすいものであってもよい。
【００１１】
（５）この半導体装置の製造方法において、
前記フィルムは、前記上型よりも、前記封止材から剥離しやすいものであってもよい。
【００１２】
（６）半導体装置は、基板と、
前記基板にフェースダウンボンディングされた半導体チップと、
前記基板と前記半導体チップを接着し、前記半導体チップの側面に至るように設けられた接着剤と、
前記基板における前記半導体チップが搭載された面で前記半導体チップの周囲に設けられている封止材と、
を有し、
前記封止材は、前記半導体チップの上面及び前記接着剤の一部が露出するように設けられてなる。
【００１３】
これによれば、封止材によって基板を補強することができる。また、半導体チップの上面（詳しくは、基板とは反対側の面）が封止材から露出するので放熱性に優れている。さらに、接着剤の一部が露出するように封止材を設けるので、接着剤から水蒸気を逃がすことができる。
【００１４】
（７）回路基板は、上記半導体装置が実装されたものである。
【００１５】
（８）電子機器は、上記半導体装置を有する。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【００１７】
本実施の形態では、半導体チップ１０を基板２０に接着する。半導体チップ１０は、集積回路チップである。半導体チップ１０は、複数の電極１２を有する。電極１２は、パッド及びその上に形成されたバンプを含む。このパッド及びバンプの間にさらにアンダーバンプメタル等の金属層を含んでもよい。半導体チップ１０における電極１２が設けられた面には、電極１２を避けてパッシベーション膜が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１８】
基板２０の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。有機系の材料から形成された基板として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
【００１９】
基板２０には、配線パターン２２が形成されている。配線パターン２２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン２２が接着材料（図示せず）を介して基板２０に貼り付けられて、３層基板を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングして配線パターン２２を形成する。あるいは、配線パターン２２を、接着剤なしで基板２０に形成して２層基板を構成してもよい。例えば、スパッタリング等によって配線パターンを形成してもよいし、メッキで配線パターン２２を形成するアディティブ法を適用してもよい。配線パターン２２は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。配線パターン２２には、他の導電部材との接合部にバンプが形成されていてもよい。配線パターン２２の一部は、配線となる部分よりも面積の大きいランドとなっていてもよい。このランドは電気的接続部を十分に確保する機能を有する。
【００２０】
基板２０には貫通穴２４が形成されている。貫通穴２４をまたいで、配線パターン２２が形成されていてもよい。配線パターン２２は、貫通穴２４の開口を塞いで形成されていてもよい。例えば、配線パターン２２は、貫通穴２４の開口よりも大きいランド部を有し、このランド部が貫通穴２４を塞いでいてもよい。あるいは、配線パターン２２は、貫通穴２４の直径又は幅よりも小さい幅の接続部を有し、この接続部が貫通穴２４を通っていてもよい。この場合、貫通穴２４の開口の一部が塞がれないようになる。
【００２１】
半導体チップ１０は、基板２０にフェースダウンボンディングされている。電極１２と配線パターン２２の電気的接続には、絶縁樹脂接合（例えばＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Conductive film）等を使用した接合）、異方性導電材料接合（例えばＡＣＦ（Anisotoropic Conductive Film）等を使用した接合）、合金接合（例えばAu-Au又はAu-Sn接合等）、はんだ接合等の既知の接合方式のいずれを適用してもよい。
【００２２】
半導体チップ１０及び基板２０は、接着剤１４によって固定してもよい。接着剤１４は、半導体チップ１０の側面（電極１２が設けられた面から立ち上がる面）に至るように設ける。なお、接着剤１４は、半導体チップ１０の上面（電極１２が設けられた面とは反対側の面）と同じ高さまで設けてもよいし、上面より低い位置まで設けてもよい。接着剤１４は、封止材３６よりも水分を吸収しやすいものであってもよい。ＮＣＰ、ＮＣＦ、ＡＣＦが接着剤１４であってもよい。
【００２３】
図１（Ａ）に示すように、半導体チップ１０が実装された基板２０を、下型３２に載せる。基板２０における半導体チップ１０が実装された面とは反対側の面を下型３２に接触させる。半導体チップ１０（詳しくは半導体チップ１０における基板２０とは反対側の面）の上方には、フィルム３４を配置する。フィルム３４は、柔軟性を有する。フィルム３４は、樹脂で形成されている。例えば、この樹脂は、フッ素系樹脂からなるものであってもよい。フィルム３４上には、上型３０を配置する。上型３０にフィルム３４を貼り付けておいてもよい。上型３０及び下型３２として、トランスファーモールド装置の金型を使用することができる。
【００２４】
図１（Ｂ）に示すように、上型３０及び下型３２によって、半導体チップ１０及び基板２０を挟み込む。半導体チップ１０と上型３０の間にはフィルム３４が介在しており、フィルム３４に半導体チップ１０をめり込ませる。また、フィルム３４に、接着剤１４（詳しくは半導体チップ１０の側面に設けられた接着剤１４）の一部（上端部）がめり込んでもよい。こうすることで、フィルム３４によって、半導体チップ１０の上面を覆うことができる。また、フィルム３４によって、接着剤１４の一部を覆うことができる。さらに、フィルム３４によって、半導体チップ１０の側面の一部（側面の上端部）を覆ってもよい。
【００２５】
図１（Ｃ）に示すように、上型３０及び下型３２の間に封止材（例えばトランスファーモールド樹脂）３６を設ける。封止材３６は、基板２０における半導体チップ１０が搭載された面上に設ける。詳しくは、封止材３６は、フィルム３４と基板２０との間に設ける。フィルム３４が半導体チップ１０にめり込んでいるので、封止材３６は、半導体チップ１０の上面を覆わないように設けることができる。また、接着剤１４の一部がフィルム３４にめり込んでいる場合、封止材３６は、接着剤１４の一部を覆わないように設けることができる。また、封止材３６は、半導体チップ１０の周囲に設ける。
【００２６】
これによれば、フィルム３４が半導体チップ１０にめり込んだ状態で封止材３６が設けられるので、半導体チップ１０よりも封止材３６が低くなり、封止材３６と半導体チップ１０との界面から水蒸気を逃がしやすくなる。したがって、半導体装置を回路基板に実装するときの耐リフロー性能が向上する。接着剤１４が露出する場合、そこからも水蒸気が逃げやすくなり、半導体装置の耐リフロー性が向上する。また、半導体チップ１０を薄くすれば、半導体装置の薄型化が簡単である。さらに、半導体チップ１０は、上型３０に直接当たらずにフィルム３４に当たるので、欠けたりひびが入らないようにすることができる。
【００２７】
図２（Ａ）に示すように、半導体チップ１０を上型３０及び下型３２から取り出す。フィルム３４が、上型３０よりも封止材３６から剥離しやすい性質を有していてもよい。半導体チップ１０及び封止材３６からフィルム３４が剥離されると、半導体チップ１０の上面及び接着剤１４の一部が封止材３６から露出した状態になる。図２（Ｂ）に示すように、基板２０及び封止材３６を切断してもよい。さらに、図２（Ｃ）に示すように、必要であれば、外部端子（例えばハンダボール）３８を設ける。外部端子３８は、例えば、貫通穴２４を介して電気的接続を図って、配線パターン２２上に設けてもよい。こうして、半導体装置を製造することができる。
【００２８】
本実施の形態に係る半導体装置は、基板２０と、基板２０にフェースダウンボンディングされた半導体チップ１０と、を有する。基板２０と半導体チップ１０は接着剤１４によって接着されている。接着剤１４は、半導体チップ１０の側面に至るように設けられている。基板２０における半導体チップ１０が搭載された面で半導体チップ１０の周囲には、封止材３６が設けられている。封止材３６は、半導体チップ１０の上面及び接着剤１４の一部が露出するように設けられている。
【００２９】
本実施の形態に係る半導体装置によれば、封止材３６によって基板２０が補強されており、外部端子３８のコプラナリティを確保することができる。この封止剤３６は、金属製のスティフナと比較して安価であるというメリットもある。また、半導体チップ１０の上面（詳しくは、基板２０とは反対側の面）が封止材３６から露出するので放熱性に優れている。さらに、接着剤１４の一部が露出するように封止材３６が設けられているので、接着剤１４から水蒸気を逃がすことができる。
【００３０】
上述した半導体装置の製造方法では、封止材３６を、接着剤１４の一部が露出するように設けたが、本発明に係る半導体装置の製造方法は、図３に示すように、接着剤１４の全てを覆うように封止材４０を設ける場合を除くものではない。
【００３１】
図４には、図２（Ｃ）に示す半導体装置１１００が実装された回路基板１０００が示されている。また、図２（Ｃ）に示す半導体装置を有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００３２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法の変形例を説明する図である。
【図４】図４は、本発明の実施の形態に係る回路基板を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１２ 電極
１４ 接着剤
２０ 基板
２２ 配線パターン
２４ 貫通穴
３０ 上型
３２ 下型
３４ フィルム
３６ 封止材
４０ 封止材
Claims (2)
- 半導体チップを接着剤によって基板に接着し、前記接着剤を前記半導体チップの側面に至るように設けること、及び、
前記基板に接着された前記半導体チップの上にフィルムを配置し、前記フィルム上に上型を配置し、前記基板の下に下型を配置し、前記半導体チップ及び前記基板を上型及び下型によって挟み込み、前記フィルムに前記半導体チップをめり込ませ、前記フィルムと前記基板との間に封止材を設けることで、前記封止材を、前記基板における前記半導体チップが搭載された面で、前記半導体チップの周囲に、前記半導体チップの上面及び前記接着剤の一部が露出するように設けること、
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記接着剤の一部が前記フィルムにめり込むように、前記半導体チップ及び前記基板を上型及び下型によって挟み込む半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002065234A JP3666462B2 (ja) | 2002-03-11 | 2002-03-11 | 半導体装置の製造方法 |
| US10/365,615 US6897094B2 (en) | 2002-03-11 | 2003-02-12 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US11/076,336 US7088007B2 (en) | 2002-03-11 | 2005-03-09 | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002065234A JP3666462B2 (ja) | 2002-03-11 | 2002-03-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264257A JP2003264257A (ja) | 2003-09-19 |
| JP3666462B2 true JP3666462B2 (ja) | 2005-06-29 |
Family
ID=27784962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002065234A Expired - Fee Related JP3666462B2 (ja) | 2002-03-11 | 2002-03-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6897094B2 (ja) |
| JP (1) | JP3666462B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311321A (ja) * | 2004-03-22 | 2005-11-04 | Sharp Corp | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール |
| US20070020812A1 (en) * | 2005-07-20 | 2007-01-25 | Phoenix Precision Technology Corp. | Circuit board structure integrated with semiconductor chip and method of fabricating the same |
| US7898093B1 (en) * | 2006-11-02 | 2011-03-01 | Amkor Technology, Inc. | Exposed die overmolded flip chip package and fabrication method |
| US8940587B1 (en) | 2012-07-11 | 2015-01-27 | Amkor Technology, Inc. | Die seal design and method and apparatus for integrated circuit production |
| NL2011512C2 (en) | 2013-09-26 | 2015-03-30 | Besi Netherlands B V | Method for moulding and surface processing electronic components and electronic component produced with this method. |
| US11348854B2 (en) * | 2019-05-17 | 2022-05-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239827A (ja) | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体装置 |
| KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
| JPH06349893A (ja) | 1993-06-02 | 1994-12-22 | Citizen Watch Co Ltd | フリップチップ接続半導体パッケージ |
| JPH08236586A (ja) | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| JP3616742B2 (ja) | 1996-07-31 | 2005-02-02 | シャープ株式会社 | 半導体パッケージ用チップ支持基板 |
| US6335571B1 (en) * | 1997-07-21 | 2002-01-01 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
| JPH11284007A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| JP2000176967A (ja) | 1998-12-14 | 2000-06-27 | Apic Yamada Corp | 樹脂封止装置 |
| JP3423912B2 (ja) | 2000-02-10 | 2003-07-07 | Ｔｏｗａ株式会社 | 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置 |
| JP2001326304A (ja) | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3666576B2 (ja) | 2000-07-12 | 2005-06-29 | 松下電器産業株式会社 | 多層モジュールおよびその製造方法 |
-
2002
- 2002-03-11 JP JP2002065234A patent/JP3666462B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-12 US US10/365,615 patent/US6897094B2/en not_active Expired - Fee Related
-
2005
- 2005-03-09 US US11/076,336 patent/US7088007B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6897094B2 (en) | 2005-05-24 |
| US7088007B2 (en) | 2006-08-08 |
| US20030168721A1 (en) | 2003-09-11 |
| JP2003264257A (ja) | 2003-09-19 |
| US20050156311A1 (en) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3753218B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| KR20050018623A (ko) | 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들 | |
| JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP4207033B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2003229451A (ja) | フリップチップ実装構造 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2004063567A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |