[go: up one dir, main page]

JPH11284007A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11284007A
JPH11284007A JP10087634A JP8763498A JPH11284007A JP H11284007 A JPH11284007 A JP H11284007A JP 10087634 A JP10087634 A JP 10087634A JP 8763498 A JP8763498 A JP 8763498A JP H11284007 A JPH11284007 A JP H11284007A
Authority
JP
Japan
Prior art keywords
semiconductor device
tape
semiconductor chip
insulating tape
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10087634A
Other languages
English (en)
Inventor
Hideo Taguchi
英男 田口
Junichi Asada
順一 浅田
Jun Omori
純 大森
Riichi Mino
利一 三野
Naohisa Okumura
尚久 奥村
Hiroshi Shimoe
宏 下江
Toshitsune Iijima
利恒 飯島
Katsuhiko Oyama
勝彦 尾山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10087634A priority Critical patent/JPH11284007A/ja
Priority to US09/256,220 priority patent/US6429372B1/en
Publication of JPH11284007A publication Critical patent/JPH11284007A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 温度サイクルが繰り返されてもプリント基板
と半田ボールとの電気的な接続を長期に亙って安定に維
持すること。 【解決手段】 ＩＣチップ及び張出部は弾性を有する接
着剤層によりテープに接着され、このテープには複数の
半田ボールが取り付けられ、これら半田ボールをプリン
ト基板に半田付けすることにより半導体装置が実装され
る。温度サイクルが生じた場合、ＩＣチップ、張出部及
びプリント基板の熱膨張率が異なるため、ＩＣチップと
プリント基板又は張出部とプリント基板との間に熱応力
が発生するが、この熱応力は接着剤層の弾性により吸収
される。このため、半田ボールにはほとんど前記熱応力
が掛からず、前記した温度サイクルが繰り返されても、
半田ボールはプリント基板に長期に亙って安定に電気的
に接続される。更に、張出部２１の分だけテープの面積
が広がり、多数の半田ボールをそのサイズを小さくする
ことなくテープに取り付けることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣパッケージの
一種であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
構造を有する主面実装型の半導体装置及びその製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体装置は、電子機器の高性能
化に伴い、高集積化、高機能化されている。このような
半導体装置の高集積化、高機能化は外部端子の総数の増
加となり、ますます多端子化（ピン）が進められてい
る。この多端子化を進めると、外部端子ピッチを狭める
ことになり、このため、従来の半導体装置のＱＦＰ（Qu
adFlat Package）などのパッケージでは、外部端子強度
が低下したり、又は、実装時の位置精度が悪化するなど
の問題が生じている。
【０００３】そこで、上記問題を回避するために、半田
ボールをパッケージの外部端子に置き換えた面実装型の
パッケージであるＢＧＡと呼ばれるプラスチック基板を
用いた半導体装置が開発されている。
【０００４】図１７は従来のＢＧＡタイプの半導体装置
の構成例を示した断面図である。ＩＣチップ（半導体チ
ップ）１の主面は薄いチップ搭載基板３（テープでも良
い）に接着され、又、ＩＣチップ１はチップ搭載基板３
に電気的に接続されている。チップ搭載基板３上の背面
には複数の半田ボール（ボール電極）４がマトリックス
状に取り付けてあり、これら半田ボール４は基板３の配
線を介してＩＣチップ１に電気的に接続されている。こ
の半導体装置は半田ボール４をプリント基板（実装基
板）５上に半田付することにより、プリント基板５に実
装される。
【０００５】
【発明が解決しようとする課題】上記したように従来の
ＢＧＡ構造の半導体装置を実装したプリント基板５を電
子機器の筐体内などに収容して、実際に使用すると、電
子機器が動作している時は温度が高くなり、停止してい
る時は常温に戻る温度サイクルが発生する。従って、こ
の温度サイクルによって、プリント基板５とこれに実装
されている半導体基板３が暖められたり、冷やされたり
する。その際、シリコンでできたＩＣチップ１の熱膨張
率（３．５ｐｐｍ）と樹脂製のプリント基板５の熱膨張
率（１８ｐｐｍ）が異なり、しかも、ＩＣチップ１は基
板３に強固に接着されている。
【０００６】このため、上記した熱膨張率の差により生
じる熱応力が半田ボール４に掛かって、半田ボール４の
金属疲労によりクラック等が入り、このクラックが進展
して、プリント基板５との接合の破壊に至り、電気的に
オープンになってしまう恐れがあった。それゆえ、上記
した温度サイクルが多数回繰り返されると、プリント基
板５と半導体装置の電気的接続が所定どおりでなくな
り、これに起因する故障が発生するという問題があっ
た。
【０００７】更に、ＩＣチップ１の面積以上に基板３の
面積を広く取れないため、ＩＣチップ１が多機能で、多
数の半田ボール４を基板３に取り付けなければならない
時、半田ボール４のサイズを小さくしなければならず、
これでは、各種サイズの半田ボール４を製造する必要が
生じ、煩わしいとともに、半田ボール４のコストが高く
なるという問題があった。
【０００８】本発明は上記の如き従来の課題を解決する
ためになされたもので、その目的は、温度サイクルが繰
り返されても、プリント基板と半田ボールとの電気的な
接続を長期に亙って安定に維持することができ、又、半
田ボールのサイズを小さくすることなく、多数の半田ボ
ールを取り付けることができる半導体装置及びその製造
方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、半導体チップと、この半導体
チップの側面を樹脂で固めて形成した張出部と、信号配
線及びこの信号配線と電気的に接続されるボール電極を
主面に有する絶縁性テープと、前記半導体チップ及び前
記張出部を前記絶縁性テープの背面に接着する弾性を有
する接着剤層と、前記半導体チップと前記絶縁性テープ
の信号配線とを電気的に接続する電気的接続部とを備え
たことにある。
【００１０】この第１の発明によれば、半導体チップの
ボール電極をプリント基板等に半田付けして、実装した
後、前記半導体チップの動作、動作停止により温度サイ
クルが生じるが、この際、シリコンでできた半導体チッ
プと樹脂製のプリント基板では熱膨張率が異なるため、
両者の間に熱応力が発生する。この熱応力は接着剤層が
弾性を有するため、この弾性により吸収され、ボール電
極に掛からないため、ボール電極に金属疲労などがほと
んど発生せず、クラックなどが生じないため、ボール電
極がプリント基板の配線と電気的にオープンになるよう
なことがなく、長期に亙って安定に半導体チップとプリ
ント基板間の電気的接続が前記ボール電極を介して保持
される。又、半導体チップの大きさに比べて張出部があ
る分絶縁性テープの面積を大きくできるため、ボール電
極の大きさを小さくすることなく多数のボール電極を絶
縁基板に配置することができる。
【００１１】第２の発明の特徴は、前記接着剤層のヤン
グ率は１ＭＰａから５０００ＭＰａの範囲にあることに
ある。
【００１２】この第２の発明によれば、前記接着剤層の
ヤング率が１ＭＰａより小さいと、前記接着剤層の弾性
があり過ぎて、半導体チップを絶縁性テープにワイヤー
ボンディングする際に、絶縁性テープを前記接着剤層が
支持できず、十分な接合強度を得ることができない。前
記接着剤層のヤング率が５０００ＭＰａより大きいと、
前記接着剤層の弾性が小さく、温度サイクルにより、半
導体チップとプリント基板間で生じる応力を吸収でき
ず、ボール電極の金属疲労が短期間に進んで、半導体チ
ップとプリント基板間の電気的接続が短期間にオープン
になってしまう。
【００１３】第３の発明の特徴は、前記電気的接続部
は、前記半導体チップの電極パッドと前記絶縁性テープ
の信号配線上の電極パッドとをワイヤーで接続し、且つ
前記電気的接続部を前記ワイヤーが露出しないように樹
脂で封止することにある。
【００１４】この第３の発明によれば、前記ワイヤーが
封止樹脂内に埋設されて露出していないため、腐食など
により切断されず長期に亙って安定に半導体チップと絶
縁基板間の電気的接続を保持することができる。
【００１５】第４の発明の特徴は、前記半導体チップの
張出部を形成する樹脂は前記接着剤層を形成する樹脂と
同一系統の樹脂であることにある。
【００１６】この第４の発明によれば、前記張出部を形
成している樹脂と前記接着剤層を形成している樹脂が同
一系統の樹脂であるため、両者の接着性が向上し、両者
の剥離を防止することができる。
【００１７】第５の発明の特徴は、前記半導体チップの
張出部の厚みを０．１ｍｍ以上とすることにある。
【００１８】この第５の発明によれば、半導体装置の組
み立て終了時のテストの際、前記張出部の厚みが０．１
ｍｍ以上あると、この張出部の下のボール電極とテスト
ソケット端子との接続時、１０ｇｆ以上のコンタクト力
が得られ、ボール電極とテストソケット端子を確実に接
続してテストを支障なく行うことができる。
【００１９】第６の発明の特徴は、前記半導体チップの
張出部の上部の角を丸くすることにある。
【００２０】この第６の発明によれば、前記張出部の上
部の角が丸いため、この部分が何かに引っ掛かって欠け
るというようなことを防止できると共に、丸めた分、張
出部を形成する樹脂の量を少なくすることができる。
【００２１】第７の発明の特徴は、前記半導体チップの
張出部の厚みを半導体チップの厚みより薄くすることに
ある。
【００２２】この第７の発明によれば、前記張出部の厚
みを半導体チップの厚みより薄くして、接着剤層側を揃
えると、前記半導体チップの上面の高さが前記張出部の
高さよりも高くなるため、半導体装置のテスト時に半導
体装置の上面に加重が加わえられるが、平坦にしにくい
張出部分に不均一な加重が加わることなく、全て半導体
チップの上面に前記加重が均一に加わるため、前記張出
部分にクラックが生じて破壊されるというようなことが
防止される。
【００２３】第８の発明の特徴は、前記半導体チップの
張出部のヤング率は１ＭＰａから５０００ＭＰａの範囲
にあることにある。
【００２４】この第８の発明によれば、前記接着剤層の
ヤング率と同様なヤング率の範囲にあるため、温度サイ
クルによる熱応力の違いを吸収して、張出部の破壊等を
長期に亙って免れることができる。
【００２５】第９の発明の特徴は、前記半導体チップの
２側面又は４側面に前記張出部を形成することにある。
【００２６】この第９の発明によれば、前記半導体チッ
プの２側面に張出部を設けた場合も、４側面に張出部を
設けた場合も、半導体チップの面積に比べて大きな面積
の絶縁性テープを用いることができ、ボール電極の大き
さを変えずに多数のボール電極を取り付けることができ
る。
【００２７】第１０の発明の特徴は、前記半導体チップ
の一部が前記接着剤層に埋設されることにある。
【００２８】この第１０の発明によれば、前記半導体チ
ップの一部が前記接着剤層に埋設されているため、半導
体チップはその平面方向に働く外力を前記接着剤層の内
壁で支持するため、前記半導体チップが接着剤層に対し
てずれたりすることを防止でき、機械的な強度の強いパ
ッケージを得ることができる。
【００２９】第１１の発明の特徴は、前記半導体チップ
と前記張出部との両方にかかる位置に前記ボール電極が
配置されないように前記ボール電極を前記絶縁性テープ
に配置することにある。
【００３０】この第１１の発明によれば、半導体チップ
と張出部の特性が異なるため、テープが変形した時、半
導体チップと張出部の境界部の平面性が保持されなくな
り、この部分にボール電極が取り付けてあると、前記ボ
ール電極が外れてしまうが、この部分にボール電極がな
いためボール電極が外れない。
【００３１】第１２の発明の特徴は、前記半導体チップ
の背面に位置決め用のマークを記載したことにある。
【００３２】この第１２の発明によれば、半導体チップ
の背面側から前記位置決め用マークを基準として、半導
体チップの半田ボールの位置と実装基板のパターンを所
定の位置に同一面から見て簡単に合わせることができ、
実装効率を向上させることができる。
【００３３】第１３の発明の特徴は、前記絶縁性テープ
の主面に形成された円形のボール電極取付部の直径に対
して前記ボール電極の直径の方が大きいことにある。
【００３４】この第１３の発明によれば、ボール電極の
直径の方が大きいため、半導体装置の組み立て終了時に
行うテストのテストソケット端子がボール電極を掴みや
すくテストを円滑に行うことができる。
【００３５】第１４の発明の特徴は、前記絶縁性テープ
の主面に貼られているソルダレジストの端部は、前記電
気的接続部を形成するために前記絶縁性テープに設けら
れたワイヤーボンディング用の開口部の縁より後退させ
た位置にあることにある。
【００３６】この第１４の発明によれば、前記開口部か
ら前記ソルダーレジストまでの前記絶縁基板の表面と前
記ソルダーレジストとの間に段差ができ、前記開口部の
電気的接続部に封止用樹脂を塗布する際に、樹脂が前記
段差によって堰止められて、不必要な部分に流れ出さな
いようにすることができる。
【００３７】第１５の発明の特徴は、前記半導体装置の
ボール電極を実装基板上の電極パッドに半田付けして前
記半導体装置を実装基板に実装した際に、前記電極パッ
ド上面から前記半導体装置の樹脂封止部との空きが０．
０５ｍｍ以上あることにある。
【００３８】この第１５の発明によれば、実装時に前記
半導体装置をフラックスなどで洗浄する際に、前記実装
基板上の電極パッド上面と前記樹脂封止部との空きが
０．５ｍｍ以上あると、この間を前記フラックスが円滑
に流れて、洗浄後この間にフラックスが溜まって残って
しまうというようなことを避けることができる。
【００３９】第１６の発明の特徴は、前記ワイヤーは封
止樹脂の主面より０．０１ｍｍ以上の深さに埋設されて
いることにある。
【００４０】この第１６の発明によれば、前記ワイヤー
を少なくとも０．０１ｍｍ以上の封止樹脂で覆うことに
なり、封止樹脂の摩耗などで前記ワイヤーが外部に露出
して、ワイヤーの切断などが生じることを防止すること
ができ、その信頼性を確保することができる。
【００４１】第１７の発明の特徴は、前記半導体チップ
に配列された電極パッドと前記絶縁性テープに配列され
た電極パッドの一組を一直線状に並べると、前記半導体
チップ側の他の電極パッドと前記絶縁性テープ側の他の
電極パッドも一直線状に並ぶように前記電極パッドを配
列したことにある。
【００４２】この第１７の発明によれば、前記半導体チ
ップに配列されている電極パッドと前記絶縁基板側の電
極パッドが全て一直線状に並ぶため、これら電極パッド
をワイヤーで接続した時にワイヤーを一直線状にして全
てのワイヤーを平行に配線すことができるため、ワイヤ
ーボンディングに必要な面積を最小限にして、テープの
コストを低減することができる。
【００４３】第１８の発明の特徴は、前記信号配線上の
電極パッドの形状を長方形とすることにある。
【００４４】この第１８の発明によれば、ボンディング
ツールの加重が安定して加わり、且つ最小の電極パッド
領域で済ますことができる。
【００４５】第１９の発明の特徴は、前記絶縁性テープ
に開口されたワイヤーボンディングホール又は専用ホー
ルから目視できるように前記半導体チップにワイヤーボ
ンデイング時の位置決め用のマークを記載することにあ
る。
【００４６】この第１９の発明によれば、前記マークを
基準にしてワイヤーボンディングを行うことにより、ワ
イヤーボンディングの精度を高めることができる。
【００４７】第２０の発明の特徴は、前記半導体チップ
の主面の中央付近に複数の電極パッドを直線上に配列す
ることにある。
【００４８】この第２０の発明によれば、前記半導体チ
ップを絶縁性テープに接着した際に、絶縁基板に開口さ
れたワイヤーボンディングホールが前記半導体チップの
主面によりふさがれるため、このワイヤーボンディング
ホールを封止樹脂で封止する際に、樹脂が絶縁性テープ
の上面に回らず、絶縁性テープのカットなどを円滑に行
うことができる。
【００４９】第２１の発明の特徴は、前記半導体チップ
の主面の中央付近に複数の電極パッドを十字状に配列
し、且つ前記絶縁性テープにワイヤーボンディングホー
ルを十字状に開けることにある。
【００５０】この第２１の発明によれば、前記半導体チ
ップが多機能化した場合に前記電極パッドを十字状に多
数設けることができ、多ピン化に対応することができ
る。
【００５１】第２２の発明の特徴は、前記絶縁性テープ
がテープであり、このテープの信号配線領域の外側に位
置決め用のマークを記載したことにある。
【００５２】この第２２の発明によれば、テープの信号
配線外側に位置決め用マークがあるため、このマークが
邪魔にならず、テープ内の配線の自由度を向上させるこ
とができる。
【００５３】第２３の発明の特徴は、前記絶縁性テープ
に設けられているボール取付部に取り付けないボール電
極の数で前記半導体チップの機能を選択することにあ
る。
【００５４】この第２３の発明によれば、ボール電極を
取り付けるか取り付けないかによりこの部分がスイッチ
として作用し、前記半導体チップの機能が選択されるこ
とになり、同一の半導体チップを複数の機能で使い分け
ることができる。
【００５５】第２４の発明の特徴は、前記半導体チップ
に配列された電極パッドと前記絶縁性テープに配列され
た電極パッドを接続するワイヤーの数で前記半導体チッ
プの機能を選択することにある。
【００５６】この第２４の発明によれば、ワイヤーを接
続するかしないかによりこの部分がスイッチとして作用
し、前記半導体チップの機能が選択されることになり、
同一の半導体チップを複数の機能で使い分けることがで
きる。
【００５７】第２５の発明の特徴は、前記半導体チップ
の側面に前記張出部を形成する樹脂と同一系統の接着剤
を塗布した後、前記張出部を形成する工程を含むことに
ある。
【００５８】この第２５の発明によれば、接着剤を塗布
した半導体側面に例えば前記接着剤と同一系統の樹脂で
前記張出部を形成するため、半導体チップの側面と前記
樹脂との密着力が向上して、張出部を半導体チップの側
面に強固に結合させることができる。
【００５９】第２６の発明の特徴は、前記ワイヤーを前
記半導体チップの電極パッドにワイヤーボンディングし
た後、同ワイヤーを前記絶縁性テープの信号配線上の電
極パッドにワイヤーボンディングする工程を含むことに
ある。
【００６０】この第２６の発明によれば、前記ワイヤー
を先に前記半導体チップの電極パッドにワイヤーボンデ
ィングするため、半導体チップ側のボンディング部の高
さが高く、２番目にワイヤーボンディングする絶縁性テ
ープ側のボンディング部の高さを低くできるため、前記
ワイヤーの高さを低く抑えることができ、従ってこれを
覆う封止部の高さを低く抑えることができる。
【００６１】第２７の発明の特徴は、樹脂を射出するノ
ズルを動かして前記封止用の樹脂を前記電気的接続部に
塗布して樹脂封止部を形成する工程を含むことにある。
【００６２】この第２７の発明によれば、樹脂を射出す
るノズルは軽く、その慣性が小さいため、封止樹脂の塗
布範囲の精度を向上させることができる。
【００６３】第２８の発明の特徴は、前記電気接続部に
封止用の樹脂を塗布した後、その周囲を低圧にする工程
を含むことにある。
【００６４】この第２８の発明によれば、封止樹脂の周
囲が低圧又は真空になって、中に入った空気が外に出
て、封止樹脂内の密度を均一化でき、その品質を向上さ
せることができる。
【００６５】第２９の発明の特徴は、前記封止用樹脂の
周囲を低圧にした後、前記封止用樹脂を硬化させる工程
を含むことにある。
【００６６】この第２９の発明によれば、封止樹脂内に
入った空気を出した後に、封止樹脂を硬化させることに
より、密度が均一な品質のよい樹脂封止部を形成するこ
とができる。
【００６７】第３０の発明の特徴は、前記電気的接続部
を樹脂で封止した後、前記絶縁性テープに前記ボール電
極を取り付ける工程を含むことにある。
【００６８】この第３０の発明によれば、先に電気的接
続部が樹脂封止されているため、ボール電極を取り付け
る際に、ボール電極取付時のフラックスによりボンディ
ング用の電極パッドが汚染されることがないと共に、封
止樹脂を硬化させる時に発生するアウトガスでボール電
極が汚染されることもなく、ボール電極を清浄な状態で
取り付けることができる。
【００６９】第３１の発明の特徴は、前記ワイヤーを前
記半導体チップの電極パッドと前記絶縁性テープにボン
ディングした後、前記樹脂封止する工程を含むことにあ
る。
【００７０】この第３１の発明によれば、前記電気的接
続部が樹脂で封止されるため、絶縁性が向上し、又前記
電気的接続部のワイヤー等を腐食物質から保護し前記電
気的接続部の耐久性を向上させることができる。
【００７１】第３２の発明の特徴は、前記ワイヤーの径
は２０μｍから４０μｍであることにある。
【００７２】この第３２の発明によれば、前記ワイヤー
の径が２０μｍから４０μｍの範囲であると、温度サイ
クルで発生する応力に対してワイヤーが破断せず、且つ
このワイヤーの弾力性で半導体チップ側又は絶縁基板側
に応力が集中しないようにすることができる。
【００７３】第３３の発明の特徴は、前記絶縁性テープ
の長手方向に対して直角方向に複数の前記半導体チップ
を配列する工程を含むことにある。
【００７４】この第３３の発明によれば、前記絶縁性テ
ープの長手方向と直角方向に１個の半導体チップを配列
した場合に比べて、前記絶縁性テープの面積あたり半導
体チップを配列する密度が向上して、前記絶縁性テープ
の無駄な部分を無くすことができ、コストダウンを図る
ことができる。
【００７５】第３４の発明の特徴は、前記絶縁性テープ
の上に複数の前記半導体チップをマトリックス状に配列
する工程と、このテープの長手方向にテープをダイシン
グした後、前記長手方向と直角方向に前記絶縁性テープ
をダイシングして、前記半導体チップを別々に切り離す
工程を含むことにある。
【００７６】この第３４の発明によれば、前記絶縁性テ
ープの長手方向に配列されている半導体チップの数の方
が多いため、まず長手方向に前記絶縁性テープを切断し
てから、それと直角方向に切断することにより、ダイシ
ング回数を減らすことができる。
【００７７】第３５の発明の特徴は、前記絶縁性テープ
上に配列された複数の前記半導体チップの間を樹脂で固
める工程と、このテープの長手方向にテープを前記樹脂
ごとダイシングした後、前記長手方向と直角方向に前記
絶縁性テープを前記樹脂ごとダイシングして、前記半導
体チップを別々に切り離す工程を含むことにある。
【００７８】この第３５の発明によれば、前記絶縁性テ
ープ上の複数の半導体チップ間をこれら半導体チップの
側面に接着するように樹脂で埋めておき、この樹脂の部
分をダイシングシして各半導体チップを切り離すと、各
半導体チップの側面には前記樹脂が結合していて、これ
が張出部を形成することになる。しかも、前記絶縁性テ
ープ状の半導体チップの間隔を適切にとることにより、
各半導体チップを上記の如く切り出すだけで、所望の大
きさの張出部が形成され、半導体チップの張出部が個別
に前記絶縁性テープ上に形成されていない場合に比べ
て、ダイシング回数を減らせると共に、切りしろが少な
くて済み、加工効率が向上し、加工費を安価とすること
ができる。
【００７９】第３６の発明の特徴は、前記半導体チップ
のボンディングパッドの並び方向は前記絶縁性テープの
長手方向と一致することにある。
【００８０】この第３６の発明によれば、前記絶縁性テ
ープの長手方向に配列されている半導体チップの数が多
いため、ボンディングパッドの並び方向が前記絶縁性テ
ープの長手方向に合わせてあると、長手方向に沿ってワ
イヤーボンディングを行うことができ、別の列の半導体
チップにワイヤーボンディングを行うための方向転換回
数を少なくすることができる。
【００８１】第３７の発明の特徴は、前記絶縁性テープ
のダイシング時にこのテープを９０度回転させて、ダイ
シング方向を変更することにある。
【００８２】この第３７の発明によれば、前記絶縁性テ
ープを縦横に切断する際に、このテープ側を９０度回転
させることにより、前記切断方向を変更でき、ダイシン
グ用のブレードを１枚で済ますことができる。
【００８３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の半導体装置の一
実施の形態を示した断面図である。ＩＣチップ１の４側
面に樹脂で形成された張出部２１が接合されている。Ｉ
Ｃチップ１の主面と張出部２１の下面は弾性を有する接
着剤層６によりテープ（ポリイミドテープ）７に接着さ
れている。テープ７には開口部（ワイヤーボンディング
ホール）があり、この開口部にＩＣチップ１の中央部が
位置するように、ＩＣチップ１と張出部２１はテープ７
に接着されている。テープ７の接着面の反対の面には銅
などの配線パターンが形成されており、この配線パター
ンのボール取付部に複数の半田ボール４が半田付により
取り付けられている。このＩＣチップ１はワイヤー２を
ワイヤーボンディングすることにより電気的にテープ７
の配線パターンに接続され、更にこの配線パターンを介
して半田ボール４と電気的に接続されている。テープ７
の上記開口部及びワイヤー２は樹脂により封止され、封
止部８が形成されている。
【００８４】ここで、張出部２１を形成する樹脂と、接
着剤層６を形成する樹脂は同一系統の樹脂が使用され、
張出部２１は接着剤層６との接着性が向上して、強固に
接着されている。又、張出部２１の厚みは少なくとも
０．１ｍｍ以上にしてある。これにより、半導体装置の
組み立て終了時のテストの時に、半田ボール４をテスト
ソケット端子に接続するのに、１０ｇｆ以上のコンタク
ト力が得られ、ボール電極をテスト端子に確実に接続し
てテストを支障なく行うことができる。前記張出部２１
が０．１ｍｍ以上よりも薄いと、この部分が撓って半田
ボール４をテストソケット端子に確実に接続することが
できなくなる場合が生じる。更に、前記張出部２１の上
部の角が丸めてあるため、この部分が何かに引っ掛かっ
て欠けるというようなことを防止できると共に、丸めた
分、張出部２１を形成する際の樹脂量を少なくしてい
る。
【００８５】又、前記張出部２１を形成する際に、ＩＣ
チップ２１の側面に張出部２１を形成している樹脂と同
一系統の接着剤を塗布しておき、その後、張出部２１を
形成している。これにより、ＩＣチップ１の側面と張出
部２１を形成している前記樹脂との密着率を向上し、張
出部２１をＩＣチップ２１の側面に強固に結合させてい
る。
【００８６】更に、ＩＣチップ１と張出部２１の境界部
の真下には半田ボール４を取り付けないようにしてあ
る。これにより、何らかの原因でテープ７が変形した場
合、ＩＣチップ１に対して張出部２１が曲がってＩＣチ
ップ１と張出部２１の平面性が保持されなくなる場合が
あっても、前記境界部の下側に半田ボール４が取り付け
てないため、半田ボール４がはずれてしまうという故障
を防止することができる。
【００８７】図２はＩＣチップ１をテープ７に接着する
ために位置決めした際の平面図である。テープ７に開け
られた開口部７１にＩＣチップ１の主面の中央部が来る
ように位置決めされている。ＩＣチップ１の主面中央部
には電極パッド９が２列に配列され（センターパッド方
式）、更に電極パッド９の外側には位置決め用のマーク
１０が記載されている。ＩＣチップ１がセンターパッド
方式を採ると、ＩＣチップ１の主面によって開口部７１
が塞がれるため、封止部８を形成する際に、封止樹脂が
テープ７を介して裏面に回ることを防止することがで
き、カット工程時に、テープ７のカットを容易且つ円滑
に行なうことができる。
【００８８】又、ＩＣチップ１のボンディング用電極パ
ッドに対向させてテープ７上の電極パッド７２を、ＩＣ
チップ１の電極パッド９と一直線状になるように配置す
ることによって、ワイヤー２を直線状に配線でき、且つ
隣接するワイヤー２を平行に配線することができ、ワイ
ヤーボンディングに必要なテープ面積を最小限にして、
テープ７のコストを低減することができる。
【００８９】更に、ＩＣチップ１のボンディング用電極
パッド９とテープ７側のボンディング用電極パッド７２
にオプションパッドを設け、例えば図中、Ｐをオプショ
ンパッドとし、これをワイヤー２でＩＣチップ１側の電
極パッドと接続した場合は、半導体装置としてＡ機能
を、接続しない場合にはＢ機能を持つようにすることが
でき、同一ＩＣチップ１を使い分けることができる。
【００９０】又、開口部７１からＩＣチップ１の主面に
記載された位置決め用のマーク１０が目視できるため、
ワイヤーボンディングの位置決めを容易に行うことがで
きる。尚、前記マーク１０はテープ７に設けた専用の開
口部から目視できるようにしてもよい。
【００９１】図３は図１に示したＩＣチップ１とテープ
７との電気的接続部付近の拡大断面図である。封止部８
の封止樹脂はワイヤー２を少なくとも０．０１ｍｍ以上
の深さに埋設していて、ワイヤー２を露出させないよう
にし、ワイヤー２の腐食を防止している。上記深さにワ
イヤー２を埋設することによって、樹脂の摩耗等によっ
てワイヤー２が露出することが防止されている。これに
よって、ワイヤー２が腐蝕されて断線するようなことが
防止される。又、封止部８と、半田ボール４が取り付け
られるプリント基板５上の電極パッド５１との間は０．
０５ｍｍ以上空くようにしてある。これにより、洗浄時
のフラックスの流れが疎外されず、円滑な洗浄を行うこ
とができる。又、封止樹脂を注入するノズル（図示せ
ず）を動かして、封止部８を形成する。これにより、軽
いノズルを動かすため、慣性が小さく精度良く所定の範
囲を塗布できる。
【００９２】又、封止樹脂塗布後、廻りを低圧（真空）
にして、封止樹脂内に入った空気を外に出して品質をよ
くする。この脱泡後封止樹脂を硬化（キュア）する。こ
れにより、封止樹脂内に入った空気を外に出してから、
樹脂を硬化させることで封止部８の密度を均一としてそ
の強度等を上げることで、品質を向上させることができ
る。
【００９３】図４は図１に示したワイヤー２のワイヤー
ボンディングのやり方を説明する図である。まず、ワイ
ヤー２に対するＩＣチップ１側のワイヤーボンディング
をした後、テープ７側をウェッジボンディングする。こ
うすることにより、ＩＣチップ１側のボンディング部が
高く、テープ７側のボンディング部を低く抑えることが
できるため、ワイヤー２の高さを低く抑えることがで
き、図３に示した寸法を容易に実現することができる。
【００９４】又、ワイヤー２の径を２０μｍから４０μ
ｍとする。これにより、後述する温度サイクルで発生す
る応力に対しワイヤー径が２０μｍ以下ではワイヤーが
破断しやすく、４０μｍ以上ではワイヤーが接続されて
いるＩＣパッドに応力が集中し剥離が発生しやすい。従
って、ワイヤー２の径は２０μｍ以上で４０μｍ以下が
前記温度サイクルによる応力の影響を受けない、最も適
した径の範囲となる。
【００９５】図５はボンディングツール４１でワイヤー
２をウェッジボンディングする状態を示し、図６はその
際のテープ７側の電極パッド７２の形状を示したもので
ある。テープ７側の電極パッド７２は長方形にすること
により、ボンディングツール４１の荷重がワイヤー２の
ボンディング部に安定して加わり、且つ、最小のパッド
領域で、すますことができる。
【００９６】図７はテープ７側に設けられた半田ボール
の取付部を示した拡大図である。半田ボ−ル４の径Ｒを
テープ７に設けられているボール取付部のランド径ｒよ
り大きしてある。このようにすることによって半導体装
置の組み立て終了時のテスト時に使用する挟み込みタイ
プのテストソケット端子に半田ボール４を挟み込む場
合、テストソケット端子が半田ボール４を掴みやすくす
ることができる。又、テープ７の樹脂封止側の端部に対
してソルダーレジスト５１を後退させて、テープ７の表
面との間に段差を付けてある。これにより、樹脂封止部
８を形成する際の封止樹脂が前記段差により堰き止めら
れて、不必要な部分に流れ出さないようにすることがで
きる。
【００９７】上記のようなワイヤーボンディング部の樹
脂封止をしてから半田ボール４をテープ７のボール取付
部に取り付ける。逆だと半田ボ−ル４の取付時に使用す
るフラックスがＩＣチップ１のボンディング用電極パッ
ド９を汚染して、ワイヤーボンディング時に洗浄するな
どしなくてはならず、余計な工程が増える。又、半田ボ
−ル４を取り付けてからポッティング（封止）とポッテ
ィングキュア（硬化）を行なうと、ポッティングキュア
時に発生するアウトガスで実装した半田ボ−ル４が汚染
されることを防止するこができる。
【００９８】図８はテープ７に複数のＩＣチップ１を配
列する仕方を示した図である。本例では、ＩＣチップ１
をテープ７の長手方向とは直角方向に２列配列して、複
数のＩＣチップ１をテープ７上にマトリックス状に配列
している。これにより、従来のように長手方向とは直角
方向に１列配列した場合に比べて、テープ７の中の無駄
になる面積を少なくでき、又、カット工程やボール工程
を２列のＩＣチップ１に対して同時に行なうことがで
き、加工効率が向上し、加工費を安価とすることができ
る。
【００９９】又、複数のＩＣチップ１間を斜線で示すよ
うに樹脂で埋めている。この樹脂は各ＩＣチップの側面
に接着しいて、各ＩＣチップ１が上記のように切り離さ
れると、各ＩＣチップ１の張出部２１を形成するもので
ある。しかも、ＩＣチップ１の間隔を適切にとることに
より、各ＩＣチップ１を上記の如く切り出すだけで、張
出部２１が形成され、ＩＣチップ１の張出部２１が上記
のように連続してテープ７上に形成されていない場合に
比べて、ダイシング回数を減らせるとともに、切りしろ
が少なくて済み、加工効率が向上し、加工費を安価とす
ることができる。
【０１００】更に、カット工程では、最初、テープ７の
長手方向に平行にダイシングし、次に上記と直角方向に
ダイシングする。テープ７の長手方向の方がＩＣチップ
１が多数ついているために、上記のようにカットする
と、ダイシング回数を減らすことができる。この際、カ
ッターを動かすのではなく、テープ７側を９０度回転さ
せることで、上記したカット方向を変えて、一つのステ
ージでカットすることができ、しかも、ダイシング用の
ブレードを１枚で済ますことができる。
【０１０１】又、複数のＩＣチップ１間を斜線で示すよ
うに樹脂で埋めている。この樹脂は各ＩＣチップの側面
に接着しいて、各ＩＣチップ１が上記のように切り離さ
れると、各ＩＣチップ１の張出部２１を形成するもので
ある。しかも、ＩＣチップ１の間隔を適切にとることに
より、各ＩＣチップ１を上記の如く切り出すだけで、張
出部２１が形成され、ＩＣチップ１の張出部２１が上記
のように連続してテープ７上に形成されていない場合に
比べて、ダイシング回数を減らせるとともに、切りしろ
が少なくて済み、加工効率が向上し、加工費を安価とす
ることができる。
【０１０２】更に、ＩＣチップ１のボンデイング用の電
極パッド９の並び方向（図２参照）とテープ７の長手方
向を合わせる。即ち、ＩＣチップ１の主面のセンターに
配列されている電極パッド９の並び方向（図２では縦方
向）をテープ７の長手方向を合わせることにより、ワイ
ヤーボンディング部のポッティングをテープ７の長手方
向に沿って１列に行なうことができ、ポッティング際の
ノズルの方向転換が少なくて済み、ポッティング効率を
向上させることができる。
【０１０３】又、ＩＣチップ１の背面に実装用の位置決
め用マーク８１を入れる。ＩＣチップ１のボール電極位
置とプリント基板５のパターンを所定の位置に合わせる
場合、上記マークを基準として同一面から見て合わせる
ことができ、実装効率を向上させることができる。
【０１０４】更に、図９に示すようなテープ７上の配線
パターン７３の外側にチップマウント／ワイヤーボンデ
ィング／半田ボ−ル取り付け時の位置決め用のマ−ク７
４をつけている。これにより、配線パターン７３内にマ
ーク７４がないため、このマークが邪魔にならず、テー
プ７上の配線パターンの自由度を得ることができる。
【０１０５】図１０はＩＣチップ１にボンディング用の
電極パッド９の配列例を示した平面図である。電極パッ
ド９は２列ずつ十字状に配列されており、ＩＣチップ１
の多機能化による多ピン化に対応することができる。
【０１０６】次に本実施の形態の半導体装置の温度サイ
クルに対する耐久性について説明する。上記した半導体
装置はその半田ボール４を図１１に示すようにプリント
基板５に半田付けすることにより、プリント基板５に実
装される。その後、電子機器の筐体などにプリント基板
５が収容されて、電子機器の動作及び動作停止が繰り返
されると、筐体内が温度上昇、温度下降する温度サイク
ルが生じる。この際、シリコンのＩＣチップ１と樹脂製
のプリント基板５では熱膨張率が異なるため、この違い
による応力がプリント基板５の平面に平行方向に発生す
る。
【０１０７】しかし、この熱応力は接着剤層６に弾性が
あるため、この接着剤層６により吸収されて、半田ボー
ル４にはほとんど掛からなくなる。このため、半田ボー
ル４に金属疲労がほとんど生じなくなり、上記した温度
サイクルが繰り返されても、半田ボール４とプリント基
板５の電気的な接続をオープンとするようなクラックの
発生が起こらず、半田ボール４はプリント基板５との電
気的な接続を長期に亙って安定に保持することができ
る。ここで、重要なのは接着剤層６の弾性特性で、どの
ような接着剤が実際に用いることができるか、考察する
必要がある。
【０１０８】図１２は５種類の接着剤を用いて作成した
図１に示した半導体装置を実装したプリント基板５のＴ
ＣＴ試験をした際の温度と各接着剤のヤング率との関係
を示した図である。接着剤Ａ、Ｂ、Ｃ、Ｄ、Ｅは図中、
三角、四角、菱形、ばってん、丸で示してあり、いずれ
も、温度が低くなるほど、ヤング率は小さくなる傾向に
ある。
【０１０９】ここで問題になるのは、ヤング率が小さす
ぎると、ワイヤー２をテープ７にボンディングする際に
接着剤層６がボンディング力を吸収し過ぎて、適切な接
合強度が得られず、ワイヤー２をテープ７に旨くボンデ
ィングできなくなる可能性がある。従って、ワイヤーボ
ンディングする際の１００℃〜２５０℃の間で、接着剤
層６はある支持力を保持しなければならない。だからと
いって、接着剤層６の弾性が余りなくなると、上記した
熱応力を吸収できなくなる。
【０１１０】図１３は各接着剤のヤング率とワイヤーボ
ンディングの接合強度との関係を示した表図である。図
から明らかなようにヤング率が１ＭＰａ以上であれば、
十分な接合強度が得られる。従って、接着剤は１００℃
〜２５０℃の間で、そのヤング率が１ＭＰａ以上あれ
ば、ワイヤーボンディングの際に、ワイヤー２をテープ
７の電極パッド７２に接合するための十分な支持力を有
することになる。
【０１１１】図１４は半田ボール４の５種類の接着剤を
用いて作成した図１に示した半導体装置の半田ボール４
のＴＣＴテストによる寿命検査結果である。例えば接着
剤Ｃについては、実験結果より明らかに７００サイクル
前後が寿命であることが分かる。この場合は全ての種類
の接着剤について採用でき、−６５℃〜１２０℃でヤン
グ率が５０００ＭＰａ以下であれば、熱応力による金属
疲労に対して半田ボール４は実用的な寿命があるという
結論を得た。
【０１１２】尚、図１１のＱで示した半田ボール（オプ
ションボール）を取り付けるのか、取り付けないかを選
択することによって、同一のＩＣチップ１で、その機能
Ａ／Ｂを使い分けることができる。
【０１１３】本実施の形態によれば、ヤング率１ＭＰａ
から５０００ＭＰａの接着剤を用いて接着剤層６を形成
してあるため、図１１に示すように半導体装置をプリン
ト基板５に実装した後、温度サイクルが発生して、ＩＣ
チップ１とプリント基板５の熱膨張率の違いにより、熱
応力が発生するが、この熱応力は接着剤層６の弾性によ
り吸収されて、半田ボール４にはほとんど掛からないた
め、前記温度サイクルが繰り返されても、半田ボール４
に金属疲労がほとんど発生せず、半田ボール４は長期に
亙って安定にプリント基板５の配線パターンと電気的な
接続を維持することができ、本例の半導体装置を用いた
電子回路などの信頼性を向上させることができる。又、
張出部２１のヤング率を１ＭＰａ〜５０００ＭＰａとす
ることにより、この張出部２１の部分でも前記温度サイ
クルにより発生する熱応力を吸収して、半田ボール４に
前記熱応力がかからないようにすることができると共
に、張出部２１にクラックが走るなどの破壊を長期に亙
って免れることができる。
【０１１４】更に、ＩＣチップ１の周囲に接合した張出
部２１の分だけ、テープ７の面積を広くできるため、こ
の分、半田ボール４のサイズを変更することなく、取り
付ける半田ボール４の数を増やすことができ、ＩＣチッ
プ１の多機能化による多端子化に対応することができ
る。
【０１１５】尚、上記実施の形態では、ＩＣチップ１の
４側面に張出部２１を形成する例に付いて述べたが、張
出部２１をＩＣチップ１の２側面に形成しても、テープ
７の面積を増加させることができ、半田ボール４のサイ
ズを小さくすることなく、多数の半田ボールを取り付け
ることができＩＣチップ１の多ピン化に対応することが
できる。
【０１１６】図１５は本発明の半導体装置の他の実施の
形態を示した断面図である。ＩＣチップ１の主面の一部
は接着剤層６に埋め込まれている。他の構成は図１に示
した実施の形態と同様である。
【０１１７】本例はＩＣチップ１の主面側の一部が接着
剤層６に埋め込まれているため、外力が働いてもＩＣチ
ップ１は接着剤層６の内壁面に支持されていて、ＩＣチ
ップ１がずれるようなことがなく、前実施の形態に比べ
て機械的強度が向上して、半導体装置の信頼性を高める
ことができる。他の効果は前実施の形態と同様である。
【０１１８】図１６は本発明の半導体装置の更に他の実
施の形態を示した断面図である。ＩＣチップ１の厚さに
対して張出部２１の厚みを薄くすることにより、半導体
装置の上面を張出部２１よりも出っぱっている。他の構
成は図１に示した実施の形態と同様である。
【０１１９】本例はＩＣチップ１の高さが前記張出部２
１の高さよりも高くなるため、半導体装置のテスト時
に、この半導体装置の上面に加重が加わるが、全てＩＣ
チップの上面に前記加重が均一に加わり、平坦にしにく
い張出部２１に不均一な加重が加わることがないため、
張出部２１にクラックが生じて破壊されるというような
ことが防止される。
【０１２０】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置及びその製造方法によれば、温度サイクルが繰
り返されても、プリント基板と半田ボールとの電気的な
接続を長期に亙って安定に維持することができ、半導体
装置の信頼性を向上させることができ、更に、半田ボー
ルのサイズを小さくすることなく、多数の半田ボールを
取り付けることができ、規格化されたサイズの半田ボー
ルで、半導体装置の多端子化に安価に対応することがで
きる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施の形態を示した断
面図である。
【図２】図１に示したＩＣチップをテープに接着するた
めに位置決めした際の平面図である。
【図３】図１に示したＩＣチップとテープとの電気的接
続部付近の拡大断面図である。
【図４】図１に示したワイヤーのワイヤーボンディング
のやり方を説明する図である。
【図５】図１に示したワイヤーをボンディングツールで
ウェッジボンディングする状態を示した図である。
【図６】図１に示したテープ側の電極パッドの形状を示
した平面図である。
【図７】図１に示したテープ側に設けられた半田ボール
の取付部を示した拡大図である。
【図８】図１に示したテープに複数のＩＣチップを配列
する仕方を示した図である。
【図９】図１に示したテープに記載される位置決め用の
マ−クの位置を示した図である。
【図１０】図１に示したＩＣチップのボンディング用の
電極パッドの配列例を示した平面図である。
【図１１】図１に示した半導体装置をプリント基板に実
装した状態を示した断面図である。
【図１２】５種類の接着剤を用いて作成した図１に示し
た半導体装置を実装したプリント基板のＴＣＴ試験をし
た際の温度と各接着剤のヤング率との関係を示した図で
ある。
【図１３】５種類の接着剤のヤング率とワイヤーボンデ
ィングの接合強度との関係を示した表図である。
【図１４】半田ボールの５種類の接着剤を用いて作成し
た図１に示した半導体装置の半田ボールのＴＣＴテスト
による寿命検査結果である。
【図１５】本発明の半導体装置の他の実施の形態を示し
た断面図である。
【図１６】本発明の半導体装置の更に他の実施の形態を
示した断面図である。
【図１７】従来のＢＧＡタイプの半導体装置の構成例を
示した断面図である。
【符号の説明】
１ ＩＣチップ ２ ワイヤー ４ 半田ボール ５ プリント基板 ６ 接着剤層 ７ テープ ８ 封止部 ９、１１、５２、７２ 電極パッド １０、７４、８１ 位置決め用マーク ２１ 張出部 ４１ ボンディングツール ５１ ソルダーレジスト ７１ 開口部 ７３ 配線パターン部
【手続補正書】
【提出日】平成１１年６月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、ＩＣパッケージの
一種であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
構造を有する表面実装型の半導体装置及びその製造方法
に関するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】そこで、上記問題を回避するために、パッ
ケージの外部端子を半田ボールに置き換えた表面実装型
のパッケージであるＢＧＡと呼ばれるプラスチック基板
を用いた半導体装置が開発されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図１７は従来のＢＧＡタイプの半導体装置
の構成例を示した断面図である。ＩＣチップ（半導体チ
ップ）１の素子面は薄いチップ搭載基板３（テープでも
良い）に接着され、又、ＩＣチップ１はチップ搭載基板
３に電気的に接続されている。チップ搭載基板３の背面
には複数の半田ボール（ボール電極）４がマトリックス
状に取り付けてあり、これら半田ボール４は基板３の配
線を介してＩＣチップ１に電気的に接続されている。こ
の半導体装置は半田ボール４をプリント基板（実装基
板）５上に半田付することにより、プリント基板５に実
装される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正内容】
【００８３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の半導体装置の一
実施の形態を示した断面図である。ＩＣチップ１の４側
面に樹脂で形成された張出部２１が接合されている。Ｉ
Ｃチップ１の主面と張出部２１の下面は弾性を有する接
着剤層６（例えば、エポキシ系接着剤ＨＳ−Ｘ２０（商
品名））によりテープ（ポリイミドテープ）７に接着さ
れている。テープ７には開口部（ワイヤーボンディング
ホール）があり、この開口部にＩＣチップ１の中央部が
位置するように、ＩＣチップ１と張出部２１はテープ７
に接着されている。テープ７の接着面の反対の面には銅
などの配線パターンが形成されており、この配線パター
ンのボール取付部に複数の半田ボール４が半田付により
取り付けられている。このＩＣチップ１はワイヤー２を
ワイヤーボンディングすることにより電気的にテープ７
の配線パターンに接続され、更にこの配線パターンを介
して半田ボール４と電気的に接続されている。テープ７
の上記開口部及びワイヤー２は樹脂により封止され、封
止部８（例えば、シリコーン系材料ＪＣＲ６２２４Ｔ
（商品名））が形成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正内容】
【００８７】図２はＩＣチップ１をテープ７に接着する
ために位置決めした際の平面図である。テープ７に開け
られた開口部７１にＩＣチップ１の素子面の中央部が来
るように位置決めされている。ＩＣチップ１の素子面中
央部には電極パッド９が２列に配列され（センターパッ
ド方式）、更に電極パッド９の外側には位置決め用のマ
ーク１０が記載されている。ＩＣチップ１がセンターパ
ッド方式を採ると、ＩＣチップ１の素子面によって開口
部７１が塞がれるため、封止部８を形成する際に、封止
樹脂がテープ７を介して裏面に回ることを防止すること
ができ、カット工程時に、テープ７のカットを容易且つ
円滑に行なうことができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正内容】
【００８８】又、テープ７上に直線状に配列された電極
パッド７２及びＩＣチップ１上に直線状に配列されたボ
ンディング用電極パッド９は同一の向きに配列されてい
ると共に、テープ７上の電極パッド７２のそれぞれは、
ＩＣチップ１上のボンディング用電極パッド９の対応す
る電極パッドと同一距離で対向させることにより、隣接
するワイヤー２を平行に配線することができ、ワイヤー
ボンディングに必要なテープ面積を最小限にして、テー
プ７のコストを低減することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正内容】
【００９０】又、開口部７１からＩＣチップ１の素子面
に記載された位置決め用のマーク１０が目視できるた
め、ワイヤーボンディングの位置決めを容易に行うこと
ができる。尚、前記マーク１０はテープ７に設けた専用
の開口部から目視できるようにしてもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正内容】
【００９１】図３は図１に示したＩＣチップ１とテープ
７との電気的接続部付近の拡大断面図である。ワイヤー
２は、封止部８の封止樹脂の表面から少なくとも０．０
１ｍｍ以上の内部に埋設されていて、ワイヤー２を露出
させないようにし、ワイヤー２の腐食を防止している。
かかる内部にワイヤー２を埋設することによって、樹脂
の摩耗等によってワイヤー２が露出することが防止され
ている。これによって、ワイヤー２が腐蝕されて断線す
るようなことが防止される。又、封止部８と、半田ボー
ル４が取り付けられるプリント基板５上の電極パッド５
１との間は０．０５ｍｍ以上空くようにしてある。これ
により、洗浄時のフラックスの流れが疎外されず、円滑
な洗浄を行うことができる。又、封止樹脂を注入するノ
ズル（図示せず）を動かして、封止部８を形成する。こ
れにより、軽いノズルを動かすため、慣性が小さく精度
良く所定の範囲を塗布できる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正内容】
【００９６】図７はテープ７側に設けられた半田ボール
の取付部を示した拡大図である。半田ボ−ル４の径Ｒを
テープ７に設けられているボール取付部のランド径ｒよ
り大きしてある。このようにすることによって半導体装
置の組み立て終了時のテスト時に使用する挟み込みタイ
プのテストソケット端子に半田ボール４を挟み込む場
合、テストソケット端子が半田ボール４を掴みやすくす
ることができる。又、テープ７の樹脂封止側の端部に対
してソルダーレジスト５１を後退させて、テープ７の表
面との間に段差を付けてある。これにより、封止部８を
形成する際の封止樹脂が前記段差により堰き止められ
て、不必要な部分に流れ出さないようにすることができ
る。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正内容】
【００９９】又、複数のＩＣチップ１間を斜線で示すよ
うに樹脂で埋めている。この樹脂は各ＩＣチップの側面
に接着していて、各ＩＣチップ１が上記のように切り離
されると、各ＩＣチップ１の張出部２１を形成するもの
である。しかも、ＩＣチップ１の間隔を適切にとること
により、各ＩＣチップ１を上記の如く切り出すだけで、
そのまま張出部２１が形成され、ＩＣチップ１が適切な
間隔に配置されていなくて切り出しただけではそのまま
張出部２１が形成されない場合に比べて、ダイシング回
数を減らせるとともに、切りしろが少なくて済み、加工
効率が向上し、加工費を安価とすることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正内容】
【０１０２】更に、ＩＣチップ１のボンデイング用の電
極パッド９の並び方向とテープ７の長手方向を合わせ
る。即ち、ＩＣチップ１の素子面のセンターに配列され
ている電極パッド９の並び方向をテープ７の長手方向を
合わせることにより、ワイヤーボンディング部のポッテ
ィングをテープ７の長手方向に沿って１列に行なうこと
ができ、ポッティングの際のノズルの方向転換が少なく
て済み、ポッティング効率を向上させることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正内容】
【０１０３】又、ＩＣチップ１の背面に実装時の位置決
め用マーク８１を入れる。ＩＣチップ１のボール電極位
置とプリント基板５のパターンを所定の位置に合わせる
場合、上記マークを基準として同一面から見て合わせる
ことができ、実装効率を向上させることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正内容】
【０１０８】図１２は５種類の接着剤を用いて作成した
図１に示した半導体装置を実装したプリント基板５のＴ
ＣＴ試験をした際の温度と各接着剤のヤング率との関係
を示した図である。接着剤Ａ（エポキシ系ＴＲ−９１０
０（商品名、以下同様））、Ｂ（エポキシ系ＴＳＡ−６
１）、Ｃ（シリコーン系ＤＣ−６９１０）、Ｄ（シリコ
ーン系ＪＣＲ６１７２）、Ｅ（シリコーン系ＪＣＲ６１
７２）は図中、三角、四角、菱形、ばってん、丸で示し
てあり、いずれも、温度が低くなるほど、ヤング率は小
さくなる傾向にある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三野 利一 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 奥村 尚久 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 下江 宏 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内 (72)発明者 飯島 利恒 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内 (72)発明者 尾山 勝彦 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 この半導体チップの側面を樹脂で固めて形成した張出部
    と、 信号配線及びこの信号配線と電気的に接続されるボール
    電極を主面に有する絶縁性テープと、 前記半導体チップ及び前記張出部を前記絶縁性テープの
    背面に接着する弾性を有する接着剤層と、 前記半導体チップと前記絶縁性テープの信号配線とを電
    気的に接続する電気的接続部とを備えたことを特徴とす
    る半導体装置。
  2. 【請求項２】 前記接着剤層のヤング率は１ＭＰａから
    ５０００ＭＰａの範囲にあることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 前記電気的接続部は、前記半導体チップ
    の電極パッドと前記絶縁性テープの信号配線上の電極パ
    ッドとをワイヤーで接続し、且つ前記電気的接続部を前
    記ワイヤーが露出しないように樹脂で封止することを特
    徴とする請求項１又は２記載の半導体装置。
  4. 【請求項４】 前記半導体チップの張出部を形成する樹
    脂は前記接着剤層を形成する樹脂と同一系統の樹脂であ
    ることを特徴とする請求項１乃至３いずれか１記載の半
    導体装置。
  5. 【請求項５】 前記半導体チップの張出部の厚みを０．
    １ｍｍ以上とすることを特徴とする請求項１乃至３いず
    れか１記載の半導体装置。
  6. 【請求項６】 前記半導体チップの張出部の上部の角を
    丸くすることを特徴とする請求項１乃至３いずれか１記
    載の半導体装置。
  7. 【請求項７】 前記半導体チップの張出部の厚みを半導
    体チップの厚みより薄くすることを特徴とする請求項１
    乃至３いずれか１記載の半導体装置。
  8. 【請求項８】 前記半導体チップの張出部のヤング率は
    １ＭＰａから５０００ＭＰａの範囲にあることを特徴と
    する請求項１乃至３いずれか１記載の半導体装置。
  9. 【請求項９】 前記半導体チップの２側面又は４側面に
    前記張出部を形成することを特徴とする請求項１乃至３
    いずれか１記載の半導体装置。
  10. 【請求項１０】 前記半導体チップの一部が前記接着剤
    層に埋設されることを特徴とする請求項１乃至３いずれ
    か１記載の半導体装置。
  11. 【請求項１１】 前記半導体チップと前記張出部との両
    方にかかる位置に前記ボール電極が配置されないように
    前記ボール電極を前記絶縁性テープに配置することを特
    徴とする請求項１乃至３いずれか１記載の半導体装置。
  12. 【請求項１２】 前記半導体チップの背面か又は前記張
    出部のいすれか一方に位置決め用のマークを記載したこ
    とを特徴とする請求項１乃至３いずれか１記載の半導体
    装置。
  13. 【請求項１３】 前記絶縁性テープの主面に形成された
    円形のボール電極取付部の直径に対して前記ボール電極
    の直径の方が大きいことを特徴とする請求項１乃至３い
    ずれか１記載の半導体装置。
  14. 【請求項１４】 前記絶縁性テープの主面に貼られてい
    るソルダレジストの端部は、前記電気的接続部を形成す
    るために前記絶縁性テープに設けられたワイヤーボンデ
    ィング用の開口部の縁より後退させた位置にあることを
    特徴とする請求項１乃至３いずれか１記載の半導体装
    置。
  15. 【請求項１５】 前記半導体装置のボール電極を実装基
    板上の電極パッドに半田付けして前記半導体装置を実装
    基板に実装した際に、前記電極パッド上面から前記半導
    体装置の樹脂封止部との空きが０．０５ｍｍ以上あるこ
    とを特徴とする請求項３記載の半導体装置。
  16. 【請求項１６】 前記ワイヤーは封止樹脂の主面より
    ０．０１ｍｍ以上の深さに埋設されていることを特徴と
    する請求項３記載の半導体装置。
  17. 【請求項１７】 前記半導体チップに配列された電極パ
    ッドと前記絶縁性テープに配列された電極パッドの一組
    を一直線状に並べると、前記半導体チップ側の他の電極
    パッドと前記絶縁性テープ側の他の電極パッドも一直線
    状に並ぶように前記電極パッドを配列したことを特徴と
    する請求項３記載の半導体装置。
  18. 【請求項１８】 前記信号配線上の電極パッドの形状を
    長方形とすることを特徴とする請求項３記載の半導体装
    置。
  19. 【請求項１９】 前記絶縁性テープに開口されたワイヤ
    ーボンディングホール又は専用ホールから目視できるよ
    うに前記半導体チップにワイヤーボンデイング時の位置
    決め用のマークを記載することを特徴とする請求項３記
    載の半導体装置。
  20. 【請求項２０】 前記半導体チップの主面の中央付近に
    複数の電極パッドを直線上に配列することを特徴とする
    請求項３記載の半導体装置。
  21. 【請求項２１】 前記半導体チップの主面の中央付近に
    複数の電極パッドを十字状に配列し、且つ前記絶縁性テ
    ープにワイヤーボンディングホールを十字状に開けるこ
    とを特徴とする請求項３記載の半導体装置。
  22. 【請求項２２】 前記絶縁性テープがテープであり、こ
    のテープの信号配線領域の外側に位置決め用のマークを
    記載したことを特徴とする請求項３記載の半導体装置。
  23. 【請求項２３】 前記絶縁性テープに設けられているボ
    ール取付部に取り付けないボール電極の数および位置で
    前記半導体チップの機能を選択することを特徴とする請
    求項１乃至３いずれか１記載の半導体装置。
  24. 【請求項２４】 前記半導体チップに配列された電極パ
    ッドと前記絶縁性テープに配列された電極パッドを接続
    するワイヤーの数および位置で前記半導体チップの機能
    を選択することを特徴とする請求項３記載の半導体装
    置。
  25. 【請求項２５】 前記半導体チップの側面に前記張出部
    を形成する樹脂と同一系統の接着剤を塗布した後、前記
    張出部を形成する工程を含むことを特徴とする請求項１
    乃至３いずれか１記載の半導体装置の製造方法。
  26. 【請求項２６】 前記ワイヤーを前記半導体チップの電
    極パッドにワイヤーボンディングした後、同ワイヤーを
    前記絶縁性テープの信号配線上の電極パッドにワイヤー
    ボンディングする工程を含むことを特徴とする請求項３
    記載の半導体装置の製造方法。
  27. 【請求項２７】 樹脂を射出するノズルを動かして前記
    封止用の樹脂を前記電気的接続部に塗布して樹脂封止部
    を形成する工程を含むことをことを特徴とする請求項３
    記載の半導体装置の製造方法。
  28. 【請求項２８】 前記電気接続部に封止用の樹脂を塗布
    した後、その周囲を低圧にする工程を含むことを特徴と
    する請求項３記載の半導体装置の製造方法。
  29. 【請求項２９】 前記封止用樹脂の周囲を低圧にした
    後、前記封止用樹脂を硬化させる工程を含むことを特徴
    とする請求項３記載の半導体装置の製造方法。
  30. 【請求項３０】 前記電気的接続部を樹脂で封止した
    後、前記絶縁性テープに前記ボール電極を取り付ける工
    程を含むことを特徴とする請求項３記載の半導体装置の
    製造方法。
  31. 【請求項３１】 前記ワイヤーを前記半導体チップの電
    極パッドと前記絶縁性テープにボンディングした後、前
    記樹脂封止する工程を含むことを特徴とする請求項３記
    載の半導体装置。
  32. 【請求項３２】 前記ワイヤーの径は２０μｍから４０
    μｍであることを特徴とする請求項３記載の半導体装
    置。
  33. 【請求項３３】 前記絶縁性テープの長手方向に対して
    直角方向に複数の前記半導体チップを配列する工程を含
    むことを特徴とする請求項１乃至３いずれか１記載の半
    導体装置の製造方法。
  34. 【請求項３４】 前記絶縁性テープ上に複数の前記半導
    体チップをマトリックス状に配列する工程と、このテー
    プの長手方向にテープをダイシングした後、前記長手方
    向と直角方向に前記絶縁性テープをダイシングして、前
    記半導体チップを別々に切り離す工程を含むことを特徴
    とする請求項１乃至３いずれか１記載の半導体装置の製
    造方法。
  35. 【請求項３５】 前記絶縁性テープ上に配列された複数
    の前記半導体チップの間を樹脂で固める工程と、このテ
    ープの長手方向にテープを前記樹脂ごとダイシングした
    後、前記長手方向と直角方向に前記絶縁性テープを前記
    樹脂ごとダイシングして、前記半導体チップを別々に切
    り離す工程を含むことを特徴とする請求項３４記載の半
    導体装置の製造方法。
  36. 【請求項３６】 前記半導体チップのボンディングパッ
    ドの並び方向は前記絶縁性テープの長手方向と一致する
    ことを特徴とする請求項３３又は３４記載の半導体装置
    の製造方法。
  37. 【請求項３７】 前記絶縁性テープのダイシング時にこ
    のテープを９０度回転させて、ダイシング方向を変更す
    ることを特徴とする請求項３４記載の半導体装置の製造
    方法。
JP10087634A 1998-03-31 1998-03-31 半導体装置及びその製造方法 Pending JPH11284007A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10087634A JPH11284007A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法
US09/256,220 US6429372B1 (en) 1998-03-31 1999-02-24 Semiconductor device of surface mounting type and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10087634A JPH11284007A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11284007A true JPH11284007A (ja) 1999-10-15

Family

ID=13920420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10087634A Pending JPH11284007A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6429372B1 (ja)
JP (1) JPH11284007A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267459A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP3666462B2 (ja) * 2002-03-11 2005-06-29 セイコーエプソン株式会社 半導体装置の製造方法
JP3959330B2 (ja) * 2002-10-01 2007-08-15 株式会社東芝 配線基板及び半導体装置
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
US7274107B2 (en) * 2005-01-21 2007-09-25 Infineon Technologies Ag Semiconductor device
US7485502B2 (en) * 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
US20070278671A1 (en) * 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure
WO2009037834A1 (ja) * 2007-09-20 2009-03-26 Nippon Kayaku Kabushiki Kaisha 半導体装置用プライマー樹脂及び半導体装置
JP4489137B1 (ja) * 2009-01-20 2010-06-23 パナソニック株式会社 回路モジュール及び電子機器
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101952559B1 (ko) * 2010-11-15 2019-02-26 어플라이드 머티어리얼스, 인코포레이티드 챔버 구성부품들을 연결하기 위해 이용되는 접착제 재료

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Ｉｃキャリア
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
KR100187715B1 (ko) * 1996-08-19 1999-06-01 윤종용 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
US6018188A (en) * 1997-03-28 2000-01-25 Nec Corporation Semiconductor device
US6057289A (en) * 1999-04-30 2000-05-02 Pharmasolutions, Inc. Pharmaceutical composition comprising cyclosporin in association with a carrier in a self-emulsifying drug delivery system

Also Published As

Publication number Publication date
US6429372B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6975022B2 (en) Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
KR100211093B1 (ko) 자동접합 테이프를 사용하여 제조된 반도체 패키지
US6204564B1 (en) Semiconductor device and method for making the same
US6287895B1 (en) Semiconductor package having enhanced ball grid array protective dummy members
JP2004048022A (ja) 半導体集積回路装置の製造方法
JPH1154668A (ja) ボールグリッドアレイ半導体パッケージの製造方法
GB2286084A (en) Electronic package with thermally conductive support
JP3622435B2 (ja) 半導体装置とその製造方法
JPH11284007A (ja) 半導体装置及びその製造方法
US6403401B1 (en) Heat spreader hole pin 1 identifier
KR100334449B1 (ko) 반도체장치의형성방법
JP5378643B2 (ja) 半導体装置及びその製造方法
US6455786B1 (en) Wiring board and manufacturing method thereof and semiconductor device
US11081438B2 (en) Method of manufacturing semiconductor device
JPH11284099A (ja) 半導体装置及びその製造方法
JPH0964080A (ja) 半導体装置及びその製造方法
JP4372434B2 (ja) 半導体装置及びその製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JPH10189861A (ja) 半導体装置及びその製造方法
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
JP2003188333A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106