JP2000021935A - 電子部品実装体及びその製造方法 - Google Patents
電子部品実装体及びその製造方法Info
- Publication number
- JP2000021935A JP2000021935A JP10198126A JP19812698A JP2000021935A JP 2000021935 A JP2000021935 A JP 2000021935A JP 10198126 A JP10198126 A JP 10198126A JP 19812698 A JP19812698 A JP 19812698A JP 2000021935 A JP2000021935 A JP 2000021935A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- semiconductor chip
- electronic component
- film
- film substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 4
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 54
- 239000010931 gold Substances 0.000 abstract description 5
- 230000001771 impaired effect Effects 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract 1
- 239000003566 sealing material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＦ(Chip On Film)と呼ばれるＬＳＩ等か
らなる半導体チップの実装技術において、特に封止機能
が損なわれることがなく、また製造工程数を少なくす
る。 【解決手段】 フィルム基板２１の上面には外部接続パ
ッド２２、２５、半導体チップ用接続パッド２３、２６
及びその間の引き回し線２４、２７が形成されている。
フィルム基板２１の上面において両外部接続パッド２
２、２５の部分を除く部分には熱可塑性樹脂からなる封
止兼保護膜２８が形成されている。半導体チップ２９の
金バンプ３０、３１は封止兼保護膜２８中に減り込み、
半導体チップ用接続パッド２３、２６に接続されてい
る。この場合、フィルム基板２１が半導体チップ２９の
近傍で折り曲げられても、封止兼保護膜２８が剥離する
ことがなく、また封止兼保護膜２８のみを形成すればよ
い。
らなる半導体チップの実装技術において、特に封止機能
が損なわれることがなく、また製造工程数を少なくす
る。 【解決手段】 フィルム基板２１の上面には外部接続パ
ッド２２、２５、半導体チップ用接続パッド２３、２６
及びその間の引き回し線２４、２７が形成されている。
フィルム基板２１の上面において両外部接続パッド２
２、２５の部分を除く部分には熱可塑性樹脂からなる封
止兼保護膜２８が形成されている。半導体チップ２９の
金バンプ３０、３１は封止兼保護膜２８中に減り込み、
半導体チップ用接続パッド２３、２６に接続されてい
る。この場合、フィルム基板２１が半導体チップ２９の
近傍で折り曲げられても、封止兼保護膜２８が剥離する
ことがなく、また封止兼保護膜２８のみを形成すればよ
い。
Description
【０００１】
【発明の属する技術分野】この発明は、フィルム基板上
に電子部品を搭載してなる電子部品実装体及びその製造
方法に関する。
に電子部品を搭載してなる電子部品実装体及びその製造
方法に関する。
【０００２】
【従来の技術】ＬＳＩ等からなる半導体チップ（電子部
品）の実装技術には、ＣＯＦ(Chip OnFilm)と呼ばれる
技術がある。図２は従来のこのような実装技術によって
製造された半導体チップ実装体（電子部品実装体）の一
例の断面図を示したものである。この半導体チップ実装
体はフィルム基板１を備えている。フィルム基板１の上
面の所定の箇所には入力側の外部接続パッド２、半導体
チップ用接続パッド３及びその間の引き回し線４が設け
られ、他の所定の箇所には出力側の外部接続パッド５、
半導体チップ用接続パッド６及びその間の引き回し線７
が設けられている。フィルム基板１の上面において両外
部接続パッド２、５の部分及び両半導体チップ用接続パ
ッド３、６の部分（つまり半導体チップ搭載領域）を除
く部分には、引き回し線４、７を保護するための絶縁性
インクからなる保護膜８が設けられている。フィルム基
板１の上面の半導体チップ搭載領域にはＬＳＩ等からな
る半導体チップ９が、その下面に設けられたバンプ１
０、１１を半導体チップ用接続パッド３、６に接続され
た状態で、搭載されている。そして、半導体チップ９の
周囲に封止材１２の材料がディスペンサによって滴下さ
れることにより、半導体チップ９とフィルム基板１との
間及び半導体チップ９の近傍における保護膜８の上面に
は、半導体チップ９の下面を保護（封止）するための封
止材１２が設けられている。
品）の実装技術には、ＣＯＦ(Chip OnFilm)と呼ばれる
技術がある。図２は従来のこのような実装技術によって
製造された半導体チップ実装体（電子部品実装体）の一
例の断面図を示したものである。この半導体チップ実装
体はフィルム基板１を備えている。フィルム基板１の上
面の所定の箇所には入力側の外部接続パッド２、半導体
チップ用接続パッド３及びその間の引き回し線４が設け
られ、他の所定の箇所には出力側の外部接続パッド５、
半導体チップ用接続パッド６及びその間の引き回し線７
が設けられている。フィルム基板１の上面において両外
部接続パッド２、５の部分及び両半導体チップ用接続パ
ッド３、６の部分（つまり半導体チップ搭載領域）を除
く部分には、引き回し線４、７を保護するための絶縁性
インクからなる保護膜８が設けられている。フィルム基
板１の上面の半導体チップ搭載領域にはＬＳＩ等からな
る半導体チップ９が、その下面に設けられたバンプ１
０、１１を半導体チップ用接続パッド３、６に接続され
た状態で、搭載されている。そして、半導体チップ９の
周囲に封止材１２の材料がディスペンサによって滴下さ
れることにより、半導体チップ９とフィルム基板１との
間及び半導体チップ９の近傍における保護膜８の上面に
は、半導体チップ９の下面を保護（封止）するための封
止材１２が設けられている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体チップ実装体では、フィルム基板１が
半導体チップ９の近傍で折り曲げられた場合、封止材１
２と保護膜８との界面で剥離が生じ、封止材１２の機能
が損なわれてしまうことがあるという問題があった。ま
た、保護膜８と封止材１２とをそれぞれ別の工程で形成
することになるので、製造工程数が多くなるという問題
もあった。この発明の課題は、特に封止機能が損なわれ
ることがなく、また製造工程数を少なくすることであ
る。
このような半導体チップ実装体では、フィルム基板１が
半導体チップ９の近傍で折り曲げられた場合、封止材１
２と保護膜８との界面で剥離が生じ、封止材１２の機能
が損なわれてしまうことがあるという問題があった。ま
た、保護膜８と封止材１２とをそれぞれ別の工程で形成
することになるので、製造工程数が多くなるという問題
もあった。この発明の課題は、特に封止機能が損なわれ
ることがなく、また製造工程数を少なくすることであ
る。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る電子部品実装体は、一の面に電子部品用接続パッド、
外部接続パッド及びその間の引き回し線が設けられたフ
ィルム基板と、前記フィルム基板の電子部品用接続パッ
ドの部分に該電子部品用接続パッドに接続されて搭載さ
れた電子部品と、前記電子部品と前記フィルム基板との
間に介在されているとともに前記フィルム基板の引き回
し線の部分を覆う封止兼保護膜とを具備したものであ
る。請求項３記載の発明に係る電子部品実装体の製造方
法は、一の面に電子部品用接続パッド、外部接続パッド
及びその間の引き回し線が設けられたフィルム基板の一
の面上であって前記外部接続パッドの部分を除く部分に
封止兼保護膜を形成し、前記フィルム基板の電子部品用
接続パッドの部分における前記封止兼保護膜上に電子部
品を前記電子部品用接続パッドに接続させて搭載するよ
うにしたものである。この発明によれば、封止兼保護膜
に封止機能と保護機能とを兼ね備えさせているので、従
来のような剥離現象が生じることがなく、したがって特
に封止機能が損なわれることがなく、また封止兼保護膜
のみを形成すればよいので、製造工程数を少なくするこ
とができる。
る電子部品実装体は、一の面に電子部品用接続パッド、
外部接続パッド及びその間の引き回し線が設けられたフ
ィルム基板と、前記フィルム基板の電子部品用接続パッ
ドの部分に該電子部品用接続パッドに接続されて搭載さ
れた電子部品と、前記電子部品と前記フィルム基板との
間に介在されているとともに前記フィルム基板の引き回
し線の部分を覆う封止兼保護膜とを具備したものであ
る。請求項３記載の発明に係る電子部品実装体の製造方
法は、一の面に電子部品用接続パッド、外部接続パッド
及びその間の引き回し線が設けられたフィルム基板の一
の面上であって前記外部接続パッドの部分を除く部分に
封止兼保護膜を形成し、前記フィルム基板の電子部品用
接続パッドの部分における前記封止兼保護膜上に電子部
品を前記電子部品用接続パッドに接続させて搭載するよ
うにしたものである。この発明によれば、封止兼保護膜
に封止機能と保護機能とを兼ね備えさせているので、従
来のような剥離現象が生じることがなく、したがって特
に封止機能が損なわれることがなく、また封止兼保護膜
のみを形成すればよいので、製造工程数を少なくするこ
とができる。
【０００５】
【発明の実施の形態】図１（Ａ）〜（Ｄ）はそれぞれこ
の発明の一実施形態における半導体チップ実装体の各製
造工程を示したものである。そこで、これらの図を順に
参照して、この実施形態における半導体チップ実装体の
構造及びその製造方法について説明する。
の発明の一実施形態における半導体チップ実装体の各製
造工程を示したものである。そこで、これらの図を順に
参照して、この実施形態における半導体チップ実装体の
構造及びその製造方法について説明する。
【０００６】まず、図１（Ａ）に示すように、ポリイミ
ドやポリエチレンテレフタレート等からなるフィルム基
板２１の上面にラミネートされた銅箔やアルミニウム箔
等からなる導電膜をパターニングすることにより、フィ
ルム基板２１の上面の所定の箇所に入力側の外部接続パ
ッド２２、半導体チップ用接続パッド２３及びその間の
引き回し線２４を形成するとともに、他の所定の箇所に
出力側の外部接続パッド２５、半導体チップ用接続パッ
ド２６及びその間の引き回し線２７を形成する。次に、
外部接続パッド２２、２５、半導体チップ用接続パッド
２３、２６及び引き回し線２４、２７上に電解メッキあ
るいは無電解メッキにより金、錫、半田等のメッキ層
（図示せず）を形成する。
ドやポリエチレンテレフタレート等からなるフィルム基
板２１の上面にラミネートされた銅箔やアルミニウム箔
等からなる導電膜をパターニングすることにより、フィ
ルム基板２１の上面の所定の箇所に入力側の外部接続パ
ッド２２、半導体チップ用接続パッド２３及びその間の
引き回し線２４を形成するとともに、他の所定の箇所に
出力側の外部接続パッド２５、半導体チップ用接続パッ
ド２６及びその間の引き回し線２７を形成する。次に、
外部接続パッド２２、２５、半導体チップ用接続パッド
２３、２６及び引き回し線２４、２７上に電解メッキあ
るいは無電解メッキにより金、錫、半田等のメッキ層
（図示せず）を形成する。
【０００７】次に、図１（Ｂ）に示すように、フィルム
基板２１の上面において両外部接続パッド２２、２５の
部分を除く部分に、熱可塑性エポキシ樹脂やＢ−ステー
ジエポキシ樹脂等の透明または半透明な熱可塑性樹脂を
印刷法やディスペンサ法等により塗布したりシート状の
ものをラミネートしたりすることにより、所定の厚さの
封止兼保護膜２８を形成する。次に、樹脂温度１５０℃
程度で１時間程度の加熱を行い、封止兼保護膜２８をあ
る程度硬化させる。次に、図１（Ｃ）に示すように、下
面に金等からなるバンプ３０、３１を有するＬＳＩ等か
らなる半導体チップ２９を、図示しない吸着機構付きボ
ンディングヘッドを用いて、フィルム基板２１の上面の
半導体チップ搭載領域の上方に位置合わせして配置す
る。この場合の位置合わせは、封止兼保護膜２８が透明
または半透明であるので、この封止兼保護膜２８下の半
導体チップ用接続パッド２３、２６を図示しないカメラ
で画像確認すること等によって行われる。
基板２１の上面において両外部接続パッド２２、２５の
部分を除く部分に、熱可塑性エポキシ樹脂やＢ−ステー
ジエポキシ樹脂等の透明または半透明な熱可塑性樹脂を
印刷法やディスペンサ法等により塗布したりシート状の
ものをラミネートしたりすることにより、所定の厚さの
封止兼保護膜２８を形成する。次に、樹脂温度１５０℃
程度で１時間程度の加熱を行い、封止兼保護膜２８をあ
る程度硬化させる。次に、図１（Ｃ）に示すように、下
面に金等からなるバンプ３０、３１を有するＬＳＩ等か
らなる半導体チップ２９を、図示しない吸着機構付きボ
ンディングヘッドを用いて、フィルム基板２１の上面の
半導体チップ搭載領域の上方に位置合わせして配置す
る。この場合の位置合わせは、封止兼保護膜２８が透明
または半透明であるので、この封止兼保護膜２８下の半
導体チップ用接続パッド２３、２６を図示しないカメラ
で画像確認すること等によって行われる。
【０００８】次に、図１（Ｄ）に示すように、半導体チ
ップ２９をボンディングヘッドと共に下降させ、フェー
スダウンボンディングを行う。この場合のボンディング
条件は、一例として、樹脂温度が融点以上（２００〜２
５０℃程度）で１〜１０秒程度とする。すると、半導体
チップ２９のバンプ３０、３１が、融点以上に加熱され
て軟らかくなった封止兼保護膜２８中に減り込み、半導
体チップ用接続パッド２３、２６に接続される。また、
半導体チップ２９の周囲における封止兼保護膜２８がや
や盛り上がって、半導体チップ２９の下部外周面を覆う
状態となる。そして、封止兼保護膜２８が硬化すること
により、特に半導体チップ２９の下面はその下の封止兼
保護膜２８を介してフィルム基板２１上に接着される。
かくして、フィルム基板２１の上面の半導体チップ搭載
領域に半導体チップ２９が搭載される。
ップ２９をボンディングヘッドと共に下降させ、フェー
スダウンボンディングを行う。この場合のボンディング
条件は、一例として、樹脂温度が融点以上（２００〜２
５０℃程度）で１〜１０秒程度とする。すると、半導体
チップ２９のバンプ３０、３１が、融点以上に加熱され
て軟らかくなった封止兼保護膜２８中に減り込み、半導
体チップ用接続パッド２３、２６に接続される。また、
半導体チップ２９の周囲における封止兼保護膜２８がや
や盛り上がって、半導体チップ２９の下部外周面を覆う
状態となる。そして、封止兼保護膜２８が硬化すること
により、特に半導体チップ２９の下面はその下の封止兼
保護膜２８を介してフィルム基板２１上に接着される。
かくして、フィルム基板２１の上面の半導体チップ搭載
領域に半導体チップ２９が搭載される。
【０００９】このようにして得られた半導体チップ実装
体では、封止兼保護膜２８が半導体チップ２９の下面を
保護（封止）する機能と引き回し線２４、２７を保護す
る機能とを兼ね備えることになるので、フィルム基板２
１が半導体チップ２９の近傍で折り曲げられても、従来
のような剥離現象が生じることがなく、したがって特に
封止機能が損なわれることがなく、また封止兼保護膜２
８のみを形成すればよいので、製造工程数を少なくする
ことができる。
体では、封止兼保護膜２８が半導体チップ２９の下面を
保護（封止）する機能と引き回し線２４、２７を保護す
る機能とを兼ね備えることになるので、フィルム基板２
１が半導体チップ２９の近傍で折り曲げられても、従来
のような剥離現象が生じることがなく、したがって特に
封止機能が損なわれることがなく、また封止兼保護膜２
８のみを形成すればよいので、製造工程数を少なくする
ことができる。
【００１０】ここで、この半導体チップ実装体の寸法の
一例について説明する。外部接続パッド２２、２５等の
配線の厚さは８〜１８μｍ程度である。封止兼保護膜２
８のフィルム基板２１上における厚さは、半導体チップ
２９のバンプ３０、３１の高さの１．５〜２倍程度であ
る。封止兼保護膜２８の外部接続パッド２２、２５等の
配線上における厚さは、半導体チップ２９のバンプ３
０、３１の高さとほぼ同じである。したがって、バンプ
３０、３１の高さが１５μｍ程度であれば、封止兼保護
膜２８の外部接続パッド２２、２５等の配線上における
厚さも１５μｍ程度である。
一例について説明する。外部接続パッド２２、２５等の
配線の厚さは８〜１８μｍ程度である。封止兼保護膜２
８のフィルム基板２１上における厚さは、半導体チップ
２９のバンプ３０、３１の高さの１．５〜２倍程度であ
る。封止兼保護膜２８の外部接続パッド２２、２５等の
配線上における厚さは、半導体チップ２９のバンプ３
０、３１の高さとほぼ同じである。したがって、バンプ
３０、３１の高さが１５μｍ程度であれば、封止兼保護
膜２８の外部接続パッド２２、２５等の配線上における
厚さも１５μｍ程度である。
【００１１】なお、上記実施形態では、図１（Ｃ）に示
すように、封止兼保護膜２８の表面を平坦とした場合に
ついて説明したが、これに限定されるものではない。例
えば、半導体チップ２９の下面中央部に対応する部分に
おける封止兼保護膜２８の表面を適宜に盛り上げ、ボン
ディング時に半導体チップ２９の下面で当該盛り上が部
を押し付けて平坦化するとともに、半導体チップ２９の
下面と封止兼保護膜２８の表面との間に存在するエアー
を押し出すようにしてもよい。このようにした場合に
は、半導体チップ２９と封止兼保護膜２８との間の密着
力を上げることができる。
すように、封止兼保護膜２８の表面を平坦とした場合に
ついて説明したが、これに限定されるものではない。例
えば、半導体チップ２９の下面中央部に対応する部分に
おける封止兼保護膜２８の表面を適宜に盛り上げ、ボン
ディング時に半導体チップ２９の下面で当該盛り上が部
を押し付けて平坦化するとともに、半導体チップ２９の
下面と封止兼保護膜２８の表面との間に存在するエアー
を押し出すようにしてもよい。このようにした場合に
は、半導体チップ２９と封止兼保護膜２８との間の密着
力を上げることができる。
【００１２】また、上記実施形態では、フィルム基板２
１の上面にラミネートされた銅箔等からなる導電膜をパ
ターニングする場合について説明したが、これに限ら
ず、例えばフィルム基板２１の上面に接着剤層を介して
ラミネートされた銅箔等からなる導電膜をパターニング
するようにしてもよい。さらに、上記実施形態では、半
導体チップ２９にバンプ３０、３１を設けた場合につい
て説明したが、これに限らず、フィルム基板２１の半導
体チップ用接続パッド２４、２７上にバンプを設けるよ
うにしてもよい。ただし、半導体チップ２９の接続パッ
ドがアルミニウムによって形成されている場合には、オ
ーミックコンタクトを良好とするために、半導体チップ
２９のアルミニウムからなる接続パッド上に金属層（例
えばＴｉＷ層とＡｕ層の２層構造あるいはＴｉ層とＡｕ
層の２層構造）を形成するようにする。
１の上面にラミネートされた銅箔等からなる導電膜をパ
ターニングする場合について説明したが、これに限ら
ず、例えばフィルム基板２１の上面に接着剤層を介して
ラミネートされた銅箔等からなる導電膜をパターニング
するようにしてもよい。さらに、上記実施形態では、半
導体チップ２９にバンプ３０、３１を設けた場合につい
て説明したが、これに限らず、フィルム基板２１の半導
体チップ用接続パッド２４、２７上にバンプを設けるよ
うにしてもよい。ただし、半導体チップ２９の接続パッ
ドがアルミニウムによって形成されている場合には、オ
ーミックコンタクトを良好とするために、半導体チップ
２９のアルミニウムからなる接続パッド上に金属層（例
えばＴｉＷ層とＡｕ層の２層構造あるいはＴｉ層とＡｕ
層の２層構造）を形成するようにする。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、封止兼保護膜に封止機能と保護機能とを兼ね備えさ
せているので、従来のような剥離現象が生じることがな
く、したがって特に封止機能が損なわれることがなく、
また封止兼保護膜のみを形成すればよいので、製造工程
数を少なくすることができる。
ば、封止兼保護膜に封止機能と保護機能とを兼ね備えさ
せているので、従来のような剥離現象が生じることがな
く、したがって特に封止機能が損なわれることがなく、
また封止兼保護膜のみを形成すればよいので、製造工程
数を少なくすることができる。
【図１】（Ａ）〜（Ｄ）はそれぞれこの発明の一実施形
態における半導体チップ実装体の各製造工程の断面図。
態における半導体チップ実装体の各製造工程の断面図。
【図２】従来の半導体チップ実装体の一例の断面図。
２１ フィルム基板 ２２、２５ 外部接続パッド ２３、２６ 半導体チップ用接続パッド ２４、２７ 引き回し線 ２８ 封止兼保護膜 ２９ 半導体チップ
Claims (4)
- 【請求項１】 一の面に電子部品用接続パッド、外部接
続パッド及びその間の引き回し線が設けられたフィルム
基板と、前記フィルム基板の電子部品用接続パッドの部
分に該電子部品用接続パッドに接続されて搭載された電
子部品と、前記電子部品と前記フィルム基板との間に介
在されているとともに前記フィルム基板の引き回し線の
部分を覆う封止兼保護膜とを具備することを特徴とする
電子部品実装体。 - 【請求項２】 請求項１記載の発明において、前記封止
兼保護膜は熱可塑性樹脂からなっていることを特徴とす
る電子部品実装体。 - 【請求項３】 一の面に電子部品用接続パッド、外部接
続パッド及びその間の引き回し線が設けられたフィルム
基板の一の面上であって前記外部接続パッドの部分を除
く部分に封止兼保護膜を形成し、前記フィルム基板の電
子部品用接続パッドの部分における前記封止兼保護膜上
に電子部品を前記電子部品用接続パッドに接続させて搭
載することを特徴とする電子部品実装体の製造方法。 - 【請求項４】 請求項３記載の発明において、前記封止
兼保護膜は熱可塑性樹脂によって形成することを特徴と
する電子部品実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19812698A JP3951462B2 (ja) | 1998-06-30 | 1998-06-30 | 電子部品実装体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19812698A JP3951462B2 (ja) | 1998-06-30 | 1998-06-30 | 電子部品実装体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021935A true JP2000021935A (ja) | 2000-01-21 |
| JP3951462B2 JP3951462B2 (ja) | 2007-08-01 |
Family
ID=16385893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19812698A Expired - Fee Related JP3951462B2 (ja) | 1998-06-30 | 1998-06-30 | 電子部品実装体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951462B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313841A (ja) * | 2000-04-14 | 2002-10-25 | Namics Corp | フリップチップ実装方法 |
| US6972381B2 (en) | 1998-07-01 | 2005-12-06 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7042644B2 (en) | 1998-12-10 | 2006-05-09 | Seiko Epson Corporation | Optical substrate and display device using the same |
| JP2006147983A (ja) * | 2004-11-24 | 2006-06-08 | Oki Electric Ind Co Ltd | チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置 |
| US7170145B2 (en) | 2003-04-28 | 2007-01-30 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device, flexible substrate, and semiconductor device |
| CN100411163C (zh) * | 2002-10-04 | 2008-08-13 | 夏普株式会社 | 芯片在薄膜上的半导体器件 |
-
1998
- 1998-06-30 JP JP19812698A patent/JP3951462B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972381B2 (en) | 1998-07-01 | 2005-12-06 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US6995476B2 (en) | 1998-07-01 | 2006-02-07 | Seiko Epson Corporation | Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein |
| US7198984B2 (en) | 1998-07-01 | 2007-04-03 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7332371B2 (en) | 1998-07-01 | 2008-02-19 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7560819B2 (en) | 1998-07-01 | 2009-07-14 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7868466B2 (en) | 1998-07-01 | 2011-01-11 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument |
| US7042644B2 (en) | 1998-12-10 | 2006-05-09 | Seiko Epson Corporation | Optical substrate and display device using the same |
| JP2002313841A (ja) * | 2000-04-14 | 2002-10-25 | Namics Corp | フリップチップ実装方法 |
| CN100411163C (zh) * | 2002-10-04 | 2008-08-13 | 夏普株式会社 | 芯片在薄膜上的半导体器件 |
| US7170145B2 (en) | 2003-04-28 | 2007-01-30 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor device, flexible substrate, and semiconductor device |
| JP2006147983A (ja) * | 2004-11-24 | 2006-06-08 | Oki Electric Ind Co Ltd | チップオンフィルム用フィルムキャリアおよびそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3951462B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3787295B2 (ja) | 半導体装置 | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7573131B2 (en) | Die-up integrated circuit package with grounded stiffener | |
| JP3951462B2 (ja) | 電子部品実装体及びその製造方法 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
| JPH0451582A (ja) | 混成集積回路装置 | |
| JP3610770B2 (ja) | 半導体装置の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| US20090179326A1 (en) | Semiconductor device package | |
| JPH04159767A (ja) | 混成集積回路 | |
| JPH0536760A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |