[go: up one dir, main page]

CN101656246B - 具有开口的基板的芯片堆叠封装结构及其封装方法 - Google Patents

具有开口的基板的芯片堆叠封装结构及其封装方法 Download PDF

Info

Publication number
CN101656246B
CN101656246B CN 200810213646 CN200810213646A CN101656246B CN 101656246 B CN101656246 B CN 101656246B CN 200810213646 CN200810213646 CN 200810213646 CN 200810213646 A CN200810213646 A CN 200810213646A CN 101656246 B CN101656246 B CN 101656246B
Authority
CN
China
Prior art keywords
chip
substrate
back side
active surface
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810213646
Other languages
English (en)
Other versions
CN101656246A (zh
Inventor
林鸿村
吴政庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Bermuda Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Bermuda Ltd, Chipmos Technologies Inc filed Critical Chipmos Technologies Bermuda Ltd
Priority to CN 200810213646 priority Critical patent/CN101656246B/zh
Publication of CN101656246A publication Critical patent/CN101656246A/zh
Application granted granted Critical
Publication of CN101656246B publication Critical patent/CN101656246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是一种芯片堆叠结构，其包含:基板，具有正面及背面且分别配置有线路布局及具有开口贯穿基板；第一芯片，具有主动面及背面，其中第一芯片的主动面朝下，且通过第一黏着层将第一芯片的部份背面贴附在基板的背面上，并曝露出未被第一黏着层覆盖的第一芯片的部份背面；第二芯片，具有主动面及背面，其中第二芯片的主动面朝上，且通过第二黏着层将第二芯片的背面固定在第一芯片的背面上；第一导线，电性连接第一芯片的主动面及基板的背面；第二导线，电性连接第二芯片的主动面及基板的正面；第一封装体，包覆第一芯片、第一黏着层、第一导线及基板的背面；第二封装体，包覆第二芯片、第二黏着层、第二导线、第一芯片的部份背面及基板的部份正面；及导电元件，其设置在基板的正面上。

Description

具有开口的基板的芯片堆叠封装结构及其封装方法
技术领域
本发明有关一种封装结构及其方法，特别是有关一种具有开口的基板的芯片堆叠封装结构及其封装方法。
背景技术
具有开口的基板的半导体封装结构是较先进的封装技术，其特点是:在基板上形成至少一个通孔(opening)，且允许芯片设置且覆盖住基板的通孔，并通过穿过通孔的打线接合的导线与基板电性连接。此种设置的方式可有效的缩短打线接合的导线的长度，借此在基板及芯片之间形成电性连接。现有的具有开口的基板的封装结构如图1所示，其中基板100具有一上表面及一下表面且具有一开口102贯穿基板100。接着，一芯片120以主动面(未在图中表示)朝下的方式且其主动面上的焊垫122曝露于基板100的开口102。紧接着，多条导线130以打线接合(bondingwires)的方式通过基板100的开口102连接至曝露于开口102的芯片120的焊垫122，借此电性连接基板100的下表面与芯片120的主动面。接着，一封装体140通过印刷的方式形成在基板100的下表面上用以包覆导线130以及将基板100的开口102密封住。
然而，由于在封装体(尤其是通过树脂材料所形成的封装体)140及与封装体140接触的芯片120之间的热膨胀系数(CTE，coefficient of thermal expansion)的不匹配，在高温的条件下，例如封装体140的固化(curing)步骤或是后续的热循环步骤，特别是在芯片120的部份因为来自于封装体140的热应力(thermal stress)会产生芯片崩裂(chip-crack)的问题，而相对于较长且较大尺寸的芯片来说，其可靠度以及良率都会降低。此外，在封装体140的形成过程中，其焊线接合的导线会与树脂材料以模流的方式形成封装体时接触，使得会有短路的问题。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种利用具有开口的基板进行芯片的堆叠，借以减少整个芯片堆叠结构的封装厚度。
根据上述的目的，本发明揭露一种芯片堆叠结构，包含:一基板，具有一正面及一背面且分别配置有一线路布局及具有一开口贯穿基板；一第一芯片，具有一主动面及一背面，其中第一芯片的主动面朝下，且通过一第一黏着层将第一芯片的部份背面贴附在基板的背面上，并曝露出未被第一黏着层覆盖的第一芯片的部份背面；第二芯片，具有一主动面及一背面，其中第二芯片的主动面朝上，且通过一第二黏着层将第二芯片的背面固定在第一芯片的背面上；多条第一导线，用以电性连接第一芯片的主动面及基板的背面；多条第二导线，用以电性连接第二芯片的主动面及基板的正面；第一封装体，用以包覆第一芯片、第一黏着层、多条第一导线及基板的背面；一第二封装体，用以包覆第二芯片、第二黏着层、多条第二导线、第一芯片的部份背面及基板的部份正面；及多个导电元件，其设置在基板的正面上。
本发明还揭露另一芯片堆叠结构，包含:一基板，具有一正面及一背面且分别配置有一线路布局及具有一开口贯穿基板；一第一芯片，具有一主动面及一背面，其中第一芯片的主动面朝下，且将第一芯片的背面通过一黏着层贴附在基板的部份背面上且黏着层覆盖住开口的一表面；一第二芯片，具有一主动面及一表面，其中第二芯片的主动面朝上，且第二芯片的背面通过黏着层固定在第一芯片的背面上；多条第一导线，用以电性连接第一芯片的主动面及基板的背面；多条第二导线，用以电性连接第二芯片的主动面及基板的正面；第一封装体，用以包覆第一芯片、黏着层、多条第一导线及基板的背面；第二封装体，用以包覆第二芯片、部份黏着层、多条第二导线及基板的部份正面；多个导电元件，其设置在基板的正面上。
根据上述的芯片堆叠结构，本发明揭露一种形成芯片堆叠结构的方法，包含：提供一基板具有一正面及一背面，且分别配置有一线路布局，及具有一开口贯穿基板的正面及背面；贴附第一芯片在基板的部份背面上，是将第一芯片的主动面朝下，第一芯片的背面通过一第一黏着层贴附在基板的部份背面上且于开口曝露出第一芯片的未被第一黏着层所覆盖的第一芯片的背面；贴附第二芯片在第一芯片的背面上，是将第二芯片的主动面朝上，且第二芯片的一背面通过一第二黏着层贴附在未被第一黏着层所覆盖的第一芯片的背面上；形成多条第一导线，以电性连接第一芯片的主动面及基板的背面；形成多条第二导线，以电性连接第二芯片的主动面及基板的正面；形成一第一封装体，用以包覆第一芯片、第一黏着层、多条第一导线及基板的背面；形成一第二封装体，用以包覆第二芯片、第二黏着层、第一芯片的部份背面、多条第二导线及基板的部份正面；及形成多个导电元件，是形成在基板的正面上。
本发明再揭露一种形成芯片堆叠的方法，包含:提供一基板，其具有一正面及一背面且分别配置有一线路布局，及具有一开口贯穿基板的正面及背面；贴附一第一芯片在基板的部份背面上，是将第一芯片的主动面朝下，将第一芯片的一背面通过一黏着层贴附在基板的背面；贴附一第二芯片在第一芯片的背面上，是将第二芯片的一主动面朝上且将第二芯片的一背面通过黏着层固接在第一芯片的背面上；形成多条第一导线以电性连接第一芯片的主动面及基板的背面；形成多条第二导线以电性连接第二芯片的主动面及基板的正面；形成一第一封装体用以包覆第一芯片、黏着层、多条第一导线及基板的背面；形成第二封装体用以包覆第二芯片、黏着层、第一芯片的部份背面、多条第二导线及基板的部份正面；及形成多个导电元件，是将多个导电元件形成在基板的正面上。
附图说明
为能更清楚理解本发明的目的、构造、特征、及其功能，以下将配合附图对本发明的较佳实施例进行详细说明，其中：
图1是根据现有技术，表示具有开口的基板的封装结构的示意图；
图2A至图2F是根据本发明的技术，表示具有开口的基板的芯片堆叠封装结构形成的各步骤示意图；及
图3A至图3F是根据本发明的另一实施例，表示具有开口的基板的芯片堆叠封装结构形成的各步骤示意图。
具体实施方式
本发明在此所探讨的方向为一种封装结构及其封装方法，是提供具有开口的基板，使得不同尺寸的芯片可以覆晶方式朝向开口贴附在基板上，然后进行芯片堆叠的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片封装的方式中为本领域技术的技术人员所熟悉的特殊细节。对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，而是以所附的本申请权利要求所限定的范围为准。
图2A至图2B表示具有开口的基板的芯片堆叠封装结构形成的各步骤示意图。首先，参考图2A，先提供一基板10，其具有一正面及一背面，且在正面及背面分别设置有一线路布局(layout)(未在图中表示)，在此，在基板10的正面与背面是可以配置相同或是不相同的线路布局，而在本实施例中，是用以堆叠不同尺寸及功能的芯片为其主要的发明技术特征，因此，是以具有不同线路布局的基板10做为实施例的说明。然而，要说明的是，基板10的线路布局的形成及其结构并非本发明的技术特征，仅以应用具有线路布局的基板做为本发明的实施例说明，因此不再多加陈述。
接着，是利用半导体工艺，在基板10的上方形成一图案化的光致抗蚀剂层(未在图中表示)；接着进行显影及蚀刻，以移除部份基板，而形成一开口12贯穿基板10的正面及背面。在此，基板10的材料可以是单层或是多层的电路板或是金属薄板(metal foil)。
紧接着，图2B是表示将一第一芯片贴附在基板的背面的示意图。在图2B中，是先提供第一芯片30，其具有一主动面其一背面，且于主动面上具有多个焊垫32。接着，是将第一芯片30的主动面朝下，并且通过第一黏着层20将第一芯片30的背面对准基板10的开口12，将第一芯片30的部份背面固着在基板10的背面上，并且于基板10的开口12曝露出第一芯片30的部份背面。在此实施例中，第一黏着层20可以是二阶段热固胶(B-stage)。
接下来，请参考图2C，其是表示将第二芯片堆叠在第一芯片上的示意图。在图2C中，是提供一第二芯片50，其具有一主动面及一背面，且于主动面上具有多个焊垫52。接着，将第二芯片50的主动面朝上，其第二芯片50的背面通过一第二黏着层40贴附在第一芯片30曝露于基板10的开口12的背面上，以形成一芯片堆叠结构。在此实施例中，第二黏着层可以是芯片黏着胶膜(die attach fi lm)或是环氧树脂(epoxy)。此外，在本实施例中，第一芯片30与第二芯片50是不同功能的芯片，借此以增加芯片堆叠封装结构的应用范围。
接着，请参考图2D，其是表示将第一芯片、第二芯片分别与基板电性连接的示意图。在图2D中，是先将贴附在基板10上的第一芯片30与第二芯片50上下翻转，使得第一芯片30的主动面朝上而第二芯片50的主动面朝下。接着，利用打线接合(bonding wire)的方式，将多条第一导线60的两端，分别形成在第一芯片30的主动面的多个焊垫32及基板10的背面上，且在基板10的背面上配置有一线路布局，因此，利用多条第一导线60可以电性连接第一芯片30及基板10。然后，再将第一芯片30与第二芯片50下上翻转，使得第一芯片30的主动面朝下及第二芯片50的主动面朝上。同样地，利用打线接合的方式，将多条第二导线70的两端分别形成在第二芯片50的主动面的多个焊垫52及基板10的正面上。由于，在基板10的正面上同样配置有一线路布局，使得多条第二导线70可以电性连接第二芯片50及基板10。另外，要说明的是，在本发明的实施例中，也可以先在第二芯片50上形成多条第二导线70然后再将第二芯片50与第一芯片30上下倒转，再在第一芯片30上形成多条第一导线60。
紧接着，参考图2E，其是表示形成封装体在基板上的示意图。在图2E中，首先将一高分子材料(未在图中表示)注入第二芯片50的四周及基板10的开口12内。接着，对此高分子材料进行一烘烤程序(bake process)，使得高分子材料固化以形成一封装体80A以包覆住第二芯片50、第二黏着层40、多条第一导线60且覆盖住基板10的开口12及基板10的部份正面上。然后，将第一芯片30与第二芯片50上下翻转，使得第一芯片30的主动面朝上。同样地，再将另一高分子材料注入第一芯片30的四周。接下来，对高分子材料进行一烘烤程序，使得高分子材料故化以形成另一封装体80B以包覆住第一芯片30、多条第一导线60以及基板10的背面。在此实施例中，高分子材料可以是硅胶、环氧树脂、丙烯酸(acryl ic)、及苯环丁烯(BCB)等材料。
紧接着，参考图2F，其是表示将多个导电元件形成在基板的正面的示意图。在图2F中，在基板10的正面上是阵列排列方式，形成多个导电元件90，例如金属凸块(metal bump)或是锡球(solder ball)，即可完成芯片堆叠的封装结构。
另外，图3A至图3F是表示本发明的另一芯片堆叠的封装结构的实施例。在图3A中，是先提供一基板10，其具有一正面及一背面，且在正面及背面分别设置有一线路布局(layout)(未在图中表示)，在此，在基板10的正面与背面可以配置相同或是不相同的线路布局，而在本实施例中，是用以堆叠不同尺寸及功能的芯片为其主要的发明技术特征，因此，是以具有不同线路布局的基板10做为实施例的说明。然而，要说明的是，基板10的线路布局的形成及其结构并非本发明的技术特征，仅以应用具有线路布局的基板做为本发明的实施例说明，因此不再多加陈述。
接着，是利用半导体工艺，在基板10的上方形成一图案化的光致抗蚀剂层(未在图中表示)；接着进行显影及蚀刻，以移除部份基板，而形成一开口12贯穿基板10的正面及背面。在此，基板10的材料可以是单层或是多层的电路板或是金属薄板(metal foil)。
紧接着，图3B是表示将一第一芯片贴附在基板的背面的示意图。在图3B中，是先提供第一芯片30，其具有一主动面其一背面，且于主动面上具有多个焊垫32。接着，是将第一芯片30的主动面朝下，并且通过黏着层20B将第一芯片30的背面对准基板10的开口12，将第一芯片30的部份背面固着在基板10的部份背面上，并且覆盖住基板10的开口12而曝露出黏着层20B。在此实施例中，黏着层20B可以是芯片黏着胶膜(DAF；die attach fi lm)或是环氧树脂(epoxy)。
接下来，请参考图3C，其是表示将第二芯片堆叠在第一芯片上的示意图。在图3C中，是提供一第二芯片50，其具有一主动面及一背面，且于主动面上具有多个焊垫52。接着，将第二芯片50的主动面朝上，其第二芯片50的背面通过黏着层20B固着在第一芯片30的背面上，以形成一芯片堆叠结构。在此实施例中，第一芯片30与第二芯片50是不同功能的芯片，借此以增加芯片堆叠封装结构的应用范围。
接着，请参考图3D，其是表示将第一芯片、第二芯片分别与基板电性连接的示意图。在图3D中，是先将贴附在基板10上的第一芯片30与第二芯片50上下翻转，使得第一芯片30的主动面朝上而第二芯片50的主动面朝下。接着，利用打线接合(bonding wire)的方式，将多条第一导线60的两端，分别形成在第一芯片30的主动面的多个焊垫32及基板10的背面上，且在基板10的背面上配置有一线路布局，因此，利用多条第一导线60可以电性连接第一芯片30及基板10。然后，再将第一芯片30与第二芯片50下上翻转，使得第一芯片30的主动面朝下及第二芯片50的主动面朝上。同样地，利用打线接合的方式，将多条第二导线70的两端分别形成在第二芯片50的主动面的多个焊垫52及基板10的正面上。由于，在基板10的正面上同样配置有一线路布局，使得多条第二导线70可以电性连接第二芯片50及基板10。另外，要说明的是，在本发明的实施例中，也可以先在第二芯片50上形成多条第二导线70然后再将第二芯片50与第一芯片30上下倒转，再在第一芯片30上形成多条第一导线60。
紧接着，参考图3E，其是表示形成封装体在基板上的示意图。在图3E中，首先将一高分子材料(未在图中表示)注入第二芯片50的四周及基板10的开口12内。接着，对此高分子材料进行一烘烤程序(bake process)，使得高分子材料固化以形成一封装体80A以包覆住第二芯片50、曝露于开口12的黏着层20B、多条第一导线60且覆盖住基板10的开口12及基板10的部份正面上。然后，将第一芯片30与第二芯片50上下翻转，使得第一芯片30的主动面朝上。同样地，再将另一高分子材料注入第一芯片30的四周。接下来，对高分子材料进行一烘烤程序，使得高分子材料故化以形成另一封装体80B以包覆住第一芯片30、部份黏着层20B、多条第一导线60以及基板10的背面。在此实施例中，高分子材料可以是硅胶、环氧树脂、丙烯酸(acrylic)、及苯环丁烯(BCB)等材料。
紧接着，参考图3F，其是表示将多个导电元件形成在基板的正面的示意图。在图3F中，在基板10的正面上是阵列排列方式，形成多个导电元件90，例如金属凸块(metal bump)或是锡球(solder ball)，即可完成芯片堆叠的封装结构。
虽然本发明以前述的较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉本技术的技术人员，在不脱离本发明的精神和范围内，当可作出种种等同的改变或替换，因此本发明的专利保护范围须视本说明书所附的本申请权利要求范围所界定的为准。

Claims (10)

1.一种芯片堆叠结构，包含：
一基板，具有一正面及一背面且分别配置有一线路布局及具有一开口贯穿该基板；
一第一芯片，具有一主动面及一背面，其中该第一芯片的该主动面朝下，且通过一第一黏着层将该第一芯片的部份该背面贴附在该基板的该背面上，并曝露出未被该第一黏着层覆盖的该第一芯片的部份该背面；
一第二芯片，具有一主动面及一背面，其中该第二芯片的该主动面朝上，且通过一第二黏着层将该第二芯片的该背面固定在该第一芯片的该背面上，使得该第二芯片容置于该基板的开口中；
多条第一导线，用以电性连接该第一芯片的该主动面及该基板的该背面；
多条第二导线，用以电性连接该第二芯片的该主动面及该基板的该正面；
一第一封装体，用以包覆该第一芯片、该第一黏着层、这些第一导线及该基板的该背面；
一第二封装体，用以包覆该第二芯片、该第二黏着层、这些第二导线、该第一芯片的部份该背面及该基板的部份该正面；及
多个导电元件，其设置在该基板的该正面上。
2.根据权利要求1所述的芯片堆叠结构，其特征在于该第一黏着层为二阶段热固胶。
3.根据权利要求1所述的芯片堆叠结构，其特征在于该第二黏着层为环氧树脂或芯片黏着膜。
4.一种芯片堆叠结构，包含：
一基板，具有一正面及一背面且分别配置有一线路布局及具有一开口贯穿该基板；
一第一芯片，具有一主动面及一背面，其中该第一芯片的该主动面朝下，且该第一芯片的该背面通过一黏着层贴附在该基板的部份该背面上且该黏着层覆盖住该开口的一表面；
一第二芯片，具有一主动面及一背面，其中该第二芯片的该主动面朝上，且该第二芯片的该背面通过该黏着层固定在该第一芯片的该背面上，使得该第二芯片容置于该基板的开口中；
多条第一导线，用以电性连接该第一芯片的该主动面及该基板的该背面；
多条第二导线，用以电性连接该第二芯片的该主动面及该基板的该正面；
一第一封装体，用以包覆该第一芯片、该黏着层、这些第一导线及该基板的该背面；
一第二封装体，用以包覆该第二芯片、部份该黏着层、这些第二导线及该基板的部份该正面；及
多个导电元件，其设置在该基板的该正面上。
5.根据权利要求4所述的芯片堆叠结构，其特征在于该黏着层为环氧树脂或芯片黏着层。
6.一种形成芯片堆叠结构的方法，包含：
提供一基板具有一正面及一背面且分别配置有一线路布局，及具有一开口贯穿该基板的该正面及该背面；
贴附一第一芯片在该基板的部份该背面上，是将该第一芯片的一主动面朝下，该第一芯片的一背面通过一第一黏着层贴附在该基板的部份该背面上且于该开口曝露出未被该第一黏着层所覆盖的该第一芯片的该背面；
贴附一第二芯片在该第一芯片的该背面上，是将该第二芯片的一主动面朝上，该第二芯片的一背面通过一第二黏着层贴附在未被该第一黏着层所覆盖的该第一芯片的该背面上，使得该第二芯片容置于该基板的开口中；
形成多条第一导线以电性连接该第一芯片的该主动面及该基板的该背面；
形成多条第二导线以电性连接该第二芯片的该主动面及该基板的该正面；
形成一第一封装体，用以包覆该第一芯片、该第一黏着层、这些第一导线及该基板的该背面；
形成一第二封装体，用以包覆该第二芯片、该第二黏着层、该第一芯片的部份该背面、这些第二导线及该基板的部份该正面；及
形成多个导电元件，是将这些导电元件形成在该基板的该正面上。
7.根据权利要求6所述的方法，其特征在于该第一芯片及该第二芯片的尺寸大小不同。
8.一种形成芯片堆叠结构的方法，包括：
提供一基板，其具有一正面及一背面且分别配置有一线路布局，及具有一开口贯穿该基板的该正面及该背面；
贴附一第一芯片在该基板的部份该背面上，是将该第一芯片的一主动面朝下，将该第一芯片的一背面通过一黏着层贴附在该基板的该背面；
贴附一第二芯片在该第一芯片的该背面上，是将该第二芯片的一主动面朝上且将该第二芯片的一背面通过该黏着层固接在该第一芯片的该背面上，使得该第二芯片容置于该基板的开口中；
形成多条第一导线以电性连接该第一芯片的该主动面及该基板的该背面；
形成多条第二导线以电性连接该第二芯片的该主动面及该基板的该正面；
形成一第一封装体用以包覆该第一芯片、该黏着层、这些第一导线及该基板的该背面；
形成一第二封装体用以包覆该第二芯片、该黏着层、该第一芯片的部份该背面、这些第二导线及该基板的部份该正面；及
形成多个导电元件，是将这些导电元件形成在该基板的该正面上。
9.根据权利要求8所述的方法，其特征在于该第一芯片及该第二芯片的尺寸大小不同。
10.根据权利要求8所述的方法，其特征在于黏着层为环氧树脂或芯片黏着膜。
CN 200810213646 2008-08-19 2008-08-19 具有开口的基板的芯片堆叠封装结构及其封装方法 Active CN101656246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810213646 CN101656246B (zh) 2008-08-19 2008-08-19 具有开口的基板的芯片堆叠封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810213646 CN101656246B (zh) 2008-08-19 2008-08-19 具有开口的基板的芯片堆叠封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN101656246A CN101656246A (zh) 2010-02-24
CN101656246B true CN101656246B (zh) 2011-11-09

Family

ID=41710446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810213646 Active CN101656246B (zh) 2008-08-19 2008-08-19 具有开口的基板的芯片堆叠封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN101656246B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147600B2 (en) * 2013-01-03 2015-09-29 Infineon Technologies Ag Packages for multiple semiconductor chips
US11139341B2 (en) * 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
CN110233113A (zh) 2019-06-17 2019-09-13 青岛歌尔微电子研究院有限公司 一种芯片的封装方法
CN113675162A (zh) * 2021-06-30 2021-11-19 通富微电子股份有限公司 一种系统级封装器件及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015782A1 (en) * 2001-06-29 2003-01-23 Choi Hee Kook Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US20040152235A1 (en) * 2002-12-30 2004-08-05 Dongbu Electronics Co., Ltd. Double side stack packaging method
US20070164402A1 (en) * 2006-01-17 2007-07-19 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
CN101026144A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 散热型立体封装构造及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015782A1 (en) * 2001-06-29 2003-01-23 Choi Hee Kook Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US20040152235A1 (en) * 2002-12-30 2004-08-05 Dongbu Electronics Co., Ltd. Double side stack packaging method
US20070164402A1 (en) * 2006-01-17 2007-07-19 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
CN101026144A (zh) * 2006-02-24 2007-08-29 日月光半导体制造股份有限公司 散热型立体封装构造及其制造方法

Also Published As

Publication number Publication date
CN101656246A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
TWI700753B (zh) 晶片封裝體及其製造方法
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US7242081B1 (en) Stacked package structure
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
TWI423355B (zh) 晶片尺寸封裝件及其製法
JP2011101044A (ja) スタックパッケージ及びその製造方法
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN108962840A (zh) 电子封装件及其制法
US8169089B2 (en) Semiconductor device including semiconductor chip and sealing material
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
CN109427725B (zh) 中介基板及其制法
CN110211935A (zh) 一种防止分层窜锡的封装及制造方法
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
CN106373896A (zh) 芯片封装制程及芯片封装体
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
US7951644B2 (en) Semiconductor device and method for fabricating the same
CN101241902A (zh) 多芯片的半导体封装件及其制法
US20140099755A1 (en) Fabrication method of stacked package structure
CN101303985B (zh) 堆叠式封装结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant