[go: up one dir, main page]

JP2002313841A - フリップチップ実装方法 - Google Patents

フリップチップ実装方法

Info

Publication number
JP2002313841A
JP2002313841A JP2000113081A JP2000113081A JP2002313841A JP 2002313841 A JP2002313841 A JP 2002313841A JP 2000113081 A JP2000113081 A JP 2000113081A JP 2000113081 A JP2000113081 A JP 2000113081A JP 2002313841 A JP2002313841 A JP 2002313841A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
bump
sealant
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000113081A
Other languages
English (en)
Inventor
Osamu Suzuki
理 鈴木
Haruyuki Yoshii
東之 吉井
Kenichi Suzuki
憲一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namics Corp
Original Assignee
Namics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namics Corp filed Critical Namics Corp
Priority to JP2000113081A priority Critical patent/JP2002313841A/ja
Priority to PCT/JP2001/003183 priority patent/WO2001080302A1/ja
Priority to DE10196082T priority patent/DE10196082B4/de
Priority to US10/240,806 priority patent/US6841415B2/en
Publication of JP2002313841A publication Critical patent/JP2002313841A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと基板との間にボイドを生ずる
ことのない、フリップチップ実装方法を提供する。 【解決手段】 フリップチップ実装方法において、
（Ａ）基板を乾燥する工程；ならびに（Ｂ）（１）、
（２）のいずれか、すなわち：（１）未硬化の封止剤
を、基板表面の、少なくとも該バンプを圧着する部位、
および／または基板の微細な凹凸が存在する部位全体に
ディスペンスする工程；（２）該半導体チップと該基板
との温度差が、未硬化ないし硬化中の封止剤に、対流を
実質的に起こさないように、温度条件を維持しつつ、圧
着および封止剤の硬化を行う工程；を含む実装方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装方法に関し、さらに詳細には、半導体チップと基板の
間にボイドを生じないように、封止剤で封止するフリッ
プチップ実装方法に関する。
【０００２】
【従来の技術】ＩＣなどの半導体チップを基板に実装す
る際に、電極数が増すにつれて、ワイヤボンディングで
は作業能率および信頼性が低下する。それに代わる実装
方法として、特に、実装面積が小さく、高さも低くで
き、半導体パッケージの小型化、実装の効率化および電
子機器の作動の高速化が可能なことから、フリップチッ
プ方式が広く採用されている。
【０００３】フリップチップ方式では、半導体チップと
基板を接合した後、その間の空隙に絶縁性の樹脂または
樹脂含有ペースト（以下、両者を「封止剤」という）を
未硬化状態で注入して、硬化させる方法がある。しかし
ながら、この方法では、たとえば空隙に２cmの距離まで
封止剤を注入するのに６〜１０分の時間を要し、また大
型のチップのように注入距離が２cmを越える場合には注
入が困難になる。そのうえ、封止剤を均一に注入するこ
とができないので、ボイドの発生が著しい。
【０００４】したがって、その改良法として、図２に示
すように、上表面に導電部を有する基板１の該表面に、
封止剤２を未硬化状態でディスペンスし、下面にバンプ
（突起電極）４を有する半導体チップ３を、基板表面に
封止剤を塗布してマウントし、基板の上面から加熱プレ
ス５によって加熱しつつ、バンプを基板上面の導電部に
圧着するとともに、封止剤２を硬化させて、半導体チッ
プ３と基板１の間を封止する方法が行われている。な
お、図２は、ａ．未硬化の封止剤のディスペンス工程、
ｂ．半導体チップのマウント工程、およびｃ．バンプを
基材に圧着し、封止剤を硬化させる工程を、順次に示し
たものである。便宜上、図２には、１個の半導体チップ
に２個のバンプのみを図示したが、後述のように、１個
の該チップには、通常、多数のバンプが存在する。ま
た、半導体チップ側のバンプの有無にかかわらず、基板
側にバンプを設けて、半導体チップ側のバンプまたは電
極と圧着させる方式も行われている。
【０００５】こうしたフリップチップ方式による半導体
チップの実装は、たとえば特開平４−２５１４３号公
報、特開平４−２５４３４５号公報および特開平４−２
８０４４３号公報に開示されている。バンプの材質とし
ては、特開平４−２５１４３号公報にはめっきによって
形成された金属、特開平４−２５４３４５号公報にはＡ
ｕ、特開平４−２８０４４３号公報には各種のはんだ合
金、たとえばＳｎ／Ｐｂはんだ、Ｐｂ／Ｉｎはんだが示
されている。
【０００６】フリップチップ方式によって実装を行った
場合、上記の改良法によっても、半導体チップと基板と
の間に封止剤を完全には充填させることができず、ボイ
ドを生ずることがある。このようなボイドが存在する
と、パッケージを使用中に、熱サイクルによって水分が
ボイドに凝縮して、耐電圧が低下し、洩れ電流を生ず
る。したがって、ボイドを生ずることのないフリップチ
ップ実装方法の確立が求められている。
【０００７】一方、基板の表面層および／または内部に
配線を形成させることにより、該基板の上表面に微細な
凹凸を生じ、それが未硬化または硬化中の封止剤の流れ
を阻害して、ボイドを生ずる原因となる。そこで、この
ような微細な凹凸を有する基板に半導体チップを圧着す
る場合においても、バンプを有する半導体チップの圧着
と同様に、ボイドを生ずることのないフリップチップ実
装方法が求められている。
【０００８】
【発明が解決しようとする課題】したがって、本発明の
課題は、半導体チップと基板との間にボイドを生ずるこ
とのない、フリップチップ実装方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明者らは、上記の課
題を解決するために鋭意検討を重ねた結果、上記のボイ
ドを生ずる要因が、基板の水分の存在、封止剤の供給方
法、および半導体チップと基板の間の温度差による封止
剤の対流であることを見出し、それらの要因を除去する
ことにより、その課題を達成しうることを見出して、本
発明を完成するに至った。
【００１０】すなわち、本発明の実装方法は、バンプを
有する半導体チップのバンプを、基板に圧着するか、ま
たはバンプを有しない半導体チップを、表面にバンプ、
および／もしくは配線パターンのための微細な凹凸を有
する基板に圧着して、封止剤によって該半導体チップと
該基板の間を封止するフリップチップ実装方法におい
て、（Ａ）基板を乾燥する工程；ならびに（Ｂ）下記の
（１）、（２）のいずれかの条件による工程、すなわ
ち： （１）未硬化の封止剤を、基板表面の、少なくとも該バ
ンプを圧着する部位、および／または基板の微細な凹凸
が存在する部位全体にディスペンスする工程； （２）該半導体チップと該基板との温度差が、未硬化な
いし硬化中の封止剤に、対流を実質的に起こさないよう
に、温度条件を維持しつつ、圧着および封止剤の硬化を
行う工程；を含むことを特徴とする。
【００１１】
【発明の実施の形態】本発明に用いられる半導体チップ
は、トランジスタ、ダイオードのようなディスクリート
半導体素子；およびＩＣ、ＬＳＩのような、微細な素子
をその回路とともに集積して形成されたチップの、いず
れでもよい。該半導体チップは、その電極部を除いて、
湿度や雰囲気中の不純物イオンの影響を防ぐために、表
面に、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ガラスなどの保
護膜を形成させてもよい。
【００１２】フリップチップ方式に用いられる半導体チ
ップは、実装により、電極がバンプを介して基板の導電
部に接続するように、代表的にはバンプが配設される。
たとえば、半導体チップは、一般に１mm2〜９００cm2の
面積を有し、たとえば１個あたり１０〜３，０００個ま
たはそれ以上のバンプを有している。該バンプとして
は、Ａｕ、Ａｇ、Ｃｕ、Ａｌおよびそれらを主成分とす
る合金のような金属；ＡｕめっきＣｕのような金属複合
体；ならびにＳｎ、Ｓｎ／Ｐｂ、Ｐｂ／Ｉｎ、Ｓｎ／Ｂ
ｉ、Ｓｎ／Ａｇのようなはんだなどが用いられる。はん
だの場合、フラックスとして、オレイン酸、リンゴ酸の
ような脂肪酸を、はんだまたは封止剤中に含有させても
よく、封止剤の硬化剤としてフェノール樹脂を用いる場
合は、該フェノール樹脂がバンプに移行してフラックス
として寄与する。圧着に要する荷重は、半導体チップあ
たり数ｇから、バンプあたり５０ｇまで、広範囲に分布
する。すなわち、バンプがはんだからなる場合は、半導
体チップあたり数ｇから数十ｇの範囲であるが、金のよ
うな金属からなる場合は、バンプあたり２０〜５０ｇを
要する。１８５〜２５０℃の加熱により溶融して、基板
の導電部との間に優れた接着性が容易に得られること、
および圧着に要する荷重が小さく、半導体チップが損傷
を受けないことから、バンプには、はんだを用いること
が好ましい。
【００１３】バンプは、半球状、マシュルーム状、円筒
状、板状、突起状など、各種の形状に成形することがで
きる。突起状の場合、バンプは、半導体チップ面に対し
て、垂直でも、任意の角度に傾斜して設けられていても
よい。バンプの高さは、半導体チップ面からの垂直方向
として、通常１５０μm以下であり、５〜１００μmが好
ましい。
【００１４】基板の絶縁部としては、エポキシ樹脂、ポ
リイミド、マレイミド樹脂、ポリエチレンテレフタラー
ト、ポリフェニレンオキシド、液晶ポリマーのような樹
脂；エポキシ樹脂とガラス繊維などを組み合わせた積層
体；ならびにガラス、セラミックスのような無機質など
が用いられ、硬質でも可撓性でもよい。
【００１５】該基板は、導電層または配線のような導電
部を有し、半導体チップを実装する表面の少なくともバ
ンプまたは電極に対応する位置に、導電部が設けられ
る。該導電部としては、Ｃｕ、ＮｉめっきＣｕ、Ａｕめ
っきＣｕ、はんだめっきＣｕ、Ａｌ、Ａｇ／Ｐｄなどが
用いられる。
【００１６】基板は、表面層および／または内層に配線
を形成させるために、表面に微細な凹凸を生じ、そのた
めに封止剤の流れを阻害して、ボイド発生の原因になる
ことがある。該凹凸の高さは、通常５〜１５μmであ
る。また、基板にも、導電部に結合してバンプが配設さ
れることがある。バンプの数、材質および形状は、半導
体チップに形成されたバンプと同様である。
【００１７】半導体チップおよび／または基板にバンプ
が形成されるので、圧着による半導体チップと基板の接
合の場所は、半導体チップ側のバンプ−基板の導電部、
半導体チップ側のバンプ−基板側のバンプ、および半導
体チップの電極−基板の電極など、各種の方式がある。
前述のように、圧着温度および圧着に要する荷重がいず
れも低いことから、接合は、はんだ接合によってなされ
ることが好ましい。
【００１８】本発明は、前述のようなバンプを有する半
導体チップのバンプを、基板に圧着させる場合に適用さ
れるばかりでなく、半導体チップがバンプを有するか否
かにかかわらず、半導体チップのバンプまたは電極を、
バンプを有し、および／または配線パターンのための微
細な凹凸を有する基板に圧着する場合にも適用される。
【００１９】封止剤としては、エポキシ樹脂、オキセタ
ン樹脂、マレイミド樹脂およびそれらの２種以上を配合
した混合樹脂；ならびにそれらにシリカ、酸化チタン、
酸化アルミニウム、酸化マグネシウム、酸化亜鉛、炭酸
カルシウムのような無機質充填剤；ブタジエン系ゴム粒
子のようなゴム質物などを配合した樹脂ペーストが用い
られる。また、これらに、必要に応じて、フェノール樹
脂、酸無水物、ポリアミン、オニウム塩のような硬化
剤；イミダゾール類、有機過酸化物のような硬化促進
剤；臭素化合物、リン化合物のような難燃剤；ポリジメ
チルシロキサンやそれを含む組成物のような消泡剤；有
機顔料などの着色材；シランカップリング剤などを配合
することができる。
【００２０】未硬化の封止剤に適度の流動性を与えるた
めに、分子中に１個または２個以上のオキシラン環を有
する低分子化合物のような、反応性希釈剤を配合するこ
とができる。
【００２１】未硬化の封止剤の粘度は、２５℃におい
て、通常１０〜２，０００Pa・sであり、２０〜２００Pa
・sが好ましい。
【００２２】本発明の実装方法の代表例の概略を図１に
示す。ただし、図１は、バンプを有する半導体チップの
実装において、工程（Ａ）に、（Ｂ）として工程（１）
と工程（２）を組み合わせた方法について、工程（Ａ）
を省略して示す。図中のａ、ｂおよびｃは、本発明にお
ける工程番号にではなく、図２に対応する。また、図２
と同様、１個の半導体チップに２個のバンプのみを図示
した。
【００２３】本発明の実装方法における第１の特徴は、
未硬化の封止剤をディスペンスする前に、工程（Ａ）と
して、基板を乾燥する工程を設けることである。基板の
表面に水分が存在すると、水分が未硬化の封止剤中に移
行し、硬化の過程で揮発して、生じたボイドを周囲の封
止剤が埋めることができず、硬化後の封止剤にボイドが
残る。乾燥は、該基板を通常、９０℃以上、好ましくは
１００〜１５０℃に０．５〜２時間加熱することによっ
て行う。上記の温度に加熱した乾燥窒素ガスを、基板に
吹きつける方法が好ましい。乾燥した基板は、表面に水
分が実質的に存在しない。乾燥した基板は、圧着および
封止にただちに用いることが好ましいが、乾燥雰囲気の
クリーンルーム中では、１時間ぐらい放置してから用い
ても差支えない。
【００２４】本発明の実装方法における第２の特徴は、
工程（Ａ）と組み合わせる（Ｂ）として、いずれも後述
のような特定の条件による、封止剤をディスペンスする
工程（１）、または圧着と封止剤の硬化を行う工程
（２）を含むことである。さらに、ボイドの発生をより
完全に防止するためには、封止剤として、揮発成分含有
量が１．０重量％以下のものを用いるか、または図１に
示すように、工程（１）によって封止剤のディスペンス
を行った後に、工程（２）によって圧着と硬化を行うこ
とが好ましい。
【００２５】本発明に用いられる工程（１）の条件は、
基板表面に未硬化の封止剤をディスペンスして、該封止
剤を基板表面に盛り上げる工程において、該封止剤を、
少なくとも、基板表面の次工程でバンプを圧着する部
位、および／または基板の微細な凹凸が存在する部位
の、全体にディスペンスすることである。未硬化の封止
剤は、粘性を有するので、半導体チップのバンプを圧着
する部位および／または基板の微細な凹凸が存在する部
位の、一部分にディスペンスして盛り上げ、マウントす
る半導体チップで該封止剤を基板表面に押し広げること
で、封止を行うことも行われる。しかしながら、このよ
うな方法では、未硬化の封止剤の流れが充分ではなく、
半導体チップのバンプの下流側、ならびに／または基板
に存在するバンプおよび／もしくは凸部の下流側に封止
剤が行き渡らない部分を生じ、硬化後もボイドとして残
る。
【００２６】次の圧着・硬化工程において、封止剤の温
度は、１５０℃付近またはそれ以上まで上昇する。封止
剤中に、このような温度で揮発する成分が存在すると、
その揮発によってボイドを生ずるので、本発明に用いら
れる未硬化の封止剤には、圧着・硬化温度で揮発する成
分の含有量が、１．０重量％以下であることが好まし
く、実質的に含有しないことが特に好ましい。このよう
な揮発性成分としては、有機溶媒のような非反応性希釈
剤のほか、低分子量のモノマーや反応性希釈剤であっ
て、この温度における反応速度が小さいもの、酸無水物
などが挙げられる。
【００２７】未硬化の封止剤のディスペンスは、孔版印
刷、スクリーン印刷のような印刷；またはディスペンサ
などによる塗布などの方法によって行うことができる。
【００２８】本発明の実装方法における工程（２）の条
件は、バンプを基板に圧着しつつ、封止剤を硬化させる
工程において、半導体素子と基板との温度差を、未硬化
ないし硬化中の封止剤に、対流を実質的に起こさないよ
うに設定することである。すなわち、該温度差を、樹脂
の組成にもよるが、好ましくは２００K以内、さらに好
ましくは５０〜１５０Kに維持する。封止剤に対流が起
こると、対流により、特に半導体チップのバンプ、基板
のバンプおよび／または基板の凸部の下流側に渦を生じ
て、封止剤が存在しない部分、すなわちボイドを生ず
る。
【００２９】一般に、該圧着・硬化工程においては、半
導体チップを加熱するとともに、加圧してバンプまたは
電極を基板に圧着する力を与えるために、半導体チップ
の上面に加熱プレスを設けて、半導体チップを加熱・加
圧する。そのため、半導体チップの温度は、バンプの材
質と封止剤の硬化温度にもよるが、バンプとしてはんだ
を用いた場合には、通常２００〜２８０℃である。一
方、基板は、乾燥後、放置され、または封止剤の供給中
に放冷された場合は温度が室温に近くなるので、上記の
温度差を満足させることができず、硬化した封止剤にボ
イドが残る。したがって、前述のような乾燥を行った後
に、この圧着・硬化工程まで基板を乾燥温度に保つよう
に封止剤の供給を短時間に行うか、別途、基板を加熱す
る手段を設けるかによって、上記の温度差の範囲を維持
する必要がある。基板の加熱手段としては、基板のステ
ージに加熱器を設けて加熱する方法が挙げられる。
【００３０】バンプとして金、銅のような金属を用いた
場合や、半導体チップの電極を基板に直接圧着する場合
には、半導体チップを、通常２００〜４００℃、好まし
くは２００〜３００℃まで加熱する必要がある。それに
伴って、同様の温度差の範囲を維持するために、基板の
加熱温度もまた、バンプとしてはんだを用いた場合より
さらに上昇させる必要がある。
【００３１】このような条件のもとに、バンプまたは電
極を基板に圧着するとともに、封止剤の硬化を行う。こ
の圧着・硬化工程の所用時間は、通常０．１〜２０秒、
好ましくは０．５〜１０秒である。
【００３２】なお、加熱プレスによる半導体チップの加
熱は、該プレスの温度を一定に保持するよりも、たとえ
ば硬化時間が３〜１０秒の場合、いったん該プレスの温
度を１００〜１５０℃まで下げた後、５〜１０秒かけて
昇温して、半導体チップを所定の温度に３〜１０秒保つ
ような温度サイクルを用いた方が、ボイドの発生が少な
い。
【００３３】このようにして、巨大なボイドの発生を防
止でき、また小さいボイドの発生も抑制することができ
るので、実用上支障のない程度にパッケージの特性を安
定化させることができる。特に、工程（１）と工程
（２）を併用するか、封止剤の揮発成分含有量を１．０
重量％以下に抑制することにより、ボイドの発生を完全
に防止できる。
【００３４】
【実施例】以下、本発明を、実施例によってさらに詳細
に説明する。本発明は、これらの実施例によって限定さ
れるものではない。実施例および比較例において、部は
重量部、％は重量％を示す。
【００３５】実施例および比較例において、特にことわ
らないかぎり、次のようなシリコンＩＣチップの実装を
行った。すなわち、チップは、平面寸法が５×５mmの正
方形であり、その下面の幅１００μmの周縁部を除く全
体に、１２０μm間隔で、長さ１００μmの突起状Ｓｎ／
Ｐｂはんだバンプが配設されたものである。また、封止
剤としては、実施例１〜８および比較例１、２では、表
１の組成を有し、２５℃における粘度が５５Pa・sで、２
５０℃における揮発成分が１．２％であるビスフェノー
ルＡ／ビスフェノールＦ系エポキシ樹脂組成物を用い、
実施例９、１０では、同様の組成および粘度を有し、２
５０℃における揮発成分が０．６％である樹脂組成物を
用いた。なお、揮発成分の測定法は、次のようにして行
った。すなわち、試料１ｇをアルミ箔上に厚さ約２００
μmになるように塗布し、これを所定の硬化温度に設定
されたホットプレート上で３０秒間加熱して硬化させ
て、その際の減量を測定した。
【００３６】
【表１】
【００３７】実装を完了した半導体チップと基板の間
を、半導体チップの右下部、バンプ数５×８個の範囲の
特定部位を設定して、該部分をポリイミド基板側から光
学顕微鏡による写真を撮影し、ボイド数を観察した。
【００３８】実施例１〜３ 上表面の、シリコンＩＣチップのバンプに対応する位置
にはんだめっきＣｕ導電部を有するポリイミド基板１
を、１５０℃で３０分加熱することによって乾燥した。
該基板１の上表面の、マウントするＩＣチップに該当す
る５×５mmの部位に、ディスペンサによって、未硬化の
封止剤２をディスペンスした。基板の温度を、１００℃
（実施例１）、１２５℃（実施例２）または１５０℃
（実施例３）に加熱しつつ、上から加熱プレスによって
ＩＣチップを押し下げながら該チップを２８０℃に加熱
して、５秒間、該チップのバンプ４をポリイミド基板１
の導電部に圧着するとともに、封止剤を硬化させた。
【００３９】観察の結果、実施例１〜３とも、ボイドの
発生は認められなかった。
【００４０】比較例１ ポリイミド基板を乾燥することなく、２５℃、６０％Ｒ
Ｈの雰囲気に２４時間放置した後、その上表面に未硬化
の封止剤をディスペンスした以外は、実施例１と同様に
して、ＩＣチップのバンプをポリイミド基板に圧着する
とともに、封止剤の硬化を行った。観察部位中に５個の
巨大なボイドが発生していた。
【００４１】実施例４、５ 実施例１と同様の条件で乾燥を行ったポリイミド基板
を、乾燥窒素中で２５℃（実施例４）または７０℃（実
施例５）まで冷却して、以下、実施例１と同様の実装を
行った。その結果、観察部位中に、実施例４では１２
個、実施例５では８個の小さいボイドが発生していた。
【００４２】実施例６ 未硬化の封止剤を、マウントするＩＣチップに対応する
部位の中心部３×３mmにディスペンスして、ＩＣチップ
を押し下げることにより、封止剤をＩＣチップの周縁部
にまで押し広げた以外は、実施例１と同様の乾燥および
実装を行った。その結果、観察部位では、封止剤が左上
から右下方向に流れ、６個のバンプの下流側に相当する
右下の位置に、それぞれ１個の小さいボイドが発生して
いた。
【００４３】比較例２ 未硬化の封止剤を、マウントするＩＣチップに対応する
部位の中心部３×３mmにディスペンスして、ＩＣチップ
を押し下げることにより、封止剤をＩＣチップの周縁部
にまで押し広げ、基板の温度を５０℃にした以外は、実
施例１と同様の乾燥および実装を行った。その結果、観
察部位では、封止剤が左上から右下方向に流れ、２１個
のバンプの下流側に相当する右下の位置に、それぞれ１
〜３個のボイドが発生していた。ボイドの中には、封止
剤の流れ方向に、実施例４〜６で生じたものよりも大き
いものが多く存在していた。
【００４４】実施例７、実施例８ 基板としてガラス基板を用いた以外は、実施例７は実施
例１、実施例８は実施例６と同様の乾燥および実装を行
った。その結果、実施例７ではボイドの発生が認められ
ず、実施例８では、５個のバンプの右下の位置に、それ
ぞれ１個の小さいボイドが発生していた。
【００４５】実施例９ 揮発成分が０．６％の樹脂組成物を用いた以外は、実施
例５と同様の条件で乾燥および実装を行った。その結
果、観察部位中に、ボイドの発生は認められなかった。
【００４６】実施例１０ 揮発成分が０．６％の樹脂組成物を用いた以外は、実施
例６と同様の条件で乾燥および実装を行った。その結
果、観察部位中に、ボイドの発生は認められなかった。
【００４７】実施例１１ 表層部に銅配線パターンがあり、２５×２５μmの角ラ
ンド部に１０μmのＳｎメッキを行ったポリイミド多層
基板を用いた。実施例１と同様の条件で乾燥を行い、バ
ンプを有さず、接続部１００個を有するシリコンＩＣチ
ップを、下記の条件で実装した。すなわち、基板の温度
を１００℃とし、基板側のランド部を覆うように、実施
例１で用いたのと同様の封止剤をディスペンスした。Ｉ
Ｃチップは、温度２７０℃、荷重２０ｇのパルスヒート
により、３秒間圧着した。観察の結果、ボイドの発生
は、認められなかった。
【００４８】
【発明の効果】本発明によって、バンプを有する半導体
チップを基板に、および／またはバンプを有しない半導
体チップを表面に微細な凹凸を有する基板に、フリップ
チップ方式によって実装する際に、該半導体チップと基
板の間にボイドを生ずることがない実装方法が得られ
る。本発明によって得られる半導体パッケージは、使用
中の熱サイクルによる水分の凝縮がなく、それに伴う耐
電圧の低下および洩れ電流の発生がなく、長期間の使用
にも安定した特性を示す。したがって、本発明の実装方
法は、ＩＣ、ＬＳＩをはじめとする各種半導体チップの
実装に、きわめて有用である。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装方法の代表例の概
念断面図である。ただし、（Ａ）乾燥工程を省略した。
ａは未硬化の封止剤のディスペンス工程、ｂは半導体チ
ップのマウント工程、ｃは圧着・硬化工程を示す。
【図２】一般的なフリップチップ実装方法の代表例の概
念断面図である。ａは未硬化の封止剤のディスペンス工
程、ｂは半導体チップのマウント工程、ｃは圧着・硬化
工程を示す。
【符号の説明】
１ 基板 ２ 封止剤 ３ 半導体チップ ４ バンプ ５ 加熱プレス
フロントページの続き (72)発明者 鈴木 憲一 新潟県新潟市濁川3993番地 ナミックス株 式会社内 Ｆターム(参考） 5F044 KK02 KK06 LL11 QQ01 RR17 RR19 5F061 AA01 BA03 CA05

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 バンプを有する半導体チップのバンプ
    を、基板に圧着するか、またはバンプを有しない半導体
    チップを、表面にバンプおよび／もしくは配線パターン
    のための微細な凹凸を有する基板に圧着して、封止剤に
    よって該半導体チップと該基板の間を封止するフリップ
    チップ実装方法において、（Ａ）基板を乾燥する工程；
    ならびに（Ｂ）下記の（１）、（２）のいずれかの条件
    による工程、すなわち： （１）未硬化の封止剤を、基板表面の、少なくとも該バ
    ンプを圧着する部位、および／または基板の微細な凹凸
    が存在する部位全体にディスペンスする工程； （２）該半導体チップと該基板との温度差が、未硬化な
    いし硬化中の封止剤に、対流を実質的に起こさないよう
    に、温度条件を維持しつつ、圧着および封止剤の硬化を
    行う工程；を含むことを特徴とする実装方法。
  2. 【請求項２】 上記の工程（１）で用いる未硬化の封止
    剤が、圧着・硬化温度で揮発する成分が１．０重量％以
    下である、請求項１記載の実装方法。
  3. 【請求項３】 上記の（Ｂ）として、工程（１）と工程
    （２）を含む、請求項１または２記載の実装方法。
  4. 【請求項４】 上記の温度差が、２００K以内である、
    請求項１〜３のいずれか１項記載の実装方法。
  5. 【請求項５】 上記の圧着が、はんだ接合によって形成
    される、請求項１〜４のいずれか１項記載の実装方法。
JP2000113081A 2000-04-14 2000-04-14 フリップチップ実装方法 Pending JP2002313841A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000113081A JP2002313841A (ja) 2000-04-14 2000-04-14 フリップチップ実装方法
PCT/JP2001/003183 WO2001080302A1 (en) 2000-04-14 2001-04-13 Flip chip mounting method
DE10196082T DE10196082B4 (de) 2000-04-14 2001-04-13 FLIP-CHIP-Montageverfahren
US10/240,806 US6841415B2 (en) 2000-04-14 2001-04-13 Flip chip mounting method which avoids void formation between a semiconductor chip and a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113081A JP2002313841A (ja) 2000-04-14 2000-04-14 フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2002313841A true JP2002313841A (ja) 2002-10-25

Family

ID=18625119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000113081A Pending JP2002313841A (ja) 2000-04-14 2000-04-14 フリップチップ実装方法

Country Status (4)

Country Link
US (1) US6841415B2 (ja)
JP (1) JP2002313841A (ja)
DE (1) DE10196082B4 (ja)
WO (1) WO2001080302A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088737A1 (ja) * 2003-03-28 2004-10-14 Nippon Steel Chemical Co. Ltd. 電子装置の製造方法
EP1947687A2 (en) * 2007-01-18 2008-07-23 Fujitsu Ltd. Method and apparatus for manufacturing electronic device
JP2010045160A (ja) * 2008-08-12 2010-02-25 Canon Machinery Inc ダイボンダおよびボンディング方法
WO2015025447A1 (ja) * 2013-08-23 2015-02-26 富士電機株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
TW594955B (en) * 2003-06-30 2004-06-21 Advanced Semiconductor Eng Flip chip package process
JP4514418B2 (ja) * 2003-07-24 2010-07-28 株式会社Ａｄｅｋａ ビニルエーテル硬化性組成物
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP2009252869A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置の製造方法およびこの方法により製造された半導体装置
WO2010070806A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8674502B2 (en) * 2010-07-16 2014-03-18 Hitachi Chemical Company, Ltd. Semiconductor-encapsulating adhesive, semiconductor-encapsulating film-form adhesive, method for producing semiconductor device, and semiconductor device
EP2416633A1 (de) * 2010-08-04 2012-02-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren ur Festlegung und/oder Einbettung eines elektronischen Bauteils sowie Kleber zur Verwendung in einem derartigen Verfahren
WO2014024849A1 (ja) * 2012-08-06 2014-02-13 積水化学工業株式会社 半導体装置の製造方法及びフリップチップ実装用接着剤
CN104428881B (zh) * 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件
WO2015131185A1 (en) * 2014-02-28 2015-09-03 Intellipaper, Llc Integrated circuitry and methods for manufacturing same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316147A (ja) * 1989-03-09 1991-01-24 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる接着剤フィルム
JPH07312377A (ja) * 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップの実装方法と実装装置
JPH08337635A (ja) * 1995-06-12 1996-12-24 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH10223686A (ja) * 1997-02-05 1998-08-21 Nec Corp 半導体実装方法
JPH1167836A (ja) * 1997-08-21 1999-03-09 Fujitsu Ltd 半導体チップ実装方法
JPH11163048A (ja) * 1997-11-28 1999-06-18 Matsushita Electric Works Ltd 半導体チップの実装方法
JPH11307584A (ja) * 1998-04-22 1999-11-05 Nec Corp 半導体装置の製造方法
JP2000021935A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 電子部品実装体及びその製造方法
JP2000156560A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 電子部品の実装装置及びその実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532720B2 (ja) * 1990-05-21 1996-09-11 松下電器産業株式会社 回路基板及び半導体装置
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2827522B2 (ja) * 1991-02-06 1998-11-25 松下電器産業株式会社 半導体素子の取り外し方法及び取り外し治具
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316147A (ja) * 1989-03-09 1991-01-24 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる接着剤フィルム
JPH07312377A (ja) * 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップの実装方法と実装装置
JPH08337635A (ja) * 1995-06-12 1996-12-24 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
WO1998030073A1 (en) * 1996-12-27 1998-07-09 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JPH10223686A (ja) * 1997-02-05 1998-08-21 Nec Corp 半導体実装方法
JPH1167836A (ja) * 1997-08-21 1999-03-09 Fujitsu Ltd 半導体チップ実装方法
JPH11163048A (ja) * 1997-11-28 1999-06-18 Matsushita Electric Works Ltd 半導体チップの実装方法
JPH11307584A (ja) * 1998-04-22 1999-11-05 Nec Corp 半導体装置の製造方法
JP2000021935A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 電子部品実装体及びその製造方法
JP2000156560A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 電子部品の実装装置及びその実装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088737A1 (ja) * 2003-03-28 2004-10-14 Nippon Steel Chemical Co. Ltd. 電子装置の製造方法
KR100982708B1 (ko) 2003-03-28 2010-09-16 신닛테츠가가쿠 가부시키가이샤 전자장치의 제조방법
EP1947687A2 (en) * 2007-01-18 2008-07-23 Fujitsu Ltd. Method and apparatus for manufacturing electronic device
EP1947687A3 (en) * 2007-01-18 2009-03-11 Fujitsu Ltd. Method and apparatus for manufacturing electronic device
JP2010045160A (ja) * 2008-08-12 2010-02-25 Canon Machinery Inc ダイボンダおよびボンディング方法
WO2015025447A1 (ja) * 2013-08-23 2015-02-26 富士電機株式会社 半導体装置
JPWO2015025447A1 (ja) * 2013-08-23 2017-03-02 富士電機株式会社 半導体装置
US9842786B2 (en) 2013-08-23 2017-12-12 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE10196082T1 (de) 2003-03-13
US20030059978A1 (en) 2003-03-27
US6841415B2 (en) 2005-01-11
WO2001080302A1 (en) 2001-10-25
DE10196082B4 (de) 2007-06-14

Similar Documents

Publication Publication Date Title
US7253078B1 (en) Method and apparatus for forming an underfill adhesive layer
US6228681B1 (en) Flip chip having integral mask and underfill providing two-stage bump formation
US7608487B2 (en) B-stageable underfill encapsulant and method for its application
US6265776B1 (en) Flip chip with integrated flux and underfill
JP2002313841A (ja) フリップチップ実装方法
EP1461829B2 (en) Dual cure b-stageable underfill for wafer level
US20030080397A1 (en) Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
JP2004530740A (ja) フラックス処理用アンダーフィル組成物
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
WO2004059721A1 (ja) 電子部品装置
US20040232210A1 (en) Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
JP3735059B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2003100809A (ja) フリップチップ実装方法
JP4802987B2 (ja) 接着フィルム
KR100662095B1 (ko) 플립 칩 실장 방법
JP2002232123A (ja) 複合回路基体の製造方法
JP2004204047A (ja) 液状エポキシ樹脂組成物
JP2021093412A (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP2000311923A (ja) 半導体装置の製造方法および半導体装置
JP4876882B2 (ja) フリップチップ実装方法
JP2004273809A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP4415920B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2961314B1 (ja) 半導体部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110902

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110922