[go: up one dir, main page]

JP3625268B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP3625268B2
JP3625268B2 JP2000046621A JP2000046621A JP3625268B2 JP 3625268 B2 JP3625268 B2 JP 3625268B2 JP 2000046621 A JP2000046621 A JP 2000046621A JP 2000046621 A JP2000046621 A JP 2000046621A JP 3625268 B2 JP3625268 B2 JP 3625268B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
conductive adhesive
stud bump
rigid plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000046621A
Other languages
English (en)
Other versions
JP2001237274A (ja
JP2001237274A5 (ja
Inventor
伸介 中城
正徳 小野寺
雅光 生雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000046621A priority Critical patent/JP3625268B2/ja
Priority to US09/653,334 priority patent/US6420213B1/en
Priority to TW089118006A priority patent/TW455966B/zh
Priority to KR1020000054278A priority patent/KR100581246B1/ko
Publication of JP2001237274A publication Critical patent/JP2001237274A/ja
Publication of JP2001237274A5 publication Critical patent/JP2001237274A5/ja
Application granted granted Critical
Publication of JP3625268B2 publication Critical patent/JP3625268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の実装方法に係り、特にスタッドバンプを有する半導体装置を接着剤を用いて実装基板に実装する実装方法に関する。
【０００２】
近年、電子機器の小型化への要求から、実装基板及の実装面積を縮小化するために、半導体装置を小型化し、端子を狭ピッチ化することが行われている。実装面積の縮小化を達成する一つの手段として、ベアチップをそのまま実装基板に実装するフリップチップ実装が用いられている。フリップチップ実装では、ベアチップを接着剤を用いて実装基板に固定することが一般的である。
【０００３】
【従来の技術】
フリップチップ実装により半導体装置を実装する方法として、接着剤の供給方法に関して、一般的に以下の二つの方法がある。
【０００４】
１）実装基板にあらかじめ接着剤を塗布した後、半導体装置を実装基板に搭載する方法。
【０００５】
２）実装基板に半導体装置を搭載後、実装基板と半導体装置との間に接着剤を供給する方法。
【０００６】
図１は上述の１）の方法を用いて半導体装置を実装する実装工程のフローチャートであり、図２は、図１に示す実装工程を説明するための図である。
【０００７】
図１に示す方法では、半導体装置１にスタッドバンプ２を形成した後、スタッドバンプ２の高さを一様にするために、スタッドバンプ２のレベリングを行う。レベリングは、スタッドバンプ２をセラミック等の剛体板３に押し付けることにより行われる。
【０００８】
すなわち、図２（ａ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持し（図２のステップＳ１）、スタッドバンプ２を剛体板３に対して押圧する。この際、剛体板３に導電性接着剤５を塗布しておくことにより、レベリング後のスタッドバンプ２に導電性接着剤５を付着させる（ステップＳ２）。
【０００９】
その後、実装基板６の半導体搭載領域の位置認識を行う（ステップＳ３）。そして、図２（ｂ）に示すように、実装基板６の半導体搭載領域に非導電性接着剤７を塗布する（ステップＳ４）。この非導電性接着剤７は、半導体装置１の実装面と実装基板６との間の空隙を充填するために供給される。すなわち、非導電性接着剤７は絶縁性を有しており、半導体装置１及び実装基板６の電極を保護するために供給される。
【００１０】
一方、上記導電性接着剤５は、スタッドバンプ２と実装基板６のランド６ａとを電気的に接続するために供給されるものであり、非導電性接着剤７とは機能が全く異なるものである。図２（ｃ）に示すように非導電性接着剤７が半導体装置搭載領域に供給された後、図２（ｄ）に示すように半導体装置１を実装基板６に搭載し、加熱して半導体装置１の電極を実装基板６のランド６ａに接合することにより実装が完了する（ステップＳ５）。この加熱により、非導電性接着剤７も硬化する。
【００１１】
図３は上述の２）の方法を用いて半導体装置を実装する実装工程のフローチャートであり、図４は、図３に示す実装工程を説明するための図である。
【００１２】
図３に示す方法では、図１に示す方法と同様に、半導体装置１にスタッドバンプ２を形成した後、スタッドバンプ２の高さを一様にするために、スタッドバンプ２のレベリングを行う。レベリングは、スタッドバンプ２をセラミック等の剛体板３に押し付けることにより行われる。
【００１３】
すなわち、図４（ａ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持し（図３のステップＳ１１）、スタッドバンプ２を剛体板３に対して押圧する。この際、剛体板３に導電性接着剤５を塗布しておくことにより、レベリング後のスタッドバンプ２に導電性接着剤５を付着させる（ステップＳ１２）。
【００１４】
その後、図４（ｂ）に示すように、実装基板６の半導体搭載領域の位置認識を行い（ステップＳ１３）、図４（ｃ）に示すように、半導体装置１を実装基板６の所定の位置に搭載する（ステップＳ１４）。この状態で、スタッドバンプ２と実装基板６のランド６ａとは、半導体装置のスタッドバンプに付着していた導電性接着剤５により電気的に接続される。
【００１５】
その後、図４（ｄ）に示すように、半導体装置１と実装基板６との間に非導電性接着剤７を供給する（ステップＳ１５）。
【００１６】
上述の従来の実装方法は、スタッドバンプ２を用いて半導体装置１を実装基板６にフリップチップ実装するものである。スタッドバンプ２を半導体装置１に形成した段階では、スタッドバンプ２の高さは一様ではない。したがって、全てのスタッドバンプ２が実装基板６のランド６ａに接触するように、スタッドバンプ２のレベリングが行われる。従来の実装方法では、このレベリングを行う際に、同時に導電性接着剤５をスタッドバンプ２に付着させることが行われている。そして、半導体装置１の実装基板６への固定は、主に非導電性接着剤７により行われている。
【００１７】
【発明が解決しようとする課題】
上述のように、従来のフリップチップ実装では、導電性接着剤と非導電性接着剤の二種類の接着剤を使用するため、各々の接着剤を供給する工程が別個に必要となり、その分工程数が多くなる。従って、実装タクトが長いという問題があった。
【００１８】
また、上述の従来のフリップチップ実装に用いられている導電性接着剤は、非導電性接着剤をベースとして、それに導電性粒子を含ませて構成されているため、非導電性接着剤よりコストが高いという問題があった。
【００１９】
更に、フリップチップ実装に係わる設備費は、半導体実装装置の設備にかかる費用のウェイトが大きい。このため、半導体実装装置の生産効率を上げることが実装コストの削減に大きく寄与することとなる。スタッドバンプを用いたフリップチップ実装では、非導電性接着剤として熱硬化性樹脂が使用される。熱硬化性樹脂は硬化時間が比較的長く、半導体装置１個の実装に２０秒程度必要となるため、生産効率が悪いという問題があった。
【００２０】
本発明は上記の点に鑑みなされたものであり、半導体装置の実装に必要な接着剤の数を減らすことにより、実装工程の工程数を減らし、実装コストを低減することのできる半導体装置の実装方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記の課題は、次に述べる各手段を講じることにより解決することができる。
請求項１記載の発明は、スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
平坦な剛体板の表面に非導電性接着剤を付与する工程と、
スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
該半導体装置に形成されたスタッドバンプを、非導電性接着剤が付与された前記剛体板の該表面にボンディングヘッドにより押圧することにより、スタッドバンプを変形して所定の高さとすると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
を有し、
スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行う構成とする。
【００２２】
請求項２記載の発明は、スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
平坦な剛体板の表面に熱硬化性樹脂よりなる非導電性接着剤を付与する工程と、
スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
該半導体装置に形成されたスタッドバンプを、非導電性接着剤が付与された前記剛体板の該表面にボンディングヘッドにより押圧することにより、スタッドバンプを変形して所定の高さとし、且つ前記ボンディングヘッドを加熱することにより前記半導体装置を介して前記非導電性接着剤を加熱すると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を熱硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
を有し、
スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行う構成とする。
【００２３】
請求項３記載の発明は、スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
平坦な剛体板の表面に熱硬化性樹脂よりなる非導電性接着剤を付与する工程と、
スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
該半導体装置に形成されたスタッドバンプを、予め加熱されたボンディングヘッドにより、該非導電性接着剤が付与された前記剛体板の該表面に押圧することにより、スタッドバンプを変形して所定の高さとし、且つ前記ボンディングヘッドを加熱して前記半導体装置を介して前記非導電性接着剤を加熱すると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を熱硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
を有し、
スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行う構成とする。
【００２４】
請求項４記載の発明は、請求項２又は３記載の実装方法であって、
前記非導電性接着剤は液体状であり、前記剛体板の前記表面上に一様な厚みで塗布される構成とする。
【００２５】
請求項５記載の発明は、請求項４記載の実装方法であって、
前記非導電性接着剤を付着させる工程において、前記非導電性接着剤が加熱されてゲル状になった状態で、前記半導体装置を前記剛体板から離間する構成とする。
【００２６】
請求項６記載の発明は、請求項１記載の実装方法であって、
前記非導電性接着剤をフィルム状の形態で前記剛体板の前記表面上に貼りつける構成とする。
【００２７】
請求項７記載の発明は、請求項１乃至６のうちいずれか一項記載の実装方法を複数のヘッドの各々が工程をずらして同時に行う構成とする。
上述の各手段は次のように作用する。
【００２８】
請求項１記載の発明によれば、実装に使用される接着剤は、非導電性接着剤だけであり、導電性接着剤を使用しない。このため、導電性接着剤を半導体装置に付与する従来の工程において導電性接着剤の代わりに非導電性接着剤を付与することができる。その結果、非導電性接着剤を付与する工程を単独で設ける必要がなくなる。また、スタッドバンプを変形して所定の高さとする工程と、非導電性接着剤を半導体装置の実装面全域に付着させる工程とを同時に行うことにより、実装工程のタクトを短縮することができる。また、比較的コストの高い導電性接着剤を使用しないため、その分のコストを削減することができ、実装に費やす費用を削減することができる。
【００２９】
請求項２記載の発明によれば、非導電性接着剤として熱硬化性樹脂を使用し、且つ非導電性接着剤を半導体装置に付与する工程からボンディングヘッドの加熱をはじめる。このため、実装基板に実装する際に非導電性接着剤はある程度硬化が進んでおり、半導体装置が実装された後の硬化時間を短縮することができる。また、スタッドバンプを変形して所定の高さとする工程と、非導電性接着剤を半導体装置の実装面全域に付着させる工程とを同時に行うことにより、実装工程のタクトを短縮することができる。
【００３０】
請求項３記載の発明によれば、非導電性接着剤として熱硬化性樹脂を使用し、且つ非導電性接着剤を半導体装置に付与する際に、予め加熱されているボンディングヘッドを用いる。このため、実装基板に実装する際に、非導電性接着剤はある程度硬化が進んでおり、半導体装置が実装された後の硬化時間を短縮することができる。また、スタッドバンプを変形して所定の高さとする工程と、非導電性接着剤を半導体装置の実装面全域に付着させる工程とを同時に行うことにより、実装工程のタクトを短縮することができる。
【００３１】
請求項４記載の発明によれば、非導電性接着剤は液体状であり、剛体板の表面上に一様な厚みで塗布されるため、スタッドバンプのレベリング動作のみで、所定の量の非導電性接着剤を半導体装置に付与することができる。
【００３２】
請求項５記載の発明によれば、非導電性接着剤を付着させる工程において、非導電性接着剤が加熱されてゲル状になった状態で、半導体装置を前記剛体板から離間する。このため、レベリングされたスタッドバンプの端面が非導電性接着剤から露出しており、且つ非導電性接着剤の接着力が維持されている状態で、実装工程に移ることができる。ゲル化した非導電性接着剤は流動性少ないため、実装基板に半導体装置を載置するだけで、半導体装置を動かないように固定することができる。したがって、実装基板に半導体装置を搭載したら直ちに別工程に移すことができ、実装工程のタクトを短縮することができる。
【００３３】
請求項６記載の発明によれば、非導電性接着剤をフィルム状の形態で前記剛体板の前記表面上に貼りつける。半導体装置に付与されるべきフィルムを剛体板上で予め所定の寸法に切れ目を入れておくことにより、所定の量の非導電性接着剤を容易に半導体装置に付与することができる。
【００３４】
請求項７記載の発明によれば、上述の実装方法による実装工程を複数のボンディングヘッドの各々が工程をずらして同時に行うため、同時に複数の半導体装置を実装することができ、生産性が向上する。すなわち、本発明による実装方法では、実装基板に実装する工程のタクトを短縮することができるため、そ他の工程のタクトと実装工程のタクトをほぼ等しくすることができ、複数の実装工程を工程をずらしながら実行することができる。
【００３５】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３６】
図５は本発明による実装方法を用いて半導体装置を実装する実装工程のフローチャートであり、図６は図５に示す実装工程を説明するための図である。図６において、図２に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００３７】
本発明による実装方法では、従来の実装方法と同様に、半導体装置１にスタッドバンプ２を形成した後、スタッドバンプ２の高さを一様にするために、スタッドバンプ２のレベリングを行う。レベリングは、スタッドバンプ２をセラミック等の剛体板３に押し付けることにより行われる。
【００３８】
すなわち、スタッドバンプ２が形成された半導体装置１をツール（ボンディングヘッド）４で保持し（図５のステップＳ２１）、次に、半導体装置１の位置認識を行う（ステップＳ２２）。その後、半導体装置１を剛体板３上移動して、スタッドバンプ２を剛体板３に対して押圧する（ステップＳ２３）。この際、剛体板３上に非導電性接着剤７を設けておくことにより、レベリングと同時にスタッドバンプ２に非導電性接着剤７を付着させる。この非導電性接着剤７は、エポキシ樹脂等の熱硬化性樹脂よりなり、半導体装置１の実装面と実装基板６との間の空隙を充填するために供給される。すなわち、非導電性接着剤７は絶縁性を有しており、半導体装置１を実装基板６に強固に固定し、且つ半導体装置１及び実装基板６の電極を保護するために供給される。ここで、半導体装置１の位置認識をレベリング前に行うのは、レベリングと同時に非導電性接着剤７が半導体装置１に付着するため、この状態では半導体装置１に設けられた位置認識マークが画像認識できなくなるためである。
【００３９】
そして、図６（ｂ）に示すように、非導電性接着剤７が供給された半導体装置１を実装基板６の半導体搭載領域上に移動する。続いて、図６（ｃ）に示すように半導体装置１を実装基板６の半導体装置搭載領域に搭載する。この際、非導電性接着剤７は、半導体装置１と実装基板６との間に充填される。そして、ツール４を介して熱を加えてスタッドバンプ２を実装基板６のランド６ａに接合すると共に、非導電性接着剤７を硬化させ、実装が完了する。（ステップＳ２４）。
【００４０】
次に、本発明の第１の実施の形態について、図７を参照しながら説明する。図７は本発明の第１の実施の形態による半導体装置の実装方法を説明するための図である。図７において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００４１】
まず、図７（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図７（ｂ）に示すように、液体状の非導電性接着剤７を剛体板３上に均一な厚みとなるように塗布する。
【００４２】
図８は液体状の非導電性接着剤７を剛体板３に均一な厚みに塗布する工程を示す図である。まず、図８（ａ）に示すように、非導電性接着剤７を剛体板の一部に供給する。そして、図８（ｂ）に示すように、塗布された非導電性接着剤７が所定の厚みになるように、スキージ９の先端を所定の厚みに相当する距離だけ離間させながら、スキージ９を剛体板３の表面に沿って移動する。これにより、図８（ｃ）に示すように、非導電性接着剤７は剛体板３の表面に均一な厚みで塗布される。
【００４３】
剛体板３上に非導電性接着剤７を塗布した後、図７（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持しながら剛体板３上に移動する。そして、図７（ｄ）に示すように、半導体装置１のスタッドバンプ２を剛体板３に押圧して変形させることにより、スタッドバンプ２のレベリングを行う。スタッドバンプ２は、金（Ａｕ）、アルミニウム（Ａｌ）、ハンダ等の比較的塑性変形し易い金属により形成される。レベリング後のスタッドバンプ２の高さは、一般的に５０μｍ以下であり、通常３０μｍ程度とされる。
【００４４】
スタッドバンプ２のレベリングが終了した後、剛体板３から半導体装置１を離間させると、図７（ｅ）に示すように、所定の量の非導電性接着剤７が半導体装置１の実装面に付着した状態となる。すなわち、図７（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。
【００４５】
すなわち、本発明の第１の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりに非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００４６】
このように、非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。以上のように、本発明の第１の実施の形態による実装方法を用いることにより、半導体装置の実装コストを削減することができる。
【００４７】
次に、本発明の第２の実施の形態について、図９を参照しながら説明する。図９は本発明の第２の実施の形態による半導体装置の実装方法を説明するための図である。図９において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００４８】
まず、図９（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図９（ｂ）に示すように、非導電性接着剤７Ａを剛体板３上に貼りつける。本実施の形態では、非導電性接着剤７Ａは均一な厚みを有するフィルム状の形態として供給される。フィルム状の非導電性接着剤７Ａには、剛体板３上に貼りつけられた後、切れ目が入れられて半導体装置１に応じた所定の大きさに分割される。
【００４９】
その後、図９（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１を剛体板３上に移動する。この際、半導体装置１が切れ目により分割された所定の大きさの非導電性接着剤７のフィルムに重なるように移動する。
【００５０】
そして、図９（ｄ）に示すように、ツール４により半導体装置１のスタッドバンプ２を剛体板３に押しつけて加圧し、スタッドバンプ２のレベリングを行う。レベリングが終了した後、半導体装置１を剛体板３から離間させると、図９（ｅ）に示すように、所定の大きさの非導電性接着剤７のフィルムが半導体装置１の実装面に付着したままとなる。
【００５１】
非導電性接着剤７のフィルムが付着した半導体装置１は、そのまま実装基板６の実装領域に移動され、実装される。すなわち、図９（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。
【００５２】
すなわち、本発明の第１の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりにフィルム状の非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００５３】
このように、フィルム状の非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。また、非導電性接着剤７がフィルム状であるため、剛体板３上で適当な大きさに分割することができるため、非導電性接着剤７の供給量を容易に所望の量に調整することができる。
【００５４】
以上のように、本発明の第２の実施の形態による実装方法を用いることにより、半導体装置の実装コストを削減することができ、且つ非導電性接着剤７の量を容易に調節することができる。
【００５５】
次に、本発明の第３の実施の形態について、図１０を参照しながら説明する。図１０は本発明の第３の実施の形態による半導体装置の実装方法を説明するための図である。図１０において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００５６】
まず、図１０（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図１０（ｂ）に示すように、液体状の非導電性接着剤７を剛体板３上に均一な厚みとなるように塗布する。
【００５７】
剛体板３に非導電性接着剤７を均一な厚みに塗布する工程は、上述の第１の実施の形態において図８を参照しながら説明した工程と同様であり、その説明は省略する。
【００５８】
剛体板３上に液体状の非導電性接着剤７を塗布した後、図１０（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持しながら剛体板３上に移動する。そして、図１０（ｄ）に示すように、半導体装置１のスタッドバンプ２を剛体板３に押圧して、スタッドバンプ２のレベリングを行う。この際、ツール４によりレベリングのための加圧を行うと同時に、ツール４を加熱する。これにより、半導体装置１に付着した非導電性接着剤７の硬化反応が開始される。
【００５９】
スタッドバンプ２のレベリングが終了した後、剛体板３から半導体装置１を離間させると、図１０（ｅ）に示すように、所定の量の非導電性接着剤７が半導体装置１の実装面に付着した状態となる。すなわち、図１０（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。ここで、ツール４の加熱はパルスヒート方式で行われ、半導体装置１が実装基板６に実装されてから非導電性樹脂７の硬化が進むまで、ツール４は適当な温度になるように制御される。
【００６０】
パルスヒート方式では、最初にツール４をある温度まで加熱した後に、ツール４を冷却することにより、半導体装置１及び非導電性接着剤７に伝達される熱量を制御する。ツール４の冷却は、空冷及び水冷が考えられるが、半導体装置１をツール４に保持されていること、及び正確な温度制御を考えると、水冷が望ましい。
【００６１】
したがって、半導体装置１が実装基板６上に移動されて、実装されるときには、半導体装置１に付着した非導電性接着剤７は、ツール４からの熱によりある程度硬化が進み、その粘度が高くなっている。すなわち、半導体装置１が実装基板６に搭載されたときには、非導電性接着剤７はある程度硬化しているので、搭載した後の非導電性接着剤７の硬化時間を短縮することができる。
【００６２】
上述のように、本発明の第３の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりに非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００６３】
このように、非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。また、レベリングの工程のときから非導電性接着剤７をパルスヒート方式で加熱し、且つレベリングに続いて半導体装置１の搭載が直ちに行われるので、レベリングのときから非導電性接着剤の硬化が開始され、実装工程タクトにおける非導電性接着剤７の硬化に費やされる時間を実質的に短縮することができる。
【００６４】
次に、本発明の第４の実施の形態について、図１１を参照しながら説明する。図１１は本発明の第４の実施の形態による半導体装置の実装方法を説明するための図である。図１１において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００６５】
まず、図１１（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図１１（ｂ）に示すように、液体状の非導電性接着剤７を剛体板３上に均一な厚みとなるように塗布する。
【００６６】
剛体板３に液体状の非導電性接着剤７を均一な厚みに塗布する工程は、上述の第１の実施の形態において図８を参照しながら説明した工程と同様であり、その説明は省略する。
【００６７】
剛体板３上に液体状の非導電性接着剤７を塗布した後、図１０（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持しながら剛体板３上に移動する。この際、ツール４はコンスタントヒート方式で加熱される。
【００６８】
コンスタントヒート方式では、ツール４の温度は常時一定の温度（例えば、１５０℃）に維持される。したがって、コンスタントヒート方式では、半導体装置１がツール４に装着されるときには、ツール４は加熱されている状態である。
【００６９】
そして、図１１（ｄ）に示すように、半導体装置１のスタッドバンプ２を剛体板３に押圧して、スタッドバンプ２のレベリングを行う。この際、ツール４によりレベリングのための加圧を行うと同時に、ツール４はコンスタントヒート方式で加熱されているので、ツール４からの熱により、半導体装置１に付着した非導電性接着剤７の硬化反応が開始される。
【００７０】
スタッドバンプ２のレベリングが終了した後、剛体板３から半導体装置１を離間させると、図１１（ｅ）に示すように、所定の量の非導電性接着剤７が半導体装置１の実装面に付着した状態となる。すなわち、図１１（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。ここで、ツール４の加熱は、半導体装置１が実装基板６に実装されるまで、一定に維持される。
【００７１】
したがって、半導体装置１が実装基板６上に移動されて、実装されるときには、半導体装置１に付着した非導電性接着剤７はある程度硬化が進み、その粘度が高くなっている。すなわち、半導体装置１が実装基板６に搭載されたときには、非導電性接着剤７はある程度硬化しているので、搭載した後の非導電性接着剤７の硬化時間を短縮することができる。
【００７２】
上述のように、本発明の第４の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりに非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００７３】
このように、非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。また、レベリング工程の前から非導電性接着剤７を加熱し、且つレベリングに続いて半導体装置１の搭載が直ちに行われるので、レベリングのときから非導電性接着剤の硬化が開始され、実装工程タクトにおいて非導電性接着剤７の硬化に費やされる時間を実質的に短縮することができる。
【００７４】
次に、本発明の第５の実施の形態について、図１０を参照しながら説明する。図１２は本発明の第５の実施の形態による半導体装置の実装方法を説明するための図である。図１２において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００７５】
まず、図１２（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図１０（ｂ）に示すように、液体状の非導電性接着剤７を剛体板３上に均一な厚みとなるように塗布する。
【００７６】
剛体板３に非導電性接着剤７を均一な厚みに塗布する工程は、上述の第１の実施の形態において図８を参照しながら説明した工程と同様であり、その説明は省略する。
【００７７】
剛体板３上に液体状の非導電性接着剤７を塗布した後、図１２（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持しながら剛体板３上に移動する。そして、図１２（ｄ）に示すように、半導体装置１のスタッドバンプ２を剛体板３に押圧して、スタッドバンプ２のレベリングを行う。この際、ツール４によりレベリングのための加圧を行うと同時に、ツール４を加熱する。これにより、半導体装置１に付着した非導電性接着剤７の硬化反応が開始される。
【００７８】
スタッドバンプ２のレベリングが終了した後、剛体板３から半導体装置１を離間させると、図１２（ｅ）に示すように、所定の量の非導電性接着剤７が半導体装置１の実装面に付着した状態となる。ここで、ツール４の加熱はパルスヒート方式で行われ、半導体装置１の実装面近傍の非導電性接着剤７が、ゲル状（半硬化状態）となるって半導体装置１に付着する状態になるように加熱される。
【００７９】
図１２（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。
【００８０】
したがって、半導体装置１が実装基板６上に移動されて、実装されるときには、半導体装置１に付着した非導電性接着剤７は、ツール４からの熱によりある程度硬化が進み、ゲル状（半硬化状態）となっている。ゲル状の非導電性接着剤７はある程度硬化しているため、流動性が小さく、スタッドバンプ２の接合面は非導電性接着剤７から露出している。これにより、露出したスタッドバンプ２を実装基板６のランド６ａに接触させるだけで、スタッドバンプ２とランド６ａとの接合を行うことができ、スール４による加圧を必要としない。
【００８１】
また、半導体装置１を実装基板６の実装領域に搭載するだけで、ゲル状の非導電性接着剤７により半導体装置が実装基板６上に動かないように固定されるため、半導体装置１が搭載されたら直ちに実装基板６を恒温炉に移した後で、非導電性接着剤７を完全に硬化させればよい。すなわち、実装前にゲル状の非導電性接着剤７とすることにより、半導体装置１を搭載領域に載置するだけで、実装基板６を動かしても半導体装置の位置がずれない様に固定することができるので、半導体装置１を実装基板６に搭載した後に、ツール４による加熱及び加圧を行う必要がない。
【００８２】
上述のように、本発明の第５の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりに非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００８３】
このように、非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。また、レベリングの工程のときから非導電性接着剤７をパルスヒート方式で加熱し、且つレベリングに続いて半導体装置１の搭載が直ちに行われるので、レベリングのときから非導電性接着剤の硬化が開始され、実装工程タクトにおける非導電性接着剤７の硬化に費やされる時間を実質的に短縮することができる。
【００８４】
次に、本発明の第６の実施の形態について、図１３を参照しながら説明する。図１３は本発明の第６の実施の形態による半導体装置の実装方法を説明するための図である。図１３において、図２に示す構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００８５】
まず、図１３（ａ）に示すように平坦な剛体板３を準備する。剛体板３はセラミック等の硬い材料により構成される。次に、図１３（ｂ）に示すように、液体状の非導電性接着剤７を剛体板３上に均一な厚みとなるように塗布する。
【００８６】
剛体板３に液体状の非導電性接着剤７を均一な厚みに塗布する工程は、上述の第１の実施の形態において図８を参照しながら説明した工程と同様であり、その説明は省略する。
【００８７】
剛体板３上に液体状の非導電性接着剤７を塗布した後、図１３（ｃ）に示すように、スタッドバンプ２が形成された半導体装置１をツール４で保持しながら剛体板３上に移動する。この際、ツール４はコンスタントヒート方式で加熱される。
【００８８】
コンスタントヒート方式では、ツール４の温度は常時一定の温度（例えば、１５０℃）に維持される。したがって、コンスタントヒート方式では、半導体装置１がツール４に装着されるときには、ツール４は加熱されている状態である。
【００８９】
そして、図１３（ｄ）に示すように、半導体装置１のスタッドバンプ２を剛体板３に押圧して、スタッドバンプ２のレベリングを行う。この際、ツール４によりレベリングのための加圧を行うと同時に、ツール４はコンスタントヒート方式で加熱されているので、ツール４からの熱により、半導体装置１に付着した非導電性接着剤７の硬化反応が開始される。
【００９０】
スタッドバンプ２のレベリングが終了した後、剛体板３から半導体装置１を離間させると、図１１（ｅ）に示すように、所定の量の非導電性接着剤７が半導体装置１の実装面に付着した状態となる。すなわち、図１１（ｅ）に示す状態は、図６（ｂ）に示す状態に相当する。その後、ツール４で半導体装置１を保持したまま半導体装置１を実装基板６上に移動し、半導体装置１を実装基板６に実装する。ここで、ツール４の加熱は、半導体装置１が実装基板６に実装されるまで、一定に維持される。
【００９１】
したがって、半導体装置１が実装基板６上に移動されて、実装されるときには、半導体装置１に付着した非導電性接着剤７はあるゲル化状態となるまで硬化が進んでいるので、搭載した後の非導電性接着剤７の硬化時間を短縮することができる。
【００９２】
上述のように、本発明の第６の実施の形態による実装方法では、従来の実装方法で使用していた導電性接着剤５を使用しないで、スタッドバンプ２を実装基板６のランド６ａに直接接合する。したがって、導電性接着剤５の供給工程は必要なく、代わりに非導電性接着剤７をレベリングと同時に半導体装置１に供給している。
【００９３】
このように、非導電性接着剤７をレベリングと同時に半導体装置１に供給することにより、非導電性接着剤７を供給する工程を単独で設ける必要がなくなる。したがって、実装に必要な工程数が減少すると共に実装工程のタクトが減少する。また、高価な導電性接着剤を使用しないので、その分の材料費を省くことができる。また、レベリング工程の前から非導電性接着剤７を加熱し、且つレベリングに続いて半導体装置１の搭載が直ちに行われるので、レベリングのときから非導電性接着剤の硬化が開始され、実装工程タクトにおいて非導電性接着剤７の硬化に費やされる時間を実質的に短縮することができる。
【００９４】
次に、上述の各実施の形態による実装方法の他の効果について説明する。上述の実施の形態では、半導体装置１の搭載工程（図５のステップＳ２４）のタクトが短くなることに関して説明したが、これを利用して、複数のボンディングヘッド（上述の実施の形態におけるツール４に相当）により行われる一連の工程を効率良く行うことが可能となる。
【００９５】
図１４は、複数のボンディングヘッドによる半導体装置の実装工程を説明する図である。図１４では、ボンディングヘッドＡ，Ｂ，Ｃが設けられ、その各々が図５に示す実装工程を実行する。
【００９６】
図１４に示す実装工程では、ボンディングヘッドＡ，Ｂ，Ｃは同じ実装工程を繰り返し行うが、そのサイクルが一工程ずれて実行される。すなわち、ボンディングヘッドＡは、位置認識（ステップＳ３１）と、レベリング及び非導電性接着剤の転写（ステップＳ３２）と、搭載工程（ステップＳ３３）という一連の工程を繰り返して行う。ここで、ステップＳ３１の位置認識は図５におけるステップスＳ２２の位置認識に相当し、ステップＳ３２におけるレベリング及び非導電性接着剤の転写は図５におけるステップＳ２３に相当し、ステップＳ３３における搭載工程は図５におけるステップＳ２４に相当する。
【００９７】
また、ボンディングヘッドＢもボンディングヘッドＡと同様にステップＳ３１〜Ｓ３３を繰り返し実行するが、ボンディングヘッドＡがステップＳ３２を実行しているときにボンディングヘッドＢはステップＳ３１を実行する。同様に、ボンディングヘッドＣは、ボンディングヘッドＡがステップＳ３３を実行し、ボンディングヘッドＢがステップＳ３２を実行しているときに、ステップＳ３１を実行する。
【００９８】
このように、ステップを一つずつずらして行うことにより、一つのヘッドで一連の実装工程を行う場合より、半導体実装装置の生産性を向上することができる。上述のように、複数のヘッドでステップをずらしがら実装を行うには、各ステップの工程のタクトがほぼ等しくないと、効率が悪くなってしまう。しかし、本発明による実施の形態では、ネックとなる非導電性接着剤７の硬化時間を短縮又は実質的に省略することができるため、このように、複数のボンディングヘッドで実装工程を行うことができるものである。
【００９９】
【発明の効果】
上述のように、請求項１記載の発明によれば、実装に使用される接着剤は、非導電性接着剤だけであり、導電性接着剤を使用しない。このため、導電性接着剤を半導体装置に付与する従来の工程において導電性接着剤の代わりに非導電性接着剤を付与することができる。その結果、非導電性接着剤を付与する工程を単独で設ける必要がなくなり、実装工程のタクトを短縮することができる。また、比較的コストの高い導電性接着剤を使用しないため、その分のコストを削減することができ、実装に費やす費用を削減することができる。
【０１００】
請求項２記載の発明によれば、非導電性接着剤として熱硬化性樹脂を使用し、且つ非導電性接着剤を半導体装置に付与する工程からボンディングヘッドの加熱をはじめる。このため、実装基板に実装する際に非導電性接着剤はある程度硬化が進んでおり、半導体装置が実装された後の硬化時間を短縮することができる。
【０１０１】
請求項３記載の発明によれば、非導電性接着剤として熱硬化性樹脂を使用し、且つ非導電性接着剤を半導体装置に付与する際に、予め加熱されているボンディングヘッドを用いる。このため、実装基板に実装する際に、非導電性接着剤はある程度硬化が進んでおり、半導体装置が実装された後の硬化時間を短縮することができる。
【０１０２】
請求項４記載の発明によれば、非導電性接着剤は液体状であり、剛体板の表面上に一様な厚みで塗布されるため、スタッドバンプのレベリング動作のみで、所定の量の非導電性接着剤を半導体装置に付与することができる。
【０１０３】
請求項５記載の発明によれば、非導電性接着剤を付着させる工程において、非導電性接着剤が加熱されてゲル状になった状態で、半導体装置を前記剛体板から離間する。このため、レベリングされたスタッドバンプの端面が非導電性接着剤から露出しており、且つ非導電性接着剤の接着力が維持されている状態で、実装工程に移ることができる。ゲル化した非導電性接着剤は流動性少ないため、実装基板に半導体装置を載置するだけで、半導体装置を動かないように固定することができる。したがって、実装基板に半導体装置を搭載したら直ちに別工程に移すことができ、実装工程のタクトを短縮することができる。
【０１０４】
請求項６記載の発明によれば、非導電性接着剤をフィルム状の形態で前記剛体板の前記表面上に貼りつける。半導体装置に付与されるべきフィルムを剛体板上で予め所定の寸法に切れ目を入れておくことにより、所定の量の非導電性接着剤を容易に半導体装置に付与することができる。
【０１０５】
請求項７記載の発明によれば、上述の実装方法による実装工程を複数のボンディングヘッドの各々が工程をずらして同時に行うため、同時に複数の半導体装置を実装することができ、生産性が向上する。すなわち、本発明による実装方法では、実装基板に実装する工程のタクトを短縮することができるため、そ他の工程のタクトと実装工程のタクトをほぼ等しくすることができ、複数の実装工程を工程をずらしながら実行することができる。
【図面の簡単な説明】
【図１】従来の実装方法を用いて半導体装置を実装する実装工程のフローチャートである。
【図２】図１に示す実装工程を説明するための図である。
【図３】従来の実装方法を用いて半導体装置を実装する実装工程のフローチャートである。
【図４】図３に示す実装工程を説明するための図である。
【図５】本発明による実装方法を用いて半導体装置を実装する実装工程のフローチャートである。
【図６】図５に示す実装工程を説明するための図である。
【図７】本発明の第１の実施の形態による半導体装置の実装方法を説明するための図である。
【図８】液体状の非導電性接着剤を剛体板に均一な厚みに塗布する工程を示す図である。
【図９】本発明の第２の実施の形態による半導体装置の実装方法を説明するための図である。
【図１０】本発明の第３の実施の形態による半導体装置の実装方法を説明するための図である。
【図１１】本発明の第４の実施の形態による半導体装置の実装方法を説明するための図である。
【図１２】本発明の第５の実施の形態による半導体装置の実装方法を説明するための図である。
【図１３】本発明の第６の実施の形態による半導体装置の実装方法を説明するための図である。
【図１４】複数のボンディングヘッドによる半導体装置の実装工程を説明する図である。
【符号の説明】
１ 半導体装置
２ スタッドバンプ
３ 剛体板
４ ツール
５ 導電性接着剤
６ 実装基板
６ａ ランド
７，７Ａ 非導電性接着剤
９ スキージ

Claims (7)

  1. スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
    平坦な剛体板の表面に非導電性接着剤を付与する工程と、
    スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
    該半導体装置に形成されたスタッドバンプを、非導電性接着剤が付与された前記剛体板の該表面にボンディングヘッドにより押圧することにより、スタッドバンプを変形して所定の高さとすると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
    前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
    を有し、
    スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行うことを特徴とする半導体装置の実装方法。
  2. スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
    平坦な剛体板の表面に熱硬化性樹脂よりなる非導電性接着剤を付与する工程と、
    スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
    該半導体装置に形成されたスタッドバンプを、非導電性接着剤が付与された前記剛体板の該表面にボンディングヘッドにより押圧することにより、スタッドバンプを変形して所定の高さとし、且つ前記ボンディングヘッドを加熱することにより前記半導体装置を介して前記非導電性接着剤を加熱すると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
    前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を熱硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
    を有し、
    スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行うことを特徴とする半導体装置の実装方法。
  3. スタッドバンプを実装用端子として用いた半導体装置の実装方法であって、
    平坦な剛体板の表面に熱硬化性樹脂よりなる非導電性接着剤を付与する工程と、
    スタッドバンプが形成された半導体装置をボンディングヘッドに取り付ける工程と、
    該半導体装置に形成されたスタッドバンプを、予め加熱されたボンディングヘッドにより、該非導電性接着剤が付与された前記剛体板の該表面に押圧することにより、スタッドバンプを変形して所定の高さとし、且つ前記ボンディングヘッドを加熱して前記半導体装置を介して前記非導電性接着剤を加熱すると共に、前記半導体装置を前記剛体板の前記表面から離間して所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程と、
    前記ボンディングヘッドに装着された前記半導体装置を実装基板に搭載し、前記半導体装置の実装面に付着した前記非導電性接着剤を熱硬化させることにより、前記半導体装置を前記実装基板に固定する工程と
    を有し、
    スタッドバンプを変形して所定の高さとする工程と、所定量の前記非導電性接着剤を前記半導体装置の実装面全域に付着させる工程とを同時に行うことを特徴とする半導体装置の実装方法。
  4. 請求項２又は３記載の実装方法であって、
    前記非導電性接着剤は液体状であり、前記剛体板の前記表面上に一様な厚みで塗布されることを特徴とする実装方法。
  5. 請求項４記載の実装方法であって、
    前記非導電性接着剤を付着させる工程において、前記非導電性接着剤が加熱されてゲル状になった状態で、前記半導体装置を前記剛体板から離間することを特徴とする実装方法。
  6. 請求項１記載の実装方法であって、
    前記非導電性接着剤をフィルム状の形態で前記剛体板の前記表面上に貼りつけることを特徴とする実装方法。
  7. 請求項１乃至６のうちいずれか一項記載の実装方法を複数のヘッドの各々が工程をずらして同時に行うことを特徴とする半導体装置の実装方法。
JP2000046621A 2000-02-23 2000-02-23 半導体装置の実装方法 Expired - Fee Related JP3625268B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000046621A JP3625268B2 (ja) 2000-02-23 2000-02-23 半導体装置の実装方法
US09/653,334 US6420213B1 (en) 2000-02-23 2000-08-31 Method for fixing a semiconductor device having stud bumps to a substrate by an electrically non-conductive adhesive
TW089118006A TW455966B (en) 2000-02-23 2000-09-02 Method for fixing a semiconductor device having stud bumps to a substrate by an electrically non-conductive adhesive
KR1020000054278A KR100581246B1 (ko) 2000-02-23 2000-09-15 반도체 장치의 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000046621A JP3625268B2 (ja) 2000-02-23 2000-02-23 半導体装置の実装方法

Publications (3)

Publication Number Publication Date
JP2001237274A JP2001237274A (ja) 2001-08-31
JP2001237274A5 JP2001237274A5 (ja) 2004-12-02
JP3625268B2 true JP3625268B2 (ja) 2005-03-02

Family

ID=18569002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000046621A Expired - Fee Related JP3625268B2 (ja) 2000-02-23 2000-02-23 半導体装置の実装方法

Country Status (4)

Country Link
US (1) US6420213B1 (ja)
JP (1) JP3625268B2 (ja)
KR (1) KR100581246B1 (ja)
TW (1) TW455966B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
DE10063907A1 (de) * 2000-12-21 2002-07-04 Philips Corp Intellectual Pty Detektor zum Detektieren von elektromagnetischer Strahlung
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
JP3717899B2 (ja) 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
CN101385402B (zh) 2006-02-13 2012-03-21 松下电器产业株式会社 卡片型存储媒介物及其制造方法
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US7951648B2 (en) * 2008-07-01 2011-05-31 International Business Machines Corporation Chip-level underfill method of manufacture
TWI478257B (zh) * 2009-08-06 2015-03-21 Htc Corp 封裝結構及封裝製程
CN101989554B (zh) * 2009-08-06 2012-08-29 宏达国际电子股份有限公司 封装结构及封装工艺
TWI430376B (zh) * 2011-02-25 2014-03-11 The Method of Fabrication of Semiconductor Packaging Structure
CN110854057B (zh) * 2019-11-14 2022-07-12 京东方科技集团股份有限公司 一种转移基板及其制作方法、转移方法
WO2022032523A1 (zh) * 2020-08-12 2022-02-17 重庆康佳光电技术研究院有限公司 芯片转移方法以及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
JPH10189663A (ja) 1996-12-26 1998-07-21 Shibuya Kogyo Co Ltd ボンディング装置
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect

Also Published As

Publication number Publication date
JP2001237274A (ja) 2001-08-31
KR100581246B1 (ko) 2006-05-22
KR20010085224A (ko) 2001-09-07
US6420213B1 (en) 2002-07-16
TW455966B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3625268B2 (ja) 半導体装置の実装方法
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
CN101322233B (zh) 使用超声振动在电气器件之间结合的方法
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
JP3665579B2 (ja) 電気装置製造方法
JP3326382B2 (ja) 半導体装置の製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2000113919A (ja) 電気的接続装置と電気的接続方法
KR101141990B1 (ko) 전기 부품의 실장 방법 및 실장 장치
JP2005012098A (ja) 半導体装置及びその製造方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP3026204B1 (ja) ベアチップ実装方法
JP2005101242A (ja) はんだバンプの形成方法
JP2002299809A (ja) 電子部品の実装方法および実装装置
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
JP2000058597A (ja) 電子部品実装方法
JP2001093925A (ja) Ｌｓｉパッケージの実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JPH01226162A (ja) 半導体チップの接続方法
JPH11154689A (ja) 金バンプ付電子部品の実装方法
JPH11204568A (ja) バンプ付電子部品の実装方法
JP2001185580A (ja) 回路基板への電子部品の実装方法
JP2005183561A (ja) 半導体装置の製造方法
JPH0521520A (ja) Ｉｃ実装方法
JPH05166879A (ja) Ｉｃ実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees