[go: up one dir, main page]

CN1573453B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN1573453B
CN1573453B CN200410048780.3A CN200410048780A CN1573453B CN 1573453 B CN1573453 B CN 1573453B CN 200410048780 A CN200410048780 A CN 200410048780A CN 1573453 B CN1573453 B CN 1573453B
Authority
CN
China
Prior art keywords
mentioned
silicon oxide
oxide layer
film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200410048780.3A
Other languages
English (en)
Other versions
CN1573453A (zh
Inventor
野村秀次
田中政博
落合孝洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1573453A publication Critical patent/CN1573453A/zh
Application granted granted Critical
Publication of CN1573453B publication Critical patent/CN1573453B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种显示装置及其制造方法。本发明的显示装置，在硅氧化膜、硅氮化膜和硅氧化膜的顺次叠层体上形成接触孔的情况下，使该接触孔的侧壁的锥度形成理想的形状。在具有第1硅氧化膜，层叠在上述第1硅氧化膜上的硅氮化膜，层叠在上述硅氮化膜上的第2硅氧化膜，贯穿包含上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜的至少3层的接触孔的显示装置中，上述接触孔，在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，d2＜d3，而且，具有没有缩颈的锥度形状。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置，例如涉及有源矩阵型液晶显示装置等显示装置。
背景技术
有源矩阵型液晶显示装置构成为，在中间隔着液晶相对配置的各基板之中的一方基板的液晶侧的面上，形成例如在x方向上延伸、在y方向上并列设置的多条栅极信号线，以及在y方向上延伸、在x方向上并列设置的多条漏极信号线，把由这些信号线围起来的区域作为像素区域，把这些各像素区域的集合体作为液晶显示部。
此外，各个像素区域具有：由来自一方的一侧的栅极信号线的扫描信号驱动的薄膜晶体管，以及经由该薄膜晶体管提供来自一方的一侧的漏极信号线的图像信号的像素电极。
该像素电极，与在上述各个基板之中任何一个基板的液晶侧的面上形成的对置电极之间产生电场，并根据该电场的强弱控制该像素区域的液晶的光透射率。
此外，上述各个信号线、薄膜晶体管和电极等，通过基于所谓的光刻技术的选择刻蚀，对层状地形成的导电层、绝缘层或半导体层等进行微细加工而成。
在该情况下，在对中间隔着绝缘膜的不同层的各个导电层进行电连接时，通常通过在该绝缘膜上形成的接触孔进行。但是，在该绝缘膜由多层构成的情况下，由于因这些层的刻蚀速率或者膜厚等的不同而难以在该接触孔的侧壁上形成平滑的形状，故要进行一番研究。这是因为在通过该接触孔谋求连接的情况下，在遍及该侧壁而形成的导电层上，易于形成断裂等。
例如，已知有这样的技术：在薄膜晶体管是所谓上栅极构造，而且在硅氧化膜、硅氮化膜和硅氧化膜的顺次叠层体上形成用来形成其电极的接触孔的情况下，用湿法刻蚀进行锥度加工(参看专利文献1)。
此外，还知道有选择各个材料，使得在形成接触孔的多层绝缘膜中，该各个绝缘膜的刻蚀速率从下层到上层成阶梯状地或连续地增加的技术(参看专利文献2)。
再有，还知道用单一的刻蚀处理在由硅氧化膜和硅氮化膜制成的叠层体上形成接触孔的技术(参看专利文献3)。
[专利文献1]
日本特开平11-111990号公报
[专利文献2]
日本特开平9-251996号公报
[专利文献3]
日本特开平11-258634号公报
发明内容
但是，在上述专利文献1的情况下，由于作为多层绝缘膜的中间层形成的硅氮化膜的膜厚形成得比较厚，故接触孔侧壁面的锥度形状不是理想的形状，或者是有改善余地的锥度形状。
在上述专利文献2的情况下，由于多层绝缘膜的各个材料被指定，故有在形成显示装置的像素时，产生不合适的情形的缺点。
在上述专利文献3的情况下，由于特定为在由满足特定条件的氧化硅膜和氮化硅膜制成的叠层体上形成接触孔，故有在形成显示装置的像素时，产生不合适的情形的缺点。
本发明提供在硅氧化膜、硅氮化膜和硅氧化膜的顺次叠层体上形成接触孔的情况下，使该接触孔的侧壁的锥度形成理想形状的显示装置。
以下，简单地说明在本申请公开的发明之中有代表性的发明。
方案1
本发明的显示装置，例如是具有第1硅氧化膜，层叠在上述第1硅氧化膜上的硅氮化膜，层叠在上述硅氮化膜上的第2硅氧化膜，贯穿包含上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜的至少3层的接触孔的显示装置，其特征在于：
上述接触孔，通过对上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜一并进行湿法刻蚀而形成，
上述第1硅氧化膜是薄膜晶体管的栅极绝缘膜，上述硅氮化膜和上述第2硅氧化膜是层间绝缘膜，上述接触孔在上述薄膜晶体管的源极、漏极区域上形成，
上述接触孔，在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，d2＜d3，而且具有小于90°的锥度形状。
方案2
本发明的显示装置，例如以方案1的结构为前提，其特征在于：
上述接触孔，在设上述第1硅氧化膜的锥度角为θ1，上述硅氮化膜的锥度角为θ2，上述第2硅氧化膜的锥度角为θ3时，θ2＜θ1＜90°，而且θ2＜θ3＜90°。
方案3
本发明的显示装置，例如以方案1或2的结构为前提，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1＜Er3，Er2＜Er3，而且Er2＜Er1。
方案4
本发明的显示装置，例如以方案1或2的结构为前提，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1≥Er3，Er2＜Er3，而且Er2＜Er1。
方案5
本发明的显示装置的制造方法，例如，是具有第1硅氧化膜，层叠在上述第1硅氧化膜上的硅氮化膜，层叠在上述硅氮化膜上的第2硅氧化膜，贯穿包含上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜的3层的接触孔的显示装置的制造方法，其特征在于：
上述第1硅氧化膜是薄膜晶体管的栅极绝缘膜，上述硅氮化膜和上述第2硅氧化膜是层间绝缘膜，上述接触孔在上述薄膜晶体管的源极、漏极区域上形成，
在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，以d2＜d3的膜厚进行层叠，并通过对上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜一并进行湿法刻蚀形成具有小于90°的锥度形状的上述接触孔。
方案6
本发明的显示装置的制造方法，例如以方案5的结构为前提，其特征在于：
上述接触孔，在设上述第1硅氧化膜的锥度角为θ1，上述硅氮化膜的锥度角为θ2，上述第2硅氧化膜的锥度角为θ3时，θ2＜θ1＜90°，而且θ2＜θ3＜90°。
方案7
本发明的显示装置的制造方法，例如以方案5或6的结构为前提，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1＜Er3，Er2＜Er3，而且Er2＜Er1。
方案8
本发明的显示装置的制造方法，例如以方案5或6的结构为前提，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1≥Er3，Er2＜Er3，而且Er2＜Er1。
另外，本发明并不限于以上的结构，在不脱离本发明技术思想的范围内可进行各种变更。
附图说明
图1是表示本发明显示装置的薄膜晶体管及其附近的结构的一个实施例的结构图，是图3的I-I线的剖面图。
图2A和图2B是表示本发明显示装置整体的一个实施例的等效电路图。
图3是表示本发明显示装置的像素的一个实施例的平面图。
图4是表示在本发明显示装置的薄膜晶体管上形成的接触孔的一个实施例的剖面图。
图5是表示在显示装置的薄膜晶体管上形成的接触孔而且未应用本申请发明的情况下的一个例子的剖面图。
图6是表示本发明显示装置的薄膜晶体管及其附近的结构的其它实施例的结构图。
图7是表示在已形成了图6所示的薄膜晶体管的情况下，在栅极信号线的信号供给端子上形成的接触孔的一个实施例的剖面图。
图8是表示在已形成了图6所示的薄膜晶体管的情况下，在漏极信号线的信号供给端子上形成的接触孔的一个实施例的剖面图。
具体实施方式
以下，用附图说明本发明显示装置的实施例。
实施例1
[整体等效电路]
图2A和图2B是表示本发明的显示装置，例如液晶显示装置的一个实施例的等效电路图。图2A和图2B虽然是等效电路图，但是却是与实际的几何学配置相对应地画成的。图2B是图2A的部分B的放大图。
首先，具有中间隔着液晶彼此相对配置的一对透明基板SUB1、SUB2，该液晶由密封材料SL封装，该密封材料SL还起到另一方的透明基板SUB2对一方的透明基板SUB1进行固定的作用。
在由密封材料SL围起来的上述另一方的透明基板SUB1的液晶侧的面上，形成有在其x方向上延伸并在y方向上并列设置的栅极信号线(扫描信号线)GL和在y方向上延伸并在x方向上并列设置的漏极信号线(图像信号线)DL。
由各栅极信号线GL和各漏极信号线DL围起来的区域构成像素区域，并且这些各像素区域的矩阵状的集合体构成液晶显示部AR。
此外，在x方向上并列设置的各个像素区域分别形成有在这些各像素区域内穿行的共用的电容信号线CL。该电容信号线CL与在每一个像素区域形成的后述的电容元件Cstg的一方的电极连接，并被施加，例如一定的电压。
在各像素区域形成有根据来自其单侧的栅极信号线GL的扫描信号动作的薄膜晶体管TFT、经由该薄膜晶体管TFT被提供来自单侧的漏极信号线DL的图像信号的像素电极PX。并且，在该像素电极PX和上述电容信号线CL之间连接有上述电容元件Cstg。该电容元件Cstg是为了使提供给像素电极PX的图像信号存储比较长的时间等而设置的。
该薄膜晶体管TFT，其半导体层由例如多晶硅(p-Si)构成。
此外，在一方的透明基板SUB2的液晶侧的面上，像素电极PX与在各像素区域共用地形成的对置电极CT(未画出来)之间产生电场，根据该电场控制液晶的光透射率。
上述栅极信号线GL的各自的一端，都延伸为超出上述液晶显示部AR，且其延伸端与在透明基板SUB1的面上形成的扫描信号驱动电路V连接。该扫描信号驱动电路V由多个MIS(金属绝缘体半导体，Metal Insulator Semiconductor)型晶体管和连接这些MIS晶体管的布线层等形成。
同样，上述漏极信号线DL的各自的一端，都延伸为超出上述液晶显示部AR，且其延伸端与在透明基板SUB1的面上形成的图像信号驱动电路He连接。该图像信号驱动电路He也由多个MIS型晶体管和连接这些MIS晶体管的布线层等形成。
在此，构成上述扫描信号驱动电路V和图像信号驱动电路He的MIS型晶体管，其半导体层与各像素区域的上述薄膜晶体管TFT的半导体层一样，由多晶硅层形成。为此，该MIS型晶体管的形成通常与该薄膜晶体管的形成同时进行。
此外，在并列设置在x方向上的各像素区域，共用的上述电容信号线CL，例如在图中的右侧端部共用连接，其连接线延伸为超出密封材料SL，并在其延伸端构成端子CLT。
根据来自扫描信号驱动电路V的扫描信号，顺次选择上述栅极信号线GL中的一条。
此外，通过图像信号驱动电路He，与选择上述栅极信号线GL的定时相应地分别给上述各个漏极信号线DL提供图像信号。
[像素的结构]
图3是表示上述像素区域的像素的一个实施例的平面图，图1表示其I-I线处的剖面图。
如图1所示，首先，在透明基板SUB 1的液晶侧的面上，例如用等离子体CVD法等形成由硅氮化膜制成的第1内涂敷膜UC1和由硅氧化膜制成的第2内涂敷膜UC2的顺次叠层体。这些内涂敷膜UC1、UC2，是用于防止来自透明基板SUB1的杂质向后述的薄膜晶体管TFT渗透的膜。
在内涂敷膜UC2的上面，在其各像素区域的周围的一部分，例如图3的左下部分形成半导体层SC。该半导体层SC是薄膜晶体管TFT的半导体层，例如由多晶硅层构成。该多晶硅层，例如通过用激光退火使非结晶硅层结晶而形成。
然后，在透明基板SUB1的表面，形成例如由硅氧化膜制成的第1绝缘膜GI，使得其也覆盖上述半导体层SC。该第1绝缘膜GI具有上述薄膜晶体管TFT的栅极绝缘膜的作用。另外，在制造中，在形成该第1绝缘膜GI后，经由该第1绝缘膜GI向上述半导体层SC注入低浓度的例如磷(P)，据此该半导体层SC成为低浓度的n型半导体层。
在第1绝缘膜GI的表面，形成栅极信号线GL，该栅极信号线GL的一部分具有延伸部分，使得其横穿上述半导体层SC的大致的中央，该延伸部分作为上述薄膜晶体管TFT的栅极电极GT起作用。栅极信号线GL和栅极电极GT由例如MoW等金属层形成，在该金属层成膜后，通过用基于光刻技术的选择刻蚀使之形成图形而形成。
另外，在制造中，在形成该栅极信号线GL和栅极电极GT后，就以其为掩膜进行注入高浓度的例如硼(B)的工序。这是为了在上述半导体层SC中使除了栅极电极GT的正下方的区域之外的其它区域成为高浓度的p型区域。据此，在半导体层SC的栅极电极GT的两侧的各区域，形成薄膜晶体管TFT的漏极区域DP和源极区域SP。
在第1绝缘膜GI的表面形成由例如硅氮化膜等制成的第2绝缘膜IN和由例如硅氧化膜等制成的第1绝缘膜IL，使得这些绝缘膜也覆盖栅极信号线GL和栅极电极GT。这些绝缘膜用例如等离子体CVD法等形成，第2绝缘膜IN以50～200nm范围的厚度，例如50nm的厚度形成，第3绝缘膜IL以400～500nm范围的厚度形成。此外，第2绝缘膜IN用小于或等于400℃的等离子体CVD法形成，且以在可视区域不具有吸收端这样的成膜条件成膜，膜中氢含量为2×1021～2×1022atom/cm3。另外，在制造中，在形成这些绝缘膜后，在例如400～500℃范围的温度下，例如在400℃的温度下进行大约1个小时的热处理，据此，激活上述半导体层SC内的杂质的同时进行氢末端化。
然后，在上述第3绝缘膜IL的表面形成漏极信号线DL，其一部分通过贯穿该第3绝缘膜IL、其下层的第2绝缘膜IN和其再下层的第1绝缘膜GI而设置的接触孔TH1连接到薄膜晶体管TFT的漏极区域DP。据此，漏极信号线DL连接该漏极区域DP的连接部兼做薄膜晶体管TFT的漏极电极。
此外，在第3绝缘膜IL的表面形成在形成该漏极信号线DL的同时形成的、连接薄膜晶体管TFT的源极区域SP的源极电极SD。此时，该源极电极SD也通过贯穿第3绝缘膜IL、其下层的第2绝缘膜IN和其再下层的第1绝缘膜GI而设置的接触孔TH2连接到薄膜晶体管TFT的源极区域SP。该源极电极SD与后述的像素电极PX电连接。
在此，上述接触孔TH1和TH2，其任何一者的剖面形状都如图4所示，第1绝缘膜GI的该接触孔的侧壁形成为相对半导体层SC的表面具有θ1(＜90°)的角度(锥度角)，第2绝缘膜IN的该接触孔的侧壁形成为相对第1绝缘膜GI的表面具有θ2(＜90°)的角度(锥度角)，第3绝缘膜IL的该接触孔的侧壁形成为相对第2绝缘膜GI的表面具有θ3(＜90°)的角度(锥度角)，并使这些角度满足θ2＜θ1＜90°，而且θ2＜θ3＜90°的关系。
此外，在设第1绝缘膜GI的膜厚为d1，第2绝缘膜IN的膜厚为d2，第3绝缘膜IL的膜厚为d3的情况下，满足d2＜d1＜d3的关系，并且至少满足d2＜d3的关系。
上述接触孔TH1和TH2的形成，通过使用了例如加了缓冲剂的氟酸(BHF)的湿法刻蚀进行。这时，由第3绝缘膜IL和第1绝缘膜GI制成的硅氧化膜以10～30nm/s的刻蚀速度进行刻蚀。此外，由第2绝缘膜IN制成的硅氮化膜，如上所述在小于或等于400℃下用等离子体CVD法形成，且以在可视区域不具有吸收端这样的成膜条件成膜，膜中氢含量为2×1021～2×1022atom/cm3。这样的第2绝缘膜IN能以现实的速率进行刻蚀，其刻蚀速度是3～10nm/s。
另外，在要用干法刻蚀形成上述接触孔TH1和TH2的情况下，将产生其次所示的缺陷。就是说，由于由第3绝缘膜IL和第1绝缘膜GI制成的硅氧化膜在离子照射下进行刻蚀，因此有必要进行基于所谓的RIE模式的干法刻蚀，其侧面的锥度角将变成为90～80°。并且，作为在刻蚀中使用的气体虽然使用例如CF4等PFC气体，但是，由第2绝缘膜IN制成的硅氮化膜相对于第1绝缘膜GI和第3绝缘膜IL的侧面，向内侧刻蚀得更多，如图5所示，易于产生所谓的底蚀(undercut)(在本说明书中被叫做“缩颈”的现象之一就是这种底蚀)。这是因为硅氮化膜具有在离子照射下多少都会被刻蚀的性质，此外，在刻蚀作为第2绝缘膜IN的下层的第1绝缘膜GI时，就必须进行对其基底的半导体层SC的高选择干法刻蚀。
在这样形成了漏极信号线DL、源极电极SD的透明基板SUB1的表面，形成例如由有机材料制成的保护膜PAS，使得其也覆盖该漏极信号线DL和源极电极SD。使用有机材料作为保护膜PAS的材料是为了谋求降低其自身的介电常数，并降低在该保护膜PAS的上面形成的后述的像素电极PX和在该保护膜PAS之下形成的漏极信号线DL之间产生的寄生电容。另外，在该保护膜PAS上通过曝光显影形成接触孔TH3，并使上述源极电极SD的一部分从该接触孔TH3露出来。
在该保护膜PAS的上面形成有像素电极PX。该像素电极PX，由ITO(氧化铟锡，Indium Tin Oxide)、ITZO(氧化铟锡锌，Indium TinZinc Oxide)、IZO(氧化铟锌，Indium Zinc Oxide)、SnO2(氧化锡)、In2O3(氧化铟)等光透射性导电层构成，且形成为覆盖像素的大部分区域。在该情况下，只要实现与邻接的像素区域的像素电极PX之间的电隔离，该像素电极PX的周边也可以形成为与上述漏极信号线DL或栅极信号线GL重叠。这是因为存在于它们之间的保护膜PAS是用低介电常数的材料构成的。
这样构成的液晶显示装置，其薄膜晶体管TFT的接触孔TH1、TH2具有没有所谓的缩颈的平滑的锥度角。
特别是该结构，是在硅氧化膜、硅氮化膜、硅氧化膜的顺次叠层体上贯穿地形成接触孔，因此会消除例如由刻蚀速率的不同而产生的弊端。
在本发明中，在对贯穿包含第1硅氧化膜、和层叠在上述第1硅氧化膜之上的硅氮化膜、层叠在上述硅氮化膜之上的第2硅氧化膜的至少3层的接触孔一并进行湿法刻蚀时，在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，在d2＜d3这样的膜厚条件下，通过对这些膜一并进行湿法刻蚀，可以形成具有没有缩颈的锥度形状的接触孔。
如用图5所说明的那样，在用干法刻蚀而不是用湿法刻蚀形成接触孔的情况下，硅氮化膜形成比处于其上下的第1和第2硅氧化膜还退后的形状。这是在本说明书中所说的缩颈形状的一个例子。
此外，如在专利文献1的图2A、图2B中所述，在对由硅氧化膜、硅氮化膜、硅氧化膜的顺次叠层体构成的层间绝缘膜一并进行湿法刻蚀时，在硅氮化膜的膜厚比处于其上层的硅氧化膜的膜厚更厚的条件下，就是说，在与本申请发明进行比较时，在d2＞d3这样的膜厚条件下进行湿法刻蚀的情况下，上层的硅氧化膜和下层的硅氧化膜，其侧壁的一部分变成凹进去的形状。换句话说，侧壁的锥度角部分地变成超过了90度的形状。这是在本说明书中所说的缩颈形状的另一个例子。
一般地说，在进行湿法刻蚀的情况下，硅氮化膜的刻蚀速率比硅氧化膜的刻蚀速率小(就是说，刻蚀速度慢)。因此，在设第1硅氧化膜的刻蚀速率为Er1，硅氮化膜的刻蚀速率为Er2，第2硅氧化膜的刻蚀速率为Er3时，Er1＜Er3，Er2＜Er3，而且Er2＜Er1。
在d2＞d3的膜厚的条件下进行湿法刻蚀的情况下，由于刻蚀慢的硅氮化膜的膜厚厚，故刻蚀花费时间。此外，由于处于其上层、下层的第1和第2硅氧化膜被过度刻蚀，故接触孔的侧壁变成形成了缩颈的形状。
与此相对，象本发明这样，通过在d2＜d3的膜厚条件下进行湿法刻蚀，硅氮化膜的刻蚀时间用短时间即可，故处于其上层、下层的第1和第2硅氧化膜不会被过度刻蚀，可以形成具有没有缩颈的锥度形状的接触孔。
此外，从刻蚀速率之差可知，在设上述第1硅氧化膜的锥度角为θ1，上述硅氮化膜的锥度角为θ2，上述第2硅氧化膜的锥度角为θ3时，θ2＜θ1＜90°，而且θ2＜θ3＜90°。
另外，为了实现理想的锥度形状，第1和第2硅氧化膜的刻蚀速率的关系虽然更为理想的是Er1＜Er3，但是也可以是Er1≥Er3。
在上述的实施例中，虽然说明的是在像素区域内形成的薄膜晶体管TFT的接触孔TH1、TH2，但是，对于组装形成在外围电路例如上述扫描信号驱动电路V或图像信号驱动电路He内的MIS晶体管的接触孔，也可以适用。
如上所述，这是因为该MIS晶体管采用与像素区域内的薄膜晶体管TFT大致相同的结构，且与该薄膜晶体管TFT同时形成的缘故。就是说，这是因为在形成薄膜晶体管的半导体层SC时，也形成MIS晶体管的半导体层，在形成第1绝缘膜时，不仅仅限于液晶显示部AR的区域，也包括扫描信号驱动电路V和图像信号驱动电路He的形成区域的缘故。
实施例2
上述实施例中的薄膜晶体管TFT，是其栅极电极GT形成在半导体层SC的上侧、被称之为所谓的上栅极型的晶体管。但是，作为薄膜晶体管TFT的另外的结构，也可以使用其栅极电极GT形成在半导体层SC的下侧、被称之为所谓的下栅极型的晶体管。
在该情况下，在和上述栅极电极GT形成为例如一体的栅极信号线GL的供给端子上使其一部分露出来的接触孔，也可以应用实施例1所示的结构。
这是因为可以把栅极信号线GL的信号供给端子的上述接触孔作成结构与在实施例1中所示的薄膜晶体管TFT的接触孔TH1、TH2相同。
图6表示在液晶显示装置的各像素内形成的下栅极型的薄膜晶体管，该图与图1对应。
就是说，在透明基板SUB1的液晶侧的面上，首先形成栅极电极GT。把该栅极电极GT与栅极信号线GL形成为例如一体。
然后，在透明基板SUB1的表面，例如用等离子体CVD法等形成由硅氮化膜制成的内涂敷膜UC1和由硅氧化膜制成的内涂敷膜UC2的顺次叠层体，使得其也覆盖上述栅极电极GT、栅极信号线GL。在此，这些内涂敷膜UC1、UC2，具有为了防止来自透明基板SUB1的杂质向后述的薄膜晶体管TFT渗透的功能，还有作为薄膜晶体管TFT的栅极绝缘膜的功能。
在内涂敷膜UC2的上面、薄膜晶体管TFT的形成区域，形成有半导体层SC。该半导体层SC由例如多晶硅层构成，并形成为横穿上述栅极电极GT。该多晶硅层，例如通过用激光退火使非结晶硅层结晶而形成。
然后，在该半导体层SC的上面、上述栅极电极GT所横穿的部分上形成由例如硅氧化膜制成的第1绝缘膜GI。该第1绝缘膜GI起着在向半导体层SC掺杂杂质时的掩膜的作用。据此，上述半导体层SC在除去栅极电极GT的正上方之外的其它的区域，可以构成高浓度的例如n型杂质层。
在透明基板SUB1的表面形成由例如硅氮化膜等制成的第2绝缘膜IN和由例如硅氧化膜等制成的第3绝缘膜IL，使得这些绝缘膜也覆盖上述半导体层SC和第1绝缘膜GI。这些绝缘膜用例如等离子体CVD法等形成，第2绝缘膜IN以范围为50～200nm的厚度，例如50nm的厚度形成，第3绝缘膜IL以范围为400～500nm的厚度形成。此外，第2绝缘膜IN用小于或等于400℃的等离子体CVD法形成，以在可视区域不具有吸收端这样的成膜条件成膜，膜中氢含量为2×1021～2×1022atom/cm3。另外，在制造中，在形成这些绝缘膜后，在例如范围为400～500℃的温度下，例如在400℃的温度下进行大约1个小时的热处理，据此，激活上述半导体层SC内的杂质的同时进行氢末端化。
然后，在上述第3绝缘膜IL的表面形成漏极信号线DL，其一部分通过贯穿该第3绝缘膜IL和其下层的第2绝缘膜IN而设置的接触孔TH1连接到薄膜晶体管TFT的漏极区域DP。此外，在第3绝缘膜IL的表面形成与形成该漏极信号线DL的同时形成的、连接到薄膜晶体管TFT的源极区域SP的源极电极SD。此时，该源极电极SD，也通过贯穿第3绝缘膜IL、其下层的第2绝缘膜IN而设置的接触孔TH2连接到薄膜晶体管TFT的源极区域SP。该源极电极SD与后述的像素电极PX电连接。
在象这样形成了漏极信号线DL、源极电极SD的透明基板SUB1的表面形成有由例如有机材料制成的保护膜PAS，使得其也覆盖该漏极信号线DL和源极电极SD。在该保护膜PAS的上面形成有像素电极PX。该像素电极PX由例如ITO等光透射性的导电层构成，且覆盖像素的大部分区域。
具有这样结构的薄膜晶体管TFT的液晶显示装置，在其栅极信号线GL的信号供给端子上使其一部分露出来的接触孔，成为图7所示的那样。就是说，在栅极信号线GL的上面，顺次叠层第1内涂敷膜UC1、第2内涂敷膜UC2、第2绝缘膜IN和第3绝缘膜IL，在其上形成的接触孔TH5，其侧壁具有平滑的倾斜。另外，该接触孔TH5，例如与上述薄膜晶体管TFT的接触孔同时形成，在图7中，示出了其结构和制造方法。
该接触孔，如图7所示，层叠后的第2内涂敷膜UC2的该接触孔的侧壁，形成为相对第1内涂敷膜UC1的表面具有θ1(＜90°)的角度(锥度角)，第2绝缘膜IN的该接触孔的侧壁形成为相对第1绝缘膜GI的表面具有θ2(＜90°)的角度(锥度角)，第3绝缘膜IL的该接触孔的侧壁形成为相对第2绝缘膜IN的表面具有θ3(＜90°)的角度(锥度角)，并满足θ2＜θ1＜90°，而且θ2＜θ3＜90°的关系。
此外，在设第2内涂敷膜UC2的硅氧化膜的膜厚为d1，第2绝缘膜IN的膜厚为d2，第3绝缘膜IL的膜厚为d3的情况下，满足d2＜d1＜d3的关系，至少满足d2＜d3的关系。
上述接触孔TH5的形成，通过使用了例如加了缓冲剂的氟酸(BHF)的湿法刻蚀进行。这时，由第3绝缘膜IL和第2内涂敷膜UC2制成的硅氧化膜以10～30nm/s的刻蚀速度进行刻蚀。此外，由第2绝缘膜IN制成的硅氮化膜，如上所述在小于或等于400℃下用等离子体CVD法形成，以在可视区域不具有吸收端这样的成膜条件成膜，膜中氢含量为2×1021～2×1022atom/cm3。这样的第2绝缘膜IN能以现实的速率进行刻蚀，其刻蚀速度是3～10nm/s。
顺便地说，图8是表示在漏极信号线DL的信号供给端子上使其一部分露出来的接触孔TH6的剖面图，即便是在该情况下，该接触孔TH6的侧壁也具有平滑的倾斜。
上述的各个实施例，不论哪一个都是针对液晶显示装置示出的。但是。不言而喻对于有机EL(电致发光，Electro Luminescence)显示装置等其它的显示装置也可以应用。
例如，在有机EL显示装置的情况下，在各个像素内把一方的电极、发光材料层、另一方的电极层叠起来，通过使电流流入上述发光材料层，与其值相对应地发光。并且，在各个像素内都具有薄膜晶体管，与图像信号相对应地控制发光。
这是因为即便是在这样的其它显示装置中，在像素内或者外围电路(例如驱动电路等)中，也有时在硅氧化膜、硅氮化膜和硅氧化膜的顺次叠层体上形成接触孔的缘故。
上述的各个实施例，也可以分别单独地使用也可以组合起来使用。这是因为各个实施例的效果可以单独或相乘地得到的缘故。
由以上所说明的情况可知，根据本发明的显示装置，在硅氧化膜、硅氮化膜和硅氧化膜的顺次叠层体上形成接触孔的情况下，可以把该接触孔的侧壁的锥度形成为理想的形状。

Claims (8)

1.一种显示装置，具有第1硅氧化膜，层叠在上述第1硅氧化膜上的硅氮化膜，以及层叠在上述硅氮化膜上的第2硅氧化膜，贯穿包含上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜的至少3层的接触孔，其特征在于：
上述接触孔，通过对上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜一并进行湿法刻蚀而形成，
上述第1硅氧化膜是薄膜晶体管的栅极绝缘膜，上述硅氮化膜和上述第2硅氧化膜是层间绝缘膜，上述接触孔在上述薄膜晶体管的源极、漏极区域上形成，
上述接触孔，在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，d2＜d3，而且具有小于90°的锥度形状。
2.根据权利要求1所述的显示装置，其特征在于：
上述接触孔，在设上述第1硅氧化膜的锥度角为θ1，上述硅氮化膜的锥度角为θ2，上述第2硅氧化膜的锥度角为θ3时，θ2＜θ1＜90°，而且θ2＜θ3＜90°。
3.根据权利要求1或2所述的显示装置，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1＜Er3，Er2＜Er3，而且Er2＜Er1。
4.根据权利要求1或2所述的显示装置，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1≥Er3，Er2＜Er3，而且Er2＜Er1。
5.一种显示装置的制造方法，上述显示装置具有第1硅氧化膜，层叠在上述第1硅氧化膜之上的硅氮化膜，层叠在上述硅氮化膜之上的第2硅氧化膜，贯穿包含上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜的3层的接触孔，该制造方法的特征在于：
上述第1硅氧化膜是薄膜晶体管的栅极绝缘膜，上述硅氮化膜和上述第2硅氧化膜是层间绝缘膜，上述接触孔在上述薄膜晶体管的源极、漏极区域上形成，
在设上述硅氮化膜的膜厚为d2，上述第2硅氧化膜的膜厚为d3时，以d2＜d3的膜厚进行层叠，通过对上述第1硅氧化膜、上述硅氮化膜和上述第2硅氧化膜一并进行湿法刻蚀，形成具有小于90°的锥度形状的上述接触孔。
6.根据权利要求5所述的显示装置的制造方法，其特征在于：
上述接触孔，在设上述第1硅氧化膜的锥度角为θ1，上述硅氮化膜的锥度角为θ2，上述第2硅氧化膜的锥度角为θ3时，θ2＜θ1＜90°，而且θ2＜θ3＜90°。
7.根据权利要求5或6所述的显示装置的制造方法，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1＜Er3，Er2＜Er3，而且Er2＜Er1。
8.根据权利要求5或6所述的显示装置的制造方法，其特征在于：
在设上述第1硅氧化膜的刻蚀速率为Er1，上述硅氮化膜的刻蚀速率为Er2，上述第2硅氧化膜的刻蚀速率为Er3时，Er1≥Er3，Er2＜Er3，而且Er2＜Er1。
CN200410048780.3A 2003-06-18 2004-06-18 显示装置及其制造方法 Expired - Lifetime CN1573453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003173062A JP2005011920A (ja) 2003-06-18 2003-06-18 表示装置とその製造方法
JP173062/2003 2003-06-18

Publications (2)

Publication Number Publication Date
CN1573453A CN1573453A (zh) 2005-02-02
CN1573453B true CN1573453B (zh) 2010-04-07

Family

ID=33516169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410048780.3A Expired - Lifetime CN1573453B (zh) 2003-06-18 2004-06-18 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US7315076B2 (zh)
JP (1) JP2005011920A (zh)
CN (1) CN1573453B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191000B2 (en) * 2001-07-31 2007-03-13 Cardiac Pacemakers, Inc. Cardiac rhythm management system for edema
US20050260804A1 (en) 2004-05-24 2005-11-24 Tae-Wook Kang Semiconductor device and method of fabricating the same
JP4780986B2 (ja) * 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
WO2009093602A1 (ja) * 2008-01-21 2009-07-30 Nec Lcd Technologies, Ltd. 表示装置
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP5872810B2 (ja) * 2011-07-21 2016-03-01 サンケン電気株式会社 窒化物半導体装置及びその製造方法
JP2013089673A (ja) * 2011-10-14 2013-05-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014013810A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US10192747B2 (en) * 2014-01-07 2019-01-29 Cypress Semiconductor Corporation Multi-layer inter-gate dielectric structure and method of manufacturing thereof
CN104218094B (zh) 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
WO2018061954A1 (ja) * 2016-09-28 2018-04-05 シャープ株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
CN108132567B (zh) * 2017-12-28 2020-09-18 深圳市华星光电技术有限公司 一种阵列基板的过孔结构及光罩
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
JP7143660B2 (ja) * 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置
JP2022502567A (ja) 2018-09-20 2022-01-11 財團法人工業技術研究院Industrial Technology Research Institute 薄いガラスのガラス貫通ビアのための銅による金属化
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
CN210110300U (zh) 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
US11521846B2 (en) * 2019-12-16 2022-12-06 Taiwan Semiconductor Manufacturing Company Limited Methods for patterning a silicon oxide-silicon nitride-silicon oxide stack and structures formed by the same
KR20220004847A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565993B2 (ja) 1995-06-20 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6396078B1 (en) 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JP3679567B2 (ja) 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11258634A (ja) 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法

Also Published As

Publication number Publication date
US20040256619A1 (en) 2004-12-23
CN1573453A (zh) 2005-02-02
JP2005011920A (ja) 2005-01-13
US7315076B2 (en) 2008-01-01

Similar Documents

Publication Publication Date Title
CN1573453B (zh) 显示装置及其制造方法
TWI401802B (zh) 薄膜電晶體板及其製造方法
CN101226311B (zh) 显示装置
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN100444005C (zh) 薄膜晶体管阵列面板及其制造方法
US7326602B2 (en) Fabricating method of a thin film transistor array
US7196746B2 (en) Pixel structure and manufacturing method thereof
US20160126258A1 (en) Low temperature poly-silicon array substrate and forming method thereof
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US10825840B2 (en) Thin-film transistor panel
TWI392096B (zh) 薄膜電晶體陣列面板
TW200841104A (en) Array substrate and method for manufacturing the same
CN101123259A (zh) 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
KR101131793B1 (ko) 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
CN100357991C (zh) 平板显示器及其制造方法
US6646308B2 (en) Flat panel display device
US20060121636A1 (en) Liquid crystal display device and fabricating method thereof
JP3799915B2 (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP5079512B2 (ja) 薄膜素子を用いた表示装置及び表示装置の製造方法
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
CN100498480C (zh) 薄膜晶体管阵列基板及其制造方法
JP2009271105A (ja) 液晶表示装置の製造方法
US7920220B2 (en) Display pixel, display apparatus having an image pixel and method of manufacturing display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20050202

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Ion illuminating display device and mfg. method

Granted publication date: 20100407

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right

Effective date of registration: 20231206

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100407